KR100950327B1 - Sop type insert for test handler - Google Patents
Sop type insert for test handler Download PDFInfo
- Publication number
- KR100950327B1 KR100950327B1 KR1020070088643A KR20070088643A KR100950327B1 KR 100950327 B1 KR100950327 B1 KR 100950327B1 KR 1020070088643 A KR1020070088643 A KR 1020070088643A KR 20070088643 A KR20070088643 A KR 20070088643A KR 100950327 B1 KR100950327 B1 KR 100950327B1
- Authority
- KR
- South Korea
- Prior art keywords
- latch member
- rotation
- sop
- loading space
- insert
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
- H01L21/67333—Trays for chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
본 발명은 테스트핸들러용 SOP형 인서트에 관한 것이다.The present invention relates to an SOP type insert for a test handler.
본 발명에 따른 SOP형 인서트는, 인서트본체; 및 상기 인서트본체에 형성된 장착공간에 장착되어 적재된 SOP형 반도체소자의 양 측 단자를 홀딩(holding)시키기 위해 마련되는 홀딩장치; 를 포함하고, 상기 홀딩장치는, 상단의 일 지점을 회전중심점으로 하여 상기 인서트본체에 결합되며, 회전상태에 따라서 하단이 상기 적재공간 측으로 진퇴됨으로써 상기 적재공간에 적재된 SOP형 반도체소자의 일 측 단자를 홀딩하거나 홀딩을 해제하는 래치부재; 및 상기 래치부재에 상기 적재공간 측으로 탄성력을 가하는 탄성부재; 를 포함한다.SOP type insert according to the present invention, the insert body; And a holding device provided to hold both terminals of the SOP type semiconductor device mounted and loaded in a mounting space formed in the insert body. It includes, The holding device is coupled to the insert body with one point of the upper end as the rotation center point, one side of the SOP-type semiconductor device loaded in the loading space by the lower end is advanced to the loading space side according to the rotation state A latch member for holding a terminal or releasing the holding; An elastic member for applying an elastic force to the latch member toward the loading space; It includes.
위와 같은 본 발명에 따른 SOP형 인서트에 의하면, 래치부재의 설치, 작동 및 잠금장치 구성을 위한 폭을 최소화시켜 인서트의 길이를 줄임으로써 동일면적의 테스트트레이에 더 많은 인서트가 장착될 수 있게 되어 궁극적으로 테스트핸들러의 1회 처리용량을 증대시킬 수 있는 효과가 있다.According to the SOP type insert according to the present invention, by reducing the length of the insert by minimizing the width for the installation, operation and locking device configuration of the latch member, more inserts can be mounted on the test tray of the same area ultimately This increases the throughput of the test handler.
테스트핸들러, 테스트트레이, 인서트, SOP Test handler, test tray, insert, SOP
Description
본 발명은 반도체소자 검사장비인 테스트핸들러용 SOP형 인서트에 관한 것으로, 더욱 상세하게는 SOP형 인서트에 적재된 SOP형 반도체소자를 홀딩시키기 위한 홀딩장치에 관한 것이다.The present invention relates to an SOP type insert for a test handler which is a semiconductor device inspection device, and more particularly, to a holding device for holding an SOP type semiconductor device loaded on an SOP type insert.
생산된 반도체소자는 테스터에 의해 테스트된 다음 양품과 불량품으로 나뉜 후 양품만이 출하되는데, 테스터에 의한 테스트공정을 지원하기 위해 테스트핸들러라 불리는 자동화 검사장비가 이용되고 있다. 이러한 테스트핸들러에는 테스트핸들러 내부의 일정경로를 순환하는 다수의 테스트트레이가 구비되는데, 테스트트레이는 반도체소자들을 적재한 상태로 일정경로를 순환하면서 일정경로 상의 테스트 지점(테스터의 위치에 대응되는 지점)에서 테스터에 도킹됨으로써 적재한 반도체소자들의 테스트가 이루어질 수 있도록 지원한다.The semiconductor device produced is tested by a tester, and then divided into good and defective products, and only good products are shipped. An automated inspection apparatus called a test handler is used to support the test process by the tester. Such a test handler is provided with a plurality of test trays for circulating a predetermined path inside the test handler. The test tray circulates a predetermined path with the semiconductor elements loaded therein, and a test point on the predetermined path (the point corresponding to the position of the tester). Docked in the tester to support the testing of the loaded semiconductor devices.
도1은 종래의 테스트트레이(100)를 도시하고 있다.1 shows a
도1에서 참조되는 바와 같이, 테스트트레이(100)는 행렬형태로 배열되며 반도체소자가 적재되는 인서트(110)와 인서트(110)들을 지지하기 위한 프레임(120)을 구비한다.As illustrated in FIG. 1, the
인서트(110)는 인서트본체(10)와 홀딩장치를 포함하여 구성된다. 여기서 홀딩장치 및 홀딩장치의 개방에 관한 기술은 본 발명의 출원인이 앞서 제시한 대한민국 특허등록 등록번호 제486412호(이하 ‘선행기술’이라 함)를 통해 자세히 설명되어 있으며, 도1에는 설명의 편의상 홀딩장치에 관한 도시를 생략하였다.The
인서트본체(10)에는, 도1에 도시된 바와 같이, 반도체소자를 적재시키기 위한 적재공간(11)과 적재공간(11)의 양 측에 각각 위치되는 한 쌍의 장착공간(12)이 형성되어 있다.As shown in FIG. 1, the insert
적재공간(11)에는 반도체소자가 적재되며, 한 쌍의 장착공간(12)에는 적재공간(11)에 적재된 반도체소자의 양 단을 홀딩(holding)시키기 위한 홀딩장치가 장착된다.A semiconductor device is loaded in the
한편, 반도체소자에는 패키지 타입에 따라 BGA(Ball Grid Array)형, 단자 측면 돌출형( SOPSmall Out-line Package형, SSOPShrink SOP형, TSOPThin SOP형 등 다수 포함, 이하 ‘SOP형’이라 함) 등 다양한 종류가 있는데, 본 발명은 SOP형 반도체소자를 적재시키기 위한 SOP형 인서트에 관계한다.On the other hand, semiconductor devices have various types such as BGA (Ball Grid Array) type, terminal side protrusion type ( SOPSmall Out-line Package type, SSOPShrink SOP type, TSOPThin SOP type, etc. ) according to package type. There is a kind, but the present invention relates to an SOP type insert for loading an SOP type semiconductor element.
도2는 SOP형 반도체소자(D)의 정단면도를 도시하고 있다. 도2에서 참조되는 바와 같이 SOP형 반도체소자(D)는 단자(T)가 몸체의 측면으로 돌출되어 있는 형상을 가진다.2 shows a cross-sectional front view of the SOP type semiconductor device D. As shown in FIG. As shown in FIG. 2, the SOP type semiconductor device D has a shape in which the terminal T protrudes toward the side of the body.
계속하여 도3은 SOP형 반도체소자를 적재시키기 위한 종래기술의 일예에 따른 SOP형 인서트(300)의 정단면도를 도시하고 있다. 참고로, 도3의 SOP형 인서트(300)에는 래치부재(321)와 스프링(322)으로 구성된 가장 간단한 구조를 가진 홀 딩장치(320)를 구성시키고 있으며, 현재 적재공간(311)에 SOP형 반도체소자(D)가 적재된 상태이다.3 shows a cross sectional front view of an SOP insert 300 according to an example of the prior art for loading an SOP semiconductor device. For reference, the SOP type insert 300 of FIG. 3 constitutes a
도3에서 참조되는 바와 같이 적재공간(311)에 적재된 반도체소자(D)는 홀딩장치(320)에 의해 홀딩된다. As referred to in FIG. 3, the semiconductor device D loaded in the
래치부재(321)는 적재공간(311)에서 일정 거리 유격된 일 지점을 회전중심점(C)으로 하여 인서트본체(310)에 결합된다. 그리고 래치부재(321)의 회전상태에 따라서 적재공간(311) 측의 끝단이 반도체소자(D)의 단자(T)를 홀딩시키거나 홀딩 해제시킨다. 즉, 도4에 도시한 바와 같이, 개방핀(P, 대한민국 등록특허 등록번호 10-687676호 참조)에 의해 외력이 가해질 경우 래치부재(321)가 역회전하여 적재공간(311)에 적재된 반도체소자(D)의 단자(T)를 홀딩 해제시키거나, 도3에 도시한 바와 같이, 개방핀에 의한 외력이 소거될 경우 스프링(322)의 탄성복원력에 의해 래치부재(321)가 정회전하여 반도체소자(D)의 단자(T)를 홀딩시킨다.The
스프링(322)은 래치부재(321)의 홀딩상태를 유지시키기 위해 구비된다.The
위와 같은 종래기술에 따른 SOP형 인서트(300)의 경우에는 스프링(322)에 의해서 래치부재(321)의 홀딩상태가 유지되며, 개방핀(P)이 래치부재(321)를 상방으로 밀어올림으로써 홀딩상태를 해제시킨다.In the case of the
그런데 종래기술에 따른 SOP형 인서트(300)에 의하면 래치부재(321)의 설치 및 작동폭이 길어 궁극적으로 전체 길이가 증가된다. 왜냐하면, 래치부재(321)의 길이는 적재공간(311)에 적재된 SOP형 반도체소자(D)의 단자(T)가 위치하는 지점부터 회전중심점(C)까지인데, 여기서 단자(T)가 위치하는 지점부터 회전중심점(C) 사 이에는 개방핀(P)과 접촉될 수 있는 폭이 개제되어야만 하기 때문이다. 이처럼 SOP형 인서트(300)의 전체 길이가 길어지게 되면, 동일 면적의 테스트트레이에 장착된 SOP형 인서트(300)의 개수가 줄게 되어 궁극적으로 테스트핸들러의 1회 처리용량을 떨어뜨리게 된다.However, according to the
또한, 인서트에 외부의 충격이 가해져 반도체소자에 상방으로 외력이 가해질 경우, 래치부재가 외력에 의해 회전하게 되어 반도체소자의 홀딩상태를 순간적으로 해제시키면서 반도체소자가 적재공간으로부터 이탈되는 문제가 있었다. 따라서 그러한 문제점을 해결하기 위해서는 래치부재가 홀딩상태에 있을 시에 래치부재의 회전이 이루어지지 않도록 선행기술에서 참조되는 바와 같은 잠금장치(선행기술상에는 ‘ 록커 ’ 로 정의됨)를 더 구성시켜야 하는데, 이러한 경우 홀딩장치를 장착하기 위한 길이는 더 길게 확보되어야만 해서 전술한 문제점들은 더욱 커지게 된다.In addition, when an external force is applied to the semiconductor device due to an external impact, the latch member is rotated by the external force, thereby temporarily releasing the holding state of the semiconductor device, thereby leaving the semiconductor device out of the loading space. Therefore, in order to solve such a problem, a locking device (referred to as a ' locker ' in the prior art) must be further configured to prevent rotation of the latch member when the latch member is in a holding state. In this case, the length for mounting the holding device must be secured longer, so that the above-mentioned problems become larger.
특히, 위와 같은 문제점들은 단자가 외측으로 돌출된 SOP형 반도체소자를 적재시키기 위한 SOP형 인서트에서 두드러진다.In particular, the above problems are conspicuous in SOP type inserts for loading SOP type semiconductor elements whose terminals protrude outward.
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 래치부재의 작동방식을 바꾸어 별도의 잠금장치를 구성시킬 필요성이 없는 SOP형 인서트를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide an SOP type insert which does not need to configure a separate locking device by changing the operation of the latch member.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 테스트핸들러용 TSOP형 인서트는, 반도체소자를 적재시키기 위한 적재공간 및 상기 적재공간의 양 측에 각각 위치되는 한 쌍의 장착공간이 형성된 인서트본체; 및 상기 인서트본체에 형성된 상기 한 쌍의 장착공간에 각각 장착되어 상기 적재공간에 적재된 단자 측면 돌출형 반도체소자(이하 ‘SOP형 반도체소자’라 함)의 양 측 단자를 홀딩(holding)시키기 위해 마련되는 한 쌍의 홀딩장치; 를 포함하고, 상기 한 쌍의 홀딩장치 중 적어도 하나는, 상단의 일 지점을 회전중심점으로 하여 상기 TSOP type insert for a test handler according to the present invention for achieving the above object, the insert body formed with a mounting space for loading the semiconductor element and a pair of mounting spaces respectively located on both sides of the loading space; And holding both terminals of a terminal side protruding semiconductor device (hereinafter, referred to as a 'SOP semiconductor device') mounted in the pair of mounting spaces formed in the insert body and loaded in the loading space. A pair of holding devices provided; Includes, at least one of the pair of holding devices, the one point of the upper end as the rotation center point 인서트본체에On the insert body 결합되며Combined , 회전상태에 따라서 하단이 상기 적재공간 측으로 According to the rotation state, the lower end toward the loading space 진퇴하여Back and forth 상기 적재공간에 적재된 SOP형 반도체소자의 일 측 단자를 홀딩하거나 홀딩을 해제하는 Holding or releasing holding of one terminal of the SOP-type semiconductor device loaded in the loading space 래치부재Latch member ; 및 상기 래치부재에 상기 적재공간 측으로 탄성력을 가하는 탄성부재; 를 포함하며, 상기 래치부재는 홀딩상태를 유지할 시에 상기 래치부재의 회전중심점에서 상기 래치부재의 하단의 홀딩부위를 잇는 선이 상기 래치부재의 회전중심점을 지나가는 수직선에 대하여 기울여져 있되, 상기 래치부재의 하단의 홀딩부위가 상기 래치부재의 회전중심점보다 상기 적재공간 측으로 더 돌출되어진 것을 특징으로 한다.; An elastic member for applying an elastic force to the latch member toward the loading space; And the latch member is inclined with respect to the vertical line passing through the center of rotation of the latch member at the center of rotation of the latch member at the center of rotation of the latch member when the latch member is held. The holding portion of the lower end of the member is characterized in that more protruding toward the loading space than the center of rotation of the latch member.
상기 remind 인서트본체에는The insert body 상기 remind 래치부재의Of latch member 회전폭을Rotation width 제한하기 위한 To limit 회전제한홈이Restriction Groove 형성되어 있고, 상기 Formed, and the 래치부재에는The latch member 상기 remind 회전제한홈에On the rotary limit groove 회전 이동이 가능하게 삽입되는 Inserted to enable rotational movement 회전제한돌기가Rotation limit projection 형성된 것을 구체적인 특징으로 한다. It is characterized by what is formed.
상기 인서트본체에는 상기 래치부재의 회전폭을 제한하기 위한 회전제한턱이 형성된 것을 또 하나의 구체적인 특징으로 한다.The insert body is another specific feature that the rotation limiting jaw is formed to limit the rotation width of the latch member.
상기 remind 래치부재의Of latch member 회전중심점은 상기 Rotation center point is 인서트본체의Insert body 상단, 외곽에 위치하는 것을 또 하나의 구체적인 특징으로 한다. Located at the top and the outside is another specific feature.
위와 같은 본 발명에 따르면, 래치부재의 설치, 작동 및 잠금장치 구성을 위한 폭을 최소화시켜 인서트 전체의 길이를 줄임으로써 동일면적의 테스트트레이에 더 많은 인서트가 장착될 수 있게 되어 궁극적으로 테스트핸들러의 1회 처리용량을 증대시킬 수 있는 효과가 있다.According to the present invention as described above, by reducing the length of the entire insert by minimizing the width for the installation, operation and locking device configuration of the latch member, more inserts can be mounted in the test tray of the same area ultimately of the test handler There is an effect that can increase the treatment capacity once.
이하에서는 상술한 바와 같은 본 발명에 따른 테스트핸들러용 SOP형 인서트(이하 ‘인서트’라 약칭함)에 대한 바람직한 실시예를 첨부된 도면을 참조하여 더 상세히 설명한다.Hereinafter, a preferred embodiment of the SOP-type insert (hereinafter, referred to as 'insert') for a test handler according to the present invention as described above will be described in more detail with reference to the accompanying drawings.
도5는 본 발명의 바람직한 실시예에 따른 인서트(500)에 대한 일부 분해 사시도이고, 도6은 도5의 인서트(500)에 대한 정단면도이다.5 is a partially exploded perspective view of
도5 및 도6에서 참조되는 바와 같이, 본 실시예에 따른 인서트(500)는 인서 트 본체(510) 및 한 쌍의 홀딩장치(520)를 포함하여 구성된다. 5 and as will be referenced in Figure 6, the
인서트본체(510)에는 SOP형 반도체소자(이하 ‘반도체소자’라 약칭함)를 적재시키기 위한 적재공간(511) 및 적재공간(511)의 양 측에 각각 위치되는 한 쌍의 장착공간(512)이 형성되어 있다. 그리고 장착공간(512)의 전후 양측 벽면에는 회전제한홈(513)이 형성되어 있다.The
적재공간(511)은 상방으로 개방되어 있어서 반도체소자가 상방에서 출입되면서 적재될 수 있도록 되어 있다.The
한 쌍의 장착공간(512) 각각에는 홀딩장치(520)가 장착된다.The
홀딩장치(520)는 래치부재(521), 래치축(522), 스프링(523) 등을 포함하여 구성된다.The
래치부재(521)는 그 상단이 래치축(522)을 개제하여 회전 가능하게 인서트본체(510)에 고정된 상태로 장착공간(512) 상에 설치된다. 더 나아가 래치부재(521)의 양 측에는 회전제한홈(513)에 유동가능하게 삽입되는 회전제한돌기(521a)가 형성되어 있고, 그 하단에 있는 홀딩부위는 반도체소자의 안정적인 홀딩을 위해 반도체소자의 계단형상의 단자에 대응되는 계단형상을 가진다. 여기서 회전제한돌기(521a)는 래치부재(521)의 최대회전폭을 제한하기도 하지만 나중에 설명되는 바와 같이 개방핀에 의한 외력을 인가받는 역할을 수행하기도 한다.The
그리고 도6에서 참조되는 바와 같이, 래치부재(521)가 홀딩상태를 유지할 시에 회전중심점(C)에서 래치부재(521)의 하단에 있는 홀딩부위를 잇는 선(Lt)이 회전중심점(C)을 지나가는 수직선(Lc)에 대하여 기울어져 있는데, 그 기울어진 방향은 래치부재(521)의 하단에 있는 홀딩부위가 회전중심점(C)보다 적재공간(511) 측 으로 더 돌출되어지는 방향이며, 그 기울어진 각도(θ)는 0도보다 크고 45도보다 작으면 바람직하다.6, when the
또한, 래치부재(521)의 하단은 기울어진 각도(θ)가 작을수록 적재공간(511) 측 방향으로 수평에 가까운 진퇴운동을 하게는 되지만, 회전중심점(C)을 기준으로 회전하기 때문에 래치부재(521)가 회전할 시에는 미세하나마 래치부재(521)의 하단은 수직방향으로 상하이동도 병행되어진다. 따라서 래치부재(521)의 하단이 수직방향으로 상하이동하는 한도 내에서 래치부재(521)의 하단에 있는 홀딩부위와 반도체소자의 단자 간에 걸림 간섭이 이루어지지 않도록 하기 위해 래치부재(521)의 하단과 반도체소자의 단자 간에 유격이 있도록 구성한다.In addition, the lower end of the
래치축(522)은 래치부재(521)의 회전중심점(C)을 제공하며, 래치부재(521)의 일 측, 즉, 상단을 회전 가능하게 고정시키는 역할을 수행한다.The
래치부재(521)가 스프링(523)의 탄성력에 의해 래치축(522)을 회전중심점(C)으로 하여 회전할 때 회전제한홈(513)에 회전제한돌기(521a)가 삽입된 상태로 회전하기 때문에 회전제한홈(513)의 일 측 끝단까지로 래치부재(521)의 최대회전폭이 제한되게 되며, 래치부재(521)의 하단과 반도체소자의 단자 간에 유격으로 인하여 래치부재(521)의 하단과 반도체소자의 단자 간에 걸림 간섭이 없게 된다.When the
스프링(523)은 래치부재(521)의 타 측, 즉, 하단이 적재공간(511)에 적재된 반도체소자의 일 측 단자를 홀딩시키는 상태를 유지하도록 래치부재(521)에 탄성력을 가하는 탄성부재로서의 역할을 한다.The
계속하여 상기한 바와 같은 인서트(500)의 작동상태에 대하여 도7 이하의 정 단면도를 참조하여 설명한다.Subsequently, the operation state of the
래치부재(521)의 하단은 대개의 경우, 도7에서 참조되는 바와 같이, 스프링(523)의 탄성력에 의해 적재공간(511) 측으로 전진하여 돌출된 상태에 있게 된다.In most cases, the lower end of the
만일 적재공간(511)이 비어있는 상태의 인서트(500)에 반도체소자를 적재시킬 상황이 발생하게 되면, 도8에 도시된 바와 같이, 개방핀(P)이 상승하면서 회전제한돌기(521a)에 접촉하게 된다. 여기서 개방핀(P)의 상단은 적재공간(511)의 외측으로 기울어진 경사면을 가지고 있기 때문에 개방핀(P)이 지속적으로 상승하면 스프링(523)의 탄성력이 극복되면서 회전제한돌기(521a)가 경사면 타고 적재공간(511)의 외측으로 이동하게 되어 궁극적으로, 도9에 도시된 바와 같이, 래치부재(521)가 회전하게 되어 래치부재(521)의 하단이 적재공간(511)의 외측으로 후퇴하면서 홀딩상태를 해제시키게 된다.If a situation occurs in which the semiconductor device is to be loaded into the
도9에서와 같이, 래치부재(521)의 홀딩상태가 해제되면, 미설명된 픽앤플레이스장치에 의해 반도체소자를 적재공간(511)에 적절히 안착시킬 수 있게 된다. 한편, 적재공간(511)에 반도체소자가 적절히 안착되면, 개방핀(P)이 하방으로 하강하면서 스프링(523)의 탄성복원력에 의해 래치부재(521)가 회전하게 되어 래치부재(521)의 하단이 적재공간(511) 측으로 이동하게 된다. 따라서 도10에서 참조되는 바와 같이, 래치부재(521)의 하단에 있는 홀딩부위가 반도체소자(D)의 단자 상방에 위치될 수 있게 되어 적재공간(511)에 적재된 반도체소자(D)의 상방 이탈을 방지할 수 있게 되는 것이다. As shown in FIG. 9, when the holding state of the
그리고 만일, 도10에서 참조되는 바와 같이 홀딩상태가 유지된 상황에서 도11에서 참조되는 바와 같이 반도체소자(D)에 상방으로 외력(F)이 가해지는 경우, 래치부재(521)의 회전중심(C)과 래치부재(521)의 하단에 있는 홀딩부위를 잇는 선(Lt, 도 6 참조)이 기울어진 정도만큼 래치부재(521)의 하단에 있는 홀딩부위는 회전중심점(C)으로부터 적재공간(511) 측으로 더 돌출되어 있기 때문에 래치부재(521)는 도11의 화살표 방향으로 회전하려는 힘을 받게 된다. 이러한 경우 래치부재(521)에 형성된 회전제한돌기(521a) 및 인서트본체(510)에 형성된 회전제한홈(513)에 의해 도11의 화살표 방향으로의 회전은 제한되게 된다. 따라서 반도체소자(D)에 상방으로 외력이 가해지더라도 래치부재(521)의 홀딩상태가 그대로 유지될 수 있게 되는 것이다.If the external force F is applied upward to the semiconductor device D as shown in FIG. 11 while the holding state is maintained as shown in FIG. 10, the center of rotation of the latch member 521 ( C) and the line connecting the holding portion at the bottom of the latch member 521 (Lt, see Fig. 6) loaded area from the holding area is a rotation center point (C) at the bottom of the
한편, 상술한 실시예에서는 인서트본체(510)에 회전제한홈(513)을 형성시키고 래치부재(521)에 회전제한돌기(521a)를 형성하여 래치부재(521)의 최대회전폭을 제한하고 있지만, 실시하기에 따라서는 도12에 도시된 바와 같이, 인서트본체(1210)에 래치부재(1221)의 회전폭을 제한하기 위한 회전제한턱(1214)을 구성시키는 것에 의해 그 기능을 구현시킬 수 있다. 이 회전제한턱(1214)은 반도체소자의 안착을 유도하는 역할도 할 수 있을 것이다. 그리고, 더 나아가 래치부재(1221)에 회전제한턱(1214)에 걸리는 걸림턱이나 걸림돌기를 더 구성시키는 것도 얼마든지 가능하다. 참고로, 도5에 따른 인서트(500)에서는 회전제한돌기(521a)가 개방핀(P)에 의해 가해지는 힘을 받게 되지만, 만일 도12와 같은 구조를 가지는 인서트(1200)의 경우에는 개방핀(P)에 의한 힘을 받기 위한 돌기(1221a)가 별도로 형성 되어질 것이 요구될 수는 있다.Meanwhile, in the above-described embodiment, the
또한, 위의 예들에서는 인서트본체와 래치부재에 또는 인서트본체에 래치부재의 회전폭을 제한하기 위한 회전제한구조를 가지도록 하고 있지만, 경우에 따라서는 인서트본체와 래치부재에 그러한 회전제한구조를 생략하는 대신, 매치플레이트의 푸셔(대한민국 등록특허 등록번호 10-709114호 참조)의 구조를 변경하여 래치부재의 회전이 제한되도록 할 수도 있다. 즉, 예를 들어, 도13에서 참조되는 바와 같이, 매치플레이트(M)가 전진하게 되면, 푸셔(M1)가 래치부재(1321)의 일 측을 지지시킴으로써 래치부재(1321)의 회전이 제한되도록 하는 구조도 가능한 것이다.Further, depending is not such a rotation limiting structure to the insert body and the latch member when in the above examples and to have a rotation limit structure to limit the rotational range of the latch member on the insert body and the latch, or the insert body to the member, but Instead, the structure of the pusher of the match plate (see Korean Patent Registration No. 10-709114) may be changed to limit the rotation of the latch member. That is, for example, as shown in FIG. 13, when the match plate M is advanced, the pusher M1 supports one side of the
상술한 Above
실시예에서는In the embodiment
개방핀(P)으로부터From opening pin (P)
외력을 받기 위해 돌기(521a, 1221a)만을 구성하고 있다. 하지만 원활한 작동을 위해 돌기에 베어링 등의 구성을 추가할 수도 있을 것이다. Only the
위에서 설명한 바와 같이 본 발명에 대한 구체적인 설명은 첨부된 도면을 참조한 실시예에 의해서 이루어졌지만, 상술한 실시예는 본 발명의 바람직한 예를 들어 설명하였을 뿐이기 때문에, 본 발명이 상기의 실시예에만 국한되는 것으로 이해되어져서는 아니 되며, 본 발명의 권리범위는 후술하는 청구범위 및 그 등가개념으로 이해되어져야 할 것이다.As described above, the detailed description of the present invention has been made by the embodiments with reference to the accompanying drawings. However, since the above-described embodiments have only been described with reference to preferred examples of the present invention, the present invention is limited to the above embodiments. It should not be understood that the scope of the present invention is to be understood by the claims and equivalent concepts described below.
도1은 일반적인 테스트트레이에 대한 개략적인 분해사시도이다.1 is a schematic exploded perspective view of a typical test tray.
도2는 SOP형 반도체소자의 개략적인 정단면도이다.2 is a schematic sectional front view of an SOP type semiconductor device.
도3 및 도4는 종래 기술에 따른 인서트에 대한 정단면도이다.3 and 4 are front cross-sectional views of the insert according to the prior art.
도5는 본 발명의 실시예에 따른 인서트에 대한 일부 분해사시도이다. 5 is an exploded perspective view of a portion of an insert according to an embodiment of the present invention.
도6은 도5의 인서트에 대한 정단면도이다.6 is a front sectional view of the insert of FIG.
도7 내지 도11은 도5의 인서트에 대한 작동설명에 참조하기 위한 작동상태도이다.7 to 11 are operational state diagrams for reference to the operational description of the insert of FIG.
도12 및 도13은 본 발명의 다른 실시예들에 따른 인서트에 대한 정단면도이다.12 and 13 are front cross-sectional views of inserts according to other embodiments of the invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
500 : 인서트500: Insert
510 : 인서트본체510: insert body
511 : 적재공간 512 : 장착공간511: loading space 512: mounting space
513 : 회전제한홈 513: Restriction Groove
520 : 홀딩장치520: holding device
521 : 래치부재521: latch member
521a : 회전제한돌기521a: rotation limit projection
522 : 래치축522: latch shaft
523 : 스프링523: spring
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070088643A KR100950327B1 (en) | 2007-08-31 | 2007-08-31 | Sop type insert for test handler |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070088643A KR100950327B1 (en) | 2007-08-31 | 2007-08-31 | Sop type insert for test handler |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090022938A KR20090022938A (en) | 2009-03-04 |
KR100950327B1 true KR100950327B1 (en) | 2010-03-31 |
Family
ID=40692725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070088643A KR100950327B1 (en) | 2007-08-31 | 2007-08-31 | Sop type insert for test handler |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100950327B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101532952B1 (en) * | 2010-06-23 | 2015-07-01 | (주)테크윙 | Method for unloading semiconductor device in testhandler |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010001889A (en) * | 1999-06-09 | 2001-01-05 | 정문술 | Carrier module of test handler |
-
2007
- 2007-08-31 KR KR1020070088643A patent/KR100950327B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010001889A (en) * | 1999-06-09 | 2001-01-05 | 정문술 | Carrier module of test handler |
Also Published As
Publication number | Publication date |
---|---|
KR20090022938A (en) | 2009-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100950798B1 (en) | Opening unit for insert of a test tray and method for mounting semiconductor devices thereof | |
US7458820B2 (en) | Socket, socket base and method for operating and testing | |
KR100707241B1 (en) | Insert for semiconductor package | |
CN106646201B (en) | Cover-opening type wafer-level packaged chip aging test socket | |
KR20240027655A (en) | Test tray of handler for testing electronic devices | |
KR100792730B1 (en) | Carrier Module for Semiconductor Test Handler | |
KR100950327B1 (en) | Sop type insert for test handler | |
KR101307423B1 (en) | Test tray and test handler comprising the same | |
KR20080093818A (en) | A receiver of an electronic element and handler including the same | |
US20080012113A1 (en) | Carrier module and test tray for an upright-positionable packaged chip, and testing method | |
KR200445198Y1 (en) | Insert for test tray of test handler | |
TWI503557B (en) | Insert for test handler | |
KR20080015621A (en) | Test tray for handler for testing semiconductors | |
KR100610779B1 (en) | Test tray for handler for testing semiconductors | |
KR100792487B1 (en) | Insert of test tray for test handler | |
US7629788B2 (en) | Test carrier | |
KR102190547B1 (en) | Semiconductor device insert carrier | |
KR100739475B1 (en) | Carrier module for semiconductor test handler | |
KR100860597B1 (en) | A receiver of an electronic element and a handler including the same | |
KR100577756B1 (en) | Carrier module for semiconductor test handler | |
KR100822281B1 (en) | Carrier module for semiconductior test handler | |
JP2003303655A (en) | Socket for electric component | |
US7556518B2 (en) | Burn-in socket having loading plate with uneven seating surface | |
KR100465372B1 (en) | Carrier Module for Semiconductor Test Handler | |
KR20100132610A (en) | Insert and test tray including the same in test handler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130322 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140319 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170321 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180312 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190305 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20200303 Year of fee payment: 11 |