KR100950015B1

KR100950015B1 - 향상된 ａｔｓｃ８-ｖｓｂ 시스템을 위한 개선된 디지털전송 시스템

Info

Publication number: KR100950015B1
Application number: KR1020020057859A
Authority: KR
Inventors: 비루다그나츄; 가담바산쓰알.
Original assignee: 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 2001-09-24
Filing date: 2002-09-24
Publication date: 2010-03-29
Also published as: CA2404404A1; KR20030026236A

Abstract

ATSC A/53 HDTV 신호 전송 표준을 개선한 디지털 전송 시스템 및 방법은, 각각의 로버스트 및 정규 비트 스트림들에 속하는 패킷들을 인코딩하기 위한 제 1 순방향 에러 정정(FEC) 유닛, 우선순위 데이터(priority data)를 포함하는 로버스트 패킷들을 수신하고 그 패킷들을 처리하여 로버스트 비트 스트림을 발생시키는 로버스트 프로세서 유닛, 상기 정규 및 로버스트 스트림들의 비트들에 대응하는 트렐리스 인코딩된 데이터 비트들의 스트림을 발생시키는 것으로, 하나 또는 그 이상의 심볼 매핑 방식들에 따라 상기 로버스트 패킷들의 인코딩된 데이터 비트들을 심볼들에 매핑하는 트렐리스 인코더 유닛, 상기 로버스트 비트 스트림의 패킷들만을 판독하고 로버스트 스트림 패킷들에 대해서만 패리티 바이트들이 발생될 수 있게 함으로써 수신기 장치와의 하위 호환(backward compatibility)을 보장하기 위한 선택적인 제 2 순방향 에러 정정(FEC) 인코딩 유닛, 및 수신기 장치에 고정된 대역폭의 통신 채널을 통해 상기 정규 비트 스트림과는 별도로 또는 이와 함께, 하위 호환 가능한 방식으로 상기 로버스트 비트 스트림들을 전송하는 전송기 장치를 포함하고, 현재의 수신기 장치는 널 패킷들로서 상기 로버스트 비트 스트림의 패킷들을 수신 및 처리할 수 있다.

고선명 텔레비전, 로버스트 비트 스트림, 정규 비트 스트림, 트렐리스 인코딩, 데이터 인터리버

Description

향상된 ＡＴＳＣ８-ＶＳＢ 시스템을 위한 개선된 디지털 전송 시스템{An improved digital transmission system for an enhanced ＡＴＳＣ８-ＶＳＢ system}

도 1은 종래 기술에 따른 고선명 텔레비전(HDTV) 전송기의 블록도.

도 2는 종래 기술에 따른 고선명 텔레비전(HDTV) 수신기의 블록도.

도 3은 본 발명에 따른 개선된 ATSC 표준의 제 1 실시예(201)에 대한 상위-레벨 도면.

도 4는 본 발명에 따른 향상된 ATSC 표준의 제 2 실시예(300)에 대한 상위-레벨 도면.

도 5는 도 3 및 도 4의 전송 시스템들에 구현된 트렐리스(trellis) 인코딩 방법(330)을 도시한 블록도.

도 6은 본 발명에 따른 수정된 트렐리스 인코더(330)의 외측에 있는 코딩 회로(335)를 도시한 간이화한 블록도.

도 7은 인터리버(401) 및 패킷 포맷터 유닛(402)을 포함하는 것으로 도시된 로버스트 패킷 인터리버 블록(300)의 상세도.

도 8(a) 및 도 8(b)는 MODE=2 또는 3이고 각각 NRS=0(도 8(a)) 및 NRS=1(도 8(b))인 경우일 때, 패킷의 바이트들을 2 바이트로 복제하는 기본 포맷터의 기능을 도시한 도면.

도 9(a) 및 도 9(b)는 MODE=1이고 각각 NRS=0(도 9(a)) 및 NRS=1(도 9(b))인 경우일 때, 입력 패킷들의 비트들을 2 바이트로 재배열하는 기본 포맷터의 기능을 도시한 도면.

도 10은 예를 든 시나리오의 경우에 패리티 '플레이스-홀더' 삽입 메커니즘을 도시한 도면.

*도면의 주요부분에 대한 부호의 설명*

105; 데이터 랜더마이저 110; RS 인코더

115; 로버스트 인터리버, 패킷 포맷터, 및 패킷 MUX

170; VSB 변조기 180; RF 상향 변환기

본 발명은 디지털 신호 송신 시스템들에 관한 것으로, 특히 ATSC(Advanced Television Systems Committee) 디지털 텔레비전(DTV) 표준(A/53)에 관한 것이다. 본 발명은 하위 호환가능한(backward compatible) 방식으로 ATSC 표준을 사용하여 표준 비트 스트림과 함께 로버스트 비트 스트림을 전송하는 방법을 기술한다.

지상 방송 채널들을 통한 고선명 텔레비전(HDTV) 송신을 위한 ATSC 표준에 있어서는 10.76MHz의 레이트로 8 레벨 잔류 측파대(VSB) 심볼 스트림으로서 변조된 일련의 12개의 독립된 시간 다중화된 트렐리스 코딩된 데이터 스트림들을 포함하는 신호를 사용한다. 이 신호는 초당 19.39 백만 비트(Mbps)의 데이터 레이트로 신호를 방송하는 표준 VHF 또는 UHF 지상 텔레비전 채널에 대응하는 6 MHz 주파수 대역으로 변환된다. ATSC 디지털 텔레비전 표준에 대한 상세한 것 및 최신 개정 A/53은 http://www.atsc.org/에서 이용가능하다.

도 1은 일반적으로 전형적인 종래 기술의 고선명 텔레비전(HDTV) 송신기(100)를 도시한 블록도이다. MPEG 호환 가능한 데이터 패킷들은 먼저 데이터 랜더마이저(data randomizer)(105)에서 랜덤화되고 각각의 패킷은 리드 솔로몬(Reed Solomon; RS) 인코더 유닛(110)에 의해 순방향 에러 정정(FEC)을 위해 인코딩된다. 이어서, 각 데이터 필드의 연속한 세그먼트들에서의 데이터 패킷들은 데이터 인터리버(120)에 의해 인터리빙되고, 이 인터리빙된 데이터 패킷들은 트렐리스 인코더 유닛(130)에 의해 다시 인터리빙 및 인코딩된다. 트렐리스 인코더 유닛(130)은 각각 3비트를 갖는 데이터 심볼 스트림을 생성한다. 3비트 중 하나는 미리 코딩되고 다른 두 비트는 4 상태 트렐리스 인코더에 의해 발생된다. 이어서 3개의 비트는 8 레벨 심볼에 매핑된다.

알려진 바와 같이, 종래 기술의 트렐리스 인코더 유닛(130)은 12개의 인터리빙된 부호화된 데이터 시퀀스들을 제공하기 위해서 12개의 병렬 트렐리스 인코더와 프리-코더 유닛(pre-coder unit)들을 포함한다. 다중화기(140)에서 각 트렐리스 인코더 유닛의 심볼들은, 동기화 유닛(도시생략)으로부터의 "세그먼트 동기" 및 "필드 동기"인 동기화 비트 시퀀스들(150)과 결합된다. 이어서 작은 동위상(in-phase) 파일럿 신호가 파일럿 삽입 유닛(160)에 의해 삽입되고 선택적으로 필터장치(165)에 의해 사전 등화된다. 이어서 심볼 스트림은 VSB 변조기(170)에 의해 잔류 측파대(VSB) 억압 캐리어 변조된다. 이어서 심볼 스트림은 최종으로 라디오 주파수(RF) 변환기(180)에 의해 라디오 주파수로 상향-변환된다.

도 2는 전형적인 종래 기술의 고선명 텔레비전(HDTV) 수신기(200)를 도시한 블록도이다. 수신된 RF 신호는 튜너(210)에 의해 중간 주파수(IF)로 하향-변환된다. 이어서 신호는 필터링되고 IF 필터 및 검출기(220)에 의해 디지털 형태로 변환된다. 그 후, 검출된 신호는 각각이 8 레벨 콘스텔레이션 중 한 레벨을 나타내는 데이터 심볼 스트림 형태가 된다. 이어서 신호는 NTSC 제거(rejection) 필터(230) 및 동기화 유닛(240)에 제공된다. 그 후 신호는 NTSC 제거 필터(230)에서 필터링되고 이퀄라이저 및 위상 추적기(250)에 의해서 등화 및 위치 추적된다. 복구된 인코딩된 데이터 심볼들은 트렐리스 디코더 유닛(260)에 의해 트렐리스 디코딩된다. 디코딩된 데이터 심볼들은 데이터 디-인터리버(270)에 의해 다시 디-인터리빙된다. 이어서 데이터 심볼들은 리드 솔로몬 디코더(280)에 의해 리드 솔로몬 디코딩된다. 이것은, 송신기(100)에 의해 송신된 MPEG 호환가능한 데이터 패킷들을 복구한다.

현재의 ATSC 8-VSB A/53 디지털 텔레비전 표준은 고스트들, 잡음 버스트들, 신호 페이딩들 및 지상 설정에서의 간섭 등과 같은 많은 채널 손상을 극복하는 신호를 충분히 송신할 수 있지만, 우선도 및 데이터 레이트들을 가변하는 스트림들이 수용될 수 있게 ATSC 표준에 융통성이 있을 필요가 있다.

따라서, 본 발명의 목적은 ATSC 디지털 전송 시스템에서, 표준 ATSC 비트 스트림과 함께 새로운 로버스트 비트 스트림들을 전송하는 기술을 제공하는 것으로, 여기서 새로운 비트 스트림은 ATSC 스트림에 비해 보다 낮은 가시성의 임계치를 가지므로 높은 우선권 정보 비트들을 전송하는데 사용될 수 있다.

본 발명의 다른 목적은 현재의 디지털 수신기 장치들과 하위 호환가능한 융통성 있는 ATSC 디지털 전송 시스템 및 방법을 제공하는 것이다.

본 발명의 또 다른 목적은 현재의 수신기 장치들과 하위 호환을 가능하게 하기 위한 패리티 바이트 발생기 메커니즘을 제공하는 융통성 있는 ATSC 디지털 전송 시스템 및 방법을 제공하는 것이다.

본 발명의 바람직한 실시예에 따르면, ATSC A/53 HDTV 신호 전송 표준을 향상시키는 디지털 전송 시스템 및 방법이 제공되며,

- 로버스트 및 정규 데이터 비트 스트림의 각각에 속하는 패킷들을 형성하기 위한 제 1 순방향 에러 정정(FEC) 인코딩 유닛;

- 우선순위 데이터를 포함하는 로버스트 패킷들을 수신하고 로버스트 비트 스트림을 발생시키기 위해 이들 패킷들을 처리하는 로버스트 프로세서 유닛;

- 정규 및 로버스트 스트림들의 비트들에 대응하는 트렐리스 인코딩된 데이터 비트 스트림을 발생시키기 위한 인코더 유닛으로서, 인코더는 하나 또는 그 이상의 심볼 매핑 방식들에 따라 상기 로버스트 패킷들의 인코딩된 데이터 비트들을 심볼들에 매핑을 이용하는, 상기 트렐리스 인코더 유닛;

- 상기 로버스트 비트 스트림의 패킷들만을 판독하여 상기 로버스트 스트림 패킷들에 대해서만 패리티 바이트들의 발생을 가능하게 함으로써 수신기 장치와의 하위 호환을 보증하기 위한 선택적인 제 2 순방향 에러 정정(FEC) 인코딩 유닛; 및

- 고정된 대역폭의 통신 채널을 통해 상기 정규 비트 스트림과는 별도로 또는 이와 함께, 하위 호환 가능한 방식으로 상기 로버스트 비트 스트림들을 수신기 장치에 전송하기 위한 전송기 장치를 포함하고, 현재의 수신기 장치는 상기 로버스트 비트 스트림의 패킷들을 수신 및 처리할 수 있다.

다양한 제조업자들로부터 현재의 수신기들과의 하위 호환을 보장하기 위해, 선택적인 비체계적 리드 솔로몬 인코더(non-systematic Reed-Solomon encoder)를 이용하여 패리티 바이트들을 로버스트 비트 스트림 패킷들에 부가한다. 표준 8-VSB 비트 스트림은 ATSC FEC 방식(A/53)을 사용하여 인코딩될 것이다. 새로운 비트 스트림을 사용하여 전송된 패킷들은 현재의 수신기의 전송 계층 디코더에 의해 무시될 것이다.

표준 ATSC(8-비트) 비트 스트림과 함께 새로운 "로버스트" 비트 스트림을 전송하는 수단 및 방법을 포함하는 ATSC 디지털 전송 시스템 표준의 새로운 방식으로서, 새로운 비트 스트림은 표준 8-VSB ATSC 스트림에 비해 낮은 TOV(Threshold of Visibility)를 가지므로 높은 우선권 정보 비트들을 전송하는데 사용될 수 있으며, 이 새로운 방식은 여기 전체를 개시한 것으로 하여 전체 내용들 및 설명된 바를 여기 참고로 포함시키는 "Improved ATSC digital television system"이라는 명칭의 본 출원인의 공동 양도된 그리고 공동 계류 중인 미국특허 출원 제10/078933호에 기재되어 있다.

특히, 여기 포함된 공동 계류 중인 미국특허 출원 제60/280782호[US010173, 대리인 문서 번호 제 15062호]에 기재된 제안된 ATSC 디지털 전송 시스템 및 방법에서 제공되는 새로운 특징들은 감소된 CNR 및 감소된 TOV에서 심한 정적 및 동적 다중경로 상호 간섭 환경에서도 에러 없이 새로운 수신기 장치들로 하여금 로버스트 패킷들을 디코딩할 수 있게 하는 것으로 새로운 비트 스트림의 강건성(robustness)을 위해 표준 비트 스트림의 데이터 레이트의 절충을 가능하게 하는 메커니즘, 및 현재의 디지털 수신기 장치들과 하위 호환 가능한 전송을 가능하게 하는 메커니즘을 포함한다. 기술된 시스템은 특히 큰 범위의 캐리어 대 잡음비 및 채널 상태를 수용하기 위해 로버스트 및 표준 스트림에 대한 융통성 있는 전송 레이트를 가능하게 함으로써 현재의 ATSC 디지털 전송 시스템 표준을 개선한다.

도 3은 본 발명에 따른 개선된 ATSC 표준의 제 1 실시예(201)를 도시한 상면도이다. 도 3에 도시한 바와 같이, 제 1 실시예에 따른 개선된 ATSC 디지털 신호 송신 표준은, 먼저, 입력 데이터 바이트 값을 알려진 패턴의 의사-랜덤 수 발생에 따라 변경하기 위한 데이터 랜더마이저 요소(105)를 포함한다. ATSC 표준에 따라서, 예를 들면, 데이터 랜더마이저는 데이터 필드 시작에서 초기화되는 16비트 최대 길이의 의사 랜덤 2진 시퀀스(PRBS)를 갖는 모든 인입하는 데이터 바이트들을 XOR한다. 출력 랜덤화된 데이터는 리드 솔로몬(RS) 인코더 요소(110)에 입력되고 이 인코더에서는 187 바이트의 데이터 블록 크기로 동작하며, 에러 정정을 위한 20 RS 패리티 바이트가 부가함으로써 데이터 세그먼트당 송신되는 총 207 바이트의 RS 블록 크기로 된다. 이들 바이트들은 나중에 처리되어 로버스트 콘스텔레이션을 사용하여 전송될 것이다. RS 인코딩 후에, 207 바이트의 데이터 세그먼트는 로버스트 입력 바이트들을 처리/리포맷하기 위한 것으로서, 로버스트 인터리버, 패킷 포맷터, 및 패킷 다중화기 요소를 포함하는 새로운 블록(1150)에 입력된다. 패킷 포맷터 블록의 개개의 요소들의 동작에 관한 상세한 것은, 여기 포함된 공동 계류 중인 미국특허 출원 제10/078933호[대리인 문서 번호 제US010173호, D#15062], 및 전체 내용 및 개시된 바를 여기 개시된 것으로 하여 참고로 여기 포함시키는, "Packet identification mechanism at the transmitter and receiver for an enhanced ATSC 8-VSB system" 명칭의 본 출원인의 코-펜딩 미국특허 출원 10/118876[대리인 문서 번호 US 010278호, D#15061]에 상세히 기재되어 있다. 가장 일반적으로, 인입하는 바이트들을 리포맷하기 위한 로버스트 인터리버, 패킷 포맷터 및 패킷 다중화기 요소들은 인입 바이트를 처리할 것인지(로버스트 바이트들에 대해서) 아니면 처리하지 않을 것인지(정규 바이트들에 대해서)를 지시하는 모드 신호(113)에 응답한다. 로버스트 인터리버에서 로버스트 패킷들을 인터리빙한 후에, 인입 로버스트 비트-스트림에 속하는 데이터 바이트들은 버퍼링되어, 패킷 포맷터 장치에서 미리 지정된 수의 바이트, 예를 들면 207바이트의 그룹들로 그룹핑된다. 일반적으로, 로버스트 패킷들에 있어서는 패킷 포맷터 출력에서의 각 바이트 중 단지 4비트, 즉 LSB들(6, 4, 2, 0)만이 인입 스트림에 대응한다. 각 바이트 중 다른 4 비트, 즉 MSB들(7, 5, 3, 1)는 후술하는 바와 같은 이유에 의해서 임의의 값으로 설정될 수 있다. 패킷 포맷터(115)에서 바이트 리포맷이 된 후에, 로버스트 패킷들에 속하는 바이트들은 표준 스트림에 속하는 바이트들과 다중화된다. 로버스트 및 표준 로버스트의 다중화된 스트림(116)은 콘볼루션 인터리버 메커니즘(120)에 이어서 입력되고 이 메커니즘에서는 ATSC A/53 표준에 따라 데이터 스트림의 순차적인 순서를 스크램블링하기 위해서 각 데이터 필드의 연속한 세그먼트들 내 데이터 패킷들을 추가 인터리빙한다. 보다 상세히 설명될 바와 같이, 각각의 로버스트 패킷 또는 표준 패킷에 연관된 바이트들은 동시 처리 제어 블록들(도시생략)에서 추적된다. 또한 도 3에 도시한 바와 같이, 인터리빙되고, RS 인코딩 및 포맷된 데이터 바이트들(117)은 이후 신규의 트렐리스 인코더 장치(330)에 의해 트렐리스 코딩된다. 트렐리스 인코더 유닛(330)는 특히 모드 신호(113)에 응하여, 이하 상세히 설명하는 바와 같은 방식으로, 여기서는 하위 호환가능(선택적 RS 인코더) 블록(125)이라고 칭하는 하위 호환가능 패리터 바이트 발생기 요소(125)와 상호 작용하여 8 레벨 심볼에 각각 매핑되는 3 비트를 갖는 데이터 심볼들의 트렐리스 인코딩된 출력 스트림을 발생시킨다. 트렐리스 인코딩된 출력 심볼들은 그 후 다중화기 유닛(140)에 전송되고 다중화 유닛에서 동기화 유닛(도시생략)으로부터의 "세그먼트 동기" 및 "필드 동기" 동기화 비트 시퀀스들(138)과 결합된다. 이어서 파일럿 삽입 유닛(160)에 의해 파일럿 신호가 삽입된다. 심볼 스트림은 그 후 VSB 변조기(170)에 의해 잔류 측파대(VSB) 억압 캐리어 변조되며, 심볼 스트림은 그 후 최종으로 라디오 주파수(RF) 변환기(180)에 의해 무선 주파수로 상향-변환된다.

도 4는 본 발명에 따른 개선된 ATSC 표준의 제 2 실시예(300)에 대한 상면도이다. 도 4에 도시된 바와 같이, 제 2 실시예에 따른 개선된 ATSC 디지털 텔레비전 송신 표준은 도 3에 도시한 제 1 실시예와 동일한 기능의 블록들을 포함하지만 도 4의 시스템(300)의 앞단은 입력 로버스트 비트 스트림(207)으로부터 수신된 로버스트 패킷들에 속하는 바이트들을 처리하고, 정규(표준) 비트 스트림(208)에 속하는 바이트들을 부가적으로 수신하는 MPEG 다중화 유닛(210)에 상기 처리된 것을 보내는 로버스트 프로세서 요소(205)를 포함하는 신규의 블록들을 포함한다. 다중화 유닛(210)은 예를 들면 의사-랜덤하게 발생된 패턴들에 따라 입력 데이터 바이트 값들을 변경하는 표준 데이터 랜더마이저 요소(105)에 입력을 위한 로버스트 패킷과 표준 패킷들을 다중화한다. 이어서, 출력된 랜덤화된 데이터는 187 바이트의 데이터 블록 크기로 동작하는 리드 솔로몬(RS) 인코더 요소(110)에 입력되고, 예를 들면, 데이터 세그먼트당 송신되는 총 207 바이트의 RS 블록 크기를 발생시키기 위해 에러 정정을 위한 20 RS 패리티 바이트가 부가한다. RS 인코딩 후에, 207 바이트의 데이터 세그먼트(214)는 그 후 로버스트 비트 스트림의 패킷들만을 처리하고 변경되지 않은 정규 패킷들은 통과시키는 선택적인 바이트 퍼뮤트(permute) 블록(215)에 입력된다. 이 바이트 퍼뮤트 블록(215)은 선행 RS 인코더 블록(110)에 의해 부가된 패리티 바이트들을 제로들로 대치시키는 기능을 행하며, 데이터 인터리버 후에, 로버스트 프로세서에 의해 생성된 184 데이터 바이트들(헤더 바이트들은 제외)이 패리티 바이트들 이전에 오도록 207 바이트들을 퍼뮤트한다. 도 4에 도시한 바와 같이, 신규 바이트 퍼뮤트 블록(215)은 특히 인입하는 바이트들이 이 블록에 의해 처리될 것인지 여부를 지시하는 모드 신호(113)에 응답한다. 도 3에 관련하여 기술된 제 1 방식에서와 같이, 바이트 퍼뮤트 블록(215)으로부터 출력되는 로버스트 및 표준 바이트들(216)의 데이터 세그먼트들은 다음으로 콘볼루션 인터리버 메커니즘(120)에 입력되고 여기서는 ATSC A/53 표준에 따라 데이터 스트림의 순차적인 순서를 스크램블링하기 위해서 각 데이터 필드의 연속한 세그먼트들에서의 데이터 패킷들이 추가 인터리빙된다. 도 4에 도시한 바와 같이, 인터리빙된, RS 인코딩되고 및 포맷된 데이터 바이트들(217)은 그 후 신규의 트렐리스 인코더 장치(330)에 의해 트렐리스 부호화된다. 이하에서 상세히 설명될 바와 같이, 트렐리스 인코더 유닛(330)은 하위 호환(선택적인 RS 인코더) 블록(125)과 협력하여 상호 작용하여 8 레벨 심볼에 각각 매핑되는 3 비트를 갖는 데이터 심볼들의 출력 트렐리스 인코딩된 출력 스트림을 생성한다. 트렐리스 인코딩된 출력 심볼들은 다중화기 유닛(140)에 전송되고 이것은 동기화 유닛(도시생략)으로부터의 "세그먼트 동기" 및 "필드 동기" 동기화 비트 시퀀스들(138)과 결합된다. 이어서 파일럿 삽입 유닛(160)에 의해 파일럿 신호가 삽입되고, 심볼 스트림은 VSB 변조기(170)에 의해 잔류 측파대(VSB) 억압 캐리어 변조되며, 심볼 스트림은 무선 주파수(RF) 변환기(180)에 의해 라디오 주파수로 상향-변환된다.

도 4에 도시한 바와 같이, 로버스트 프로세서 요소(205)는 로버스트 스트림으로서 전달되는 MPEG 데이터 패킷들(207)을 수신하기 위한 입력을 포함한다. 이 로버스트 프로세서 블록(205)은 리드-솔로몬 인코더와, 그것에 이은 인터리버 장치와, 그것에 이어 188 바이트 길이의 패킷들(MPEG 호환 패킷들)을 형성하는 포맷터 블록을 포함한다. 마지막 블록(MPEG 패킷 형성)은 중복 비트들(redundancy bits)을 삽입시켜 184 바이트 패킷을 형성하고, 이어서 4개의 MPEG 헤더 바이트를 부가하여 완전한 188 MPEG 패킷을 형성한다. 프로세서 블록(205)으로부터 나온 로버스트 패킷들(206)은 MPEG 다중화기 장치(210)를 통해, 정규 패킷 및 로버스트 패킷 모두를 포함하는 ATSC 스트림(209)으로 전송하기 위해 MPEG 패킷 스트림(208)의 정규 패킷들과 다중화된다. 바람직하게는 정규 스트림 패킷들은 보다 상세히 설명될 미리 정의된 알고리즘에 따라 로버스트 패킷들과 다중화되는 것이 바람직하다. 논의 목적상, 및 여기 개시하는 것으로 하여 참고로 여기 포함시키는 본 출원인의 공동 계류 중인 미국특허 출원 10/118876[대리인 문서 번호 제US010278, D#15061]에 상세히 설명된 바와 같이, 전송되는 패킷들의 유형, 즉 정규 또는 로버스트를 추적하는 제어 메커니즘이 제공된다. 따라서, 도 3 및 도 4에 도시되는 바와 같이, 각 바이트에 관련하여, 향상된 ATSC 디지털 신호 전송 방식으로 바이트들의 추이를 추적하고 바이트들을 식별하는데 사용되는 비트(211)를 포함하는 정규/로버스트("N/R") 신호가 발생된다.

일반적으로, 도 4에 관련하여 기술된 ATSC의 실시예에 대해서, 로버스트 패킷들의 전송은 MPEG 다중화기 요소(210)에서 로버스트 패킷들(206)이 정규 패킷들(208)과 다중화하는 방식에 대해 알 필요가 있다. 패킷들은 이들이 수신기 장치의 동적 및 정적인 다중 경로 실행을 향상시킬 수 있게 삽입되어야 한다. 도 4의 로버스트 프로세서 블록(205)에서 로버스트 스트림 패킷들을 정규 스트림 패킷들과의 다중화를 제어하는 하나의 대표적인 알고리즘이 표 1에 관련하여 설명된다. 패킷 삽입 알고리즘은 보다 나은 로버스트 수신기를 설계할 수 있도록 로버스트 패킷들이 활용될 수 있다.

MPEG 필드의 시작에서, 로버스트 패킷들의 한 그룹은 인접하여 배치되며, 그 후 표 1에 관하여 기술되는 바와 같이 미리 결정된 알고리즘을 사용하여 나머지 패킷들이 삽입된다. 제 1 그룹의 패킷들은 이퀄라이저가 정적 채널 및 동적 채널 모두에서 보다 신속하게 획득할 수 있게 해 준다. 이러한 로버스트 패킷 삽입 알고리즘은 모든 필드에 대해 인터리빙를 행하기 전에 구현된다. 표 1의 예시적인 로버스트 패킷 삽입 알고리즘에 관하여, 먼저 다음의 양(quantity) 및 용어를 정의한다. "NRP"라 하는 제 1 양은 필드당 로버스트 패킷들에 의해 점유되는 로버스트 세그먼트들의 수를 나타낸다(즉, 프레임 내 로버스트 패킷들의 수를 나타낸다). "M"이라고 하는 양은 필드 동기 바로 다음의 로버스트 비트 스트림에 의해 점유되는 인접한 패킷 위치들의 수이다. 문자 "U"는 두 세트의 결합(union)을 나타낸다. "플로(floor)"는 값들이 정수 값으로 되게 하는 소수(decimal) 절삭을 나타낸다. 표 1에 나타낸 바와 같이, 알고리즘은 비트 스트림 중에 로버스트 패킷의 배치를 결정하기 위해 다음의 평가를 수행한다.

따라서, M=18인 경우에 대한 구현예에서, 상기 알고리즘은 로버스트 패킷의 배열를 위한 다음의 알고리즘을 이끌어낸다.

도 3 및 도 4의 제 1 및 제 2 실시예의 각각에서, 트렐리스 디코더로부터 바이트들을 판독하기 위해서 하위 호환가능 패리티 바이트 발생기 요소(125)(선택적인 비체계적 RS 인코더라고도 함)을 제공하고 있다. 특히, 이 블록(125)은 바이트 디-인터리버 블록과, 바이트 디-인터리버 블록으로부터 패킷을 판독하여 이를 인코딩하여 패리티 바이트들을 발생시키는 선택적인 "비체계적" RS 인코더 블록을 포함한다. 이것은 하위 호환가능에 사용되는 로버스트 스트림 패킷들에 대해서만 패리터 바이트들을 발생시킨다. 이러한 기능을 수행하는데 사용되는 대표적인 알고리즘은 표 2에 관련하여 제공된다.

일부 패킷들에 대해서는(예를 들면, 1 내지 7 mod 52), 이들 패킷들의 모든 헤더 바이트들이 RS 인코딩시 사용될 수 있는 것이 아닐 것이기 때문에 랜덤화된 헤더 바이트들에 관한 사전 정보를 가질 필요가 있을 것이다. 즉, 이러한 패킷들의 세트는 일부 헤더 바이트들이 콘볼루션 인터리버 출력에서 패리티 바이트들 다음에 오는 경우이다. 그러므로, 20 패리티 바이트들을 계산하기 위해서 이들 헤더 바이트들을 기다리는 대신에, 그 후 패리티 바이트들을 계산함에 있어 대신 사용하게 되는 헤더 바이트들에 관한 사전 정보가 사용된다(이들은 확정적이다).

1984년, 뉴욕의 John Wiley의 Arnold Michelson과 Allen Levesque에 의한 "Error Control Technique for Digital Communication" 책자에 설명된 바와 같이, (N, K) RS 디코더는 (N-K)/2 에러 또는 (N-K) 소거까지 소거를 정정할 수 있으며, 여기서 "N"은 코드 워드 길이이고 "K"는 메시지 워드 길이이다. 일반적으로, 길이 N의 코드 워드에서 E_a 소거들과 E_b 에러들이 있을 경우, 디코더는 다음과 같이 식(1)에서 (E_a+2*E_b)가 (N-K) 이하인 길이만큼의 코드 워드를 완전하게 복구할 수 있다.

(E_a + 2 x E_b) ≤(N-K) (1)

여기서 E_a 및 E_b는 각각 코드 워드에서의 소거 수 및 에러 수이다.

이러한 RS 코드들의 특성은 20 패리티 바이트를 발생시키는데 사용될 수 있다. 20 패리티 바이트 위치들은 그 후 RS 디코더에 대한 소거들의 위치로서 사용하기 위해 계산된다. 패리티 바이트 위치들의 계산 과정은 패킷 포맷터에서 사용되는 것과 유사하다. 패킷에 속하는 바이트들(패리티 바이트 위치들에서 제로들을 갖는)은 입력 코드 워드로서 RS 디코더에 전달된다. 디코더는 소거 필링 과정에서, 소거 위치에 대한 바이트들을 계산한다. 이들 바이트들은 20 패리티 바이트들에 대응한다. 이에 따라 패리티 바이트 발생기 블록은 패리티 바이트 위치 정보를 발생시킨다. 패리티 바이트 및 헤더 바이트들은 항상 표준 8-VSB 심볼들로서 인코딩된다.

각 패킷에 대한 패리티 바이트들 및 그 위치 정보는 그 후 새로운 심볼 매핑 방식에 따라 로버스트 바이트들을 매핑하기 위한 수정된 트렐리스 인코더 장치로 보내진다. 일부 패킷들(예를 들면, 패킷들 1 내지 7)에 대해서는 이들 패킷들에 대한 모든 헤더 바이트들이 RS 인코딩시 사용할 수 있는 것은 아니기 때문에 랜덤화된 헤더 바이트들에 관한 사전 정보를 갖는 것이 필요함을 이해해야 할 것이다.

수정된 트렐리스 인코더의 상위-레벨 동작은 ATSC A/53 전송 표준 중 4.2.5절에 기재된 규칙에 의해 제어된다. 이 상위-레벨 동작은 트렐리스 인터리빙, 심볼 매핑, 바이트들이 각각의 트렐리스 인코더로 판독되는 방식 등에 관계된다. 정규 8-VSB 패킷들의 트렐리스 인코딩은 변경되지 않는다. 그러나, ATSC A/53 표준에 따른 트렐리스 인코더 블록은, 1) 바이트들이 로버스트 비트 스트림에 속할 경우 프리-코더를 우회하는 기능과, 2) 바이트가 로버스트 스트림에 속할 경우엔 각각의 MSB 비트를 도출하고, 그 후 새로운 바이트를 "바이트 디-인터리버" 블록에 보내는 기능과, 3) "바이트 디-인터리버" 블록으로부터 패리터 바이트들을 판독하고 이들을(이들이 로버스트 스트림에 속할 경우에) 인코딩에 사용하는 기능과, 4) 수정된 매핑 방식을 채용하여 로버스트 비트-스트림에 속하는 심볼들을 매핑하는 기능을 수행하기 위해서 수정된다. 패리티 바이트들이 8 레벨에 매핑되는 것이 바람직하다는 것을 이해해야 한다.

프리-코더를 우회하는 기능과 바이트를 형성하는 기능에 관하여, 이 프로세스는 도 5 및 도 6의 수정된 트렐리스 인코더 도면에 관하여 설명되는 바와 같이 의존적인 모드이다.

특히, 도 5는 도 3 및 도 4의 전송 시스템들에 구현되는 트렐리스 인코딩 방식(330)을 도시한 블록도이다. 향상된 8-VSB(E-VSB), 또는 2-VSB 스트림들에 대해서, 각각의 트렐리스 인코더는 한 바이트를 수신하고, 그 바이트 중 단지 4 비트들만이(LSB) 정보 비트를 포함한다. 로버스트 스트림에 속하는 바이트가 트렐리스 인코더에 수신될 때, 정보 비트(LSB, 비트(6, 4, 2, 0))는 (로버스트 모드에 대해 인코딩된 후) X₁에 배열된다. 이어서 특정의 심볼 매핑 방식을 얻기 위해서 X₂에 배열될 비트가 결정된다. 일단 X₂ 및 X₁이 결정되면, 후속하는 "비체계적" RS 인코딩 목적으로 바이트의 모든 비트들이 결정된다. 이어서 이 바이트는 데이터라인들(355)을 통해 하위 호환 패리티-바이트 발생기(125)(즉, "비체계적" 리드-솔로몬 인코더)로 전달된다. 그러나, "비체계적" 리드-솔로몬 인코더의 패리티 바이트들과 PID 바이트들은 8-VSB 인코딩 방식을 사용하여 인코딩될 것이다. 디지털 신호 변조 모드들의 각각을 위한 트렐리스 인코더(330)의 상부 트렐리스 인코딩 블록(335)에서의 동작은 도 6에 관하여 설명한다.

도 6에 도시한 상부 트렐리스 인코딩 블록(335)은 원하는 심볼 매핑 또는 인코딩 방법을 달성하기 위해서, 표준 트렐리스 인코더 블록(359)의 프리-코더(360)의 입력들인 X₂ 및 X₁을 계산한다. 예를 들면, 이들 인코딩 방법들은 표준 8-VSB, (향상된) E-VSB 및 2-VSB에 대한 것들로서, 올바른 인코딩(심볼 매핑 방식)을 지시하기 위해서 "8/2" 제어 비트들(353)이 제공된다. 이 블록의 출력 비트들은 이들의 각각의 바이트들로 그룹핑되고, 결국에는 패리티 바이트 발생을 위해 "비체계적" RS 인코더 블록에 공급된다. 도 6에서 다중화기들(336a,...,336d)을 구성하는 데 필요한 정규/로버스트 제어 비트들(211)은 각각의 도 3 및 도 4의 추적/제어 메커니즘 블록들에 의해 제공된다.

이에 따라, 정규(표준) 8-VSB 심볼 매핑 모드에서, 이전 인터리버 블록으로부터 수신되고 트렐리스 인코더(330)의 상부 코더(335)에 입력되는 입력 비트들(X'₂, X'₁)은 변경 없이, 프리-코더 유닛(360)과 인코더 유닛(370)을 포함하는 정규 트렐리스 인코더에 보내진다. 이것은 N/R 비트(211)로 하여금 다중화기들의 N 입력을 선택하게 함으로써 달성된다. 8/2 비트(353)는 N/R 비트가 R(로버스트)일 때 이용할 트렐리스 매핑 방법을 나타내는 또 다른 제어 비트이다.

2-VSB 모드 및 4-VSB 심볼 매핑 모드에서, MSB는 어떠한 정보도 전달하지 않는다. 매핑 요건을 만족시키기 위해서, Z₂ 비트가 먼저 계산된 후 MSB X₂를 도출하기 위해서 프리-코더 메모리 내용(363)(도 5)과 모듈로-2 합산된다. 산출된 MSB 및 입력 정보 비트(X₁)로부터 새로운 바이트가 형성된다. 메모리 요소는 Z₂로 갱신된다. 따라서, 이러한 경우에, 트렐리스 인코더 출력들(Z₂, Z₁)은 정보 비트와 같게 된다. 즉, 입력(X₂)은 프리-코더의 출력(Z₂)이 프리-코딩되었을 때 정보 비트와 같게 되도록 계산된다. 이 동작은 도 6에 도시된 상부 코딩 회로(335)에서 구현된다. 또한, X₁은 정보 비트와 같게 된다. 트렐리스 인코드 심볼 매퍼(380)에 의해 인에이블되는 현재의 심볼 매핑 방식과 결합하여 이들 동작에 의해서, 알파벳{-7, -5, 5, 7}으로부터의 심볼들을 야기한다. 이것은 정보 비트가 이 심볼의 부호로서 전송되는 점에서 근본적으로 2-VSB 신호이다. 실제 심볼은 현재의 트렐리스 디코더들에 의해 디코딩될 수 있는 유효한 트렐리스 코딩된 4-레벨 심볼이다. 예를 들면, 2-VSB 인코딩을 달성하기 위해서, N/R 비트(211)는 R 입력을 선택하도록 설정되고 8/2 스위치(353)는 다중화기들(336a,...,336d)의 '2' 입력들을 선택하도록 설정된다.

향상된 8-VSB 모드(E-VSB) 모드에서, X₂ 및 X₁은 향상된 코더(즉, 상부의 코더(335))의 출력들에 대응한다. 이들 비트들은 실제 입력들 대신 바이트들을 형성할 때 사용되어야 한다. 따라서, 이 모드에서, Z₂는 트렐리스 코딩된 버전의 정보 비트를 X₁에 넣음으로써 정보 비트와 같게 된다. 이를 행하기 위해서, X₂는 프리-코딩되었을 때 정보 비트가 되게 계산된다. 정보 비트는 또한 X₁을 생성하도록 추가 트렐리스 인코더를 거치게 된다. 전체적으로, E 8-VSB의 경우, 외측의 코더(335) 및 정규 트렐리스 인코더(359)는 보다 높은 상태(예를 들면, 16 상태)의 1/3 레이트 트렐리스 인코더와 같은 것이 될 것이다. 결과적인 심볼은 8-레벨 트렐리스 코딩된 심볼이다. 향상된 8-VSB 인코딩을 달성하기 위해서, N/R 비트(211)는 R 입력을 선택하도록 설정되고 8/2 스위치(353)는 다중화기들(336a,...,336d)의 "8" 입력을 선택하도록 설정된다.

이들 모드들의 각각에서, 심볼-바이트 변환기는 12 바이트의 지연을 도입한다.

바이트 디-인터리버로부터 패리티 바이트들을 판독하는 기능에 관하여, 이것은 NRS=1일 때만 구현된다(즉, 비체계적 RS 인코딩이 구현된다). 이러한 기능 유닛의 동작은 상이한 모드들에 대해 동일하다. 트렐리스 인코더(330)는 패리티 바이트 발생기(125)로부터 패리티 바이트들과 각 패킷에 대한 그 위치 정보를 얻는다. 이어서 트렐리스 인코더(330)는 인코딩할 특정의 바이트가 한 세트의 패리티 바이트들에 속하는지 여부를 결정한다. 바이트가 로버스트 스트림 패리티 바이트 세트에 속한다면, 그 후 바이트 디-인터리버로부터 한 바이트를 판독하고 트렐리스 인코드에 이를 대신 사용한다. 패리티 바이트들로부터 발생된 심볼들은 항상 원 인코딩 및 매핑 방법을 사용하여 8 레벨로 매핑된다.

특히, 도 3 및 도 4의 전송 시스템들의 패킷 포맷터 요소에 의해서, 패리티 '플레이스-홀더"가 삽입된다.

도 7은 인터리버(401), 패킷 포맷터 유닛(402), 및 정규/로버스트 다중화기(N/R MUX)(405)를 포함하는 것으로 도시된 로버스트 패킷 프로세서 블록(300)을 상세히 도시한다. 로버스트 패킷 인터리버(401)는 바람직하게는 로버스트 패킷들만을 인터리빙한다. 패킷 포맷터(402)는 현재의 수신기들에 대한 하위 호환성을 보장하기 위해 "비체계적" RS 인코더가 사용되었는지 여부에 따라서 로버스트 패킷들을 처리한다. NRS=1인 것으로 결정된 경우, "비체계적" RS 인코더가 사용되고 패킷 포맷터(402)는 인터리버로부터 184 바이트들을 판독하고 이들 바이트들을 두 개의 184-바이트 데이터 블록들로 분할한다. 일반적으로, 각 로버스트 바이트의 단지 4비트, 즉 LSB(6, 4, 2, 0)가 인입 스트림에 대응한다. 각각의 바이트의 다른 4 비트, 즉 MSB(7, 5, 3, 1)는 임의의 값으로 설정된다. 패킷 분할이 행해진 후, 3개의 랜덤화된 널 패킷 ID(또는 3개의 널 PID) 바이트들이 2개의 184-바이트 길이의 데이터 블록들 각각의 시작에 삽입된다. 이어서, 각각의 데이터 블록에 20개의 "플레이스-홀더" 패리티 바이트들을 삽입함으로써 207 바이트 패킷을 생성한다. 207 바이트를 발생시, 표준 8-VSB 데이터 인터리버 후, 이들 20 바이트들이 정보 비트들을 포함하는 184 바이트의 끝에 나타나게 정보 스트림 및 20개의 "플레이스-홀더" 패리티 바이트들을 포함하는 184 바이트들이 퍼뮤트된다. 이 단계에서, 20 바이트들의 값들은 제로로 설정될 수 있다. 현재의 수신기들과의 하위 호환성을 보장할 목적으로 포함된, 이러한 옵션은 23 바이트(20개의 패리티 바이트 및 3개의 헤더 바이트)가 패킷당 부가되어야 하므로 유효 데이터 레이트를 감소시킨다. 결과는 페이로드가 약 12% 감소된다. NRS=0인 것으로 결정되면, "비체계적" RS 인코더는 사용되지 않는다. 이 경우, 패킷 포맷터(402)는 인터리버로부터 207 바이트들을 판독하고 이들 바이트들을 두 개의 207-바이트의 패킷들로 분할한다. 일반적으로, 각 바이트의 4비트만이, 즉 LSB들(6, 4, 2, 0)은 인입 스트림에 대응한다. 각 바이트의 다른 4비트, 즉 MSB(7, 5, 3, 1)은 임의의 값으로 설정될 수 있다. 이들 양족 경우에, 로버스트/정규 패킷 MUX(405)는 패킷(207 바이트) 레벨의 다중화기이다. 이것은 패킷 단위로 로버스트 패킷 및 정규 패킷을 다중화한다.

패킷 포맷터의 기능은 MODE 및 NRS 파라미터에 따른다. NRS=0인 경우, 패킷 포맷터는 기본적으로 바이트 복제 또는 바이트 재배열의 기능을 수행한다. NRS=1이면, 추가 헤더 및 패리티 바이트들에 대한 '플레이스-홀더'를 삽입한다. 표 3은 MODE 및 NRS 파라미터들의 상이한 조합에 대한 패킷 포맷터 기능을 요약한 것이다.

NRS	MODE	입력 패킷들의 수	출력 패킷들의 수	기능성
0	2, 3	1	2	바이트 중복
0	1	2	2	재배열 비트들
1	2, 3	4	9	바이트 중복, "플레이스 홀더들"을 삽입
1	1	8	9	재배열 비트들, "플레이스 홀더들"을 삽입

여기서 "MODE" 파라미터는 로버스트 패킷들의 명세를 포함하고 로버스트 패킷들이 포맷을 식별하는데 사용되며, 언급한 바와 같이 "NRS" 파라미터는 하나의 로버스트 패킷을 FEC 블록에 의해 2개의 심볼 세그먼트로 코딩되게 하는 것으로 비체계적 RS 코더가 사용되지 않았는지 여부(NRS=0일 때), 또는 일 그룹의 4개의 로버스트 패킷들을 FEC 블록에 의해 9개의 패킷 세그먼트들로 코딩되게 하는 비체계적 RS 코더가 사용되었는지 여부(NRS=1일 때)를 나타낸다. MODE 파라미터에 관하여, 4가지 가능한 모드들을 식별하기 위해 2개의 비트를 사용하는 것이 바람직하다. 예를 들면 MODE 00은 전송할 로버스트 패킷들을 갖고 있지 않은 표준 스트림을 나타내며, MODE 01은 H-VSB 스트림을 나타내며, MODE 10은 4-VSB 스트림을 나타내며, MODE 11은 의사 2-VSB 스트림을 나타낸다. MODE=00이면 나머지 파라미터들은 무시될 수 있다.
구체적으로, 패킷 포맷터 블록(402)은 3개의 기능 유닛으로서 1) 기본 포맷터, 2) 패리티 위치 산출기, 및 3) '플레이스 홀더' 삽입기를 포함한다. 도 8(a) 및 도 8(b)에 도시한 바와 같이, MODE = 2 또는 3이고, 그리고 각각 NRS=0(도 8(a))이고 NRS=1(도 8(b))인 경우 MODE = 2 또는 3일 때, 기본 포맷터는 패킷(411)의 바이트들을 2개의 바이트들(412a, 412b)로 복제한다. NRS=0(도 9(a)) 및 NRS=1(도 9(b))인 각각의 경우에 대해 각각의 도 9(a) 및 9(b)에 도시된 바와 같이 MODE=1인 경우, 기본 포맷터는 입력 패킷의 비트들을 재배열한다. 비트들의 재배열은, 예를 들면, 도 9(a) 및 도 9(b)에 도시된 바와 같이, '로버스트 스트림"에 속하는 비트들(415)이 항상 MSB 비트 위치들로 가게하고 "삽입 스트림'에 속하는 비트들(417)은 항시 재포맷된 패킷들(418a, 418b)의 LSB 비트 위치들에 가게 하도록 H-VSB 모드에서 수행된다. 언급한 바와 같이, 도 7의 패킷 포맷터 유닛(402)은 패리티 '플레이스-홀더' 삽입기 기능을 포함한다. 패리티 '플레이스-홀더' 삽입기 블록은 NRS=1일 때만(즉, 추가 패리티 바이트 발생기가 사용될 때) 사용된다. 이것은 구체적으로는 3개의 헤더 바이트들과 패리터 바이트들을 위한 20개의 '플레이스-홀더들'을 8개의 형성된 패킷들의 각각에 삽입시킴으로써 8개의 패킷들을 9개의 패킷들로 변환한다. 헤더 바이트들은 항상 각 패킷의 위치 0, 1, 2에 배열된 후 스크램블링된다. 패리티 바이트 위치들에 대응하는 바이트 위치들은 먼저 형성시 제로들로 채워질 수 있다. 모든 다른 남아 있는 바이트 위치들은 순서대로 메시지 바이트들로 채워질 수 있다.

도 10은 예를 든 시나리오에 대한(NRS=1) 패리티 '플레이스-홀더' 삽입 메커니즘을 도시한다. 기본 포맷터는 207 바이트들의 하나의 데이터 패킷(450)을 404 바이트들(즉, 2개의 패킷에 해당)로 변환한다. 각 패킷에 대한 패리티 바이트 플레이스-홀더 위치들(460a, 460b, 460c)은 그 후 다음과 같이 식 (2)에 따라 결정된다.

m = (52*n + (k mod 52)) mod 207 (2)

여기서 m은 출력 바이트 수이고 n은 입력 바이트 수로서, 예를 들면 n = 6 내지 206이며, k= 0 내지 311은 패킷 수에 상응한다. 각 패킷에 대한 20 패리티 패킷들의 위치는 항상 이 패킷의 마지막 20 바이트들에 대응한다는 것을 보장하기 위해, 패리티 바이트 위치들의 'm' 값들은 n =187 내지 206만에 대해서 계산될 수 있다(이들 n 값들은 패킷의 마지막 20 바이트에 대응한다). 예로서, k= 0 및 n =187 내지 206을 대입하면 패킷 0에 대한 패리티 바이트 위치들은 202, 47, 99, 151, 203, 48, 100, 152, 204, 49, 101, 153, 205, 50, 102, 154, 206, 51, 103, 155로서 주어질 것이다. 이것은 인터리버 후에 위치가 패킷 0에서 187이 되도록 패리티 바이트 PB0는 위치 202에 위치되어야 함을 나타낸다. 유사하게, 패리티 바이트 PB1은 위치 47 등에 위치되어야 한다.
일부 패킷들의 경우, 패리티 바이트들은 패킷 헤더 위치들(m=0, 1 또는/ 및 2)로 될 수 있다는 것, 즉 패킷의 첫 번째 3개의 위치들이 3개의 널 헤더 바이트들을 위해 예약되어 있으므로 "m"은 0, 1 또는 2와 같지 않아야 한다. 이러한 상황을 피하기 위해서, 'n'의 범위는 헤더 위치들에 오는 패리티 바이트들의 수(3까지)만큼 증가될 수 있다. 따라서, 상이한 패킷 수들에 대한 "m"의 20 값들의 계산시, "k mod 52" = 1-7일 때 이들 "m" 값들의 일부는 0, 1 및/또는 2인 것을 안다. 예를 들면, "k mod 52" = 0일 때, "m" 값들 중 어느 것도 헤더 바이트의 위치에 속하지 않음을 안다. 이 경우, 모든 20 "m" 값들은 패리티 플레이스-홀더 위치들로서 지정된다. "k mod 52" = 1일 때, "m" 값들 중 하나는 0(헤더 바이트임)으로 된다. 이 경우, "n" 범위는 "n"이 186-206이 되도록 1만큼 늘어난다. 따라서, 21개의 "m" 값들이 계산되고 헤더 바이트 위치들에 속하는 이들 "m" 값들은 파기된다. 나머지 20개의 "m" 값들은 패리티 플레이스-홀더 위치로서 지정된다. "k mod 52" = 2일 때는 계산된 "m" 값들 중 2개가 0 및 1(헤더 바이트임)이 될 수 있다. 이 경우, "n" 범위는 "n"이 현재 185-206이 되도록 2만큼 늘어난다. 따라서, 22개의 "m" 값들(20 + 2 추가)이 계산되고 헤더 바이트 위치들에 속하는 "m" 값들은 폐기된다. 나머지 20 "m" 값들은 패리티 플레이스-홀더 위치들로서 지정된다. 표 4는 모든 다른 예외의 경우에 대한 패킷 수들을 제공한다. 이것은 또한 계산할 추가 'm' 값들의 수를 제공한다.

패킷수 mod 52	계산될 추가 "m" 값들	'n'의 범위
0	0	187-206
1	1	186-206
2	2	185-206
3	3	184-206
4	3	184-206
5	3	184-206
6	2	185-206
7	1	186-206
8-51	0	187-206

특히, 도 10에 도시된 바와 같이, 각각의 패킷(450)이 207 바이트를 포함할 때, 기본 포맷터는 이것을 각각이 207개를 포함하는 두 개의 새로운 패킷들(451, 452)로 분할할 것이다. 패킷 포맷터에 의해 수행되는 패리티 플레이스-홀더 삽입 메커니즘은 특히 인터리빙된 위치들(460a, 460a,...등)에 20 패리티 바이트들을 포함하도록 새로운 패킷들(451, 452) 각각을 처리한다. 따라서, 새로운 패킷들(451, 452)로부터, 패킷 포맷터는 모든 패리티 및 헤더 비트들을 수용하도록 새로운 패킷들(451', 452')을 발생시킬 것이다. 이에 따라, 207 바이트의 새로운 패킷(451')은 451의 184 바이트들, 20개의 패리티 플레이스-홀더 및 3개의 널 헤더 바이트들(454)을 포함한다. 도 10에 도시된 바와 같이, 이것은 먼저 새로운 패킷(451, 452')의 첫 두 개가 완전히 채워지고 제 3 패킷(453')이 부분적으로만 채워지는 3개의 새로운 패킷들(451', 452', 453')에 하나의 원 데이터 패킷(450)이 매핑됨을 의미한다. 데이터 바이트를 새로운 패킷(451', 452', 453')에 삽입하기 전에, 위치가 패리티 바이트에 속하는지 알기 위해서 위치를 체크한다. 위치가 패리티 바이트의 위치 중 어느 것에도 대응하지 않으면, 그 후 데이터 바이트는 그 위치에 놓인다. 위치가 패리티 바이트에 속한다면 그 후 그 바이트 위치는 스킵되고 다음 바이트 위치가 체크된다. 프로세스는 모든 바이트들이 새로운 패킷들에 배열될 때까지 반복된다. 이러한 변환의 결과로서, 9 출력 패킷들의 각각은 입력 패킷들(예를 들면, 입력 패킷(450))으로부터 92 바이트들을 포함한다. 일 실시예에서는, NRS=1일 때 NRP에 대해 9 세그먼트들의 최소 입자가 선택된다. 랜더마이저에서 데이터가 판독될 때, 9 패킷 블록의 4 패킷들은 정보 바이트들을 포함할 것인 반면 나머지 5개의 패킷들은 어떠한 정보도 포함하지 않을 것이다. 패킷 포맷터는 4패킷들의 정보를 전술한 프로세스를 통해 9개의 패킷들로 확산한다. 이것은 페이로드 데이터 레이트가 필요 이상으로 제공되지 않음을 보장한다.

본 발명의 새로이 제안된 기술을 가지고, 몇몇 비트들은, 수신기 장치가 정확한 전송 모드를 디코딩할 수 있도록, 수신기에 전송되어야 한다. 이 모드는 통상 로버스트 패킷들의 수, 변조의 유형, 및 트렐리스 인코딩을 위해 삽입되는 용장 레벨을 포함한다. 이 정보는 필드 동기 세그먼트(138)의 예약된 비트 부분으로 전송될 수 있다.

특히, 전송되는 정보를 신뢰성 있게 검출하기 위해서, 추가적인 인코딩 비트들이 필요하다. 바람직한 실시예에 따르면, 각 정보 비트를 본 예시된 N 비트들로 인코딩하기 위해 확산 스펙트럼 유형 코드가 제공된다.

예를 들면, 비트 1은 b로서 인코딩될 수 있고, 여기서 b = {1 1 0 0 1 1 0 0}이다. 이 경우 N=8이다. 이어서, 비트 0은 {1 1 1 1 1 1 1 1} xor b로서 인코딩될 수 있고 {0 0 1 1 0 0 1 1}이 된다. 각각의 비트는 이러한 식으로 인코딩되며 필드 동기에 삽입된다. 이에 따라, HDTV 수신기에서, 전송된 비트들을 검출하기 위해서 표준 상관 알고리즘들이 이용될 수 있다. 이 인코딩 기술은 정보 비트들의 검출이 극히 심한 간섭 상태 하에 간단한 디코딩 하드웨어를 사용하여 달성될 수 있게 하는 수단을 제공한다.

제안된 DTV 시스템은 많은 비트들의 송신을 요구한다. 예를 들면, 변조 유형을 나타내는 2 비트, 트렐리스 코딩 용장을 나타내는 1비트, 필드당 로버스트 패킷들의 수를 나타내는 4비트, 및 리드 솔로몬 정보를 나타내는 1비트이다. 총 8비트가 이 예에서 송신될 필요가 있다. 각각의 비트가 8비트로 인코딩된다면, 총 64 비트가 필드 동기 세그먼트에 필요하다(즉, 8²). 이것은 데이터 세그먼트 동기에서 예약된 비트들의 대부분을 점유할 것이기 때문에, 이들 비트들에 의해 점유되는 비트들의 수를 줄이는 방법으로서 인코딩된 비트들은 각각 32비트 길이인 두 개로 그룹핑된다. 1 그룹은 우수 필드 전송(예를 들면, A53 ATSC 표준의 중앙 PN63이 반전되지 않을 때) 동안 보내질 것이며 다른 32비트는 기수 필드 전송(중앙 PN63이 반전될 때) 중에 보내질 수 있다. 그러므로, 현재의 필드 동기 시퀀스 구조는 필드당 전송하는데 필요한 비트 수를 줄이는데 이용된다.

대안으로서의 기술은 비트들의 그룹에 의해 전해지는 유형 정보를 전하는 한 개의 인코딩된 비트의 추가를 요구할 수 있다. 이러한 방식으로, 비트들의 그룹은 필드 동기의 유형에 구속될 필요가 없다.

본 발명의 바람직한 실시예들로 간주된 것을 도시 및 설명하였는데, 의당 본 발명의 사상으로부터 벗어나지 않고 형태 또는 상세에서 다양한 수정 및 변경이 쉽게 행해질 수 있음을 알 것이다. 그러므로 본 발명은 설명 및 예시된 그대로의 형태로 제한되는 것은 아니고 첨부한 청구항들의 모든 수정예를 포괄하도록 해석되어야 한다.

본 발명에 따르면, ATSC 디지털 전송 시스템에서, 표준 ATSC 비트 스트림과 함께 새로운 로버스트 비트 스트림들을 전송하는 기술이 제공되고, 여기서 새로운 비트 스트림은 ATSC 스트림에 비해 낮은 비저빌리티 드레숄드를 가지므로 우선도가 높은 정보 비트들을 전송하는데 사용될 수 있다.

또한, 현재의 디지털 수신기 장치들과 하위 호환되는 융통성 있는 ATSC 디지털 전송 시스템 및 방법이 제공되고, 현재의 수신기 장치들과 역 호화을 가능하게 하기 위한 패리티 바이트 발생기 메커니즘을 제공하는 융통성 있는 ATSC 디지털 전송 시스템 및 방법이 제공된다.

Claims

정규 비트 스트림으로서 전송을 위한 정규 패킷들과 로버스트 비트 스트림으로서 전송을 위한 정보를 포함하는 로버스트 패킷들을 포함하는 인코딩된 데이터 패킷들을 전송하는 디지털 신호 전송 시스템(201, 300)에 있어서,

- 각각의 상기 로버스트 및 정규 데이터 비트 스트림들에 속하는 패킷들을 인코딩하기 위한 제 1 순방향 에러 정정(FEC) 유닛(110);

- 우선순위 데이터를 포함하는 로버스트 패킷들(207)을 수신하고 상기 로버스트 비트 스트림을 발생시키기 위해 상기 패킷들을 처리하는 로버스트 프로세서 유닛(115, 205);

- 상기 정규 및 로버스트 스트림들의 비트들에 대응하는 트렐리스 인코딩된 데이터 비트들의 스트림을 생성하기 위한 트렐리스 인코더 유닛(330)으로서, 상기 인코더는 하나 또는 그 이상의 심볼 매핑 방식들에 따라 상기 로버스트 패킷들의 인코딩된 데이터 비트들을 심볼들(R)에 매핑하기 위한 수단(380)을 채용하는, 상기 트렐리스 인코더 유닛(330);

- 상기 로버스트 비트 스트림의 패킷들만을 판독하고 상기 로버스트 스트림 패킷들에 대해서만 패리티 바이트들의 발생을 가능하게 함으로써 수신기 장치와의 하위 호환(backward compatibility)을 보증하기 위한 선택적 제 2 순방향 에러 정정(FEC) 인코딩 유닛(125); 및

- 고정된 대역폭의 통신 채널을 통해, 상기 정규 비트 스트림과는 별도로 또는 이와 함께 하위 호환 방식으로 상기 로버스트 비트 스트림들을 수신기 장치(200)에 전송하기 위한 전송기 장치(160, 170, 180)를 포함하고,

- 수신기 장치는 널(null) 패킷들로서 상기 로버스트 비트 스트림의 패킷들을 수신 및 처리할 수 있는 현재의 수신기 장치(200)를 포함하는, 디지털 신호 전송 시스템.
제 1 항에 있어서,

상기 수신기 장치는 표준 비트 스트림에 비해 더 낮은 TOV로 상기 로버스트 비트 스트림의 패킷들을 수신 및 처리할 수 있는 새로운 수신기 장치를 포함하는, 디지털 신호 전송 시스템.
제 1 항에 있어서,

상기 로버스트 패킷들을 처리하기 위한 상기 로버스트 프로세서 유닛(115, 205, 400)은,

- 상기 로버스트 패킷들을 수신하고 입력 데이터 스트림의 상기 로버스트 패킷들을 인터리빙하기 위한 장치(401); 및

- 상기 로버스트 패킷들을 위해 채용된 심볼 매핑 방식, 및 현재의 수신기 장치와의 하위 호환이 선택되는지 여부에 따라 로버스트 패킷들(450)을 처리하기 위한 패킷 포맷터 장치(402)를 포함하고,

- 상기 포맷터 장치(402)는 상기 트렐리스 인코더 유닛에서 로버스트 인코딩을 용이하게 할 수 있도록, 상기 로버스트 인터리버로부터 로버스트 바이트들(411)을 판독하고 각각의 로버스트 패킷(450)에 대응하는 둘 또는 그 이상의 데이터 블록들(412a, 412b)을 발생시키는 수단을 포함하는, 디지털 신호 전송 시스템.
제 3 항에 있어서,

상기 패킷 포맷터(402)는,

- 상기 트렐리스 인코더 유닛에서 로버스트 인코딩을 위해 상기 둘 또는 그 이상의 데이터 블록들(412a, 412b)의 최하위 비트(LSB) 위치들에 각각의 상기 로버스트 바이트의 정보 비트들을 배열하는 수단을 더 포함하고,

최상위 비트(MSB) 위치들에서의 나머지 비트들은 채용된 심볼 매핑 방식에 기초하여 후속하여 결정되는, 디지털 신호 전송 시스템.
제 4 항에 있어서,

상기 패킷 포맷터는 하위 호환을 보증하도록 선택될 때 상기 제 2 FEC 인코딩 유닛(125)에 의해 제공된 상기 패리티 바이트들을 결국 수신하기 위한 복수의 플레이스홀더 바이트들(placeholder bytes)(460a, 460b)을 각각의 상기 둘 또는 그 이상의 데이터 블록들에서의 여러 위치들에 삽입하기 위한 수단을 더 포함하는, 디지털 신호 전송 시스템.
제 5 항에 있어서,

상기 패킷 포맷터(402)는 수신기 장치에서 상기 패킷을 식별하기 위해 각각 의 데이터 블록에 3개의 헤더 바이트들(454)을 삽입하기 위한 수단을 더 포함하고,

플레이스홀더 바이트들은 상기 3개의 헤더 바이트들을 결국 수신하기 위한 각각의 상기 둘 또는 그 이상의 데이터 블록들(451, 452)에서 미리 지정된 위치를 포함하는, 디지털 신호 전송 시스템.
제 5 항에 있어서,

상기 플레이스홀더 바이트들은 각각의 데이터 블록(451, 452)에 걸쳐 산재된 바이트 위치들을 포함하는 하나 또는 그 이상의 위치들에 삽입되고,

각각의 상기 데이터 블록에서의 플레이스홀더 바이트들의 상기 하나 또는 그 이상의 위치들은 인터리빙될 때 상기 패킷의 끝에서 인접한 바이트 위치들에 패리티 바이트들이 배치되도록 위치되는, 디지털 신호 전송 시스템.
제 6 항에 있어서,

하위 호환을 보증하도록 선택될 때 로버스트 패킷들(330)에 대한 트렐리스 인코딩 후에 얻어진 바이트들을 디-인터리빙하기 위한 패리티 바이트 발생기 장치(125)를 더 포함하고,

상기 발생기는 각각의 로버스트 패킷에 대한 패리티 바이트 위치 정보(460a, 460b, 460c)를 더 얻고, 상기 제 2 FEC 유닛으로부터 상기 패리티 바이트들을 발생시키며, 상기 플레이스홀더 위치들에 상기 로버스트 패킷에서의 상기 패리티 바이트들을 배치시키는, 디지털 신호 전송 시스템.
제 1 항에 있어서,

미리 정의된 알고리즘에 따라 정규 스트림 패킷들을 상기 로버스트 패킷들과 다중화하기 위한 다중화기 장치(405, 210)를 더 포함하는, 디지털 신호 전송 시스템.
제 1 항에 있어서,

상기 하나 또는 그 이상의 심볼 매핑 방식들(370, 380)은 의사 2-VSB 심볼 매핑 방식, 4-VSB 심볼 매핑 방식, 및 H-VSB 매핑 방식을 포함하는 그룹으로부터 선택된 하나를 포함하는, 디지털 신호 전송 시스템.
제 1 항에 있어서,

상기 패리티 바이트들은 ATSC(Advanced Television Systems Committee) 표준 8-VSB 비트 스트림 표준에 따라 8-VSB 레벨들 중 하나에 매핑되는, 디지털 신호 전송 시스템.
정규 비트 스트림으로서 전송을 위한 정규 패킷들과 로버스트 비트 스트림으로서 전송을 위한 정보를 포함하는 로버스트 패킷들을 포함하는 인코딩된 데이터 패킷들을 포함하는 디지털 신호를 전송하기 위한 방법(201, 300)에 있어서,

a) 제 1 순방향 에러 정정(FEC) 유닛(110)에서 각각의 상기 로버스트 및 정규 데이터 비트 스트림들에 속하는 패킷들을 인코딩하는 단계;

b) 상기 로버스트 비트 스트림(115, 205)을 발생시키기 위해 우선순위 데이터를 포함하는 로버스트 패킷들을 수신하고 상기 로버스트 패킷들을 처리하는 단계;

c) 상기 정규 및 로버스트 스트림들의 비트들에 대응하는 트렐리스 인코딩된 데이터 비트들의 스트림을 생성하고(330), 하나 또는 그 이상의 심볼 매핑 방식들에 따라 상기 로버스트 패킷들의 트렐리스 인코딩된 데이터 비트들을 심볼들에 매핑하는(380) 단계;

d) 제 2 순방향 에러 정정(FEC) 인코딩 유닛(125)에서 상기 로버스트 비트 스트림의 패킷들만을 판독하고 상기 로버스트 스트림 패킷들에 대해서만 패리티 바이트들의 발생을 가능하게 함으로써 수신기 장치와의 하위 호환을 선택적으로 보증하는 단계; 및

e) 고정된 대역폭의 통신 채널 상에서 상기 정규 비트 스트림과는 별도로 또는 이와 함께 하위 호환 방식으로 상기 로버스트 비트 스트림들을 수신기 장치(200)에 전송하는 단계(160, 170, 180)를 포함하고,

현재의 수신기 장치(200)는 널 패킷들로서 상기 로버스트 비트 스트림의 패킷들을 수신 및 처리할 수 있는, 디지털 신호 전송 방법.
제 12 항에 있어서,

상기 수신기 장치는 표준 비트 스트림에 비해 더 낮은 TOV로 상기 로버스트 비트 스트림의 패킷들을 수신 및 처리할 수 있는 새로운 수신기 장치를 포함하는, 디지털 신호 전송 방법.
제 12 항에 있어서,

상기 우선순위 데이터를 포함하는 로버스트 패킷들을 수신하고 상기 로버스트 패킷들을 처리하는 단계(400)는,

- 상기 로버스트 패킷들을 수신하고 입력 데이터 스트림의 상기 로버스트 패킷들을 인터리빙하는 단계(401); 및

- 상기 로버스트 패킷들에 이용된 심볼 매핑 방식(380), 및 수신기 장치와의 하위 호환이 선택되었는지 여부에 따라 상기 로버스트 패킷들을 포맷하는 단계(402)를 포함하고,

상기 포맷 단계는 상기 트렐리스 인코더 유닛에서 로버스트 인코딩을 용이하게 하기 위해, 인터리버로부터 로버스트 바이트들(411, 450)을 판독하고 각각의 로버스트 패킷(450)에 대응하는 둘 또는 그 이상의 데이터 블록들(412a, 412b)을 발생시키는 단계를 포함하는, 디지털 신호 전송 방법.
제 14 항에 있어서,

상기 포맷 단계는 상기 트렐리스 인코더 유닛에서 로버스트 인코딩을 위해 상기 둘 또는 그 이상의 데이터 블록들의 최하위 비트(LSB) 위치들에 각각의 상기 로버스트 바이트의 정보 비트들을 배열하는 단계를 더 포함하고,

최상위 비트(MSB) 위치들에 나머지 비트들을 후속하여 결정하는 단계는 이용된 심볼 매핑 방식에 기초하는, 디지털 신호 전송 방법.
제 14 항에 있어서,

상기 패킷 포맷 단계는 하위 호환을 보증하도록 선택될 때 상기 제 2 FEC 인코딩 유닛(125)에 의해 제공된 상기 패리티 바이트들을 결국 수신하기 위한 복수의 플레이스홀더 바이트들(460a, 460b, 460c)을 각각의 상기 둘 또는 그 이상의 데이터 블록들(451', 452', 453')에서의 여러 위치들에 삽입하는 단계를 더 포함하는, 디지털 신호 전송 방법.
제 16 항에 있어서,

상기 패킷 포맷 단계는 수신기 장치에서 패킷을 식별하기 위해 각각의 데이터 블록(451', 452', 453')에 3개의 헤더 바이트들(454)을 삽입하는 단계를 더 포함하고,

플레이스홀더 바이트들은 상기 3개의 헤더 바이트들을 결국 수신하기 위한 각각의 상기 둘 또는 그 이상의 데이터 블록들에서의 미리 지정된 위치를 포함하는, 디지털 신호 전송 방법.
제 16 항에 있어서,

상기 복수의 플레이스홀더 바이트들은 각각의 데이터 블록에 걸쳐 산재된 바이트 위치들을 포함하는 하나 또는 그 이상의 위치들에 삽입되고,

각각의 상기 데이터 블록에서의 플레이스홀더 바이트들의 상기 하나 또는 그 이상의 위치들은 후속의 인터리빙 단계에서 상기 패킷의 끝에서 인접한 바이트 위치들에 패리티 바이트들이 배치되도록 위치되는, 디지털 신호 전송 방법.
제 17 항에 있어서,

- 하위 호환을 보증하도록 선택될 때 로버스트 패킷들에 대한 트렐리스 인코딩 후에 얻어진 바이트들을 디-인터리빙하는 단계;

- 각각의 로버스트 패킷에 대한 패리티 바이트 위치 정보를 얻는 단계;

- 상기 제 2 FEC 유닛으로부터 상기 패리티 바이트들을 발생시키는 단계; 및

- 상기 플레이스홀더 위치들에 상기 로버스트 패킷에서의 상기 패리티 바이트들을 배치하는 단계를 더 포함하는, 디지털 신호 전송 방법.
제 12 항에 있어서,

미리 정의된 알고리즘에 따라 정규 스트림 패킷들을 로버스트 패킷들과 다중화하는 단계(210, 405)를 더 포함하는, 디지털 신호 전송 방법.
제 12 항에 있어서,

상기 로버스트 패킷들의 트렐리스 인코딩된 데이터 비트들을 심볼들에 매핑하는 상기 단계는 의사 2-VSB 심볼 매핑 방식, 4-VSB 심볼 매핑 방식, 및 H-VSB 매핑 방식을 포함하는 그룹으로부터 선택된 심볼 매핑 방식(370, 380)을 이용하는 단계를 포함하는, 디지털 신호 전송 방법.
디지털 텔레비전 수신기 장치에 의한 수신을 위해 인코딩된 MPEG-호환 데이터 패킷들을 전송하기 위한 고선명 디지털 텔레비전 신호 전송 시스템(201, 300)으로서, 상기 패킷들은 정규 비트 스트림으로서 전송을 위한 정규 패킷들과 로버스트 비트 스트림으로서 전송을 위한 정보를 포함하는 로버스트 패킷들을 포함하는, 상기 고선명 디지털 텔레비전 신호 전송 시스템에 있어서,

- 각각의 상기 로버스트 및 정규 비트 스트림들에 속하는 패킷들을 포맷하기 위한 제 1 순방향 에러 정정(FEC) 인코딩 유닛(110);

- 상기 로버스트 비트 스트림을 발생시키기 위해 우선순위 데이터를 포함하는 로버스트 패킷들을 수신하고 상기 패킷들을 처리하기 위한 로버스트 프로세서 유닛(115, 205);

- 상기 정규 및 로버스트 스트림들의 비트들에 대응하는 트렐리스 인코딩된 데이터 비트들의 스트림을 생성하기 위한 트렐리스 인코더 유닛(330)으로서, 상기 인코더는 하나 또는 그 이상의 심볼 매핑 방식들에 따라 상기 로버스트 패킷들의 인코딩된 데이터 비트들을 심볼들에 매핑하기 위한 수단(380)을 채용하는, 상기 트렐리스 인코더 유닛(330);

- 상기 로버스트 비트 스트림의 패킷들만을 판독하여 상기 로버스트 스트림 패킷들에 대해서만 패리티 바이트들의 발생을 가능하게 함으로써 수신기 장치와의 하위 호환을 보증하기 위한 선택적 제 2 순방향 에러 정정(FEC) 인코딩 유닛(125);

- 고정된 대역폭의 통신 채널 상에서 상기 정규 스트림과는 별도로 또는 이와 함께 하위 호환 방식으로 상기 로버스트 비트 스트림들을 수신기 장치에 전송하기 위한 디지털 텔레비전 신호 전송기 장치(160, 170, 180); 및

- 채용된 심볼 매핑 방식에 따라 상기 수신기가 로버스트 패킷 심볼들을 올바르게 디코딩할 수 있도록 하는 정보를 포함하는 상기 수신기 장치에 의한 수신을 위한 비트들을 전송하는 수단을 포함하고,

- 현재의 수신기 장치(200)는 널 패킷들로서 상기 로버스트 비트 스트림의 패킷들을 수신 및 처리할 수 있고, 새로운 수신기 장치는 표준 비트 스트림에 비해 더 낮은 TOV로 상기 로버스트 비트 스트림의 패킷들을 수신 및 처리할 수 있는, 고선명 디지털 텔레비전 신호 전송 시스템.
제 22 항에 있어서,

상기 수신기 장치(200)에 의한 수신을 위한 상기 전송된 비트들은, 로버스트 패킷들의 수, 변조 유형, 및 트렐리스 인코딩을 위해 삽입된 용장 레벨에 따라 디지털 신호 전송 모드를 특징짓는 정보 비트들을 포함하는, 고선명 디지털 텔레비전 신호 전송 시스템.
제 22 항에 있어서,

각각의 상기 전송된 정보 비트는 전송 전에 확산 스펙트럼 인코딩되며, 상기 비트들은 데이터 필드 동기 세그먼트(138)의 예약된 비트 부분에 전송을 위해 인코딩되는, 고선명 디지털 텔레비전 신호 전송 시스템.
제 23 항에 있어서,

상기 모드 정보 비트들은 상기 로버스트 패킷들에 대해 채용된 심볼 매핑 기술을 나타내며,

상기 심볼 매핑 기술들(370, 380)은 2-VSB, 4-VSB, 및 H-VSB 심볼 매핑 모드들로부터 선택된 하나와, 상기 선택적 제 2 FEC 인코딩 유닛이 이용되었는지 여부의 표시를 포함하는, 고선명 디지털 텔레비전 신호 전송 시스템.