KR100950010B1 - 아날로그 신호를 디지털 신호로 변환하는 장치 및 방법 - Google Patents

아날로그 신호를 디지털 신호로 변환하는 장치 및 방법 Download PDF

Info

Publication number
KR100950010B1
KR100950010B1 KR1020070100042A KR20070100042A KR100950010B1 KR 100950010 B1 KR100950010 B1 KR 100950010B1 KR 1020070100042 A KR1020070100042 A KR 1020070100042A KR 20070100042 A KR20070100042 A KR 20070100042A KR 100950010 B1 KR100950010 B1 KR 100950010B1
Authority
KR
South Korea
Prior art keywords
analog
comparator
digital
comparing
signal
Prior art date
Application number
KR1020070100042A
Other languages
English (en)
Other versions
KR20090034669A (ko
Inventor
김진우
김무영
이호규
김철우
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020070100042A priority Critical patent/KR100950010B1/ko
Publication of KR20090034669A publication Critical patent/KR20090034669A/ko
Application granted granted Critical
Publication of KR100950010B1 publication Critical patent/KR100950010B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H03M3/022—Delta modulation, i.e. one-bit differential modulation with adaptable step size, e.g. adaptive delta modulation [ADM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 아날로그 신호를 디지털 신호로 변환하는 장치 및 방법에 관한 것이다. 아날로그 신호를 디지털 신호로 변환하는 장치에 있어서, 스위치를 이용하여 비교기의 비교 범위를 조절하는 전처리부와 상기 조절된 비교 범위에 기초하여 입력 전압과 기준 전압을 비교하는 제1 비교부 및 상기 제1 비교부로부터 출력된 디지털 코드를 인코딩하는 인코딩부를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기를 제공한다. 본 발명을 통하여 아날로그-디지털 변환기의 전력 소모 문제와 집적도 문제를 해결할 수 있다.
아날로그-디지털 변환기, 프리앰프, 비교기

Description

아날로그 신호를 디지털 신호로 변환하는 장치 및 방법{A method and apparatus for converting an analog signal to a digital signal}
전 세계적으로 정보의 광대역화 및 초고속화에 대한 요구가 폭발적으로 증가하고 있으며, 이러한 요구에 적합한 밀리미터파 대역(30~300GHz)에 대한 연구가 활발히 진행되고 있다. 밀리미터파 대역과 마이크로파 대역의 경계인 20~40GHz 대역은 현재 미국의 LMDS, 국내의 B-WILL 등 위성통신 기술에서 응용되고 있다. 그 다음으로 관심이 높아지고 있는 주파수 대역이 60GHz 대역이다.
60GHz 대역은 광대역 전송이 가능할 뿐만 아니라 산소에 의한 전파의 흡수 감쇄가 크기 때문에 위성통신, 군사용, 대용량 단거리 통신 시스템, 가정의 구내배선의 무선화 등 다양한 응용 분야가 있다. 특히, 60GHz 대역은 다른 UWB(3.1GHz~10.2GHz), WPAN(2.4GHz) 등의 근거리 무선 통신들과 밴드가 많이 떨어져 있어서 방해가 적고 표준을 정하는데 있어서 제약이 덜하다는 장점이 있다.
60GHz 대역에서의 무선 통신은 고주파수 대역을 사용함으로써, 빠른 기가 대역에서의 아날로그-디지털 변환기(ADC)를 필요로 하게 된다. 본 발명에서 사용한 플래시(Flash) 구조의 아날로그-디지털 변환기는 고속 변환이 가능하므로 향후 60GHz 대역 통신 기술에 적용될 것으로 예상된다.
고속 아날로그-디지털 변환기에 사용되는 플래쉬(Flash) 구조는 고속 동작이 용이하다는 장점이 있지만, 해상도(resolution)가 높아질수록 전력 소모가 크게 늘어난다는 단점이 있다. 예를 들어, 4bit의 해상도를 가지는 변환기의 경우, 각각 15개의 프리앰프와 비교기가 필요한 반면, 5bit의 해상도를 가지는 변환기는 4bit 경우의 2배인 각각 31개의 프리앰프와 비교기를 필요로 하게 되어 2배에 가까운 전력 소모 증가를 보인다.
이처럼, 보다 높은 해상도를 가지는 고속 아날로그-디지털 변환기의 전력 소모를 줄이기 위하여 프리앰프와 비교기의 숫자를 조절할 필요가 있다.
본 발명의 목적은 아날로그-디지털 변환기의 전력 소모와 면적을 줄이고자 함에 있다.
본 발명의 다른 목적은, 전처리 과정을 통해 비교기의 비교 범위를 조절하고자 함에 있다.
본 발명의 다른 목적은, 비교기에서 추가적인 비교 과정을 수행함으로써 보다 정확한 비교를 수행하고자 함에 있다.
본 발명의 다른 목적은, 비교기의 비교 범위를 줄임으로써 프리앰프와 비교기의 숫자를 줄이고자 함에 있다.
본 발명은 아날로그 신호를 디지털 신호로 변환하는 장치에 있어서, 스위치를 이용하여 비교기의 비교 범위를 조절하는 전처리부와 상기 조절된 비교 범위에 기초하여 입력 전압과 기준 전압을 비교하는 제1 비교부 및 상기 제1 비교부로부터 출력된 디지털 코드를 인코딩하는 인코딩부를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기를 제공한다.
새로운 전처리 과정을 통해 비교기의 비교 범위를 줄일 수 있다. 상기 비교 범위를 줄임으로써, 프리앰프와 비교기의 숫자를 줄일 수 있고, 상기 프리앰프와 상기 비교기의 숫자를 줄임으로써 아날로그-디지털 변환기의 전력 소모를 줄일 수 있을 뿐만 아니라, 집적도를 높일 수 있다. 그리고, 입력 전압이 일정 범위에 해당되는 경우 비교 과정을 추가적으로 수행함으로써 보다 정확한 비교를 수행할 수 있다. 또한, 상기의 전력 소모 문제와 집적 문제를 해결함으로써, 60GHz 무선 통신용 칩을 용이하게 구현할 수 있다.
본 발명은 아날로그 신호를 디지털 신호로 변환하는 장치에 있어서, 스위치를 이용하여 비교기의 비교 범위를 조절하는 전처리부와 상기 조절된 비교 범위에 기초하여 입력 전압과 기준 전압을 비교하는 제 1 비교부 및 상기 제 1 비교부로부터 출력된 디지털 코드를 인코딩하는 인코딩부를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기를 제공한다.
또한, 본 발명은, 상기 전처리부는, 차동 입력 신호를 비교하는 비교기와 클록 신호에 따라, 상기 비교기의 출력값을 일정한 값으로 유지시켜주는 플립플롭 및 상기 차동 입력 신호를 일정한 값으로 출력하는 샘플홀더를 포함하는 것을 특징으로 한다.
또한, 본 발명은, 상기 플립플롭의 출력값에 기초하여 상기 스위치가 조절되는 것을 특징으로 한다.
또한, 본 발명은, 상기 스위치를 이용하여 상기 샘플홀더의 출력값을 반대 위상이 되도록 하는 것을 특징으로 한다.
또한, 본 발명은, 상기 비교 범위는 중간 전압을 기준으로 상위 영역과 하위 영역으로 나뉘는 것을 특징으로 한다.
또한, 본 발명은, 상기 입력 전압이 일정 범위에 해당되는 경우, 추가적인 비교 과정을 수행하는 제 2 비교부를 더 포함하는 것을 특징으로 한다.
또한, 본 발명은, 아날로그 신호를 디지털 신호로 변환하는 방법에 있어서, 스위치를 이용하여 비교기의 비교 범위를 조절하는 단계와 상기 조절된 비교 범위에 기초하여 입력 전압과 기준 전압을 비교하는 단계 및 상기 비교 범위에 기초하여 출력된 디지털 코드를 인코딩하는 단계를 포함하는 것을 특징으로 하는 아날로그-디지털 변환 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 의해서 설명되는 본 발명의 구성과 작용은 하나의 실시예로서 설명되는 것이며, 이것에 의해서 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
아울러, 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어를 사용하여 설명한다. 그러한 경우에는 해당 부분의 상세 설명에서 그 의미를 명확히 기재하므로, 본 발명의 설명에서 사용된 용어의 명칭만으로 단순 해석되어서는 안 될 것이며 그 해당 용어의 의미까지 파악하여 해석되어야 함을 밝혀두고자 한다.
자연계의 여러 가지 신호는 대부분 시간에 따라 연속적으로 변화한다. 우리는 이러한 신호를 컴퓨터에서 처리할 수 있도록 디지털 값으로 변환해줄 필요가 있다. 이러한 기능을 수행하는 장치를 아날로그-디지털 변환기라고 한다. 상기 아날 로그-디지털 변환기에는 병렬 비교기형, 단경사형, 쌍경사형, 축차근사형 등 여러 가지 종류가 있다. 이 중 병렬 비교기형 아날로그-디지털 변환기를 플래쉬(flash)형 아날로그-디지털 변환기라 부르기도 한다. 상기 플래쉬형 아날로그-디지털 변환기는 고속 변환이 가능하기 때문에 향후 여러 분야의 고급 기술에서 사용될 수 있다. 따라서, 본 발명은 보다 효율적인 아날로그-디지털 변환기의 여러 가지 실시예들을 제공하고자 한다.
도 1은 본 발명이 적용되는 실시예로서, 아날로그-디지털 변환기의 블록도를 나타낸다.
상기 아날로그-디지털 변환기는 샘플홀더부(sample holder unit)(110), 기준전압 발생부(reference voltage generating unit)(120), 프리앰프부(pre-amplifier unit)(130), 비교부(comparator unit)(140), 인코딩부(encoding unit)(150)를 포함할 수 있다.
먼저, 샘플홀더부(120)는 빠르게 들어오는 입력을 비교부(140)에서 쉽게 비교할 수 있도록, 클록(clock)의 한 페이즈에서는 입력값을 따라가고, 반대 페이즈에서는 상기 따라간 입력값을 일정한 전압값으로 유지시켜 주는 역할을 한다. 그리고, 상기 입력값을 일정한 전압값으로 유지시킴으로써, 비교부(140)에서는 오차를 최대한 줄여서 보다 명확한 비교를 수행할 수있게 된다. 기준전압 발생부(120) 에서는 저항열을 통해 서로 다른 레벨을 갖는 다수의 기준 전압을 발생시킬 수 있다. 예를 들어, 상기 기준전압 발생부(120)에서는 프리앰프부(130)를 거쳐 비교부(140) 로 들어가는 입력값과 비교될 수 있는 일정한 기준 전압을 생성할 수 있다.
그리고, 프리앰프부(130)는 입력되는 신호의 증폭 효과를 제공할 수 있다. 예를 들어, 비교부(140)로 하여금 입력값과 기준 전압값을 보다 정확하게 비교할 수 있도록 상기 입력값과 상기 기준 전압값과의 차이값을 증폭시켜주는 역할을 한다. 비교부(140)는 상기 프리앰프부(130)를 통해 증폭된 상기 입력값과 상기 기준 전압값과의 차이값을 비교하여 1과 0의 디지털 값으로 출력하게 된다. 예를 들어, 비교부(140)의 출력은 기준 전압보다 입력 전압이 높을 경우 논리 1의 전압을 출력하게 된다. 이때, 상기 비교부(140)의 출력은 이상적인 경우 연속되는 1과 0의 경계가 뚜렷하여 소위 온도계 코드(Thermometer Code)라 부르기도 한다. 예를 들어, 6bit의 해상도를 가지는 아날로그-디지털 변환기는 63개의 디지털 코드(온도계 코드)를 출력하게 된다. 그리고 인코딩부(150)를 거쳐 최종적으로 6bit의 디지털 출력을 얻을 수 있다. 상기 인코딩부(150)로서, 예를 들어, 팻-트리(Fat-Tree) 인코더를 이용할 수 있다.
상기 프리앰프부(130)와 상기 비교부(140)에서는 아날로그-디지털 변환기의 해상도(resolution)에 따라 일정한 수의 프리앰프와 비교기가 필요하게 된다. 상기 프리앰프와 상기 비교기 숫자를 최소화할수록 전력 소모를 줄일 수 있을 뿐만 아니라 집적 회로 구성을 용이하게 할 수 있게 된다. 상기 프리앰프와 상기 비교기 숫자를 최소화하기 위해서는 여러 가지 방법들이 이용될 수 있다. 예를 들어, 상기 비교부(140)에서 비교하게 되는 전압의 범위를 낮출수록 상기 프리앰프와 상기 비교기 숫자를 줄일 수 있다. 따라서, 본 발명의 일실시예들로서, 상기 비교부(140) 의 비교 범위를 낮추기 위한 다양한 실시예들을 살펴보도록 한다.
도 2는 본 발명이 적용되는 실시예로서, 아날로그-디지털 변환기의 블록도를 나타낸다.
상기 도 2에 도시된 아날로그-디지털 변환기는 전처리부(210), 기준전압 발생부(220), 제 1 비교부(230), 제 2 비교부(240), 비교기 출력 보정부(250), 인코딩부(260)를 포함할 수 있다.
전처리부(210)에서는 입력값으로 INP(Input Positive)와 INN(Input Negative)의 아날로그 차동 신호를 받아, 비교부에서의 비교 범위를 낮추기 위한 전처리 과정을 수행한다. 예를 들어, 상기 전처리부(210)를 통과하게 되면 1V의 비교 범위가 0.5V로 줄어들 수 있다. 비교 범위를 낮추기 위한 원리에 대해서는 도 3 및 도 4에서 구체적으로 설명하도록 한다. 이처럼, 상기 비교 범위가 줄어듬에 따라 제 1 비교부(230)는 프리앰프의 개수와 비교기의 개수를 줄일 수 있게 된다. 예를 들어, nbit 플래쉬 아날로그-디지털 변환기는 2n-1 개의 비교기가 필요할 수 있다. 이에 따라 6bit 플래쉬 아날로그-디지털 변환기의 경우에는, 63개의 비교기가 필요하다. 그러나, 상기 전처리부(210)를 통과하게 되면 비교기의 개수를 그 절반인 33개(더미영역 제외)로 줄일 수 있게 된다. 이에 대해서는 도 3에서 상세히 설명하도록 한다.
상기 전처리부(210)를 통해서 비교기의 개수를 줄였을 경우, 상기 전처리부(210)의 출력값이 가운데 전압(CM) 주변에서 불안정해질 수 있다. 따라서, 이러 한 현상을 최소화시키기 위한 방법이 필요할 수 있다. 예를 들어, 상기 가운데 전압(CM) 주변 범위 내에서 추가적으로 비교 과정을 수행함으로써 불안정해지는 것을 보정할 수 있다. 즉, 상기 가운데 전압 주변 범위에 있는, 상기 제 1 비교부(230)와 겹치는 범위에 대해서, 추가적인 비교기(제 2 비교부(240))를 통해 비교함으로써 보다 정확한 비교를 할 수 있게 된다.
구체적 예로, 상기 도 2에서 살펴볼 때, 불안정한 범위를 상기 가운데 전압(CM) 주변의 REFDN에서 REFUP 까지라고 가정하면, 제 2 비교부(240)에서는 상기 REFDN에서 REFUP 까지의 범위에 대해서 새롭게 비교 과정을 수행하게 된다. 새로운 비교 과정을 수행하기 위해서 일정한 수의 프리앰프와 비교기가 추가적으로 필요할 수 있다. 여기서, 상기 REFUP는 불안정해지는 영역의 최대값을 의미하고, REFDN은 불안정해지는 영역의 최소값을 의미할 수 있다. 상기 불안정해지는 영역은 실험에 의해서 결정될 수 있으며, 또는 미리 주어진 정보에 의해 결정될 수도 있다. 예를 들어, 가운데 전압(CM)부터 가장 높은 기준 전압값(REFerence voltage Positive, 이하 REFP라고 한다.)까지의 범위의 10%에 해당되는 범위를 REFUP 값으로 설정할 수 있다. 그리고, 가운데 전압(CM)부터 가장 낮은 기준 전압값(REFerence voltage Negative 이하, REFN이라고 한다.)까지의 범위의 10%에 해당되는 범위를 REFDN 값으로 설정할 수 있다. 또한, 상기 불안정해지는 영역의 최대값과 최소값을 가운데 전압의 상위 영역과 하위 영역에 대해서 각각 다르게 설정할 수도 있다.
따라서, 상기 REFDN에서 REFUP 까지의 범위에 대해서는 상기 제 1 비교부(230)와 상기 제 2 비교부(240)에서 중복적으로 비교 과정을 수행함으로써 보다 정확한 비교를 할 수 있게 된다.
상기 기준전압 발생부(220)에서는 저항열을 통해 서로 다른 레벨을 갖는 다수의 기준 전압을 발생시킬 수 있다. 이 때, 기능은 하지 않으나 형식상 필요한 영역이 필요할 수 있는데, 이를 더미 영역(dummy region)이라고 한다. 예를 들어, 상기 도 2를 살펴보면, REFP와 REFP_D(REFerence voltage Positive Dummy) 사이의 영역과, REFN과 REFN_D(REFerence voltage Negative Dummy) 사이의 영역을 더미 영역으로 볼 수 있다.
상기 제 1 비교부(230)와 상기 제 2 비교부(240)를 통해 나온 출력값은 비교기 출력 보정부(250)를 통해 원래의 개수만큼 디지털 코드(온도계 코드)로 변환된다. 예를 들어, 6bit 플래쉬 아날로그-디지털 변환기의 경우, 상기 제 1 비교부(230)에서 33개의 비교기가 이용되고, 상기 제 2 비교부(240)에서 9개의 비교기가 이용되었다면, 42개의 출력값이 나올 수 있다. 상기 42개의 출력값은 상기 비교기 출력 보정부(250)를 통해서 다시 63개의 디지털 코드로 변환될 수 있다. 이 때, 상기 비교기 출력 보정부(250)는, 예를 들어, 버블 에러 보정부를 이용할 수 있다.
상기 인코딩부(260)는 상기 변환된 디지털 코드를 입력받아, 최종적으로 원하는 nbit 해상도의 디지털 출력을 하게 된다. 상기 인코딩부(260)는 상기 디지털 코드의 1과 0이 교차되는 경계 지점의 위치를 파악하여 그 위치에 해당하는 유일한 코드 값을 출력할 수 있다. 이 때, 상기 디지털 코드의 경계 지점 부근에서 1과 0이 불규칙하게 섞여 있는 것을 버블 에러라고 한다. 따라서, 상기 비교기 출력 보정부(250)에서는 상기 버블 에러 등을 보정할 수 있다.
도 3은 본 발명이 적용되는 실시예로서, 전처리부(210)의 내부 회로도를 나타낸다.
상기 전처리부(210)는 비교기(comparator)(211), 플립플롭(Flipflop)(212), 샘플홀더(213) 및 스위치(214,215,216,217)를 포함할 수 있다. 상기 전처리부(210)를 통하여 상기 비교부(140,230,240)의 비교 범위를 줄일 수 있고, 상기 비교 범위를 줄임으로써 프리앰프와 비교기의 숫자를 줄일 수 있게 된다.
먼저 INP와 INN의 차동 입력이 상기 비교기(211)와 상기 샘플홀더(213)로 동시에 인가될 수 있다. 상기 샘플홀더(213)에서 입력을 샘플링하는 동안 상기 비교기(211)는 상기 INP와 상기 INN의 차이값을 비교하게 된다. 예를 들어, INP > INN 인 경우, 상기 비교기(211)의 출력값인 COMP에 1을 출력할 수 있다. INP < INN 인 경우에는 상기 비교기(211)의 출력값인 COMP에 0을 출력할 수 있다. 상기 샘플홀더(213)는 홀드 모드일 때, 빠른 입력의 주파수를 변화가 적은 일정한 값으로 출력해주는 역할을 한다. 따라서, 상기 샘플홀더(213)가 홀드 모드일 때, SH_P와 SH_N 출력값이 나오게 되고, 이 값은 각각 복수개의 스위치로 인가될 수 있다. 예를 들어, 도 3에서는 상기 스위치(214,215,216,217)는 총 4개로 이루어질 수 있고, 상기 SH_P와 SH_N 출력값은 각각 2개의 스위치로 인가될 수 있다. 상기 복수개의 스위치들 중 첫번째 스위치(214)와 네번째 스위치(217)가 동시에 켜지고, 두번째 스위치(215)와 세번째 스위치(216)가 동시에 켜지는 구조로 이루어질 수 있다. 상기 스위치들은 상기 플립플롭(212)을 거쳐서 나온 Q와 반대 신호인 Q bar 신호를 통해 켜지거나 꺼지게 된다. 이하 도 4에서는 상기 전처리부(210)의 내부 회로가 어떤 방식으로 동작되는지 구체적으로 알아보도록 한다.
도 4는 본 발명의 실시예로서, 상기 전처리부(210)에서의 동작을 설명하기 위한 입,출력 파형을 나타낸다.
상기 도 4의 동작 파형을 살펴보면, INP > INN (구간1)일 경우 상기 비교기(211)의 출력값인 COMP가 1을 가지고 상기 플립플롭(212)을 거쳐 최종적으로 Q가 1, Q bar가 0을 가지게 된다. Q가 1이 되면 첫번째 스위치(214)와 네번째 스위치(217)가 켜지고, 두번째 스위치(215)와 세번째 스위치(216)가 꺼지게 된다. 따라서, 상기 샘플홀더(213)의 출력값 SH_P와 SH_N 이 변화없이 각각 상기 전처리부(210)의 출력값인OUTP와 OUTN으로 나오게 된다.
반대로 INP < INN (구간2)인 경우, 상기 비교기(211)의 출력값인 COMP가 0을 가지고 상기 플립플롭(212)의 출력 Q는 0, Q bar는 1을 가지게 된다. Q가 0이므로, 두번째 스위치(215)와 세번째 스위치(216)가 켜지고, 반대로 첫번째 스위치(214)와 네번째 스위치(217)가 꺼지게 된다. 이 경우, 상기 샘플홀더(213)의 출력값인SH_P와 SH_N이 각각 상기 전처리부(210)의 출력값인 OUTN과 OUTP로 연결되어 원하는 신호의 반대 위상을 가진 출력이 나오게 된다.
상기 도 4의 마지막 출력 파형인 OUTP - OUTN 파형에서 점선 사이에 있는 영역(구간2)은INP < INN인 영역으로 실제 신호 위상과 반대되는 위상을 가짐을 알 수 있다. 이는 상기 도 4의 두번째 파형인 INP - INN 파형에서 변환기 원래 비교 범위가 1V인 반면, 마지막 파형인 OUTP - OUTN 의 파형은 항상 가운데 전압(CM)보다 크므로, 비교 범위가 0.5V의 절반으로 줄어들게 된다. 따라서, 절반으로 줄어든 비교 범위에 의해 프리앰프부(130)와 비교부(140)에서 쓰이는 프리앰프와 비교기의 숫자를 절반을 줄일 수 있게 된다. 다만, 불안정한 영역에 대해서 비교기를 추가하여 보다 정확한 비교를 수행하게 되는 경우에는 비교기의 숫자가 추가한 만큼 늘어날 수 있다.
이상, 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 당업자라면, 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서, 또 다른 다양한 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.
도 1은 본 발명이 적용되는 실시예로서, 아날로그-디지털 변환기의 블록도를 나타낸다.
도 2는 본 발명이 적용되는 실시예로서, 아날로그-디지털 변환기의 블록도를 나타낸다.
도 3은 본 발명이 적용되는 실시예로서, 전처리부(210)의 내부 회로도를 나타낸다.
도 4는 본 발명의 실시예로서, 상기 전처리부(210)에서의 동작을 설명하기 위한 입,출력 파형을 나타낸다.

Claims (9)

  1. 아날로그 신호를 디지털 신호로 변환하는 장치에 있어서,
    입력된 아날로그 차동 신호 차이에 의한 비교 범위(INP - INN)를 반으로 줄여서 출력(OUTP - OUTN)하는 전처리부;
    상기 반으로 줄어든 비교 범위에 따라 입력 전압과 기준 전압을 비교하는 제 1 비교부;
    상기 기준 전압의 가운데 전압 주변의 불안정한 범위의 전압과 상기 전처리부의 출력값을 새롭게 비교하는 제 2 비교부; 및
    상기 제 1 비교부 및 제 2 비교부로부터 출력된 디지털 코드를 인코딩하는 인코딩부
    를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
  2. 제 1항에 있어서, 상기 전처리부는,
    입력된 아날로그 차동 입력 신호를 비교하는 비교기;
    상기 비교기의 출력값에 따라 서로 상반된 두 개의 신호(Q, Q bar)를 출력하는 플립플롭;
    상기 아날로그 차동 입력 신호를 일정한 값으로 출력하는 샘플홀더; 및
    상기 플립플롭의 출력값에 따라 작동되는 스위치
    를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
  3. 삭제
  4. 제 2항에 있어서,
    상기 스위치를 이용하여, 상기 샘플홀더의 출력값을 반대 위상이 되도록 하는 것을 특징으로 하는 아날로그-디지털 변환기.
  5. 삭제
  6. 삭제
  7. 아날로그 신호를 디지털 신호로 변환하는 방법에 있어서,
    (a) 전처리부를 이용하여 입력된 아날로그 차동 신호 차이에 의한 비교 범위(INP - INN)를 반으로 줄여서 출력하는 단계;
    (b) 상기 반으로 줄어든 비교 범위에 따라 입력 전압과 기준 전압을 비교하는 단계;
    (c) 상기 기준 전압의 가운데 전압 주변의 불안정한 범위의 전압과 상기 전처리부의 출력값을 새롭게 비교하는 단계; 및
    (d) 상기 (b) 단계 및 (c) 단계를 통해 출력된 디지털 코드를 인코딩하는 단계
    를 포함하는 것을 특징으로 하는 아날로그-디지털 변환 방법.
  8. 삭제
  9. 삭제
KR1020070100042A 2007-10-04 2007-10-04 아날로그 신호를 디지털 신호로 변환하는 장치 및 방법 KR100950010B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070100042A KR100950010B1 (ko) 2007-10-04 2007-10-04 아날로그 신호를 디지털 신호로 변환하는 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070100042A KR100950010B1 (ko) 2007-10-04 2007-10-04 아날로그 신호를 디지털 신호로 변환하는 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20090034669A KR20090034669A (ko) 2009-04-08
KR100950010B1 true KR100950010B1 (ko) 2010-03-29

Family

ID=40760503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070100042A KR100950010B1 (ko) 2007-10-04 2007-10-04 아날로그 신호를 디지털 신호로 변환하는 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100950010B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101352767B1 (ko) * 2010-03-29 2014-02-17 서강대학교산학협력단 게이트 부트스트래핑 회로 및 서브 레인징 기법을 이용한 파이프라인 구조의 ａｄｃ
KR101895415B1 (ko) * 2012-03-27 2018-09-06 삼성전자주식회사 아날로그-디지털 변환 회로와 이를 포함하는 적산 회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326609A (ja) * 1993-05-11 1994-11-25 Hitachi Ltd Ａｄコンバータ及びディジタル信号再生処理装置
KR20040084751A (ko) * 2003-03-25 2004-10-06 로무 가부시키가이샤 Ａ/ｄ 변환기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326609A (ja) * 1993-05-11 1994-11-25 Hitachi Ltd Ａｄコンバータ及びディジタル信号再生処理装置
KR20040084751A (ko) * 2003-03-25 2004-10-06 로무 가부시키가이샤 Ａ/ｄ 변환기

Also Published As

Publication number Publication date
KR20090034669A (ko) 2009-04-08

Similar Documents

Publication Publication Date Title
US8120520B2 (en) Successive approximation analog/digital converter and time-interleaved successive approximation analog/digital converter
US7612700B2 (en) Pipeline type A/D converter apparatus provided with precharge circuit for precharging sampling capacitor
US8779955B1 (en) Optical analog-to-digital conversion system and method with enhanced quantization
Lin et al. A 9-bit 150-MS/s 1.53-mW subranged SAR ADC in 90-nm CMOS
CN106817131B (zh) 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc
WO2017091928A1 (zh) 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc
US11239853B1 (en) Hybrid analog-to-digital converter with multi-domain signal processing
US20160329905A1 (en) A/d converter including multiple sub-a/d converters
KR100950010B1 (ko) 아날로그 신호를 디지털 신호로 변환하는 장치 및 방법
Shehzad et al. Low-power 10-bit SAR ADC using class-AB type amplifier for IoT applications.
WO2020200480A1 (en) Sar adc with alternating low and high precision comparators and uneven allocation of redundancy
Tiwari et al. Reconfigurable Flash ADC using TIQ technique
Bindra et al. Range pre-selection sampling technique to reduce input drive energy for SAR ADCs
KR100945740B1 (ko) 아날로그 신호를 디지털 신호로 변환하는 장치 및 방법
Kościelnik et al. Optimized design of successive approximation time-to-digital converter with single set of delay lines
KR101498874B1 (ko) 멀티-기가비트 아날로그 디지털 변환기
Wang et al. A 3.8 mW sub-sampling direct RF-to-digital converter for polar receiver achieving 1.94 Gb/s data rate with 1024-APSK modulation
US20090295613A1 (en) Performing analog-to-digital conversion by computing delay time between traveling waves in transmission lines
Guo et al. Background timing-skew mismatch calibration for time-interleaved ADCs
Hai-jun et al. A 12-bit 250MSPS Pipeline ADC with 4Gbps serial output interface
Liu et al. A Design of 16-bit High Speed DAC with Segmented R2R Load
US11569832B1 (en) Analog-to-digital conversion
KR100320434B1 (ko) 아날로그 디지탈 컨버터
Liu et al. A 10-GS/s 8-bit 4-way interleaved folding ADC in 0.18 µm SiGe-BiCMOS
CN107769785B (zh) 一种适用于高速模数转换器的时序控制电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee