KR100944889B1 - 이온 빔 주입에 의해 형성된 나노로드 어레이 - Google Patents

이온 빔 주입에 의해 형성된 나노로드 어레이 Download PDF

Info

Publication number
KR100944889B1
KR100944889B1 KR1020087002358A KR20087002358A KR100944889B1 KR 100944889 B1 KR100944889 B1 KR 100944889B1 KR 1020087002358 A KR1020087002358 A KR 1020087002358A KR 20087002358 A KR20087002358 A KR 20087002358A KR 100944889 B1 KR100944889 B1 KR 100944889B1
Authority
KR
South Korea
Prior art keywords
substrate
nanorods
ions
group
gan
Prior art date
Application number
KR1020087002358A
Other languages
English (en)
Other versions
KR20080030067A (ko
Inventor
웨이칸 츄
혜원 서
쿼크 와이. 첸
리 웨이 투
칭리엔 흐사이오
쥬메이 왕
젠지에 투
Original Assignee
유니버시티 오브 휴스턴
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유니버시티 오브 휴스턴 filed Critical 유니버시티 오브 휴스턴
Publication of KR20080030067A publication Critical patent/KR20080030067A/ko
Application granted granted Critical
Publication of KR100944889B1 publication Critical patent/KR100944889B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/007—Growth of whiskers or needles
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/62—Whiskers or needles
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • D—TEXTILES; PAPER
    • D01—NATURAL OR MAN-MADE THREADS OR FIBRES; SPINNING
    • D01F—CHEMICAL FEATURES IN THE MANUFACTURE OF ARTIFICIAL FILAMENTS, THREADS, FIBRES, BRISTLES OR RIBBONS; APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OF CARBON FILAMENTS
    • D01F9/00—Artificial filaments or the like of other substances; Manufacture thereof; Apparatus specially adapted for the manufacture of carbon filaments
    • D01F9/08—Artificial filaments or the like of other substances; Manufacture thereof; Apparatus specially adapted for the manufacture of carbon filaments of inorganic material
    • D01F9/12—Carbon filaments; Apparatus specially adapted for the manufacture thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Textile Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Micromachines (AREA)

Abstract

기판에 패턴을 형성하고, 이온 빔 주입을 사용하여 기판 내로 이온을 주입하는 것을 포함하는 이온 빔 주입을 사용하여 나노로드 어레이를 제조하는 방법이 기술된다. 다음에, 박막이 기판상에 증착된다. 막 성장 동안, 나노트렌치가 형성되어 모세관 응축을 통하여 나노로드의 구성을 촉진시킨다. 결과적인 나노로드는 지지 매트릭스와 정렬되고, 래티스 및 열 응력 영향이 없다. 나노로드의 밀도, 사이즈, 및 외관비는 방출 효과의 제어를 초래하는 이온 빔 주입 및 박막 성장 조건을 변경하는 것에 의하여 변화될 수 있다.
나노로드, 기판, 이온 빔 주입, 리소그래피

Description

이온 빔 주입에 의해 형성된 나노로드 어레이{NANOROD ARRAYS FORMED BY ION BEAM IMPLANTATION}
본 출원은 모든 목적에 대해 그 전체에 있어서 참조에 의해 통합되는 2005년 6월 29일자 출원된 미국 가출원 제60/696,020호의 35 U.S.C. § 119(e)하의 이점을 주장한다.
미국 정부는 제한된 환경에서 Department of Energy Grant No. DE-FG02-05ER46208 및 the National Science Foundation (NSF) Grant No. DMR-0404542의 조건에 의해 제공되는 온당한 조건에서 다른 사람에게 허가하도록 특허 소유자에게 요구하는 본 발명에서의 지급을 끝낸 라이선스와, 권리를 가진다.
본 발명은 이온 빔 주입을 사용하여 나노로드(nanorod) 어레이 구성의 일반적인 분야에 관한 것이다.
나노로드 어레이 패턴을 제조하기 위한 현재의 방법은 증기-액체-고체(Vapor-Liquid-Solid, VLS) 공정을 사용하여 성장을 촉진시키도록 금속 촉매를 사용한다. 공융(eutectic) 온도 이상 가열된 촉매 금속의 박층은 기판의 기상 소스(vapor-phase source)의 면전에서 기판상에 증착된다. 금속 촉매 상에서의 기상의 흡착(adsorption)은 촉매를 소비하는 공융 액상(liquid phase)을 생성한다. 액 상으로의 기판의 추가 흡착은 나노로드 성장을 초래하는 과포화를 유발한다. 액적(droplets)들이 증기-액체-고체(VLS) 성장을 구동하도록 성장하는 나노로드의 상부에 형성된다. 공정에서의 고유한 문제는, 1) 촉매 자체가 물리적인 성질을 저하시키는 불필요한 불순물을 나노로드에서 생성하는 것, 2) 구조가 통상 지지 매트릭스 물질을 가지지 않아서 기계적인 불안정성을 유발하는 것, 3) 나노로드가 통상 받침대(pedestal) 형상 바닥을 가져서, 구조적 결점을 유발하는 스트레인 효과에 민감하게 하는 것, 및 4) 나노 구조가 정렬되지 않고 불규칙하게 분포되어 가변 전계를 유발하여, 전계 방사 디바이스에서 방사 비효율성을 생성하는 것을 포함한다. 더욱이, 전형적인 나노와이어의 삼각형 구조는 스케일에서 제어할 수 없고 불필요한 변화를 유발하고, 이는 국지적인 전계를 변경한다. 굽힘은 나노와이어들 사이에서의 명백한 전기 쇼트를 초래할 수 있다.
E-빔 리소그래피(lithography) 및 건식 에칭은 또한 나노로드 성장을 위한 모세관 튜브를 제조하는데 사용될 수 있다. 그러나, E-빔 리소그래피에서의 모세관 튜브의 지름을 제한하고 건식 에칭에서 깊이 대 지름 외관비(aspect ratio)를 제한하는 사이즈 제한을 적용한다. 부가적으로, E-빔 리소그래피 기술은 산업적 적용을 위하여 부적절한 고유의 느리고 비싼 공정을 초래하는 스캐닝 방법을 채택한다.
본 발명은, 본 발명의 하나의 양태에서, 기판을 제공하는 단계, 상기 기판상에 패턴을 형성하는 단계, 이온 빔 주입을 사용하여 상기 기판 내로 이온을 주입하는 단계, 및 상기 기판상에 박막을 증착하는 단계를 포함하는, 지정된 패턴의 어레이에서 직선으로 정렬된 단결정 나노로드를 성장시키는 방법을 제공한다.
제 2 양태에서, 본 발명은 지정된 패턴의 어레이에서 직선으로 정렬된 단결정 GaN 나노로드를 성장시키는 방법으로서, Si 기판을 제공하는 단계, 리소그래피를 사용하여 상기 기판상에 패턴을 형성하는 단계, 이온 빔 주입을 사용하여 상기 기판 내에 이온을 주입하는 단계를 포함하며, 상기 기판 내로 이온을 주입하는 단계는 Si, N, SiN, Ga, GaN 및 그 결합으로 이루어진 그룹으로부터 선택된 이온을 제공하는 단계, 분자선 에피택시 성장(molecular beam epitaxy growth)을 통하여 상기 기판상에 GaN 박막을 증착하는 단계를 포함하며, 나노트렌치(nanotrenches)는 Ga 원자의 모세관 응축을 통하여 GaN 나노로드의 성장을 촉진시키도록 형성된다.
제 3 양태에서, 본 발명은 지정된 패턴의 어레이에서 직선으로 정렬된 단결정 GaN 나노로드를 성장시키는 방법으로서, Si 기판을 제공하는 단계, 리소그래피를 사용하여 지정된 패턴의 어레이를 형성하는 단계, 상기 어레이 패턴에 있는 나노로드의 밀도와 사이즈가 이온 주입 공정의 투여량(dosage), 에너지 및 온도에 의하여 제어되는, 이온 빔 주입을 사용하여 상기 기판 내로 Si 이온을 주입하는 단계, 및 질소 플라즈마 증진 분자선 에피택시 성장을 통하여 상기 기판상에 GaN 박막을 증착하는 단계를 포함하며, 나노트렌치는 Ga 원자의 모세관 응축을 통하여 GaN 나노로드의 성장을 촉진시키도록 형성되며, 상기 GaN 나노로드 어레이는 상기 기판의 표면에 관련하여 정렬되고, 상기 GaN 나노로드의 길이 대 지름 외관비는 성장 시간, 온도, 및 Ga/N 비에 의해 제어된다.
제 4 양태에서, 기판을 제공하고 상기 기판상에 패턴을 형성하며, 이온 빔 주입을 사용하여 상기 기판 내로 이온을 주입하고 상기 기판 상에 박막을 증착하는 것에 의하여 나노로드들이 만들어지는, 직선으로 정렬된 단결정 나노로드를 도펀트(dopant)로 도핑하는 공정에 의하여 에미터 디바이스가 제조된다.
제 5 양태에서, 기판을 제공하고, 상기 기판상에 패턴을 형성하며, 이온 빔 주입을 사용하여 상기 기판 내로 이온을 주입하고 상기 기판 상에 박막을 증착하는 것에 의하여 지정된 패턴의 어레이에서 직선으로 정렬된 단결정 나노로드를 제조하였다.
도 1은 본 발명의 한 실시예에 따라서 기판 상에 이온의 리소그래피 및 주입을 도시한 도면.
도 2는 본 발명의 한 실시예에 따라서 이온 주입 후에 초기 박막 성장 동안 형성된 섬(island) 충돌(impingement)을 도시한 도면.
도 3은 본 발명의 한 실시예에 따라서 막 성장의 제 2 위상 동안 나노로드 기초부를 도시한 도면.
도 4는 본 발명의 한 실시예에 따라서 막 성장의 제 3 위상 동안의 나노로드를 도시한 도면.
본 발명은 모세관 응축을 사용하여 나노로드를 성장시키도록 이온 빔 관련 어레이 패턴에서의 직선으로 정렬된 단결정 나노로드를 성장시키기 위한 방법을 제 안한다.
본 발명의 한 실시예에 따라서, 지정된 패턴의 어레이에서 직선으로 정렬된 단결정 나노로드는, 기판상에 패턴을 형성하도록 리소그래피(4)를 사용하여 기판(2)을 제공하고, 이온 빔(6)을 사용하여 기판(2) 내로 이온(8)을 주입하며, 나노트렌치(14)를 형성하고 모세관 응축을 통하여 나노로드(12)의 성장을 촉진시키도록 기판(2) 상에 박막(10)을 증착하는 것에 의하여 성장된다.
도 1을 참조하여, 리소그래피(4)는 기판(2) 상에 패턴을 형성하도록 사용된다. 기판(2)은 Si, Ge, 및 Si1 - xGe χ 합금을 포함하지만 이에 한정되지 않는 주기율표 상의 4족 원소뿐만 아니라 ZnO, GaP, InN, AlN, Al1 - xInxN, Ga1 - xInxN, Ga1 - XA1XN, 및 GaAs을 포함하지만 이에 한정되지 않는 III-V족 및 II-VI족 화합물 및 합금과 같은 임의의 원소 또는 화합물로 구성되는 임의의 물질일 수 있다. 소문자 x는 0 내지 1의 임의의 값을 나타낸다. 부가적으로, 포토리소그래피, 스텐실 마스킹(stencile masking), 가압, E-빔 리소그래피, 및 X-선 리소그래피를 포함하는 다양한 형태의 리소그래피가 기판상에 패턴을 형성하도록 사용될 수 있다.
리소그래피 후에, 이온(8)은 이온 빔(6)을 사용하여 기판에 주입된다. 이온(8)은 기판에서의 결함을 유도하고, 이 결함은 나중에 박막 성장 동안 나노 성장을 촉진하는 결정핵생성(nucleation) 장소를 제공한다. 기판에서의 결함을 유도하도록 사용될 수 있는 임의의 이온(8)은 개별적으로 주입된 Si, N, SiN, Ga, 또는 GaN 또는 그 결합을 포함하지만 이에 한정되지 않는다. 나노로드 어레이를 위한 패 턴은 이온(8)의 배치에 의하여 더욱 한정된다. 부가적으로, keV 에너지의 양, 온도, 투여량, 및 이온 종류를 포함하는 이온 주입 공정의 변수들은 어레이 패턴에서의 나노로드의 밀도 및 사이즈를 제어하도록 변경될 수 있다.
본 발명의 특정 실시예에서, 이온 선택은 박막(10)의 조성 및 기판(2)의 조성의 함수이다. 각각의 박막 조성 및 기판 조성을 위하여 사용된 이온(8)의 예들은 아래의 표 I에 나타난다. 소문자 x는 0 내지 1의 임의의 값을 나타낸다. 문자 X, Y, 및 Z는 각각 기판의 제 1, 제 2 및 제 3 원소를 나타낸다. 예를 들어, 기판 Al2O3에서, X = Al, Y = O이고, Z는 존재하지 않는다. 또 다른 예에서, 기판 SrTiO3에서, X = Sr, Y = Ti이고, Z = O이다. 문자 B와 C는 임의의 원소를 나타낸다.
[표 1]
표 I. 각각의 기판과 박막 결합을 위한 샘플 이온 선택
Figure 112008007353774-pct00001
Figure 112008007353774-pct00002
도 2를 참조하여, 본 발명의 특정 실시예에서, GaN의 박막(10)은 기판상에 증착된다. 주입된 이온은 GaN의 섬(11)을 형성하도록 유발하는 증가된 결정핵생성 위치를 제공한다. 박막 성장 동안의 시간, 온도 및 Ga/N 비의 분자선 에피택시 변수를 변경하는 것에 의하여, 나노로드의 길이 대 지름 외관비는 10 내지 300의 범위 내에서 제어될 수 있다.
본 발명과 일치하는 실시예들은 분자선 에피택시, 화학 증착, 물리 증착, 펄스 레이저 증착, 및 스퍼터링의 박막 성장 방법을 사용한다. 사용된 박막 성장 방법에 관계없이, 시간, 온도 및 혼합비의 변수들은 나노로드의 길이 대 지름의 외관비를 제어하도록 변경될 수 있다.
도 3을 참조하여, 본 발명의 특정 실시예에서, 섬(11)이 성장함으로써, 나노트렌치(14)들이 형성된다. 도 4를 참조하여, Ga 원자의 모세관 응축은 나노트렌 치(14)에서 발생하여, 나노로드(12) 성장을 촉진시킨다. 한번 형성되면, 나노로드(12)는 증기-액체-고체 성장에 의하여 계속 성장한다.
본 발명과 일치하는 다른 실시예는 GaN 대신에 ZnO, GaAs, SiGe, InN, GaP, AlN, Al1 - xInxN, Ga1 - xInxN, Ga1 - XA1XN, Ga 합금, Zn 합금, 및 In 합금의 kr막을 사용한다. 소문자 x는 0 내지 1의 임의의 값을 나타낸다. 사용된 박막은 필요한 나노로드에 의해 결정된다. 예를 들어, ZnO 나노로드를 제조하도록, ZnO의 박막이 사용되고, Zn/O 비는 나노로드의 길이 대 지름 외관비를 제어하도록 막 성장동안 제어되게 된다. ZnO 박막을 사용하는 특정 실시예에서, 도 4를 참조하여, Zn 원자의 모세관 응축은 나노트렌치(14)에서 발생하여, 나노로드(12) 성장을 촉진시킨다.
결과적인 나노로드 어레이는 Si, Ge, 및 Si1 - XGex 합금과 같은 IV족 원소, GaAs와 같은 III-V족 화합물 또는 합금, 및 ZnO와 같은 II-VI족 화합물 및 합금을 포함하는 모든 반도체 물질에서 사용될 수 있다. 소문자 x는 0부터 1까지의 임의의 수를 나타낸다. 나노로드의 직접 밴드 갭(direct band gap)은 텔레비젼 및 컴퓨터 모니터와 같은 물품에서 사용하는 비디오 디바이스에서의 소프트 X-레이, 자외선(UV), 적외선(IR), 및 가시 색상 발생 원소 적용을 위해 적절한 광범위한 밴드 갭의 물질을 얻도록 In과 Al을 합금하는 것에 의하여 도모될 수 있다.
본 발명의 특정 실시예에서, 도펀트는 에미터 디바이스를 제조하도록 나노로드 내로 주입된다. 나노로드는 또한 불순물 원자로서 칭해지는 도펀트로 용이하게 도핑되어, 전계 에미터(냉음극) 및 긴 파장의 포토 에미터(광음극)으로서 사용하는 데 적절한 n-형 반도체로 되고; 나노로드는 또한 광 에미터와 같은 p-형 반도체로 되도록 도핑될 수 있다.
외인성 금속 촉매(extrinsic metallic catalyst) 대신에, 모세관 응축이 나노로드 성장을 위한 촉매로서 작용하기 때문에, 결과적인 나노로드는 지지 매트릭스와 정렬된다. 그러므로, 매트릭스는 구조적 결함이 없는 나노로드를 초래하는 열응력 영향과 래티스(lattice)를 흡수한다. 이온 빔 주입 단계는 나노로드 밀도 및 패터닝의 제어를 허용하고, 이러한 것은 예측 가능한 전계가 따르며, 전계 방사 디바이스에서의 방사 효율을 증진시킨다. 박막 성장 단계는 길이 대 지름 외관비 전체에 걸쳐 제어를 허용한다. 결과적으로, 보다 높은 외관비를 구비한 나노로드가 성장될 수 있으며, 이는 냉음극, 광음극 및 전계 에미터와 같은 전자 방출 디바이스에서의 전자 방출 효율을 향상시킨다.

Claims (37)

  1. 지정된 패턴의 어레이들에서 직선으로 정렬된 단결정 나노로드들을 제조하는 방법으로서,
    a) 기판을 제공하는 단계;
    b) 상기 기판상에 패턴을 형성하는 단계;
    c) 이온 빔 주입을 사용하여 상기 기판 내로 이온들을 주입하는 단계; 및
    d) 상기 기판상에 박막들을 증착하는 단계를 포함하는 단결정 나노로드 제조 방법.
  2. 제 1 항에 있어서,
    상기 기판을 제공하는 단계는 반도체 물질인 기판을 제공하는 단계를 포함하는 단결정 나노로드 제조 방법.
  3. 제 1 항에 있어서,
    상기 기판을 제공하는 단계는 B, Al, Ga, In, Ti, Uut, N, P, As, Sb, Bi, Uup, 및 그 합금들로부터 파생되는 화합물들로 이루어진 그룹으로부터 선택되는 적어도 하나의 III-V족 화합물인 기판을 제공하는 단계를 포함하는 단결정 나노로드 제조 방법.
  4. 제 1 항에 있어서,
    Zn, Cd, Hg, Uub, O, S, Se, Te, Pu, Uuh, 및 그 합금들로부터 파생되는 화합물들로 이루어진 그룹으로부터 선택되는 적어도 하나의 II-VI족 화합물인 기판을 제공하는 단계를 포함하는 단결정 나노로드 제조 방법.
  5. 제 1 항에 있어서,
    상기 기판은 적어도 하나의 IV족 원소를 포함하는 단결정 나노로드 제조 방법.
  6. 제 1 항에 있어서,
    상기 기판은 Si인 단결정 나노로드 제조 방법.
  7. 제 1 항에 있어서,
    상기 기판은 Ge인 단결정 나노로드 제조 방법.
  8. 제 1 항에 있어서,
    상기 기판상에 패턴을 형성하는 단계는 리소그래피를 사용하는 단계를 포함하는 단결정 나노로드 제조 방법.
  9. 제 1 항에 있어서,
    상기 기판상에 패턴을 형성하는 단계는 포토리소그래피를 사용하는 단계를 포함하는 단결정 나노로드 제조 방법.
  10. 제 1 항에 있어서,
    상기 기판 내로 이온들을 주입하는 단계는 Si, N, SiN, Ga, GaN, 및 그 결합들로 이루어진 이온들의 그룹으로부터 선택되는 적어도 하나의 이온을 제공하는 단계를 포함하는 단결정 나노로드 제조 방법.
  11. 제 1 항에 있어서,
    상기 기판 내로 이온들을 주입하는 단계는 Ga, N, GaN, XN, GaY, XY, XZ, YZ, XYZ, 및 그 결합들로 이루어진 이온들의 그룹으로부터 선택되는 적어도 하나의 이온을 제공하는 단계를 포함하며,
    상기 X는 상기 기판의 제 1 원소이며,
    상기 Y는 상기 기판의 제 2 원소이며,
    상기 Z는 상기 기판의 제 3 원소인 단결정 나노로드 제조 방법.
  12. 제 1 항에 있어서,
    상기 기판 내로 이온들을 주입하는 단계는 Zn, O, ZnO, ZnY, XO, XY, XZ, YZ, XYZ, 및 그 결합들로 이루어진 이온들의 그룹으로부터 선택되는 적어도 하나의 이온을 제공하는 단계를 포함하며,
    상기 X는 상기 기판의 제 1 원소이며,
    상기 Y는 상기 기판의 제 2 원소이며,
    상기 Z는 상기 기판의 제 3 원소인 단결정 나노로드 제조 방법.
  13. 제 1 항에 있어서,
    상기 기판 내로 이온들을 주입하는 단계는 Ga, As, GaAs, GaY, XAs, XY, XZ, YZ, XYZ, 및 그 결합들로 이루어진 이온들의 그룹으로부터 선택되는 적어도 하나의 이온을 제공하는 단계를 포함하며,
    상기 X는 상기 기판의 제 1 원소이며,
    상기 Y는 상기 기판의 제 2 원소이며,
    상기 Z는 상기 기판의 제 3 원소인 단결정 나노로드 제조 방법.
  14. 제 1 항에 있어서,
    상기 기판 내로 이온들을 주입하는 단계는 Si, Ge, SiGe, SiY, XGe, XY, XZ, YZ, XYZ, 및 그 결합들로 이루어진 이온들의 그룹으로부터 선택되는 적어도 하나의 이온을 제공하는 단계를 포함하며,
    상기 X는 상기 기판의 제 1 원소이며,
    상기 Y는 상기 기판의 제 2 원소이며,
    상기 Z는 상기 기판의 제 3 원소인 단결정 나노로드 제조 방법.
  15. 제 1 항에 있어서,
    상기 기판 내로 이온들을 주입하는 단계는 In, N, InN, InY, XN, XY, XZ, YZ, XYZ, 및 그 결합들로 이루어진 이온들의 그룹으로부터 선택되는 적어도 하나의 이온을 제공하는 단계를 포함하며,
    상기 X는 상기 기판의 제 1 원소이며,
    상기 Y는 상기 기판의 제 2 원소이며,
    상기 Z는 상기 기판의 제 3 원소인 단결정 나노로드 제조 방법.
  16. 제 1 항에 있어서,
    상기 기판 내로 이온들을 주입하는 단계는 Ga, P, GaP, XP, GaY, XY, XZ, YZ, XYZ, 및 그 결합들로 이루어진 이온들의 그룹으로부터 선택되는 적어도 하나의 이온을 제공하는 단계를 포함하며,
    상기 X는 상기 기판의 제 1 원소이며,
    상기 Y는 상기 기판의 제 2 원소이며,
    상기 Z는 상기 기판의 제 3 원소인 단결정 나노로드 제조 방법.
  17. 제 1 항에 있어서,
    상기 기판 내로 이온들을 주입하는 단계는 Al, N, AlN, XN, AlY, XY, XZ, YZ, XYZ, 및 그 결합들로 이루어진 이온들의 그룹으로부터 선택되는 적어도 하나의 이온을 제공하는 단계를 포함하며,
    상기 X는 상기 기판의 제 1 원소이며,
    상기 Y는 상기 기판의 제 2 원소이며,
    상기 Z는 상기 기판의 제 3 원소인 단결정 나노로드 제조 방법.
  18. 제 1 항에 있어서,
    상기 기판 내로 이온들을 주입하는 단계는 Al, N, In, AlN, InN, XN, AlY, InY, Al1-xInxN, XY, XZ, YZ, XYZ, 및 그 결합들로 이루어진 이온들의 그룹으로부터 선택되는 적어도 하나의 이온을 제공하는 단계를 포함하며,
    상기 X는 상기 기판의 제 1 원소이며,
    상기 Y는 상기 기판의 제 2 원소이며,
    상기 Z는 상기 기판의 제 3 원소이며,
    x는 0 내지 1의 값인 단결정 나노로드 제조 방법.
  19. 제 1 항에 있어서,
    상기 기판 내로 이온들을 주입하는 단계는 Ga, N, In, GaN, InN, XN, GaY, InY, Ga1-xInxN, XY, XZ, YZ, XYZ, 및 그 결합들로 이루어진 이온들의 그룹으로부터 선택되는 적어도 하나의 이온을 제공하는 단계를 포함하며,
    상기 X는 상기 기판의 제 1 원소이며,
    상기 Y는 상기 기판의 제 2 원소이며,
    상기 Z는 상기 기판의 제 3 원소이며,
    x는 0 내지 1의 값인 단결정 나노로드 제조 방법.
  20. 제 1 항에 있어서,
    상기 기판 내로 이온들을 주입하는 단계는 Ga, N, Al, GaN, AlN, XN, GaY, AlY, Ga1-XA1XN, XY, XZ, YZ, XYZ, 및 그 결합들로 이루어진 이온들의 그룹으로부터 선택되는 적어도 하나의 이온을 제공하는 단계를 포함하며,
    상기 X는 상기 기판의 제 1 원소이며,
    상기 Y는 상기 기판의 제 2 원소이며,
    상기 Z는 상기 기판의 제 3 원소이며,
    x는 0 내지 1의 값인 단결정 나노로드 제조 방법.
  21. 제 1 항에 있어서,
    상기 기판 내로 이온들을 주입하는 단계는 X, Y, Z 및 그 결합들로 이루어진 이온들의 그룹으로부터 선택되는 적어도 하나의 이온을 제공하는 단계를 포함하며,
    상기 X는 상기 기판의 제 1 원소이며,
    상기 Y는 상기 기판의 제 2 원소이며,
    상기 Z는 상기 기판의 제 3 원소인 단결정 나노로드 제조 방법.
  22. 제 1 항에 있어서,
    지정된 패턴의 어레이들에서 상기 나노로드들의 밀도 및 사이즈는 상기 기판 내로 이온들을 주입하는 단계 동안 사용된 도펀트 종류, 투여량, 에너지 및 온도에 의해 제어되는 단결정 나노로드 제조 방법.
  23. 제 1 항에 있어서,
    지정된 패턴의 어레이들에서 상기 나노로드들의 길이 대 지름 외관비는 상기 기판상에서의 박막들을 증착하는 동안 사용된 시간, 온도 및 가스 혼합비에 의해 제어되는 단결정 나노로드 제조 방법.
  24. 제 1 항에 있어서,
    상기 기판상에 박막들을 증착하는 단계는 분자선 에피택시를 사용하는 단계를 포함하는 단결정 나노로드 제조 방법.
  25. 제 1 항에 있어서,
    상기 기판상에 박막들을 증착하는 단계는 화학 증착을 사용하는 단계를 포함하는 단결정 나노로드 제조 방법.
  26. 제 1 항에 있어서,
    상기 기판상에 박막들을 증착하는 단계는 물리 증착을 사용하는 단계를 포함하는 단결정 나노로드 제조 방법.
  27. 제 1 항에 있어서,
    상기 기판상에 박막들을 증착하는 단계는 펄스 레이저 증착을 사용하는 단계를 포함하는 단결정 나노로드 제조 방법.
  28. 제 1 항에 있어서,
    상기 기판상에 박막들을 증착하는 단계는 스퍼터링을 사용하는 단계를 포함하는 단결정 나노로드 제조 방법.
  29. 제 1 항에 있어서,
    상기 기판상에 박막들을 증착하는 단계는 GaN, ZnO, GaAs, SiGe, InN, 및 그 결합들로 이루어진 그룹으로부터 선택되는 적어도 하나의 박막을 증착하는 단계를 포함하는 단결정 나노로드 제조 방법.
  30. 제 1 항에 있어서,
    상기 기판상에 박막들을 증착하는 단계는 GaN, ZnO, GaAs, SiGe, InN, GaP, AlN, Al1-xInxN, Ga1-xInxN, Ga1-XA1XN, 및 그 결합들로 이루어진 그룹으로부터 선택되는 적어도 하나의 박막을 증착하는 단계를 포함하며, x는 0 내지 1의 값인 단결정 나노로드 제조 방법.
  31. 제 1 항에 있어서,
    지정된 패턴의 어레이들에서 직선으로 정렬된 단결정 나노로드들은 상기 기판의 표면에 관련하여 정렬되는 단결정 나노로드 제조 방법.
  32. 제 1 항의 방법에 따라서 제조되는 지정된 패턴의 어레이들에서 직선으로 정렬된 단결정 나노로드.
  33. 제 1 항의 방법에 따라서 제조되는 지정된 패턴의 어레이들에서 직선으로 정렬된 단결정 나노로드들을 도펀트로 도핑하는 단계를 포함하는 방법에 의해 제조되는 에미터 디바이스.
  34. 제 33 항에 있어서,
    상기 직선으로 정렬된 단결정 나노로드들을 도핑하는 단계는 이온 빔 주입을 사용하는 단계를 포함하는 에미터 디바이스.
  35. 제 33 항에 있어서,
    상기 직선으로 정렬된 단결정 나노로드들을 도핑하는 단계는 확산(diffusion)을 사용하는 단계를 포함하는 에미터 디바이스.
  36. 지정된 패턴의 어레이들에서 직선으로 정렬된 단결정 GaN 나노로드들을 제조하는 방법으로서,
    a) Si 기판을 제공하는 단계;
    b) 리소그래피를 사용하여 상기 기판상에 패턴을 형성하는 단계;
    c) Si, N, SiN, Ga, GaN, 및 그 결합들로 이루어진 그룹으로부터 선택되는 적어도 하나의 이온을 제공하는 단계를 구비하는, 이온 빔 주입을 사용하여 상기 기판 내로 이온들을 주입하는 단계; 및
    d) 분자선 에피택시 성장을 통해 상기 기판상에 GaN 박막을 증착하는 단계를 포함하며;
    나노트렌치들이 Ga 원자들의 모세관 응축을 통하여 GaN 나노로드들의 성장을 촉진시키도록 형성되는 단결정 GaN 나노로드 제조 방법.
  37. 지정된 패턴의 어레이들에서 직선으로 정렬된 단결정 GaN 나노로드들을 제조하는 방법으로서,
    a) Si 기판을 제공하는 단계;
    b) 포토리소그래피를 사용하여 상기 기판상에 패턴을 형성하는 단계;
    c) 상기 어레이 패턴에서의 나노로드들의 밀도 및 사이즈가 투여량, 에너지, 및 온도에 의해 제어되는, 이온 빔 주입을 사용하여 상기 기판 내로 Si 이온들을 주입하는 단계; 및
    d) 질소 플라즈마 증진 분자선 에피택시 성장을 통하여 상기 기판상에 GaN 박막들을 증착하는 단계를 포함하며;
    나노트렌치들이 Ga 원자들의 모세관 응축을 통하여 GaN 나노로드들의 성장을 촉진시키도록 형성되며, 상기 GaN 나노로드 어레이들은 상기 기판의 표면에 관련하여 정렬되고, 상기 나노로드들의 길이 대 지름 외관비는 시간, 온도 및 Ga/N 비에 의해 제어되는 단결정 GaN 나노로드 제조 방법.
KR1020087002358A 2005-06-29 2006-06-29 이온 빔 주입에 의해 형성된 나노로드 어레이 KR100944889B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US69602005P 2005-06-29 2005-06-29
US60/696,020 2005-06-29

Publications (2)

Publication Number Publication Date
KR20080030067A KR20080030067A (ko) 2008-04-03
KR100944889B1 true KR100944889B1 (ko) 2010-03-03

Family

ID=37865413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087002358A KR100944889B1 (ko) 2005-06-29 2006-06-29 이온 빔 주입에 의해 형성된 나노로드 어레이

Country Status (6)

Country Link
US (1) US20100252805A1 (ko)
EP (1) EP1896636A4 (ko)
JP (1) JP2009500275A (ko)
KR (1) KR100944889B1 (ko)
CN (1) CN101233268A (ko)
WO (1) WO2007032802A2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946674B2 (en) 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
US8222057B2 (en) 2006-08-29 2012-07-17 University Of Florida Research Foundation, Inc. Crack free multilayered devices, methods of manufacture thereof and articles comprising the same
JP5483062B2 (ja) * 2009-08-31 2014-05-07 学校法人神奈川大学 カーボンナノチューブ製造用基材の製造方法、カーボンナノチューブの製造方法、半導体装置、及び半導体装置の製造方法
KR101749694B1 (ko) * 2010-12-17 2017-06-22 삼성전자주식회사 반도체 소자 및 그 제조 방법과 상기 반도체 소자를 포함하는 전자 장치
US8906727B2 (en) * 2011-06-16 2014-12-09 Varian Semiconductor Equipment Associates, Inc. Heteroepitaxial growth using ion implantation
KR101411332B1 (ko) 2013-12-17 2014-06-27 연세대학교 산학협력단 금속산화물나노선의 이온주입 성장방법 및 이를 이용한 금속산화물나노선 패턴 소자
US10243105B2 (en) 2015-02-10 2019-03-26 iBeam Materials, Inc. Group-III nitride devices and systems on IBAD-textured substrates
US9735318B2 (en) 2015-02-10 2017-08-15 iBeam Materials, Inc. Epitaxial hexagonal materials on IBAD-textured substrates
USRE49869E1 (en) 2015-02-10 2024-03-12 iBeam Materials, Inc. Group-III nitride devices and systems on IBAD-textured substrates
CN109313366B (zh) 2016-05-10 2021-11-05 香港科技大学 光配向量子棒增强膜
JP6867568B2 (ja) * 2016-11-07 2021-04-28 国立大学法人東京工業大学 ナノスケール光陰極電子源
CN109132997A (zh) * 2018-09-29 2019-01-04 华南理工大学 生长在Ti衬底上的(In)GaN纳米柱及其制备方法与应用
US11316022B2 (en) * 2019-11-19 2022-04-26 International Business Machines Corporation Ion implant defined nanorod in a suspended Majorana fermion device
US20230349047A1 (en) * 2020-01-09 2023-11-02 Toray Engineering Co., Ltd. Nanowire-equipped film and nanowire manufacturing method
CN114717660B (zh) * 2022-04-06 2023-03-24 松山湖材料实验室 氮化铝单晶复合衬底及其制法、应用、应力和/或极化控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020075189A (ko) * 2001-03-22 2002-10-04 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
KR20030019609A (ko) * 2001-05-28 2003-03-06 쇼와 덴코 가부시키가이샤 반도체소자, 반도체층 및 그 제조방법
US20060036774A1 (en) * 2001-01-03 2006-02-16 University Of Southern California, A California Corporation System level applications of adaptive computing (SLAAC) technology

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6036774A (en) * 1996-02-26 2000-03-14 President And Fellows Of Harvard College Method of producing metal oxide nanorods
WO2002080280A1 (en) * 2001-03-30 2002-10-10 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
JP2003165713A (ja) * 2001-11-26 2003-06-10 Fujitsu Ltd 炭素元素円筒型構造体の製造方法
US20030124717A1 (en) * 2001-11-26 2003-07-03 Yuji Awano Method of manufacturing carbon cylindrical structures and biopolymer detection device
KR100693130B1 (ko) * 2002-12-16 2007-03-13 김화목 ｐｎ 접합 ＧａＮ 나노막대 형성방법
KR20040061696A (ko) * 2002-12-31 2004-07-07 김화목 ＧａＮ 나노막대의 팁 형상 제어방법
US7462774B2 (en) * 2003-05-21 2008-12-09 Nanosolar, Inc. Photovoltaic devices fabricated from insulating nanostructured template
US7208094B2 (en) * 2003-12-17 2007-04-24 Hewlett-Packard Development Company, L.P. Methods of bridging lateral nanowires and device using same
US20060207647A1 (en) * 2005-03-16 2006-09-21 General Electric Company High efficiency inorganic nanorod-enhanced photovoltaic devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060036774A1 (en) * 2001-01-03 2006-02-16 University Of Southern California, A California Corporation System level applications of adaptive computing (SLAAC) technology
KR20020075189A (ko) * 2001-03-22 2002-10-04 미쓰비시덴키 가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
KR20030019609A (ko) * 2001-05-28 2003-03-06 쇼와 덴코 가부시키가이샤 반도체소자, 반도체층 및 그 제조방법

Also Published As

Publication number Publication date
WO2007032802A2 (en) 2007-03-22
KR20080030067A (ko) 2008-04-03
US20100252805A1 (en) 2010-10-07
JP2009500275A (ja) 2009-01-08
EP1896636A2 (en) 2008-03-12
EP1896636A4 (en) 2010-03-24
WO2007032802A3 (en) 2007-11-15
CN101233268A (zh) 2008-07-30

Similar Documents

Publication Publication Date Title
KR100944889B1 (ko) 이온 빔 주입에 의해 형성된 나노로드 어레이
CN101910050B (zh) 相异材料上的纳米线生长
KR100646696B1 (ko) 질화물 반도체 소자 및 그 제조방법
DE10104193A1 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit Siliziumclustern und/oder -nanokristallen und eine Halbleiterstruktur dieser Art
US6596555B2 (en) Forming of quantum dots
US20090072245A1 (en) Method of producing a light-emitting diode comprising a nanostructured PN junction and diode thus obtained
KR20140014105A (ko) 흑연 기판 상의 나노와이어 에피택시
KR101030531B1 (ko) 전계방출장치, 전계방출 표시장치 및 그 제조 방법
US5030580A (en) Method for producing a silicon carbide semiconductor device
JP2009500275A5 (ko)
EP1393352A2 (en) Semiconductor device, semiconductor layer and production method thereof
US7247885B2 (en) Carrier confinement in light-emitting group IV semiconductor devices
US8222055B2 (en) Silicon nitride layer for light emitting device, light emitting device using the same, and method of forming silicon nitride layer for light emitting device
KR101352958B1 (ko) 나노와이어의 제조방법 및 이를 이용하여 제조된 나노와이어를 포함하는 다이오드
GB2455464A (en) Semiconductor and method for producing the same
US6569534B2 (en) Optical material and optical element using the same
US4216037A (en) Method for manufacturing a heterojunction semiconductor device by disappearing intermediate layer
US20050186435A1 (en) Light emitting device and method for manufacturing the same
KR101938010B1 (ko) 다이오드의 제조방법
JP2000068497A (ja) ＧａＮ系化合物半導体装置
JP4142374B2 (ja) 発光素子
Horikosh Migration-enhanced Epitaxy for Low-dimensional Structures
CN100595939C (zh) 具有掺杂夹层结构的氧化锌基发光器件
JP3107045B2 (ja) 多元混晶の製造方法及び半導体装置
JP3205966B2 (ja) 発光薄膜及びその作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130207

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140210

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150206

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170217

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180208

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200214

Year of fee payment: 11