KR100942422B1

KR100942422B1 - 통신 디바이스 테스팅시 지터 보상 및 생성 시스템

Info

Publication number: KR100942422B1
Application number: KR1020087001261A
Authority: KR
Inventors: 팡 후
Original assignee: 테라다인 인코퍼레이티드
Priority date: 2005-06-30
Filing date: 2006-05-09
Publication date: 2010-02-17
Also published as: JP5004953B2; WO2007005109A2; CN101233714B; EP1897263A2; JP2008545332A; US7295642B2; KR20080016964A; WO2007005109A3; CN101233714A; US20070002964A1

Abstract

통신 시스템에서 지터를 보상하는 방법, 시스템, 및 컴퓨터 프로그램이 기술된다. 전송 매체의 전달 함수가 측정되고, 전송 매체를 통해 입력 신호를 전달시키는 것으로부터 야기한 출력신호가 연산된다. 데이터 종속적인 지터가 출력 신호에서 판정된다. 메모리에, 입력 신호의 보상된 에지 위치가 저장된다. 데이터 종속적인 지터가 출력 신호의 에지 위치로 하여금 이상적인 에지 위치에 보다 근접하게 이동하도록 하기 위해 상기 보상된 에지 위치가 배치된다.

통신 시스템, 지터, 전송 매체, 전달 함수, 컨벌루션, 입력 신호, 출력 신호, 데이터 종속적인 지터, 메모리, 에지 위치, 이상적 에지 위치, 스텝 함수

Description

통신 디바이스 테스팅시 지터 보상 및 생성 시스템{JITTER COMPENSATION AND GENERATION IN TESTING COMMUNICATION DEVICES}

본 발명은 결정지터(deterministic jitter)를 감소시키고 테스팅 기기를 사용하여 통신 디바이스를 테스트할 때 지터를 생성하는 것에 관련된 것이다.

지터는 신호 에지의 예측된 발생과 상기 에지가 실제 발생한 시간과의 사이의 차이다. 지터는 또한 시간에 따른 자신의 이상적 위치로부터의 신호 에지의 이동으로 표시될 수 있다. 지터는 신호가 전송 디바이스에서 수신 디바이스로 진행 할때 도입된다. 수신 디바이스에서, 정보는 샘플링 인스턴스라고 하는, 시간의 특정한 순간에서 신호를 샘플링함으로써 상기 신호로부터 추출된다. 이상적으로 이러한 샘플링 순간은 항상 데이터 비트 시간의 중심에서, 2 개의 인접한 에지의 전환 포인트 사이에서 등거리에서 발생한다. 지터가 나타나면 오류와 동기화의 손실을 유도할 수 있는 샘플링 인스턴스에 대한 에지의 위치가 변경된다. 통신 시스템에서, 지터의 축적은 결과적으로 데이터 오류를 야기하게 된다.

지터는 2 개의 상이한 유형으로 나타나는데: 랜덤 지터와 결정 지터가 그것이다. 랜덤 지터는 주로 디바이스 열 노이즈에 의해 유발된다. 결정 지터는 전원의 변동, 전력선 노이즈, 크로스토크, 및 듀티 사이클 왜곡(비대칭 발생 및 에지에 들어감)에 의해 유발될 수 있다.

데이터 종속 지터(DDJ)는 사용되는 데이터 패턴에 따라 변하는 타이밍 오류를 야기하는 DDJ의 컴포넌트이다. 차례로 DDJ에 의해 유발된 타이밍 오류는 듀티 사이클 왜곡 또는 부호간 간섭(ISL)을 생성한다. DDJ는 자주 컴포넌트, 시스템 대역폭 제한 및 신호 감쇄의 결과로 야기된다. 전송된 신호중 더 높은 주파수 컴포넌트가 더 낮은 주파수 컴포넌트보다 안정하기에 보다 적은 시간을 가지고, 보다 빨리 감쇄된다. 이것은 신호 에지의 시작 조건에서의 변화를 야기하고, 적용되는 데이터 패턴에 대해 종속적인 타이밍 오류를 생성한다. DDJ를 감소시키기 위해, 이퀄라이저에서 수행되는 것과 같은, 현재의 방법들은 전송전에 신호의 고주파수 컴포넌트를 증폭시키는 것을 포함한다.

본 발명은 통신 시스템에서 지터를 보상하기 위한, 컴퓨터 프로그램 제품을 포함하는 방법 및 시스템을 제공한다.

일반적으로, 일측면에서, 본 발명은 전송 매체의 전달 함수를 측정하는 단계; 전달함수를 입력 신호로 컨볼루션함으로써 입력신호가 전송 매체를 통과하여 진행하는 것으로부터 유발된 출력 신호를 연산하는 단계; 상기 출력 신호에서 데이터 종속적인 지터를 판정하는 단계; 및 메모리에 상기 입력 신호의 보상된 에지 위치를 저장하는 단계;를 포함하는 방법을 특징으로 한다. 상기 보상된 에지 위치는 상기 데이터 종속적인 지터가 출력 신호의 에지 위치를 이상적인 에지 위치에 보다 근접하게 이동시키도록 배치된다. 이러한 측면은 하기의 하나 이상의 구현예를 포함한다.

전달 함수를 측정하는 단계는 전송 매체를 통해 근사치의 스텝 함수를 진행시키는 것으로부터 유발된 전송 매체의 출력 신호를 연산하는 단계; 근사치 스텝 함수 및 연산된 출력 신호로부터 전송 매체의 스텝 응답을 연산하는 단계; 및 상기 전달 함수를 얻기 위해 상기 스텝 응답을 미분하는 단계를 포함한다.보상된 에지 위치를 갖는 신호는 데이터 종속 지터를 2차 보정하는 보상된 에지 위치를 연산하기 위해 전달 함수로 컨벌루션될 수 있다.

전환창(transition window)의 제 1 분포(즉, 에지 전환이 발생할 것으로 예상되는 시간 간격)가 데이터 종속 지터가 출력 신호에서 나타날때 연산될 수 있다. 전송 매체를 통해 제 2 입력 신호를 진행시키는 것으로부터 유발된 제 2 출력 신호에 대한 전환창의 제 2 분포가 연산될 수 있다. 수신 디바이스에서, 전환창의 분포는 메모리에 저장된다.

출력 신호를 연산하는 것은 수신 디바이스가 제 1 전송 매체와 제 2 전송 매체로부터 기인한 데이터 종속 지터를 수신하도록 제 2 전송 매체에 대해 연산된 데이터 종속 지터를 도입하는 것을 포함한다. 신호가 수신 디바이스에서 캡쳐된다. 신호의 전환 시간은 메모리에 저장된 전환창의 분포와, 상기 신호의 전환 시간에 가장 근접하게 매칭되는 분포에 상당하는 비트 시퀀스에 비교된다.

일반적으로, 또다른 측면에서, 본 발명은 통신 시스템에서 지터를 보상하는 시스템을 특징으로 한다. 상기 시스템은 전송 매체의 전달함수를 측정하고, 상기 전달 함수를 입력신호와 컨벌루션함으로써 상기 전송 매체를 통해 입력 신호를 진행시키는 것으로 유발되는 출력신호를 연산하고, 출력 신호에서 데이터 종속 지터를 판정하도록 구성된 측정 기기를 포함한다. 상기 시스템은 또한 입력 신호의 보상 에지 위치와 상기 전송 매체를 통해 근사치의 스텝 함수를 전달하는 테스팅 기기를 포함하고, 상기 보상 에지 위치는 상기 데이터 종속 지터가 상기 출력 신호의 에지 위치를 이상적 에지 위치에 보다 근접하게 이동시키도록 배치된다. 상기 측정 기기는 상기 전송 매체를 통해 근사 스텝 함수를 전달하는 것으로 유발된 전송 매체의 출력 신호를 연산하고; 상기 근사 스텝 함수와 연산된 출력 신호로부터 전송 매체의 스텝 응답을 연산하고; 상기 전달 함수를 얻기 위해 스텝 응답을 미분하도록 더 구성된다. 이러한 측면은 하나 이상의 하기 구현예를 포함한다.

테스팅 기기는 초기 출력 신호의 보상된 에지 위치의 테이블을 저장하는 메모리를 포함한다. 상기 메모리는 데이터 종속적인 지터를 2차 보정하는 보상된 에지 위치를 저장한다. 상기 측정 기기는, 데이터 종속적인 지터가 출력신호에서 나타날 때 에지 전환이 발생할 것으로 예측되는 시간 간격에 에지 전환창이 있는, 상기 출력 신호에 대한 전환창의 제 1 분포를 연산하고; 상기 전송매체를 통해 제 2 입력 신호를 진행시키는 것으로부터 유발되는 제 2 출력 신호에 대한 전환창의 제 2 분포를 연산하도록 더 구성된다.

측정기기에 의해 연산된 전환창의 분포를 저장하는 메모리를 포함하는 수신 디바이스가 제공된다. 상기 수신 디바이스는 신호를 캡처하고; 상기 신호의 전송시간을 상기 메모리에 저장된 전환창의 분포와 비교하고; 상기 신호의 전송시간에 가장 근접하게 매칭하는 분포에 상당하는 비트 시퀀스를 검색하도록 구성된다. 상기 메모리는 전환창의 중복(redundant) 분포의 세트로부터 오직 하나의 전환창 분포만을 저장한다.

본 발명의 하나 이상의 실시예의 상세한 설명은 첨부도면과 하기의 설명으로부터 설명될 것이다. 본 발명의 다른 측면, 목적, 및 장점은 상세한 설명, 도면, 및 청구범위로부터 명확하게 될 것이다.

도 1a는 통신 시스템에서의 데이터 종속 지터를 특성화하는 테스팅 시스템의 블록도,

도 1b는 도 1a의 테스팅 시스템에서 도시된 테스팅 기기의 블록도,

도 1c는 도 1a에 도시된 테스팅 시스템을 통해 전송되기 전 및 그 이후의 출력 신호의 파형을 도시한 도면,

도 2는 도 1a의 테스팅 시스템을 이용하여 데이터 종속적인 지터에 대한 보상을 위한 프로세스의 플로우 차트를 도시한 도면,

도 3은 도 2에서 기술된 프로세스에 의해 산출된 예시적인 검색 테이블을 도시한 도면,

도 4a는 통신 시스템에서의 지터를 특성화하는 또다른 테스팅 시스템의 블록도를 도시한 도면,

도 4b는 도 4a에 도시된 테스팅 시스템을 통해 전송되기 전 및 그 이후의 출력 신호의 파형을 도시한 도면,

도 5는 도 1a의 테스팅 시스템을 이용하여 데이터 종속적인 지터에 대한 보 상을 위한 프로세스의 플로우 차트를 도시한 도면, 및

도 6은 도 5에 기술된 프로세스에 의해 산출된 예시적인 검색 테이블을 도시한 도면이다.

도 1a 내지 도 1c는 전송되는 신호에서의 데이터 종속 지터(DDJ)를 특성화하고 보상하는 테스팅 시스템(10)을 도시한다. 테스팅 시스템(10)은 테스팅 기기(12), 수신 디바이스(14), DDJ 측정 기기(22), 전달함수 측정기기(27), 및 테스팅 기기(12)와, 수신 디바이스(14), DDJ 측정 기기(22), 또는 전달함수 측정기기(27) 중 어느 하나를 인터페이스하는 전송 매체(16)를 포함한다. 전송 매체(16)의 예는 도전체(예를 들면 케이블 및 와이어), 광섬유, 및 무선 채널을 포함한다. 일부 실시예에서, 전송 매체(16)의 데이터 전송 속도는 100MHz 내지 10GHz의 범위이다. 테스팅 기기(12)는 에지 위치 제어 기능을 가진 디지털 테스트 신호를 산출하는 프로그래밍가능한 신호 생성기를 포함한다. 전송 매체(16)를 통해 전달되기 전의, 본 스테이지에서 상기 테스트 신호는 초기 출력 신호(18)라고 하며, x(t)로 표기된다. 초기 출력 신호(18)는 비트 스트링 또는 멀티레벨 값이다. 상기 테스트 신호는 수신 디바이스(14)로 전송 매체(16)를 통해 전달된다. 테스트 신호가 전송 매체(16)를 통해 진행된 후, 상기 테스트 신호는 진행된 출력 신호(20)라고 하며 예를 들면 y(t)로 표시된다. DDJ 측정 기기(22)는 진행되는 출력 신호(20)를 측정하고, 시간의 함수로서 그 진폭을 판정한다. DDJ 측정 기기(22) 및 전달 함수 측정 기기(27)는 오실로스코프 또는 로직 분석기와 같은 임의의 데이터 획득 기기가 될 수 있다.

도 1b는 테스팅 기기(12)의 블록도를 도시한다. 테스팅 기기(12)는 시프트 레지스터(23), 구형파 생성기(25), 및 검색 테이블(24)을 포함한다. 비트 시퀀스(21)가 시프트 레지스터(23)의 입력부에서 들어간다. 시프트 레지스터(23)는 시간당 N개의 비트를 홀드한다. 검색 테이블(24)은 다수의 비트 시퀀스에 대한 에지 위치를 저장한다. 비트 시퀀스가 시프트 레지스터(23)에 들어갈때, 검색 테이블(24)은 상기 비트 시퀀스에 대해 저장된 에지 위치를 검색한다. 검색 테이블(24)은 그런 다음 비트 시퀀스를 검색 테이블(24)로부터 전송된 지정된 에지 위치를 가지는 구형파로서 인코딩하는 구형파 생성기(25)로 상기 에지 위치를 전송한다.

도 1c는 테스팅 기기(12)의 출력부에서 생성되고 전송 매체(16)를 통해 전달되는 DDJ의 예시적인 신호를 도시한다. 테스팅 기기(12)의 초기 출력(18)은 바이너리 스트링, "1001"을 인코딩한 구형파이다. 바이너리 "제로"는 신호 진폭이 주어진 시간 간격(예를 들면 t₁'과 t₂'사이)에서 결정 임계값(26)보다 작을 때 나타난다. 유사하게, 바이너리 "1"은 구형파의 진폭이 임계값(26)보다 클때 나타난다. 일부 실시예에서, 바이너리 "0"은 구형파의 진폭이 임계값(26) 보다 클때 나타나고, 바이너리 "1"은 구형파의 진폭이 임계값(26) 보다 작을 때 나타난다. 상기 임계치 초과 또는 미만으로 초기 출력 신호(18) 및 전달된 신호(20)가 전환하는 포인트를 에지 위치라고 한다.

이상적으로, 테스트 신호로 도입된 DDJ가 없으면, 전달된 출력 신호(20)의 에지 위치가 t₀, t₁, 및 t₃에서 발생한다. 실제로는, 그러나, 신호의 에지 위치는 상이하다. 출력 신호가 전송 매체(16)를 통해 진행하면서, 그것은 감쇄된다. 상기 감쇄는 둥근 에지와 그 결과인 전달되는 출력 신호(20)에서 보여지는 늦은 안정 시간에 기여하는 주파수의 제곱근에 비례한다. 상기 왜곡은 상기 전달된 출력 신호(20)가 예상되는 것과 상이한 시간대에 임계값 이상 또는 미만으로 전환하도록 한다. 상기 신호 에지(예를 들면 t₀)의 예측된 발생과, 실제 에지가 발생한 시간(예를 들면, t₀ + Δt₀) 사이의 시간에서의 차이(예를 들면 Δt₀)를 에지 타이밍 오류라고 한다. 각 바이너리 값에 대한 에지 타이밍 오류(예를 들면, Δt₀, Δt₁, Δt₃)는 집단적으로 DDJ이다. 전달된 출력 신호(20)의 DDJ는 초기 출력 신호(18)에서의 값의 조합에 의존한다. 특정한 값의 조합은 다른 조합보다 DDJ에 더 민감하다. 예를 들면, 모든 바이너리 "1" 또는 "0"의 바이너리 스트링은 "1"과 "0"이 교대로 나타나는 바이너리를 가진 바이너리 스트링보다 덜 DDJ의 경향을 가진다. 전달된 값의 타이밍 오류는 미리 전송된 값에 따른다. 테스트 신호의 값의 에지 위치의 변화에 의한 양은 테스트 신호의 이전의 값의 에지 위치에 따른다. 일부 실시예에서, 전송 매체(16)는 초기 출력 신호(18)가 전송 매체(16)를 통해 변위를 진행한 후에 상기 초기 출력 신호(18)를 재구축하도록 시도하는 신호 반복기를 포함한다. 전달된 출력 신호(20)에서의 DDJ는 상기 반복기들 사이의 케이블이 진행하는 신호 가 DDJ를 수용하도록 하기 때문에, 자주 악화된다.

테스팅 기기(12)는 프로그래밍된 증가 및 감소하는 에지 위치를 가지는 초기 출력 신호(18)를 산출한다. 초기 출력 신호(18)의 에지 위치의 임의의 조합은 새로운 에지 위치 지정을 테스팅 기기(12)에 제공하는 것 만으로 변경될 수 있다. 특정한 비트 시퀀스의 DDJ가 알려지면, 초기 출력 신호(18)의 원래 에지 위치는 상기 전송 매체(16)와 테스팅 기기(12)에 의해 유도된 DDJ에 대해 보상하기 위해 조정(자신의 원래 배치된 것으로부터 미리 앞서거나 지연됨)될 수 있다. 즉, 초기 출력 신호(18)의 원래 에지 위치는, 신호가 전송 매체를 통과하여 진행할 때, 상기 신호로 주입된 DDJ가 전달된 출력 신호(20)의 에지 위치가 자신의 이상적 위치, 즉 t₀, t₁, 및 t₃으로 보다 근접하여 이동하도록, 보상된 에지 위치로 이동된다. 이들은 전달된 출력 신호(20)로 도입된 DDJ가 없다면 야기될 이상적인 에지 위치이다. 보상된 에지 위치가 테스팅 기기(12)에서의 검색 테이블(24)에 저장된다.

도 2는 전송 매체(16)로부터 유도된 DDJ에 대해 보상하기 위해 초기 출력 신호(18)의 에지 위치를 조정하기 위한 프로세스(40)를 도시한다. 상기 프로세스(40)는 전송 매체(16)의 전송 특성을 기술하기 위한 전달함수(H(t)로 표시됨)를 얻는 단계(42)를 포함한다. 상기 전달함수는 전달함수 측정기기(27)를 이용하여 얻어진다(42). 상기 전송 특성은 전송 매체(16)의 입력에 적용될 때 자신의 출력을 완전히 설명하는 전송 매체(16) 서브 시스템의 고유의 파라미터이다. 따라서 전송 매체(16)에 대한 H(t)가 알려지면, 전달된 출력 신호(20)는 주어진 초기 출력 신호(18)(즉, 전송 매체(16)로의 입력)에 대해 연산될 수 있다. 전달된 출력 신호(20), y(t)는 전달 함수 H(t), 및 초기 출력 신호(18), y(t)의 컨벌루션으로 표현될 수 있다.

여기서,

는 컨벌루션 연산자이다. 상기 전달함수 H(t)는 또한 상기 전달함수가 단위 임펄스 함수가 전송 매체(16)의 입력에 적용될 때 생성되는 출력을 기술하기 때문에 단위 임펄스 응답이라고도 한다. 상기 단위 임펄스 함수는 부정 진폭, 제로 폭, 및 단일 영역을 가진다. 이론상으로는, 상기 전달 함수는 단위 임펄스 함수를 전송 매체에 적용하고 출력에서 응답을 측정함으로서 직접 발견될 수 있다. 그러나, 단위 임펄스 함수는 리얼 신호가 아니며, 계측하기가 어렵다. 대신에, 전달 함수는 전송 매체(16)의 스텝 응답을 발견하고 그런 다음 전달 함수를 얻기 위해 상기 스텝응답의 도함수를 취함으로써 간접적으로 측정된다. 상기 전송 매체의 스텝응답은 단위 스텝 함수를 전송 매체(16)의 입력에 적용하고 상기 출력을 측정함으로써 얻어진다. 상기 출력은 단위 스텝함수와 스텝 응답의 컨벌루션이다. 상기 단위 스텝함수는 그의 값이 음의 변수에 대해서는 0이고, 양의 변수에 대해서는 1인 불연속 함수이다. 상기 단위 스텝 함수는 단위 임펄스 응답 함수의 연속하는 적분(running integral)이다. 단위 임펄스 함수와 유사하게, 단위 스텝 함수는 실제로는 산출될 수 없다. 그러나, 단위 스텝함수는 실함수에 의해, 단위 임펄스 함수가 할 수 있는 것보다 더 정확하게 근사치를 구할 수 있다. 빨리 증가하는 에지를 가진 긴 직사각형 파가 단위 스텝 함수를 근사하는 데에 사용된다.

전송 매체(16)의 전달 함수가 얻어진(42) 후, 상기 전달 함수가 주어진 초기 출력 신호(18)(즉, x(t))에 대해 전달된 출력 신호(20), y(t)를 시뮬레이션 하기위해 사용된다. 상기 전달된 출력 신호(20)는 전달 함수를 가진 초기 출력 신호(18)를 컨벌루션함으로써 측정된다. 시뮬레이션된 전달된 출력 신호(20)로부터, 비트 시퀀스에 대한 DDJ가 연산된다(44). 시퀀스에서의 각 비트에 대해, 비트의 측정된 에지 타이밍 오류가 상기 비트의 에지 위치로부터 제거된다. 예를 들면, 시퀀스에서의 제 1 비트에 대한 타이밍 오류가 100ps 지연인 것으로 알려지면, 테스팅 기기(12)는 상기 100ps 지연에 대해 보상하기 위해 100ps까지 제 1 비트의 에지 위치를 전진시킨다. 타이밍 오류와 에지 위치가 전진되는(또는 지연되는) 양 사이의 관계는 직접적인 선형관계가 아니고; 따라서, 100ps까지의 에지 위치의 전진은 DDJ로부터 야기한 100ps 지연을 완전히 상쇄하지는 못한다. 오히려, 보상은, 예를 들면 90%까지 100ps 지연을 상쇄하지만, 전달된 출력의 에지 위치는 여전히 자신의 예상된 위치로부터 10ps까지 지연될 것이다. 따라서, 보상은 1차까지 정확하다. 보다 더 높은 레벨의 정확성이 필요하다면(48), 보상된 에지 위치가 전달 함수에 적용되고(52), 시뮬레이션(44) 및 보정(46) 프로시저는 원하는 레벨의 정확도에 도달될 때까지(예를 들면, 2차 정확도, 3차 정확도 등), 수행된다. 원하는 레벨의 정확도를 달성한 후(48), 비트 시퀀스의 보상된 에지 위치가 전달 함수 측정 기기(27)의 검색 테이블(24)에 저장된다(50). 검색 테이블(24)은 그런다음 테스팅 기기(12)에 저장된다. 달성되는 정확도의 레벨은 테스팅 기기(12)의 해상도에 의해 전적으로 제한된다. 프로세스(40)는 비트 시퀀스의 다른 조합에 대해 반복된다. 일부 실시예에서, 비트 시퀀스에 대한 보상된 에지 위치는 DDJ 측정 기기(22)를 이용하여 출력의 DDJ를 직접 측정함으로써 결정된다. 이러한 실시예에서, 보상된 에지 위치는 DDJ 측정 기기(22)에서의 검색 테이블(24)에 저장된다. 검색 테이블(24)은 그런 다음 테스팅 기기(12)에 저장된다.

도 3은 프로세스(40)에 의해 생성된 예시적인 검색 테이블(24)을 도시한다. 검색 테이블(24)은 4 개 비트(예를 들면, b₀, b₁, b₂, 및 b₃)의 16개의 바이너리 시퀀스에 대한 보상된 에지 위치를 포함한다. 상기 보상된 에지 위치는 수신 디바이스(14)가 그것이 예측하는 때(예를 들면 시간 t₀, t₁, t₂ 및 t₃에서) 전환을 예상하도록 비트 시퀀스에서의 각각의 비트에 부가되는 전진 또는 지연의 양을 정량화한다. 예를 들면, "1001" 바이너리 시퀀스의 보상된 에지 위치는 (t₀'-Δt₀, t₁'-Δt₁, 0, 및 t₃'-Δt₃)이다. 예를 들면, 상기 시퀀스의 제 1 비트, b₀는 Δt₀까지 지연될 것으로 예상되고; 따라서, 상기 에지는 상기 지연에 대해 보상하기 위해 Δt₀까지 전진된다. 본 예에서, 상기 보상된 에지 위치는 1차까지 에지 타이밍 오류를 보정하기 위해 (t₀'-Δt₀, t₁'-Δt₁, 0, 및 t₃'-Δt₃)가 된다. 다른 실시예에서, 보상된 에지 위치의 일부는 보다 더 높은 오더의 보정(예를 들면, 2, 3차 보정)을 제공한다.

일부 실시예에서, 검색 테이블(24)은 각각이 B 비트를 포함하고 있는 바이너리 시퀀스의 2^B 조합에 대한 보상된 에지 위치를 저장한다. 예를 들면, 검색 테이 블(24)은 5 비트 시퀀스의 32 조합 또는 6 비트 시퀀스의 64 조합을 저장할 수 있다. 일부 실시예에서, 검색 테이블(24)은 각 비트 시퀀스에 대해 1 세트의 보상된 에지 위치를 저장한다. 다른 실시예에서, 보상된 에지 위치의 중복된 세트가 있다면, 검색 테이블(24)은 중복된 세트 중에 오직 하나만을 저장한다. 중복된 세트중 오직 하나만을 저장하는 것은 검색 테이블(24)에서의 메모리 공간을 비워놓는다.

도 4a 내지 도4b는 수신 기기(65)에서의 지터를 특성화하고 보상하기 위한 테스트 시스템(60)을 도시한다. 테스트 시스템(60)은 테스팅 기기(12), 수신 기기(65), 수신 기기(65)로 신호를 전송하는 피시험 디바이스(DUT)(64), 테스팅 디바이스(12)와 인터페이스하는 전송 매체(16), 및 수신 기기(65)와 전송 매체(67) 또는 DUT(64)중 어느 하나와 인터페이스 하는 전송 매체(67)를 포함한다. 전송 매체(16, 67)의 예로는 도전체(예를 들면, 케이블, 및 와이어), 광섬유, 및 무선 채널을 포함한다. 일부 실시예에서, 전송 매체(16)의 데이터 전송 속도는 100MHz 내지 10GHz 사이의 범위이다. DUT(64)는 임의의 데이터 통신 디바이스가 될 수 있다. DUT(64)의 예는 모뎀, 이더넷 카드, 및 오디오 코덱을 포함한다. 테스팅 기기(12)에 의해 초기에 생성되고, 전송 매체(16)의 입력에서 보여지는 신호를 초기 출력 신호(18)라고 하고, 즉 x(t)로 표시한다. 상기 신호가 전송 매체(16)를 통과하여 진행한 후, 상기 신호를 전달된 출력 신호(20)라고 하고, y(t)로 표시된다. 초기 출력 신호(18)의 에지 위치는 전송 매체(16)에 의해 유도된 DDJ에 대해 보상하기 위해 시스템(10)(도 1a) 및 프로세스(40)(도 2)를 이용하여 조정된다. 전달된 출력 신호(20)는 그것이 전송 매체(67)에 도달하기 전에는 DDJ가 거의 없거나 없다. 전송 매체(67)를 통해 전달된 테스팅 기기(12)에 의해 전송된 신호를 수신 신호(68)라고 하며, z(t)로 표시된다. 수신 기기(65)는 수신 신호(68)를 측정하고, 그 진폭을 시간의 함수로 판정한다. 수신 기기(65)는 또한 수신 신호(68)에서의 DDJ를 판정한다. 측정된 DDJ는 전송 매체(67)와 수신 기기(65) 양측으로부터 기여된다. 수신 기기(65)는 오실로스코프 또는 로직 분석기와 같은 임의의 데이터 획득 기기가 될 수 있다. 전송 매체(67)의 입력으로의 연결은 DUT(64)의 출력으로 연결하기 위해 스위칭된다. DUT(64)는 초기 출력 신호(69), 즉 w(t)로 표시된 것을 생성한다. DUT(64)로부터의 신호는 전송 매체(67)를 통해 진행하고 수신 기기(65)에서 수신된다. 전송 매체(67)를 통해 진행한 DUT(64)에 의해 전송된 신호는 전달된 출력 신호(71)라고 하며, 즉, y(t)로 표시된다(도 4b). 수신 기기(65)는 DUT(64)로부터 수신한 신호(71)에서의 DDJ를 측정한다. 수신 기기(65)는 그런 다음 전송 매체(67)와 그 자신에 의해 기인된 DDJ를 삭제한다. 상기 삭제로부터 유발된 DDJ는 DUT(64)에 의해 기여된 DDJ이다. 이러한 방식으로, 테스팅 기기(60)는 DUT(64) 단독으로 기여한 DDJ를 판정한다.

시스템(60)에서, DDJ 보상은 신호를 전송하고 있는 DUT(64)보다는 수신 기기(14)에서 수행된다. 도 4b에서 도시된 것과 같이, 수신 기기(65)에서, 정보를 샘플링 인스턴스라고 하는, 특정한 시간에서의 신호(71)를 샘플링하는 것(상하 화살표로 도시됨)에 의해 DUT(64)의 전달된 출력 신호(71)로부터 추출된다. 타이밍 데이터그램(62)은 에지 전환이 발생할 것으로 예측되는 시간의 전환 창을 도시한다. DDJ가 없는 이상적 조건하에서, 상기 창은 t_o±ε, t₁±ε, 및 t₃±ε이다. 상부에 짙은 선으로 마킹된 상기 전환창은 하에서 고로의 전환을 예측하고, 기저의 짙은 선으로 마킹된 창은 고에서 하로의 전환을 예측한다. 이상적으로, DDJ가 없는 시스템에서, 전환창은 균일하게 분포된다. 지터가 있으면 상기 전환창의 분포가 변한다.

시스템(60)은 수신된 전달된 출력신호(71)에 대해 연산된 DDJ의 양에 따라 전환 창의 위치를 이동시킴으로써 수신 기기(65)에서 DDJ에 대해 보상한다. 예를 들면, t₀에서 중심화된 전환창은 대신에 제 1 비트, b₀에서 나타난 지터에 대해 보상하기 위해 t_o + Δt₀에서 중심화된다. DUT(64)와 전송 매체(67)의 전달 함수, H(t)는 수신 기기(65)에서 측정된다. 비트 시퀀스의 상이한 조합에 대한 전환 창 위치는 전달함수를 이용하여 연산되고, 그런 다음 기기(65)의 검색테이블(66)에 저장되고 메모리에 저장된다. 수신 기기(65)가 DUT(64)로부터 전송된 신호를 캡처할 때, 수신 기기(65)는 상기 신호의 전환 시간을 검색 테이블(66)에 저장된 전환 창 위치의 다수의 상이한 분포와 비교한다. 매칭을 판정한 후, 수신 기기(65)는 매칭 전환-창-위치 분포에 할당된 비트 시퀀스를 검색한다. 이러한 방식으로, 수신 기기(65)는 DDJ가 나타난 전달된 출력 신호(71)로부터 정확한 값을 추출한다.

도 5는 수신 기기(65)에서의 DDJ에 대해 보상하는 프로세스(70)를 도시한다. DUT(64)와 전송 매체(67)의 전달 함수는 DUT(64)와 전송 매체(67)의 스텝응답을 측정하고, 스텝응답 함수의 미분을 취함으로써 얻어진다(72). 전송 매체(67)와 DUT(64)의 전달함수가 얻어진 후(72), 상기 전달함수가 DUT(64)로부터 주어진 초기 출력신호(69)(즉, w(t))에 대한 전달된 출력신호(71)(즉, y(t))를 시뮬레이션 하는데에 사용된다. 상기 전달된 출력 신호(71)는 DUT(64)의 초기 출력 신호(69)를 전달 함수로 컨벌루션함으로써 판정된다. 시뮬레이션된 수신신호(68)로부터, 비트 시퀀스에 대한 DDJ가 판정된다(74). 시퀀스에서의 각 비트에 대해, 전환 창이 연산된다(76). 예를 들면, 제 1 비트의 에지 위치가 t₀ + Δt₀에서 발생하는 것으로 판정되면, 상기 제 1 비트에 할당된 전환창은 t₀ + Δt₀에서 중심화된다. 전환창이 폭, ε을 가지면, 전환창은 t₀ + Δt₀ ±ε이 된다. 비트 시퀀스의 상기 연산된 전환창은 수신 기기(65)의 검색 테이블(66)에 저장된다(78). 프로세스(60)는 비트 시퀀스의 다른 조합에 대해 반복된다. 일부 실시예에서, 비트 시퀀스에 대한 DDJ는 DDJ 측정 기기(22)를 이용하여 직접 측정된다. 이러한 실시예에서, 전환창은 DDJ 측정 기기(22)에 상주하는 검색 테이블(66)에 저장된다. 그런다음 검색 테이블(66)은 수신 기기(65)로 전송되고, 그의 메모리에 저장된다.

수신 기기(65)가 DUT(64)로부터 전송된 신호를 캡처할 때, 수신 기기(65)는 상기 신호의 전환 시간을 검색 테이블(66)에 저장된 전환창 위치의 다수의 상이한 분포와 비교한다. 매칭을 판정한 후, 수신 기기(65)는 상기 매칭 전환-창-위치 분포에 할당된 비트 시퀀스를 검색한다. 이러한 방식으로, 수신 기기(65)는 DDJ가 나타나는 전달된 출력 신호(71)로부터 정확한 값을 추출한다.

도 6은 프로세스(40)에 의해 생성된 예시적인 검색 테이블(71)을 도시한다. 검색 테이블(66) 전환창은 4 비트(예를 들면, b₀, b₁, b₂, b₃)의 16 바이너리 시퀀스에 대해 연산된다. 상기 전환창은 각 비트에 나타나는 DDJ의 양을 고려한다. 예를 들면, 비트 시퀀스 "1001"의 제 1, 제 2, 제 3 비트(각각 b₀, b₁, b₂)에 대한 전환창의 중심은 DDJ를 보상하기 위해 각각 t_o + Δt₀, t₁ + Δt₁ 및 t₃ + Δt₃에서 중심화된다. 이러한 비트 시퀀스에 대해, b₁과 b₂는 모두 동일한 값이기 때문에 b₁과 b₂사이에는 전환창이 없다. 일부 실시예에서, 검색 테이블(66)은 각각 B비트를 포함하고 있는 바이너리 시퀀스의 2^B 조합에 대해 보상된 에지 위치를 저장한다. 예를 들면, 검색 테이블(66)은 5비트 시퀀스의 32 조합 또는 6비트 시퀀스의 64조합을 저장할 수 있다. 일부 실시예에서, 검색 테이블(66)은 각 비트 시퀀스에 대해 전환창의 분포를 저장한다. 다른 실시예에서, 전환창의 중복 분포가 있다면, 검색 테이블(66)은 중복 분포들 중에 오직 하나만을 저장한다. 중복 분포들 중에 오직 하나만을 저장함으로써 검색 테이블(66)에서 메모리 공간을 비워둔다.

프로세스(40, 70)는 본문에 기술된 하드웨어와 소프트웨어를 가지고 사용하는 것에 한정되지 않는다. 프로세스(40, 70)는 디지털 전자회로, 또는 컴퓨터 하드웨어, 펌웨어, 소프트웨어, 또는 그의 조합으로 구현될 수 있다.

프로세스(40, 70)는 예를 들면, 프로그래밍가능한 프로세서, 컴퓨터, 또는 다수의 컴퓨터와 같은 데이터 처리 장치에 의해, 또는 상기 데이터 처리 장치의 동작의 제어를 위한 실행에 의해 예를 들면, 전달된 신호, 또는 기계-판독가능한 저 장 디바이스에서, 정보 캐리어에서 유효하게 구현되는 컴퓨터 프로그램 제품, 즉, 컴퓨터 프로그램을 통해 적어도 부분적으로 구현될 수 있다. 컴퓨터 프로그램은 컴파일 또는 인터프리터 언어를 포함하는 임의의 형태의 프로그래밍 언어로 기록될 수 있고, 스탠드어론 프로그램 또는 모듈, 컴포넌트, 서브루틴, 또는 컴퓨팅 환경에서 사용하기에 적합한 임의의 기타 유닛으로서 포함하는 임의의 형태로 배치될 수 있다. 컴퓨터 프로그램은 한 사이트에서 하나의 컴퓨터 또는 다수의 컴퓨터 상에서 실행되거나 또는 통신 네트워크에 의해 다수의 사이트 사이에 분산되어 상호연결되도록 배치될 수 있다.

프로세스(40, 70)를 구현하는 것에 연관된 방법 스텝은 프로세스의 함수를 실행하도록 하나 이상의 컴퓨터 프로그램을 실행하는 하나 이상의 프로그래밍가능한 프로세서에 의해 수행될 수 있다. 프로세스(40, 70) 모두 또는 일부는 예를 들면, FPGA(필드 프로그래밍가능한 게이트 어레이) 및/또는 ASIC(주문형 집적회로)와 같은 특별한 목적의 로직 회로로서 구현될 수 있다.

컴퓨터 프로그램의 실행에 적합한 프로세서는 예시의 방법에 의해, 범용 및 특별한 목적의 마이크로프로세서 모두, 및 임의의 종류의 디지털 컴퓨터의 하나 이상의 프로세서를 포함한다. 일반적으로, 프로세서는 리드-온리 메모리 또는 랜덤 액세스 메모리, 또는 양측 모두로부터 명령 및 데이터를 수신한다. 컴퓨터의 엘리먼트는 명령을 실행하기 위한 프로세서와, 명령 및 데이터를 저장하기 위한 하나 이상의 메모리 디바이스를 포함한다.

테스팅 기기(12), 전송 매체(16), 수신 기기(65), 및 DUT(64) 및/또는 그의 부분을 포함하는 본문에 기술된 회로는 테스팅 시스템(10, 60)의 일부로서, 또는 테스팅 시스템(10, 60)과 함께 사용하기 위한 개별 회로로서 구현될 수 있다.

본 발명의 다수의 실시예가 기술되었다. 그럼에도 불구하고, 다양한 변형이 본 발명의 취지와 범위를 벗어나지 않고서 이루어질 수 있음이 이해될 것이다. 예를 들면, 시스템(10, 60)의 전송 매체가 연구실에서 쉽게 테스트될 수 없는 긴 케이블 또는 기타 장비를 포함하는 일부 실시예에서, 긴 케이블의 전달 함수는 개별적으로 측정되거나 또는 계측된다. 긴 케이블의 전달함수는 다수의 알려진 비트 시퀀스에 대한 결과인 DDJ를 시뮬레이션하는 데에 사용된다. 실험실에서, 시스템(10, 60)이 구축되지만; 그러나 전송 매체(16)만 상기 실험실에서 적합할 수 있는 그러한 컴포넌트를 포함하고, 다른 컴포넌트(예를 들면, 긴 케이블)은 포함되지 않는다. 일부실시예에서, 전송 매체는 실험실에서 쉽게 테스트될 수 없는 긴 케이블이다. 따라서 긴 케이블의 작은 부분이 테스팅 시스템(12)에 포함된다. 이러한 실시예에서, 전송 매체(16)는 케이블의 작은 부분만을 포함한다. 상기 케이블의 잔여부분에 의해 기여된 DDJ는 개별적으로 연산되거나 또는 측정된다. 케이블의 잔여부분을 통한 진행으로부터 야기한 시뮬레이션된 DDJ는 그런다음 신호가 전송 매체(16)(즉, 케이블의 보다 작은 부분)를 통해 진행되기 전에 초기 출력 신호(18)에 부가된다. 따라서, 전달된 출력 신호(20)에서 나타난 DDJ는, 케이블의 오직 작은 부분만이 물리적 테스팅 셋업에서 사용되었을 지라도, 전체 케이블에 의해 기여된 DDJ가 된다. 예를 들면, H_L(t)가 케이블의 잔여 부분(즉, 더 긴부분)의 전달함수를 나타내고 H(t)는 케이블의 작은 부분인 전송 매체(16)의 전달 함수를 나타낸다면, 전송 매체(16)를 통해 입력, x(t)를 진행하는 것으로부터 야기된 출력 신호가 하기와 같이 주어진다:

여기서,

는 컨벌루션 연산자이다. 이러한 방식으로, 테스팅 시스템(10, 60)에서 물리적으로 쉽게 포함될 수 없는 전송 매체의 컴포넌트로부터 기여된 DDJ가 측정되고 보상된다. 전송 매체에서 나타난 다른 컴포넌트로부터 기여된 DDJ는 도 2 및 5에서 각각 기술된 프로세스(40, 70)를 이용하여 판정된다. 따라서, 다른 실시예들이 하기의 청구범위의 범위 내에 있다.

Claims

통신 시스템에서 지터를 보상하는 방법에 있어서,

전송 매체의 전달 함수를 측정하는 단계;

전달 함수를 입력 신호와 컨벌루션함으로써 전송 매체를 통해 입력 신호를 전달시키는 것으로부터 유발된 출력 신호를 연산하는 단계;

출력 신호에서의 데이터 종속적인 지터를 판정하는 단계; 및

메모리에, 상기 데이터 종속적인 지터가 출력 신호의 에지 위치를 이상적 에지 위치로 보다 근접시키도록 배치된 입력 신호의 보상된 에지 위치를 저장하는 단계를 포함하는 것을 특징으로 하는 지터를 보상하는 방법.
제 1 항에 있어서, 상기 전달 함수를 측정하는 단계는,

상기 전송 매체를 통해 근사치의 스텝 함수를 전달시키는 것으로부터 유발된 전송 매체의 출력 신호를 연산하는 단계;

근사치의 스텝함수와 연산된 출력 신호로부터 전송 매체의 스텝응답을 연산하는 단계; 및

상기 전달함수를 획득하기 위해 상기 스텝 응답을 미분하는 단계;를 포함하는 것을 특징으로 하는 지터를 보상하는 방법.
제 1 항에 있어서,

보상된 에지 위치를 가진 신호를, 데이터 종속적인 지터를 2차 보정하는 보상된 에지 위치를 연산하기 위해 전달함수와 컨벌루션하는 단계를 더 포함하는 것을 특징으로 하는 지터를 보상하는 방법.
제 1 항에 있어서,

출력 신호의 전환창의 제 1 분포를 연산하는 단계를 더 포함하고, 상기 전환창은 에지 전환이 데이터 종속적인 지터가 출력 신호에 나타날때 발생할 것으로 예측되는 시간 간격인 것을 특징으로 하는 지터를 보상하는 방법.
제 4 항에 있어서,

전송 매체를 통해 제 2 입력 신호를 전달시키는 것으로부터 유발된 제 2 출력 신호에 대한 전환창의 제 2 분포를 연산하는 단계; 및

수신 디바이스에서, 메모리에 전환창의 분포를 저장하는 단계를 더 포함하는 것을 특징으로 하는 지터를 보상하는 방법.
제 1 항에 있어서,

출력 신호를 연산하는 단계는 수신 디바이스가 제 1 전송 매체와 제 2 전송 매체로부터 기인하는 데이터 종속적인 지터를 수신하도록 제 2 전송 매체에 대해 연산된 데이터 종속적인 지터를 삽입하는 단계를 더 포함하는 것을 특징으로 하는 지터를 보상하는 방법.
제 5 항에 있어서,

수신 디바이스에서 신호를 캡쳐하는 단계;

신호의 전환 시간을 메모리에 저장된 전환창의 분포와 비교하는 단계; 및

신호의 전환 시간에 가장 근접하게 매칭하는 분포에 상당하는 비트 시퀀스를 검색하는 단계;를 더 포함하는 것을 특징으로 하는 지터를 보상하는 방법.
통신 시스템에서 지터를 보상하는 시스템에 있어서,

전송 매체의 전달 함수를 측정하고; 입력 신호와 전달함수를 컨벌루션함으로써 전송 매체를 통해 상기 입력 신호를 전달하는 것으로부터 유발된 출력 신호를 연산하고; 출력 신호에서 데이터 종속적인 지터를 판정; 하도록 구성된 측정 기기,

데이터 종속적 지터가 출력 신호의 에지 위치를 이상적 에지 위치로 보다 근접하게 이동시키도록 배치되는, 입력 신호의 보상된 에지 위치를 저장하는 제1 메모리, 및

전송매체를 통해 근사치의 스텝 함수를 전달시키는 테스팅 기기를 포함하고,

상기 측정기기는 또한, 전송 매체를 통해 근사치의 스텝 함수를 전달시키는 것으로부터 유발한 전송 매체의 출력 신호를 연산하고; 상기 근사치의 스텝 함수와 연산된 출력 신호로부터 전송 매체의 스텝 응답을 연산하고; 상기 전달함수를 획득하기 위해 상기 스텝 응답을 미분;하도록 구성되는 것을 특징으로 하는 지터를 보상하는 시스템.
제 8 항에 있어서,

상기 테스팅 기기는 초기 출력 신호의 보상된 에지 위치의 테이블을 저장하는 제2 메모리를 더 포함하는 것을 특징으로 하는 지터를 보상하는 시스템.
제 9 항에 있어서,

상기 제2 메모리는 데이터 종속적인 지터를 2차 보정하는 보상된 에지 위치를 저장하는 것을 특징으로 하는 지터를 보상하는 시스템.
제 8 항에 있어서, 상기 측정 기기는 또한,

데이터 종속 지터가 출력 신호에서 나타날때 에지 전환이 발생할 것으로 예측되는 시간 간격인 에지 전환창이 있는, 출력 신호에 대한 전환창의 제 1 분포를 연산하고;

전송 매체를 통해 제 2 입력 신호를 전달시키는 것으로부터 유발된 제 2 출력 신호에 대한 전환창의 제 2 분포를 연산하도록 더 구성되는 것을 특징으로 하는 지터를 보상하는 시스템.
제 11 항에 있어서,

측정기기에 의해 연산되는 전환창의 분포를 저장하는 제3 메모리를 구비하는 수신 기기를 더 포함하고, 상기 수신기기는,

신호를 캡처하고;

상기 신호의 전환시간을 상기 제3 메모리에 저장된 전환창의 분포에 비교하고;

상기 신호의 전환 시간에 가장 근접하게 매칭하는 분포에 상당하는 비트 시퀀스를 검색하도록 구성되는 것을 특징으로 하는 지터를 보상하는 시스템.
제 12 항에 있어서,

상기 제3 메모리가 전환창의 중복 분포의 일 세트중 전환창의 오직하나의 분포만을 저장하는 것을 특징으로 하는 지터를 보상하는 시스템.
정보 전달자에서 명확하게 구현되는 컴퓨터 판독가능 매체로서, 컴퓨터로 하여금,

전송 매체의 전달함수를 측정하고;

전달함수를 입력 신호와 컨벌루션함으로써 전송 매체를 통해 입력신호를 전달시키는 것으로부터 유발된 출력 신호를 연산하고;

출력신호에서의 데이터 종속적인 지터를 판정하고;

메모리에, 상기 데이터 종속적인 지터가 출력 신호의 에지 위치가 이상적인 에지 위치로 보다 근접하게 이동하도록 배치되는, 입력 신호의 보상된 에지 위치를 저장하도록; 하는 명령어를 기록한 것을 특징으로 하는 컴퓨터 판독가능 매체.
제 14 항에 있어서, 컴퓨터로 하여금,

전송 매체를 통해 근사치의 스텝 함수를 전달시키는 것으로부터 유발된 전송 매체의 출력 신호를 연산하고;

근사치의 스텝 함수와 연산된 출력 신호로부터의 전송 매체의 스텝 응답을 연산하고; 및

전달 함수를 얻기 위해 스텝응답을 미분하도록;하는 명령어를 더 기록한 것을 특징으로 하는 컴퓨터 판독가능 매체.
제 15 항에 있어서, 컴퓨터로 하여금,

상기 보상된 에지 위치를 가진 신호를 전달 함수와 컨벌루션하여 데이터 종속적인 지터를 2차 보정하는 보상된 에지 위치를 연산하도록 하는 명령어를 더 기록한 것을 특징으로 하는 컴퓨터 판독가능 매체.
제 14 항에 있어서,

컴퓨터가 출력 신호에 대한 전환창의 분포를 연산하도록 하는 명령어를 더 기록하고, 상기 전환창은 데이터 종속적인 지터가 출력 신호에서 나타날때 에지 전환이 발생할 것으로 예측되는 시간 간격인 것을 특징으로 하는 컴퓨터 판독가능 매체.
제 15 항에 있어서,

컴퓨터로 하여금, 전송 매체를 통해 제 2 입력 신호를 전달시키는 것으로부터 유발된 제 2 출력 신호에 대한 전환창의 제 2 분포를 연산하도록 하는 명령어를 더 기록한 것을 특징으로 하는 컴퓨터 판독가능 매체.
제 18 항에 있어서,

컴퓨터로 하여금 메모리에 전환창의 분포를 저장하도록 하는 명령어를 더 기록한 것을 특징으로 하는 컴퓨터 판독가능 매체.
제 19 항에 있어서, 컴퓨터로 하여금,

수신 디바이스에서 신호를 캡처하고;

상기 신호의 전환 시간을 메모리에 저장된 전환창의 분포와 비교하고;

메모리에, 상기 신호의 전환시간에 가장 근접하게 매칭하는 분포에 대응하는 비트 시퀀스를 검색하도록 하는 명령어를 더 기록한 것을 특징으로 하는 컴퓨터 판독가능 매체.