KR100934249B1 - 전류 제한회로 - Google Patents
전류 제한회로 Download PDFInfo
- Publication number
- KR100934249B1 KR100934249B1 KR1020080008250A KR20080008250A KR100934249B1 KR 100934249 B1 KR100934249 B1 KR 100934249B1 KR 1020080008250 A KR1020080008250 A KR 1020080008250A KR 20080008250 A KR20080008250 A KR 20080008250A KR 100934249 B1 KR100934249 B1 KR 100934249B1
- Authority
- KR
- South Korea
- Prior art keywords
- node
- voltage
- response
- current
- differential amplifier
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Emergency Protection Circuit Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
본 발명은 제 1 노드로부터 입력전압을 공급받아 기준전압을 생성하여 출력하는 기준전압 발생부와; 상기 기준전압과 제 2 노드의 전압을 비교증폭하여 그 결과를 출력하는 차동증폭부와; 상기 제 1 노드와 제 2 노드 간에 설치되고, 상기 차동증폭부로부터의 출력전압에 응답하여 동작하는 제 1 드라이버와; 상기 제 1 노드로부터의 입력전압에 응답하여 동작하는 정전압 다이오드와; 상기 차동증폭부의 출력단과 상기 제 2 노드 간에 설치되고, 상기 정전압 다이오드의 출력전압에 응답하여 동작하는 제 2 드라이버와; 상기 제 2 노드와 접지단 간에 설치되는 제 1 저항을 포함하여 구성되는 전류제한회로에 관한 것이다.
전류제한회로
Description
본 발명은 전류제한회로에 관한 것으로, 더욱 구체적으로는 다수의 정밀 회로소자들로 구성된 전자회로의 각 부하에 공급되는 전류 및 전압을 적정 범위 내로 유지시켜 상기 전자회로의 신뢰성을 확보할 수 있도록 하는 전류제한회로에 관한 것이다.
통상적으로 전자제품에는 안정된 전원을 공급하기 위하여 전류제한회로가 구비되어 있는데, 이러한 전류제한회로는 과전류 또는 단락 등으로 인하여 전자제품을 구성하는 부하회로에 장애가 발생하는 것을 방지하기 위하여 부하회로에 공급되는 전류를 소정 범위 내로 제한하는 역할을 담당한다.
도 1은 종래에 많이 사용되고 있는 과전류 제한회로의 구성도로서, 종래에는 부하(20)로 흘러들어가는 전류 공급 경로 상에 저항(R1)을 달아서 이 저항(R1)의 양단 간에 나타나는 전압이 차동증폭기(11)에 인가되게 연결하고, 상기 차동증폭 기(11)의 출력은 비교기(12)에 입력되어 외부의 기준전압(Vref)과 비교되도록 연결함으로써, 상기 비교기(12)의 출력으로 나타나게 되는 신호를 과전류 제한 신호로 사용하도록 구성하고 있었다.
그런데, 이러한 종래의 과전류 제한 회로의 경우 차동증폭기(11) 및 비교기(12) 등에 의해 검출된 과전류 제한 신호에 따라 부하로의 전류를 제한 또는 제어하기 위한 별도의 부대회로가 추가적으로 필요할 뿐만 아니라, 이러한 부대회로의 구성이 매우 복잡하고 별도의 제어전원을 필요로 한다는 단점이 있었다. 또한, 이러한 종래 전류 제한회로에서는 과전압이 발생하는 경우 이에 대하여 적절히 대응하지 못함으로 인해 전자회로를 구성하는 각 부하소자들에 장애가 발생하는 문제점도 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 다수의 정밀 회로소자들로 구성된 전자회로의 각 부하에 공급되는 전류를 적정 범위 내로 제한하여 상기 전자회로의 신뢰성을 확보함과 동시에 과전압 발생시 부하로의 전류흐름을 차단하여 전자회로를 보호할 수 있는 전류제한회로를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 제 1 노드로부터 입력전압을 공급받아 기준전압을 생성하여 출력하는 기준전압 발생부와; 상기 기준전압과 제 2 노드의 전압을 비교증폭하여 그 결과를 출력하는 차동증폭부와; 상기 제 1 노드와 제 2 노드 간에 설치되고, 상기 차동증폭부로부터의 출력전압에 응답하여 동작하는 제 1 드라이버와; 상기 제 1 노드로부터의 입력전압에 응답하여 동작하는 정전압 다이오드와; 상기 차동증폭부의 출력단과 상기 제 2 노드 간에 설치되고, 상기 정전압 다이오드의 출력전압에 응답하여 동작하는 제 2 드라이버와; 상기 제 2 노드와 접지단 간에 설치되는 제 1 저항을 포함하여 구성되는 전류제한회로를 제공한다.
또한, 본 발명은 제 1 노드로부터 입력전압을 공급받아 기준전압을 생성하여 출력하는 기준전압 발생부와; 상기 기준전압과 제 2 노드의 전압을 비교증폭하여 그 결과를 출력하는 차동증폭부와; 상기 차동증폭부로부터의 출력전압에 응답하여 상기 제 1 노드로부터의 입력전압을 공급하는 제 1 드라이버와; 상기 제 1 노드로부터의 입력전압에 응답하여 동작하는 정전압 다이오드와; 상기 차동증폭부의 출력단과 상기 제 2 노드 간에 설치되고, 상기 정전압 다이오드의 출력전압에 응답하여 동작하는 제 2 드라이버와; 상기 제 1 노드와 제 2 노드 간에 설치되고, 상기 제 1 드라이버의 출력전압에 응답하여 동작하는 제 3 드라이버와; 상기 제 2 노드와 접지단 간에 설치되는 제 1 저항을 포함하여 구성되는 전류제한회로를 제공한다.
본 발명에서, 전류제한회로는 상기 정전압 다이오드의 출력단과 상기 제 2 노드 간에 설치되는 제 2 저항을 더 포함하는 것이 바람직하다.
본 발명에서, 상기 제 2 저항의 저항값은 상기 정전압 다이오드의 턴-온저항값보다 더 큰 것이 바람직하다.
본 발명에서, 상기 제 1 내지 제 3 드라이버는 바이폴라 트랜지스터인 것이 바람직하다.
본 발명에서, 상기 정전압 다이오드는 제너다이오드인 것이 바람직하다.
본 발명에서, 상기 차동증폭부는 OP-앰프인 것이 바람직하다.
본 발명에 따른 전류제한회로는 다수의 정밀 회로소자들로 구성된 전자회로에서 각 부하에 공급되는 전류를 적정 범위 내로 제한하여 상기 전자회로의 신뢰성을 확보함과 동시에 과전압 발생시 상기 부하로의 전류흐름을 차단하여 전자회로를 보호할 수 있으며, 또한 이러한 기술적 특성을 종래보다 간단한 회로구성에 의하여 달성함으로써 회로 구성의 편의성을 도모하고 제품의 원가를 절감할 수 있는 효과가 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 3은 본 발명에 의한 일실시예에 따른 전류 제한회로의 구성을 도시한 것으로서, 이를 참조하여 본 발명을 설명하면 다음과 같다.
도시된 바와 같이, 본 실시예에 따른 전류제한회로는 노드(a)로부터 입력전압(Vin)을 공급받아 기준전압(Vref)을 생성하여 출력하는 기준전압 발생부(210)와; 상기 기준전압(Vin)과 노드(b)의 전압을 비교증폭하여 그 결과를 출력하는 OP-앰프(220)와; 노드(a)와 노드(b) 간에 설치되고, 상기 OP-앰프(220)로부터의 출력전압에 응답하여 동작하는 제 1 트랜지스터(TR1)와; 노드(a)로부터의 입력전압(Vin)에 응답하여 동작하는 제너 다이오드(ZD1)와; OP-앰프(220)의 출력단과 상기 노드(b) 간에 설치되고, 상기 제너 다이오드(ZD1)의 출력전압에 응답하여 동작하는 제 2 트랜지스터(TR2)와; 노드(b)와 접지단(GND) 간에 설치되는 저항(RL)과; 제너 다이오드(ZD1)의 출력단과 노드(b) 간에 설치되는 저항(RD)을 포함하여 구성된다.
이와 같이 구성된 본 실시예의 동작을 도 2 및 도 3을 참조하여 구체적으로 설명한다.
도 2는 본 발명에 의한 일 실시예에 따른 전류 제한회로를 포함하고 있는 전자회로의 구성을 도시한 것이다. 도시된 바와 같이, 본 실시예에 따른 전류 제한회로(200)는 전원전압(Vcc)을 공급받아 동작하는 부하(100) 소자들을 포함하고 있는 전자회로에서 전류 경로 상에 설치되고, 부하에 공급되는 전류(Ia)를 적정 범위 내로 제한하여 상기 전자회로의 신뢰성을 확보함과 동시에 과전압 발생시 상기 부하로의 전류흐름을 차단하여 전자회로를 보호하기 위하여 사용된다. 본 실시예에 따른 전류제한회로(200)는 도 2에 도시된 바와 같이 전자회로 내의 부하(100)와 접지단(GND) 간에 설치될 수 있으며, 또한 실시형태에 따라서는 전자회로 내의 전류 경로의 상의 다른 위치에 설치될 수도 있다.
이하, 도 3을 참조하여 본 실시예에 따른 전류 제한회로(200)의 구체적인 동작을 입력전압(Vin)이 정상레벨인 경우와 과전압 레벨인 경우로 나누어 설명한다.
먼저, 입력전압(Vin)이 정상레벨인 경우에 대해 설명한다. 도시된 바와 같이, 기준전압 발생부(210)는 입력전압(Vin)을 공급받아 소정 레벨의 기준전압(Vref)을 생성하여 차동증폭수단인 OP-앰프(220)의 비반전(+) 단자로 공급한다.
이어서, OP-앰프(220)는 기준전압(Vref)과 노드(b)의 전압을 비교 증폭하여 그 결과 전압을 출력한다. 그리고, 제 1 트랜지스터(TR1)는 OP-앰프(220)로부터의 출력 전압에 응답하여 동작하는데, 이 출력 전압이 트랜지스터의 동작 임계 전압보 다 높아지면 턴-온되어 전류(Ia)의 분기 전류성분인 전류(Iaa)를 노드(b)로 공급한다.
이 때, 정전압 다이오드인 제너 다이오드(ZD1)는 입력전압(Vin)에 대하여 역방향으로 설치되어 있기 때문에, 입력전압(Vin)이 정상적인 전압 레벨 이하 수준으로 유지되는 경우에는 오프되어 전류를 거의 흘리지 않는다. 즉, 예를 들어 입력전압(Vin)의 정상 레벨이 28[V] 수준인 회로의 경우 제너 다이오드(ZD1)는 그 동작 전압이 32[V]인 것을 사용함으로써, 입력전압(Vin)이 정상 레벨인 28[V] 부근에서 유지되는 경우에는 제너 다이오드(ZD1)는 턴-오프되어 전류를 거의 흘리지 않는다. 이에 따라, 제 2 트랜지스터(TR2)는 턴-오프 상태로 유지되며, 결과적으로 전류(Ia)의 분기전류인 전류(Iaa)는 거의 대부분 제 1 트랜지스터(TR1)를 통하여 노드(b)를 거쳐 노드(c)에 전달된다.
그런데, 본 실시예에 따르면 전류(Ia)는 적정 범위 내로 제한되도록 유지되며, 이에 따라 전체 전자회로의 신뢰성이 확보된다. 즉, 본 실시예에서 입력전류(Ia)는 전류(Iaa)와 전류(Iref)의 합이 된다.
그런데, OP-앰프(220)의 반전단자(-)의 전압레벨은 비반전단자(+) 쪽의 기준전압(Vref)과 거의 동일한 레벨로 유지되기 때문에 노드(b)와 노드(c) 간에는 기준전압(Vref)의 전압이 일정하게 유지된다. 따라서, 저항(RL)을 통하여 흐르는 전류(Iaa)는 입력전압(Vin)에 다소의 변동이 있다 하더라도 이에 거의 영향을 받지 않고 아래 식에 기재된 바와 같은 일정한 값으로 유지되게 된다.
한편, 기준전압 발생부(210)로부터 노드(c)로 흐르는 전류(Iref)는 거의 영(O)에 가까운 크기를 가진다.
결과적으로, 입력전압(Vin)이 정상레벨인 경우인 경우에는, 전류(Ia)는 입력전압(Vin)의 다소의 변동에도 불구하고 적정 범위 내로 제한되어 유지되며, 이에 따라 전체 전자회로의 동작 신뢰성도 확보될 수 있다.
한편, 입력전압(Vin)이 정상레벨을 초과하여 과전압 상태에 이르게 되면, 본 실시예에 따른 전류 제한회로(200)는 부하(100)로의 전류흐름을 차단하여 전자회로를 보호한다. 이를 자세히 설명하면 다음과 같다.
입력전압(Vin)이 정상레벨을 초과하여 제너 다이오드(ZD1)의 동작 임계 전압 이상인 과전압 상태가 되면, 제너 다이오드(ZD1)는 턴-온된다. 예를 들면, 입력전압(Vin)의 정상 레벨이 28[V] 수준인 회로의 경우 제너 다이오드(ZD1)는 그 동작 임계 전압이 32[V]인 것을 사용함으로써, 입력전압(Vin)이 32[V] 이상인 과전압 상태가 되면 제너 다이오드(ZD1)는 턴-온된다. 여기서, 저항(RD)의 저항값은 상기 제너 다이오드(ZD1)가 턴-온되었을 때의 턴-온저항값보다 상대적으로 훨씬 크도록 구성함으로써, 제너 다이오드(ZD1)의 출력전압값이 제 2 트랜지스터(TR2)의 동작 임 계전압 이상의 충분한 수준이 될 수 있도록 한다.
이에 따라, 제 2 트랜지스터(TR2)가 턴-온되어 제 1 트랜지스터(TR1)의 베이스 단의 전압레벨은 로우레벨로 풀-다운되므로, 제 1 트랜지스터(TR1)은 이에 응답하여 턴-오프되어 전류(Iaa)가 흐르는 전류 경로를 차단하게 된다. 그리고, 기준전압 발생부(210)로부터 노드(c)로 흐르는 전류(Iref)는 여전히 영(O)에 가까운 크기를 유지한다.
그 결과, 입력 전류(Ia)의 크기도 거의 영(0)으로 되어 부하(100)로의 전류 경로는 차단되게 되며, 입력전압(Vin)이 과전압 상태가 된다 하더라도 부하에 흐르는 전류는 차단되어 전자회로는 파손 또는 오동작의 위험으로부터 보호될 수 있게 된다.
이상 살펴 본 바와 같이, 본 실시예에 따른 전류제한회로는 다수의 정밀 회로소자들로 구성된 전자회로에서 각 부하에 공급되는 전류를 적정 범위 내로 제한하여 상기 전자회로의 신뢰성을 확보함과 동시에 과전압 발생시 상기 부하로의 전류흐름을 차단하여 전자회로를 보호할 수 있다.
한편, 본 발명에 의한 다른 실시예에 따르면, 도 4에 도시된 바와 같이 제 1 트랜지스터(TR1)의 이미터 단자에 제 3트랜지스터(TR3)의 베이스 단자를 연결하여 구성할 수도 있다. 즉, OP-앰프(220)의 출력전압에 응답하여 제 1 트랜지스터(TR1)가 턴-온되면, 이어서 제 1 트랜지스터(TR1)의 출력전압에 응답하여 제 3트랜지스터(TR3)가 턴-온되어 전류(Ia)의 분기 전류성분인 전류(Iaa)를 노드(b)로 공급한 다.
이 실시예의 경우 전류제한회로의 기본적인 동작은 상술한 실시예의 경우와 동일하다. 다만, 이 실시예와 같이 구성하면, 입력전류(Ia)가 비교적 대전류인 경우에도 용량이 작은 트랜지스터들을 접속함으로써 대전류를 감당하도록 할 수 있다.
도 1은 종래 전자회로에서의 전류 제한 구성을 설명하기 위한 회로도이다.
도 2는 본 발명에 의한 일 실시예에 따른 전류 제한회로를 포함하고 있는 전자회로의 구성을 도시한 것이다.
도 3은 본 발명에 의한 일 실시예에 따른 전류 제한회로의 구성을 도시한 것이고, 도 4는 본 발명에 의한 다른 실시예에 따른 전류 제한회로의 구성을 도시한 것이다.
<도면의 주요부분에 대한 부호의 설명>
11 : 차동증포기 12 : 비교기
20, 100 : 부하 200 : 전류 제한회로
210 : 기준전압 발생부 220 : 차동증폭부
Claims (7)
- 제 1 노드로부터 입력전압을 공급받아 기준전압을 생성하여 출력하는 기준전압 발생부와;상기 기준전압과 제 2 노드의 전압을 비교증폭하여 그 결과를 출력하는 차동증폭부와;상기 제 1 노드와 제 2 노드 간에 설치되고, 상기 차동증폭부로부터의 출력전압에 응답하여 동작하는 제 1 드라이버와;상기 제 1 노드로부터의 입력전압에 응답하여 동작하는 정전압 다이오드와;상기 차동증폭부의 출력단과 상기 제 2 노드 간에 설치되고, 상기 정전압 다이오드의 출력전압에 응답하여 동작하는 제 2 드라이버와;상기 제 2 노드와 접지단 간에 설치되는 제 1 저항을포함하여 구성되는 전류제한회로.
- 제 1 노드로부터 입력전압을 공급받아 기준전압을 생성하여 출력하는 기준전압 발생부와;상기 기준전압과 제 2 노드의 전압을 비교증폭하여 그 결과를 출력하는 차동증폭부와;상기 차동증폭부로부터의 출력전압에 응답하여 상기 제 1 노드로부터의 입력 전압을 공급하는 제 1 드라이버와;상기 제 1 노드로부터의 입력전압에 응답하여 동작하는 정전압 다이오드와;상기 차동증폭부의 출력단과 상기 제 2 노드 간에 설치되고, 상기 정전압 다이오드의 출력전압에 응답하여 동작하는 제 2 드라이버와;상기 제 1 노드와 제 2 노드 간에 설치되고, 상기 제 1 드라이버의 출력전압에 응답하여 동작하는 제 3 드라이버와;상기 제 2 노드와 접지단 간에 설치되는 제 1 저항을포함하여 구성되는 전류제한회로.
- 제 1항 또는 제 2항에 있어서,상기 정전압 다이오드의 출력단과 상기 제 2 노드 간에 설치되는 제 2 저항을 더 포함하는 전류제한회로.
- 제 3항에 있어서,상기 제 2 저항의 저항값은 상기 정전압 다이오드의 턴-온저항값보다 더 큰 것을 특징으로 하는 전류제한회로.
- 제 2항에 있어서,상기 제 1 내지 제 3 드라이버는 바이폴라 트랜지스터인 전류제한회로.
- 제 1항 또는 제 2항에 있어서,상기 정전압 다이오드는 제너다이오드인 전류제한회로.
- 제 1항 또는 제 2항에 있어서,상기 차동증폭부는 OP-앰프인 것을 특징으로 하는 전류제한회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080008250A KR100934249B1 (ko) | 2008-01-25 | 2008-01-25 | 전류 제한회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080008250A KR100934249B1 (ko) | 2008-01-25 | 2008-01-25 | 전류 제한회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090082021A KR20090082021A (ko) | 2009-07-29 |
| KR100934249B1 true KR100934249B1 (ko) | 2009-12-28 |
Family
ID=41293210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080008250A KR100934249B1 (ko) | 2008-01-25 | 2008-01-25 | 전류 제한회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100934249B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109032234B (zh) * | 2018-10-08 | 2020-08-18 | 北方电子研究院安徽有限公司 | 限电压门限的恒流源装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970013557A (ko) * | 1995-08-31 | 1997-03-29 | 배순훈 | 전원공급장치의 과전압 보호회로 |
-
2008
- 2008-01-25 KR KR1020080008250A patent/KR100934249B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970013557A (ko) * | 1995-08-31 | 1997-03-29 | 배순훈 | 전원공급장치의 과전압 보호회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090082021A (ko) | 2009-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101586525B1 (ko) | 전압 조정기 | |
| US6559626B2 (en) | Voltage regulator | |
| JP4690915B2 (ja) | 集積回路用電源保護回路 | |
| JP5047815B2 (ja) | 過電流保護回路及びその過電流保護回路を備えた定電圧回路 | |
| JP4788929B2 (ja) | 負荷駆動回路 | |
| KR20120087840A (ko) | 전압 조정기 | |
| JP2006242937A (ja) | オートレンジ電流分路 | |
| KR20180048326A (ko) | 볼티지 레귤레이터 | |
| KR20090082137A (ko) | 볼티지 레귤레이터 | |
| JP2009207279A (ja) | 過電流保護装置および電子機器 | |
| KR100934249B1 (ko) | 전류 제한회로 | |
| CN102057573B (zh) | 负载电路的过电流保护装置 | |
| KR101345293B1 (ko) | 고출력 전원 공급장치의 원격감지회로 및 이를 구비한 고출력 전원공급장치 | |
| JP2009194708A (ja) | 保護回路 | |
| JP2010045942A (ja) | 過電流保護回路及びこれを用いた電源装置 | |
| JP4614750B2 (ja) | レギュレータ | |
| KR101659901B1 (ko) | 과전류 보호회로를 구비한 전원 레귤레이터 | |
| JP6198442B2 (ja) | 定電流保護回路 | |
| US8102191B2 (en) | Window comparator circuit for limiting input voltage applied to object circuit | |
| US20070086530A1 (en) | Circuit arrangement for connecting a first circuit node to a second circuit node and for protecting the first circuit node for overvoltage | |
| JP4550506B2 (ja) | 直流安定化電源回路 | |
| JP2005236535A (ja) | 電源供給装置 | |
| JP6534345B2 (ja) | 過電圧保護装置 | |
| JP2008165466A (ja) | シャント回路 | |
| JP5708457B2 (ja) | 過電流検出回路および負荷駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121025 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140203 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20141007 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |