KR100928920B1 - 횡전계모드 액정표시소자 - Google Patents

횡전계모드 액정표시소자 Download PDF

Info

Publication number
KR100928920B1
KR100928920B1 KR1020020078483A KR20020078483A KR100928920B1 KR 100928920 B1 KR100928920 B1 KR 100928920B1 KR 1020020078483 A KR1020020078483 A KR 1020020078483A KR 20020078483 A KR20020078483 A KR 20020078483A KR 100928920 B1 KR100928920 B1 KR 100928920B1
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
pixel
common electrode
crystal display
Prior art date
Application number
KR1020020078483A
Other languages
English (en)
Other versions
KR20040050623A (ko
Inventor
지병문
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020078483A priority Critical patent/KR100928920B1/ko
Publication of KR20040050623A publication Critical patent/KR20040050623A/ko
Application granted granted Critical
Publication of KR100928920B1 publication Critical patent/KR100928920B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

본 발명의 횡전계모드 액정표시소자는 AC잔상 및 DC잔상을 사람이 인식할 수 없을 정도로 최소화시켜 액정표시소자의 화질을 향상시킨다. 이를 위해, 본 발명의 횡전계모드 액정표시소자에서는 일부의 공통전극과 화소전극을 동일층에 배치하고 또한 일부의 공통전극과 화소전극은 다른 층에 배치한다. 동일층에 배치된 공통전극과 화소전극에 의해 AC잔상을 감소시키고 다른 층에 배치된 공통전극과 화소전극에 의해 DC잔상을 감소시킴으로써, 결국 화질을 향상시키는 것이다.
액정표시소자, AC잔상, DC잔상, 공통전극, 화소전극, 동일층

Description

횡전계모드 액정표시소자{IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 종래 횡전계모드 액정표시소자의 평면도.
도 2(a)는 도 1의 I-I'선 단면도.
도 2(b)는 도 1의 II-II'선 단면도.
도 3은 종래 횡전계모드 액정표시소자의 다른 예를 나타내는 단면도.
도 4는 본 발명의 일실시예에 따른 횡전계모드 액정표시소자의 구조를 나타내는 단면도.
도 5는 본 발명의 다른 실시예에 따른 횡전계모드 액정표시소자의 구조를 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
120,130 : 기판 104 : 데이터라인
105 : 공통전극 107 : 화소전극
122 : 게이트절연층 124 : 보호층
132 : 블랙매트릭스 134 : 컬러필터층
140 : 액정층
본 발명은 횡전계모드 액정표시소자에 관한 것으로, 특히 공통전극과 화소전극을 동일층 및 다른 층에 동시에 형성함으로써 DC잔상 및 AC잔상을 효과적으로 제거할 수 있는 횡전계모드 액정표시소자에 관한 것이다.
근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.
이러한 액정표시소자는 액정분자의 배열에 따라 다양한 표시모드가 존재하지만, 현재에는 흑백표시가 용이하고 응답속도가 빠르며 구동전압이 낮다는 장점 때문에 주로 TN모드의 액정표시소자가 사용되고 있다. 이러한 TN모드 액정표시소자에서는 기판과 수평하게 배향된 액정분자가 전압이 인가될 때 기판과 거의 수직으로 배향된다. 따라서, 액정분자의 굴절율 이방성(refractive anisotropy)에 의해 전압의 인가시 시야각이 좁아진다는 문제가 있었다.
이러한 시야각문제를 해결하기 위해, 근래 광시야각특성(wide viewing angle characteristic)을 갖는 각종 모드의 액정표시소자가 제안되고 있지만, 그중에서도 횡전계모드(In Plane Switching Mode)의 액정표시소자가 실제 양산에 적용되어 생산되고 있다. 상기 IPS모드 액정표시소자는 화소내에 평행으로 배열된 적어도 한쌍의 전극을 형성하여 기판과 실질적으로 평행한 횡전계를 형성함으로써 액정분자를 평면상으로 배향시키는 것이다.
도 1에 상기한 IPS모드 액정표시소자의 구조가 도시되어 있다. 도면에 도시된 바와 같이, 액정패널(1)의 화소는 종횡으로 배치된 게이트라인(3) 및 데이터라인(4)에 의해 정의된다. 도면에는 비록 (n,m)번째의 화소만을 도시하고 있지만 실제의 액정패널(1)에는 상기한 게이트라인(3)과 데이터라인(4)이 각각 n개 및 m개 배치되어 액정패널(1) 전체에 걸쳐서 n×m개의 화소를 형성한다. 상기 화소내의 게이트라인(3)과 데이터트라인(4)의 교차영역에는 박막트랜지스터(10)가 형성되어 있다. 상기 박막트랜지스터(10)는 게이트라인(3)으로부터 주사신호가 인가되는 게이트전극(11)과, 상기 게이트전극(11) 위에 형성되어 주사신호가 인가됨에 따라 활성화되어 채널층을 형성하는 반도체층(12)과, 상기 반도체층(12) 위에 형성되어 데이터라인(4)을 통해 화상신호가 인가되는 소스전극(13) 및 드레인전극(14)으로 구성되어 외부로부터 입력되는 화상신호를 액정층에 인가한다.
화소내에는 데이터라인(4)과 실질적으로 평행하게 배열된 복수의 공통전극(5a∼5c)과 화소전극(7a,7b)이 배치되어 있다. 또한, 화소의 중간에는 상기 공통전극(5a∼5c)과 접속되는 공통라인(16)이 배치되어 있으며, 상기 공통라인(16) 위에는 화소전극(7a,7b)과 접속되는 화소전극라인(18)이 배치되어 상기 공통라인(16)과 오버랩되어 있다.
상기와 같이, 구성된 IPS모드 액정표시소자에서 액정분자는 공통전극(5a∼5c) 및 화소전극(7a,7b)과 실질적으로 평행하게 배향되어 있다. 박막트랜지스터(10)가 작동하여 화소전극(7a,7b)에 신호가 인가되면, 공통전극(5a∼5c)과 화소전극(7a,7b) 사이에는 액정패널(1)과 실질적으로 평행한 횡전계가 발생하게 된다. 액정분자는 상기 횡전계를 따라 동일 평면상에서 회전하게 되므로, 액정분자의 굴절율 이방성에 의한 계조반전을 방지할 수 있게 된다.
도 2는 종래 IPS모드 액정표시소자의 단면도로서, 도 2(a)는 I-I'선 단면도이고 도 2(b)는 II-II'선 단면도이다. 도 2(a)에 도시된 바와 같이, 제1기판(20) 위에는 게이트전극(11)이 형성되어 있으며, 상기 그 위에 제1기판(20) 전체에 걸쳐 게이트절연층(22)이 적층되어 있다. 상기 게이트절연층(22) 위에는 반도체층(12)이 형성되어 있으며, 그 위에 소스전극(13) 및 드레인전극(14)이 형성되어 있다. 또한, 상기 제1기판(20) 전체에 걸쳐 보호층(passivation layer;24)이 형성되어 있다.
제2기판(30)에는 블랙매트릭스(32)와 컬러필터층(34)이 형성되어 있다. 상기 블랙매트릭스(32)는 액정분자가 동작하지 않는 영역으로 광이 누설되는 것을 방지하기 위한 것으로, 도면에 도시한 바와 같이 박막트랜지스터(10) 영역과 화소와 화소 사이(즉, 게이트라인 및 데이터라인 영역)에 주로 형성된다. 컬러필터층(34)은 R(Red), B(Blue), G(Green)로 구성되어 실제 컬러를 구현하기 위한 것이다.
상기 제1기판(20) 및 제2기판(30) 사이에는 액정층(40)이 형성되어 액정패널(1)이 완성된다.
한편, 도 2(b)에 도시된 바와 같이, 공통전극(5a∼5c)은 제1기판(20) 위에 형성되어 있고 화소전극(7a,7b)은 게이트절연층(22) 위에 형성되어, 상기 공통전극(5a∼5c) 및 화소전극(7a,7b) 사이에 횡전계가 발생한다. 최초에 배향막의 배향방향(통상적으로 공통전극 및 화소전극과 일정 각도로 방향지어진)을 따라 배열된 액정분자는 공통전극(5a∼5c)과 화소전극(7a,7b) 사이에 형성된 횡전계를 따라 회전하게 되어 화면상에 화상을 표시한다.
상기한 구조의 IPS모드 액정표시소자에서는 공통전극(5a∼5c)과 화소전극(7a,7b)이 각각 다른 층에 형성되어 있다. 그러나, 이와 같이 공통전극(5a∼5c)과 화소전극(7a,7b)을 서로 다른 층에 형성하는 경우, 층 사이에 생성되는 횡전계에 의해 화면상에 DC잔상이 발생하므로 액정표시소자의 화질이 저하되는 문제가 있었다.
이러한 문제를 해결하기 위해, 도 3에 도시된 바와 같이 공통전극(5a∼5c)과 화소전극(7a,7b)을 게이트절연층(22)이나 제1기판(20) 위에 형성하여, 모든 전극을 동일한 층에 배열하는 방법이 제시되고 있지만, 이 경우의 IPS모드 액정표시소자에서는 화면상에 AC잔상이 발생하는 문제가 있었다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 공통전극과 화소전극을 각각 동일층과 서로 다른층에 배치하여 AC잔상과 DC잔상을 최소화함으로써 화질이 향상된 횡전계모드 액정표시소자를 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명에 따른 횡전계모드 액정표시소자는 복수의 화소를 정의하는 복수의 게이트라인 및 데이터라인과, 각 화소내에 배치된 구동소자와, 상기 화소내에 배치된 화소전극과, 상기 화소전극과 동일층에 배치되어 상기 화소전극과 횡전계를 생성하는 적어도 하나의 제1공통전극과, 상기 화소전극과 다른 층에 배치되어 상기 화소전극과 횡전계를 생성하는 적어도 하나의 제2공통전극으로 구성된다.
화소전극이 게이트절연층에 형성되는 경우 제1공통전극 역시 게이트절연층 위에 형성되어 AC잔상을 감소시키고 제2공통전극은 기판 위에 형성되어 DC잔상을 감소시킨다. 이와 같이, DC잔상과 AC잔상을 감소하여 사람의 눈으로 인식할 수 없을 만큼 잔상을 최소화함으로 액정표시소자의 화질이 향상된다.
화소전극이 기판 위에 형성되는 경우에는 제1공통전극은 기판위에 형성되고 제2공통전극은 게이트절연층 위에 형성되어, 역시 DC잔상 및 AC잔상을 감소시킬 수 있게 된다.
본 발명의 IPS모드 액정표시소자는 DC잔상과 AC잔상을 제거할 수 있는 구조로 이루어진다. 이를 위해, 본 발명의 IPS모드 액정표시소자는 DC잔상과 AC잔상을 제거할 수 있는 하이브리드구조로 형성된다. 다시 말해서, 공통전극과 화소전극이 동일층에 형성됨으로써 발생하는 AC잔상을 제거하고 공통전극과 화소전극이 다른 층에 형성됨으로써 발생하는 DC잔상을 제거하기 위해, 공통전극과 화소전극의 일부는 동일 층에 형성하고 다른 일부는 다른 층에 형성하는 구조로 IPS모드 액정표시소자를 설계하는 것이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 IPS모드 액정표시소자에 대하여 상세히 설명한다.
도 4는 본 발명의 일실시예에 따른 IPS모드 액정표시소자의 구조를 나타내는 도면이다. 도면에 도시된 IPS모드 액정표시소자는 3개의 공통전극과 2개의 화소전극에 의해 4개의 블럭(block)이 형성된 4블럭 IPS모드 액정표시소자이다. 일반적으로 블럭이란 한화소내에서 광이 액정층(140)을 통과하여 화상을 표시하는 영역을 의미한다. 이러한 블럭은 공통전극과 화소전극의 형성 갯수에 따라 달라진다. 그러나, 본 발명에 따른 IPS모드 액정표시소자에서는 특정 블럭의 구조에만 한정되는 것은 아니다. 액정표시소자의 블럭수는 액정표시소자의 면적이나 화소수, 화소간의 피치와 같은 여러가지 요인에 따라 달라지는 가변적인 것이지 절대적인 것은 아니다. 따라서, 이하에서 설명하는 액정표시소자가 특정 블럭수를 갖는 것을 단지 설명의 편의를 위한 것이지 본 발명을 한정하기 위한 것은 아니다.
도면에 도시된 바와 같이, 제1기판(120) 위에는 제1공통전극(105a) 및 제3공통전극(105c)이 형성되어 있으며, 그 위에 제1기판(120) 전체에 걸쳐 게이트절연층(122)이 적층되어 있다. 상기 제1공통전극(105a) 및 제3공통전극(105c)은 박막트랜지스터의 게이트전극과 동일한 공정에 의해 형성되는 것으로, 주로 Cu, Mo, Ta, Cr, Ti, Al 또는 Al합금 등의 금속을 증착(evaporation) 또는 스퍼터링(sputtering)방법에 의해 적층하고 에천트(etchant)에 에칭하여 형성된다.
상기 게이트절연층(122) 위에는 데이터라인(104), 제2공통전극(105b), 제1화소전극(107a) 및 제2화소전극(107b)이 형성되어 있다. 상기 데이터라인(104), 제2 공통전극(105b), 제1화소전극(107a) 및 제2화소전극(107b)은 박막트랜지스터의 소스전극 및 드레인전극과 동일한 공정에 의해 형성되는 것으로, 주로 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금 등의 금속을 적층하고 에칭함으로써 형성된다. 이때, 상기 제2공통전극(105b)은 제1공통전극(105a) 및 제3공통전극(105c)과 동일한 금속으로 형성할 수도 있다.
한편, 제2기판(130)에는 비표시영역, 예를 들면, 박막트랜지스터 영역, 게이트라인 및 데이터라인 영역으로 광이 누설되는 것을 방지하기 위한 블랙매트릭스(132)와 실제 컬러를 구현하기 위한 R,G,B의 색소를 가진 컬러필터층(134)이 형성되어 있다. 또한, 도면에는 도시하지 않았지만, 제2기판(130)의 평탄성을 향상시키기 위한 오버코트층(overcoat layer)이 형성될 수도 있다. 상기 제1기판(120) 및 제2기판(130) 사이에 액정층(140)이 형성되어 IPS모드 액정표시소자가 완성된다.
상기한 바와 같이, 본 발명의 IPS모드 액정표시소자에서는 모든 공통전극(105a∼105c)과 화소전극(107a,107b)이 동일한 층에 형성되지도 않으며 다른 층에 형성되지도 않는다. 다시 말해서, 본 발명의 IPS모드 액정표시소자에서는 일부의 공통전극(즉, 제2공통전극(105b))은 화소전극(107a,107b)과 동일한 층에 배열되지만, 다른 일부의 공통전극(즉, 제1공통전극(105a) 및 제3공통전극(105c))은 화소전극(107a,107b)과 다른 층에 배열된다.
따라서, 동일층에 공통전극(105b)과 화소전극(107a,107b)을 형성함으로써 얻을 수 있는 AC잔상제거효과와 다른 층에 공통전극(105a,105c)과 화소전극(107a,107b)을 형성함으로써 얻을 수 있는 DC잔상제거효과를 동시에 얻을 수 있게 된다.
물론, 상기한 구성에 의해 AC잔상과 DC잔상을 완전히 제거할 수는 없다. 그러나, 통상적으로 DC잔상이나 AC잔상이 발생하는 경우, 이를 사람이 인식하기 위해서는 잔상의 세기가 설정값 보다 커야만 한다. 따라서, AC잔상과 DC잔상을 설정값 이하까지만 제거하기만 하면, 사람은 화면에 발생하는 AC잔상과 DC잔상을 인식할 수 없게 된다. 본 발명의 IPS모드 액정표시소자에서는 AC잔상과 DC잔상을 설정값 이하까지 감소시키며, 그 결과 화질을 갖는 IPS모드 액정표시소자를 제조할 수 있게 되는 것이다.
도 5는 본 발명의 다른 실시예에 따른 IPS모드 액정표시소자의 구조를 나타내는 도면이다. 도면에 도시된 바와 같이, 이 실시예에서는 제2기판(220) 위에는 제2공통전극(205b)만이 형성되어 화소전극(207a,207b)과 다른 층에 배치되며, 제1공통전극(205a)과 제3공통전극(205c)이 게이트절연층(222) 위에 형성되어 화소전극(207a,207b)과 동일 층에 배치된다. 이 실시예의 구조와 도 4에 도시된 실시예의 구조의 차이는 제1기판(220)과 게이트절연층(222)에 배치되는 공통전극이 다르다는 것뿐이다. 다시 말해서, 동일층에 배치되는 전극들과 다른 층에 배치되는 전극들이 변경되었다는 차이밖에는 없다.
이 실시예의 IPS모드 액정표시소자도 동일층에 배치된 공통전극(205a,205c)과 화소전극(207a,207b)에 의해 AC잔상을 감소시킬 수 있게 되고 서로 다른 층에 배치된 공통전극(205b)과 화소전극(207a,207b)에 의해 DC잔상을 감소시킬 수 있게 되어, 사람의 눈이 인식할 수 없을 정도로 잔상을 제거할 수 있게 된다.
상기한 바와 같이, 공통전극과 화소전극은 그 일부가 동일층에 배치되고 다른 일부가 다른 층에 배치된다면, 각각 어떠한 층에 형성될 수도 있다. 예를 들어, 도 5에서 게이트절연층(222)위에는 제2공통전극(205b)만을 형성하고, 제1기판(220) 위에는 제1공통전극(205a)과 제3공통전극(205c) 및 화소전극(207a,207b)을 형성하는 경우에도 DC잔상 및 AC잔상을 효과적으로 제거할 수 있게 된다. 따라서, 본 발명의 IPS모드 액정표시소자는 상기 실시예에 개시된 특정 구조에 한정되는 것이 아니라, 동일층에 공통전극과 화소전극이 배치되는 동시에 다른 층에 공통전극과 화소전극이 배치되는 모든 구조의 IPS모드 액정표시소자에 적용가능할 것이다.
상술한 바와 같이, 본 발명의 IPS모드 액정표시소자에서는 공통전극과 화소전극의 일부를 동일층에 배치하고 다른 일부를 서로 다른 층에 배치함으로써 DC잔상과 AC잔상을 효과적으로 제거할 수 있게 되며, 그 결과 액정표시소자의 품질을 향상시킬 수 있게 된다.

Claims (8)

  1. 외곽영역 및 중앙영역을 보유하는 복수의 화소를 정의하는 복수의 게이트라인 및 데이터라인;
    기판위에 형성된 게이트전극, 상기 게이트전극이 형성된 기판 전체에 걸쳐 적층된 절연층, 상기 절연층 위에 형성된 반도체층, 상기 반도체층 위에 형성된 소스전극 및 드레인전극으로 구성되어 각 화소내에 배치되는 박막트랜지스터;
    상기 화소내의 절연층에 형성된 화소전극; 및
    상기 화소내에 형성되어 상기 화소전극과 횡전계를 생성하며, 화소의 외곽영역의 데이터라인 근처에 상기 데이터라인으로부터 일정 거리 이격되어 배치된 제1공통전극 및 화소의 중앙영역에 배치된 적어도 하나의 제2공통전극으로 이루어진 공통전극으로 구성되며,
    상기 제1공통전극은 절연층 위에 형성되고 상기 제2공통전극은 기판에 형성되며, 상기 제1공통전극과 제2공통전극 사이에는 화소전극이 배치되는 것을 특징으로 하는 횡전계모드 액정표시소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 복수의 화소를 정의하는 복수의 게이트라인 및 데이터라인;
    기판위에 형성된 게이트전극, 상기 게이트전극이 형성된 기판 전체에 걸쳐 적층된 절연층, 상기 절연층 위에 형성된 반도체층, 상기 반도체층 위에 형성된 소스전극 및 드레인전극으로 구성되어 각 화소내에 배치되는 박막트랜지스터;
    상기 화소내의 기판에 형성된 화소전극;
    상기 화소내의 기판에 형성되어 상기 화소전극과 횡전계를 생성하며 상기 데이터라인으로부터 일정 거리 이격된 적어도 하나의 제1공통전극; 및
    상기 화소내의 절연층에 형성되어 상기 화소전극과 횡전계를 생성하는 적어도 하나의 제2공통전극으로 구성되며,
    상기 제1공통전극과 제2공통전극 사이에는 화소전극이 배치되는 것을 특징으로 하는 횡전계모드 액정표시소자.
KR1020020078483A 2002-12-10 2002-12-10 횡전계모드 액정표시소자 KR100928920B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020078483A KR100928920B1 (ko) 2002-12-10 2002-12-10 횡전계모드 액정표시소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020078483A KR100928920B1 (ko) 2002-12-10 2002-12-10 횡전계모드 액정표시소자

Publications (2)

Publication Number Publication Date
KR20040050623A KR20040050623A (ko) 2004-06-16
KR100928920B1 true KR100928920B1 (ko) 2009-11-30

Family

ID=37344780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020078483A KR100928920B1 (ko) 2002-12-10 2002-12-10 횡전계모드 액정표시소자

Country Status (1)

Country Link
KR (1) KR100928920B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140053653A (ko) 2012-10-26 2014-05-08 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102438493B1 (ko) 2015-06-26 2022-08-31 삼성디스플레이 주식회사 액정 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990074537A (ko) * 1998-03-12 1999-10-05 윤종용 액정 표시 장치 및 그 제조 방법
KR100251512B1 (ko) * 1997-07-12 2000-04-15 구본준 횡전계방식 액정표시장치
KR100306798B1 (ko) * 1998-05-29 2001-11-30 박종섭 컬러쉬프트를방지한고개구율및고투과율액정표시장치
KR20020041327A (ko) * 2000-04-05 2002-06-01 모리시타 요이찌 액정표시패널
JP2002323706A (ja) * 2001-02-23 2002-11-08 Nec Corp 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100251512B1 (ko) * 1997-07-12 2000-04-15 구본준 횡전계방식 액정표시장치
KR19990074537A (ko) * 1998-03-12 1999-10-05 윤종용 액정 표시 장치 및 그 제조 방법
KR100306798B1 (ko) * 1998-05-29 2001-11-30 박종섭 컬러쉬프트를방지한고개구율및고투과율액정표시장치
KR20020041327A (ko) * 2000-04-05 2002-06-01 모리시타 요이찌 액정표시패널
JP2002323706A (ja) * 2001-02-23 2002-11-08 Nec Corp 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
KR20040050623A (ko) 2004-06-16

Similar Documents

Publication Publication Date Title
KR101186863B1 (ko) 멀티도메인 횡전계모드 액정표시소자
US7580022B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
US7593078B2 (en) Transflective liquid crystal display device having liquid crystal layer in the reflective portion thicker than in the transmissive portion
US6876420B2 (en) In-plane switching mode liquid crystal display device
JP2001264768A (ja) 液晶表示装置、端末装置及び携帯端末装置
KR101044529B1 (ko) 수평전계방식 액정표시소자 및 그 제조방법
KR101016525B1 (ko) 수평전계방식 액정표시소자
KR100895017B1 (ko) 개구율이 향상된 횡전계모드 액정표시소자
KR100928921B1 (ko) 횡전계모드 액정표시소자
KR100928920B1 (ko) 횡전계모드 액정표시소자
KR20050001747A (ko) 액정표시장치 및 그의 제조방법
KR20070002223A (ko) 멀티 도메인 액정 표시 장치
KR20040025472A (ko) 횡전계모드 액정표시소자
KR100870667B1 (ko) 반투과형 횡전계모드 액정표시소자
KR100914194B1 (ko) 횡전계모드 액정표시소자
KR100934825B1 (ko) 휘도가 향상된 횡전계모드 액정표시소자
KR100899625B1 (ko) 횡전계모드 액정표시소자
KR100928923B1 (ko) 횡전계모드 액정표시소자
KR100876404B1 (ko) 횡전계모드 액정표시소자
KR100923673B1 (ko) 횡전계모드 액정표시소자
KR100919185B1 (ko) 횡전계모드 액정표시소자
KR100841627B1 (ko) 횡전계모드 액정표시소자
KR100919198B1 (ko) 횡전계모드 액정표시소자
KR100945347B1 (ko) 횡전계모드 액정표시소자
KR20060076845A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee