KR100919198B1 - 횡전계모드 액정표시소자 - Google Patents

횡전계모드 액정표시소자

Info

Publication number
KR100919198B1
KR100919198B1 KR1020020088438A KR20020088438A KR100919198B1 KR 100919198 B1 KR100919198 B1 KR 100919198B1 KR 1020020088438 A KR1020020088438 A KR 1020020088438A KR 20020088438 A KR20020088438 A KR 20020088438A KR 100919198 B1 KR100919198 B1 KR 100919198B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
pixel
crystal display
display device
electrode
Prior art date
Application number
KR1020020088438A
Other languages
English (en)
Other versions
KR20040062115A (ko
Inventor
손현호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020088438A priority Critical patent/KR100919198B1/ko
Publication of KR20040062115A publication Critical patent/KR20040062115A/ko
Application granted granted Critical
Publication of KR100919198B1 publication Critical patent/KR100919198B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

본 발명의 횡전계모드 액정표시소자에서는 홀수의 블럭을 형성함으로써 설계자유도를 향상시킨다. 이를 위해, 본 발명에서는 공통전극과 화소전극을 오버랩시켜 블럭수를 감소시키며, 상기 공통전극과 화소전극은 블랙매트릭스가 형성된 화소의 경계에서 오버랩되므로 개구율이 저하되는 것을 방지할 수 있게 된다.

Description

횡전계모드 액정표시소자{IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 횡전계모드 액정표시소자에 관한 것으로, 특히 홀수 블럭으로 구성되어 화면의 크기와 해상도에 따라 설계 자유도가 향상된 횡전계모드 액정표시소자에 관한 것이다.
근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.
이러한 액정표시소자는 액정분자의 배열에 따라 다양한 표시모드가 존재하지만, 현재에는 흑백표시가 용이하고 응답속도가 빠르며 구동전압이 낮다는 장점때문에 주로 TN모드의 액정표시소자가 사용되고 있다. 이러한 TN모드 액정표시소자에서는 기판과 수평하게 배향된 액정분자가 전압이 인가될 때 기판과 거의 수직으로 배향된다. 따라서, 액정분자의 굴절율 이방성(refractive anisotropy)에 의해 전압의 인가시 시야각이 좁아진다는 문제가 있었다.
이러한 시야각문제를 해결하기 위해, 근래 광시야각특성(wide viewing angle characteristic)을 갖는 각종 모드의 액정표시소자가 제안되고 있지만, 그중에서도 횡전계모드(In Plane Switching Mode)의 액정표시소자가 실제 양산에 적용되어 생산되고 있다. 상기 IPS모드 액정표시소자는 화소내에 평행하게 배열된 적어도 한쌍의 전극을 형성하여 기판과 실질적으로 평행한 횡전계를 형성함으로써 액정분자를 평면상으로 배향시키는 것이다.
도 1a 및 도 1b는 종래 IPS모드 액정표시소자의 구조를 나타내는 도면으로, 도 1a는 평면도이고 도 1b는 I-I'선 단면도이다. 도 1a에 도시된 바와 같이, 액정패널(1)의 화소는 종횡으로 배치된 게이트라인(3) 및 데이터라인(4)에 의해 정의된다. 도면에는 비록 (n,m)번째의 화소만을 도시하고 있지만 실제의 액정패널(1)에는 상기한 게이트라인(3)과 데이터라인(4)이 각각 N(>n)개 및 M(>m)개 배치되어 액정패널(1) 전체에 걸쳐서 N×M개의 화소를 형성한다. 상기 화소내의 게이트라인(3)과 데이터라인(4)의 교차영역에는 박막트랜지스터(10)가 형성되어 있다. 상기 박막트랜지스터(10)는 게이트라인(3)으로부터 주사신호가 인가되는 게이트전극(11)과, 상기 게이트전극(11) 위에 형성되어 주사신호가 인가됨에 따라 활성화되어 채널층을 형성하는 반도체층(12)과, 상기 반도체층(12) 위에 형성되어 데이터라인(4)을 통해 화상신호가 인가되는 소스전극(13) 및 드레인전극(14)으로 구성되어 외부로부터 입력되는 화상신호를 액정층에 인가한다.
화소내에는 데이터라인(4)과 실질적으로 평행하게 배열된 복수의 공통전극(5)과 화소전극(7)이 배치되어 있다. 또한, 화소의 중간에는 상기 공통전극(5)과 접속되는 공통라인(16)이 배치되어 있으며, 상기 공통라인(16) 위에는 화소전극(7)과 접속되는 화소전극라인(18)이 배치되어 상기 공통라인(16)과 오버랩되어 있다. 상기 공통라인(16)과 화소전극라인(18)의 오버랩에 의해 횡전계모드 액정표시소자에는 축적용량(storage capacitance)이 형성된다.
상기와 같이 구성된 IPS모드 액정표시소자에서 액정분자는 공통전극(5) 및 화소전극(7)과 실질적으로 평행하게 배향되어 있다. 박막트랜지스터(10)가 작동하여 화소전극(7)에 신호가 인가되면, 공통전극(5)과 화소전극(7) 사이에는 액정패널(1)과 실질적으로 평행한 횡전계가 발생하게 된다. 액정분자는 상기 횡전계를 따라 동일 평면상에서 회전하게 되므로, 액정분자의 굴절율 이방성에 의한 계조반전을 방지할 수 있게 된다.
상기한 구조의 종래 IPS모드 액정표시소자를 도 2b에 도시된 단면도를 참조하여 더욱 상세히 설명하면 다음과 같다.
도 2b에 도시된 바와 같이, 제1기판(20) 위에는 게이트전극(11)이 형성되어 있으며, 상기 제1기판(20) 전체에 걸쳐 게이트절연층(22)이 적층되어 있다. 상기 게이트절연층(22) 위에는 반도체층(12)이 형성되어 있으며, 그 위에 소스전극(13) 및 드레인전극(14)이 형성되어 있다. 또한, 상기 제1기판(20) 전체에 걸쳐 보호층(passivation layer;24)이 형성되어 있다.
또한, 상기 제1기판(20) 위에는 복수의 공통전극(5)이 형성되어 있고 게이트절연층(22) 위에는 화소전극(7) 및 데이터라인(4)이 형성되어, 상기 공통전극(5)과 화소전극(7) 사이에 횡전계가 발생한다.
제2기판(30)에는 블랙매트릭스(32)와 컬러필터층(34)이 형성되어 있다. 상기 블랙매트릭스(32)는 액정분자가 동작하지 않는 영역으로 광이 누설되는 것을 방지하기 위한 것으로, 도면에 도시한 바와 같이 박막트랜지스터(10) 영역 및 화소와 화소 사이(즉, 게이트라인 및 데이터라인 영역)에 주로 형성된다. 컬러필터층(34)은 R(Red), B(Blue), G(Green)로 구성되어 실제 컬러를 구현하기 위한 것이다. 상기 제1기판(20) 및 제2기판(30) 사이에는 액정층(40)이 형성되어 액정패널(1)이 완성된다.
상기 구조의 IPS모드 액정표시소자는 4-블럭 액정표시소자이다. 블럭이란 통상적으로 공통전극과 화소전극 사이의 광투과영역을 의미한다.이러한 투과영역은 공통전극과 화소전극의 형성 갯수에 따라 달라지는데, 통상적으로 이 투과영역은 블럭으로 표현된다. 예를 들어, 도 1a에 도시된 IPS모드 액정표시소자에는 각각 3개의 공통전극과 2개의 화소전극이 형성되어 있으며, 광이 투과되는 광투과영역은 4개로 이루어져 있다. 이와 같이, 투과영역이 4개 형성된 IPS모드 액정표시소자를 통상적으로 4블럭 액정표시소자라 칭한다.
현재, IPS모드 액정표시소자는 주로 2-블럭, 4-블럭, 6-블럭과 같이 짝수의 블럭 구조로 이루어지는데, 그 이유는 다음과 같다. 도 1a 및 도 1b에 도시된 바와 같은 구조의 IPS모드 액정표시소자에서 전계는 공통전극(5)과 화소전극(7) 사이에만 생성되는 것이 아니라 데이터라인(4)과 화소전극(7) 사이에도 생성된다. 이러한 데이터라인(4)과 화소전극(7) 사이의 전계는 공통전극(5)과 화소전극(7) 사이의 횡전계를 왜곡하며, 그 결과 화면상에 수직 크로스토크(crosstalk)를 발생시키는 원인이 된다. 따라서, 데이터라인(4)과 화소전극(7) 사이의 전계를 제거해야만 하는데, 이러한 전계의 제거는 데이터라인(4) 근처에 공통전극(5)을 배치함으로써 이루어진다. 즉, 상기 공통전극(5)이 데이터라인(4)과 화소전극(7) 사이의 전계를 차단(shielding)하는 것이다.
상기와 같이, 공통전극(5)을 데이터라인(4) 근처에 배치하기 때문에, 화소내에 배치되는 공통전극(5)은 화소전극(7) 보다 하나 더 많게 되며, 그 결과 화소내에는 짝수 블럭이 형성된다. 예를 들어, 화소내에 화소전극(7)이 하나 배치되는 경우 공통전극(5)은 2개가 배치되어 2-블럭이 되고 화소전극(7)이 2개 배치되는 경우 공통전극(5)은 3개 배치되어 4-블럭이 된다. 또한, 화소내에 화소전극(7)이 3개 배치되는 경우 공통전극(5)은 4개 배치되어 6-블럭이 된다.
상기와 같은 짝수 블럭의 화소는 IPS모드 액정표시소자의 설계 자유도를 제한한다. 즉, IPS모드 액정표시소자의 제작시 화소의 크기를 짝수 블럭에 대응하도록 설계해야만 한다. 따라서, 근래 요구되는 다양한 해상도(화소의 수 및 화소 크기의 다양함을 의미)을 갖는 IPS모드 액정표시소자를 설계하는데에는 한계가 있었다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 홀수의 블럭을 형성함으로써 설계자유도를 향상시킬 수 있는 횡전계모드 액정표시소자를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 블랙매트릭스가 형성된 화소의 경계에서 공통전극과 화소전극을 오버랩시켜 홀수의 블럭을 형성함으로써, 개구율이 저하되는 것을 방지할 수 있는 횡전계모드 액정표시소자를 제공하는 것이다.
상기한 목적을 달성하기 위해, 본 발명에 따른 횡전계모드 액정표시소자는 수의 화소를 포함하는 제1기판과, 상기 제1기판의 화소내에 형성된 구동소자와, 상기 화소내에 형성된 데이터라인과, 상기 화소내에 배치되어 횡전계를 생성하는 하나의 화소전극 및 공통전극으로 구성되며, 상기 화소 경계의 화소전극 및 공통전극은 인접하는 화소의 공통전극 및 화소전극과 오버랩되는 것을 특징으로 한다.
박막트랜지스터의 드레인전극은 데이터라인을 중심으로 양 측면에 배치되는 화소전극과 접속된다. 공통전극은 기판 또는 게이트절연층 위에 형성되고 상기 화소전극은 보호층 위에 형성된다. 제2기판에 형성되어 제1기판의 화소와 대응하는 R, G, B층 사이에는 블랙매트릭스가 형성되어 있으므로, 제1기판에서 오버랩되는 공통전극과 화소전극은 상기 블랙매트릭스 하부에 놓이게 된다.
본 발명에서는 홀수블럭을 갖는 IPS모드 액정표시소자를 제공한다. 이러한 홀수 블럭 액정표시소자를 제작함에 따라 다양한 크기의 화소를 갖는 다양한 해상도의 액정표시소자를 제공할 수 있게 된다. 즉, IPS모드 액정표시소자의 설계자유도가 향상된다.
본 발명에서는 홀수 블럭의 IPS모드 액정표시소자를 제작하기 위해, 공통전극과 화소전극을 오버랩시킨다. 또한, 본 발명에서는 데이터라인을 화소의 중앙영역에 형성하고 오버랩되는 화소전극을 화소의 경계에 배치한다. R, G, B컬러필터층을 형성하는 화소의 가장자리에는 R, G, B 컬러필터층을 구획하는 블랙매트릭스가 형성되어 있으므로, 공통전극과 화소전극의 오버랩에 의한 개구율 저하를 방지할 수 있게 된다. 박막트랜지스터는 데이터라인을 중심으로 좌우에 배치되는 화소전극에 신호를 인가하며, 상기 화소전극은 보호층 위에 형성된다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 횡전계모드 액정표시소자를 상세히 설명한다.
도 2는 본 발명에 따른 IPS모드 액정표시소자의 구조를 나타내는 평면도이다. 도면에 도시된 구조의 IPS모드 액정표시소자는 종래 IPS모드 액정표시소자와는 다른 화소영역을 가진다. 따라서, 종래 개념의 화소영역와 본 발명에 따른 화소영역의 차이를 나타내기 위해, 도면에서는 종래 개념의 화소영역을 2개 도시하였다.
도면에서, 이점쇄선으로 표시한 영역이 본 발명의 IPS모드 액정표시소자에서 정의하는 화소(102)다. 상기 화소(102)내에는 데이터라인(104)이 배치되어 있으며, 그 양측면에 제1공통전극(105a)과 제2공통전극(105b)이 배치되어 있다. 또한, 화소(102)내에는 상기 제1공통전극(105a) 및 제2공통전극(105b)과 실질적으로 평행하게 배치되어 횡전계를 생성하는 제1화소전극(107a) 및 제2화소전극(107b)이 형성되어 있으며, 상기 제2화소전극(107b)의 측면에 제3공통전극(105c)이 배치된다.
이때, 상기 화소(102)의 경계에 형성되는 제1화소전극(107a)과 제3공통전극(105c)은 각각 인접하는 화소의 공통전극 및 화소전극과 오버랩되어 있다.
한편, 데이터라인(104)의 측면에는 박막트랜지스터(110)가 배치되어 있다. 상기 박막트랜지스터(110)는 게이트라인(103)과 연결된 게이트전극(111)과, 상기 게이트전극(111) 위에 형성된 반도체층(112)과, 상기 반도체층(112) 위에 형성된 소스전극(113)과, 상기 반도체층(112) 위에 형성되고 데이터라인(104) 좌우에 배치된 제1화소전극(107a) 및 제2화소전극(107b)에 접속된 드레인전극(114)으로 구성된다.
상기와 같은 구성에 의해, 본 발명의 IPS모드 액정표시소자는 3-블럭의 홀수블럭을 갖게 된다.
도 2b는 도 2a의 II-II'선 단면도로서, 상기 도면을 참조하여 본 발명을 더욱 상세히 설명한다.
도면에 도시된 바와 같이, 공통전극(105a∼105c)은 유리와 같은 투명한 물질로 이루어진 제1기판(120) 위에 형성되어 있으며, 그 위에는 게이트절연층(122)이 적층되어 있다. 또한, 상기 게이트절연층(122) 위에는 데이터라인(104)이 형성되어 있으며, 제1기판(120) 전체에 걸쳐서 보호층(124)이 적층되어 있다. 화소전극(107a,107b)은 상기 보호층(124) 위에 형성되어 있다.
상기 공통전극(105a∼105c)은 박막트랜지스터의 게이트전극(111)과 동일한 공정에 의해 동일한 금속으로 형성되는 것으로, Cu, Mo, Ta, Cr, Ti, Al 또는 Al합금 등의 금속을 증착(evaporation) 또는 스퍼터링(sputtering)방법에 의해 적층한 후 에천트(etchant)로 에칭한 단일층 또는 복수의 층으로 이루어진다.
화소전극(107a,107b)은 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금 등의 금속을 증착 또는 스퍼터링방법에 의해 적층한 후 에천트에 에칭한 단일층 또는 복수의 층으로 이루어진다. 이때, 상기 화소전극(107a,107b)은 개구율 향상을 위해 ITO(Indium Tin Oxide)나 IZO(Indiun Zinc Oxide)와 같은 투명금속으로 형성하는 것이 더욱 바람직하다. 물론, 공통전극(105a∼105c) 역시 투명금속으로 형성할 수 있을 것이다.
한편, 제2기판(130)에는 비표시영역으로 광이 누설되는 것을 방지하는 블랙매트릭스(132)가 형성되어 있으며, 그 사이에 실제 화면상에 화상을 구현하기 위한 컬러필터층(134)이 형성되어 있다. 도면에 도시된 바와 같이, 상기 컬러필터층(134)은 R, G, B컬러필터층으로 이루어진다. 또한, 상기 제1기판(120)과 제2기판(130) 사이에 액정층(140)이 형성되어 있으며, 도면에는 도시하지 않았지만 상기 컬러필터층(134)위에는 제2기판(130)의 평탄성을 향상시키고 컬러필터층(134)을 보호하기 위한 오버코트층(overcoat layer)이 형성될 수도 있다.
본 발명의 IPS모드 액정표시소자에서는 상기한 바와 같이, 화소(102) 경계영역의 공통전극과 화소전극을 오버랩시킴으로써 홀수의 블럭을 가진 화소를 형성할 수 있게 된다. 그런데, 상기와 같은 공통전극과 화소전극의 오버랩은 화소의 개구율을 저하시키는 원인이 되므로, 설계의 자유도는 향상되지만 액정표시소자의 품질은 저하된다.
그러나, 통상적으로 제2기판(130)에 형성된 R, G, B 컬러필터층은 제1기판(120)의 화소(102)와 대응한다. 즉, 각 화소(102)에 R, G, B컬러필터층이 정렬되는 것이다. 한편, R, G, B컬러필터층 사이에는 색번짐을 방지하기 위한 블랙매트릭스가 형성되어 있다. 즉, 제1기판(120)의 화소 경계에 해당하는 R, G, B컬러필터층의 경계에는 블랙매트릭스가 형성되어 있는 것이다. 따라서, 화소의 경계에서 공통전극과 화소전극의 오버랩영역의 일부가 제2기판(130) 상에 형성된 블랙매트릭스(132) 하부에 위치하게 되므로, 개구율이 저하되는 것을 방지할 수 있게 되는 것이다.
상기한 바와 같이, 본 발명에서는 공통전극과 화소전극을 오버랩시켜 홀수 블럭을 형성하면서도 개구율이 저하되지 않는 IPS모드 액정표시소자를 제작한다. 따라서, 본 발명에서는 화소영역을 새롭게 정의하고 화소영역의 경계에서 공통전극과 화소전극을 오버랩시켜 홀수의 블럭을 형성할 수 있다면, 어떠한 구조도 가능할 것이다.
도 3은 본 발명에 따른 IPS모드 액정표시소자의 다른 구조를 나타내는 도면으로, 이 도면의 IPS모드 액정표시소자는 다양한 구조의 IPS모드 액정표시소자들중 단지 하나의 예를 나타내는 것이다.
도면에 도시된 바와 같이, 이 구조의 IPS모드 액정표시소자에서는 도 2b에 도시된 구조의 IPS모드 액정표시소자와는 거의 유사한 구조로 이루어진다. 이 구조의 IPS모드 액정표시소자와 도 2b에 도시된 IPS모드 액정표시소자와의 구조상의 차이는 공통전극(205a∼205c)의 형성 위치에 있다. 즉, 이 구조의 IPS모드 액정표시소자에서는 공통전극(205a∼205c)이 모두 게이트절연층(222) 위에 형성되어 있으며, 화소전극(207a,207b)은 보호층(224) 위에 형성되어 있다. 또한, 화소의 경계에서 공통전극(205c)과 화소전극(207a)은 보호층(224)을 사이에 두고 오버랩된다. 이때에도, 상기 공통전극(205c)과 화소전극(207a)의 오버랩이 제2기판에 형성되는 블랙매트릭스(232) 하부에 위치하므로 개구율이 저하되는 것을 방지할 수 있게 된다.
상기한 바와 같은 본 발명의 IPS모드 액정표시소자는 3-블럭 구조에만 한정되는 것은 아니다. 본 발명의 구조를 적용함으로써 5-블럭이나 7-블럭과 같은 홀수 블럭 구조의 IPS모드 액정표시소자를 제작할 수 있을 것이다.
상술한 바와 같이, 본 발명에서는 화소내에 홀수 블럭을 형성할 수 있으므로 IPS모드 액정표시소자의 설계 자유도를 향상시킬 수 있게 된다. 또한, 본 발명에 따른 IPS모드 액정표시소자에서는 블랙매트릭스에 의해 블로킹되는 화소 경계에 공통전극과 화소전극을 오버랩하여 홀수 블럭을 형성하므로, 개구율이 저하되는 것을 방지할 수 있게 된다.
도 1a는 종래 횡전계모드 액정표시소자의 평면도.
도 1b는 도 1a의 I-I'선 단면도.
도 2a는 본 발명에 따른 횡전계모드 액정표시소자의 평면도.
도 2b는 도 2a의 II-II'선 단면도.
도 3은 본 발명에 따른 횡전계모드 액정표시소자의 다른 예를 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
102 : 화소 105 : 공통전극
107 : 화소전극 110 ; 박막트랜지스터
111 : 게이트전극 112 : 반도체층
123 : 소스전극 114 : 드레인전극
120,130 : 기판 122 : 게이트절연층
124 : 보호층 132 : 블랙매트릭스
134 : 컬러필터층 140 : 액정층

Claims (10)

  1. 복수의 화소를 포함하는 제1기판;
    상기 제1기판의 화소내에 형성된 구동소자;
    상기 화소내에 형성된 데이터라인; 및
    상기 화소내에 배치되어 횡전계를 생성하는 하나의 화소전극 및 공통전극으로 구성되며,
    상기 화소 경계의 화소전극 및 공통전극은 인접하는 화소의 공통전극 및 화소전극과 오버랩되는 것을 특징으로 하는 횡전계모드 액정표시소자.
  2. 제1항에 있어서, 상기 구동소자는 박막트랜지스터인 것을 특징으로 하는 횡전계모드 액정표시소자.
  3. 제2항에 있어서, 상기 박막트랜지스터는,
    제1기판 위에 형성된 게이트전극;
    상기 게이트전극 위에 형성된 게이트절연층;
    상기 게이트절연층 위에 형성된 반도체층;
    상기 반도체층 위에 형성된 소스전극 및 드레인전극; 및
    상기 소스전극 및 드레인전극 위에 형성된 보호층으로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자.
  4. 제3항에 있어서, 상기 드레인전극은 데이터라인을 중심으로 양 측면에 배치되는 화소전극과 접속되는 것을 특징으로 하는 횡전계모드 액정표시소자.
  5. 제3항에 있어서, 상기 공통전극은 제1기판 또는 게이트절연층 위에 형성되는 것을 특징으로 하는 횡전계모드 액정표시소자.
  6. 제3항에 있어서, 상기 화소전극은 보호층 위에 형성되는 것을 특징으로 하는 횡전계모드 액정표시소자.
  7. 제6항에 있어서, 상기 화소전극은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자.
  8. 제1항에 있어서,
    제2기판;
    상기 제2기판에 형성된 블랙매트릭스;
    상기 제2기판에 형성되며, 화소에 대응하는 R, G, B층을 포함하는 컬러필터층; 및
    상기 제1기판 및 제2기판 사이에 형성된 액정층을 추가로 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자.
  9. 제8항에 있어서, 상기 R, G, B층의 경계에는 블랙매트릭스가 형성된 것을 특징으로 하는 횡전계모드 액정표시소자.
  10. 제9항에 있어서, 상기 블랙매트릭스는 제1기판의 화소 경계에 형성된 화소전극 및 공통전극 위에 위치하는 것을 특징으로 하는 횡전계모드 액정표시소자.
KR1020020088438A 2002-12-31 2002-12-31 횡전계모드 액정표시소자 KR100919198B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020088438A KR100919198B1 (ko) 2002-12-31 2002-12-31 횡전계모드 액정표시소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020088438A KR100919198B1 (ko) 2002-12-31 2002-12-31 횡전계모드 액정표시소자

Publications (2)

Publication Number Publication Date
KR20040062115A KR20040062115A (ko) 2004-07-07
KR100919198B1 true KR100919198B1 (ko) 2009-09-28

Family

ID=37353567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020088438A KR100919198B1 (ko) 2002-12-31 2002-12-31 횡전계모드 액정표시소자

Country Status (1)

Country Link
KR (1) KR100919198B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0980472A (ja) * 1995-09-08 1997-03-28 Hitachi Ltd 液晶表示素子
KR20020077008A (ko) * 2001-03-29 2002-10-11 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0980472A (ja) * 1995-09-08 1997-03-28 Hitachi Ltd 液晶表示素子
KR20020077008A (ko) * 2001-03-29 2002-10-11 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치

Also Published As

Publication number Publication date
KR20040062115A (ko) 2004-07-07

Similar Documents

Publication Publication Date Title
KR101186863B1 (ko) 멀티도메인 횡전계모드 액정표시소자
KR100919196B1 (ko) 횡전계모드 액정표시소자
KR100895017B1 (ko) 개구율이 향상된 횡전계모드 액정표시소자
KR20040038355A (ko) 개구율이 향상된 횡전계모드 액정표시소자
KR100978251B1 (ko) 다중 블랙매트릭스가 형성된 횡전계모드 액정표시소자
KR20040025472A (ko) 횡전계모드 액정표시소자
KR100914194B1 (ko) 횡전계모드 액정표시소자
KR100870667B1 (ko) 반투과형 횡전계모드 액정표시소자
KR100919198B1 (ko) 횡전계모드 액정표시소자
KR20080003085A (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR100919195B1 (ko) 고개구율 액정표시소자
KR100899625B1 (ko) 횡전계모드 액정표시소자
KR100919185B1 (ko) 횡전계모드 액정표시소자
KR100928923B1 (ko) 횡전계모드 액정표시소자
KR101320493B1 (ko) 고개구율 횡전계모드 액정표시소자
KR100934825B1 (ko) 휘도가 향상된 횡전계모드 액정표시소자
KR101163396B1 (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR100876404B1 (ko) 횡전계모드 액정표시소자
KR100789456B1 (ko) 횡전계모드 액정표시소자
KR100928920B1 (ko) 횡전계모드 액정표시소자
KR101378055B1 (ko) 액정표시장치
KR100841627B1 (ko) 횡전계모드 액정표시소자
KR100919194B1 (ko) 화질이 개선된 횡전계모드 액정표시소자
KR101084888B1 (ko) 횡전계 방식 액정 표시 장치 및 그 제조 방법
KR100945347B1 (ko) 횡전계모드 액정표시소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 10