KR100919194B1 - 화질이 개선된 횡전계모드 액정표시소자 - Google Patents

화질이 개선된 횡전계모드 액정표시소자

Info

Publication number
KR100919194B1
KR100919194B1 KR1020020087472A KR20020087472A KR100919194B1 KR 100919194 B1 KR100919194 B1 KR 100919194B1 KR 1020020087472 A KR1020020087472 A KR 1020020087472A KR 20020087472 A KR20020087472 A KR 20020087472A KR 100919194 B1 KR100919194 B1 KR 100919194B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
layer
pixel
liquid crystal
Prior art date
Application number
KR1020020087472A
Other languages
English (en)
Other versions
KR20040061284A (ko
Inventor
이규태
석수원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020087472A priority Critical patent/KR100919194B1/ko
Publication of KR20040061284A publication Critical patent/KR20040061284A/ko
Application granted granted Critical
Publication of KR100919194B1 publication Critical patent/KR100919194B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/14—Protective coatings, e.g. hard coatings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

본 발명의 횡전계모드 액정표시소자에서는 화소내에 실질적으로 평행하게 배열되어 횡전계를 생성하는 공통전극과 화소전극중 적어도 하나의 전극 위에 반도체나 금속 또는 절연물질로 이루어진 층을 형성하여 해당 전극에 의한 단차를 완화한다. 이러한 단차의 완화로 인해 러빙에 의한 배향규제력이 상기 단차영역에도 제공되어 단차영역으로 광이 누설되는 것을 방지할 수 있게 된다.

Description

화질이 개선된 횡전계모드 액정표시소자{IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE HAVING HIGH QUALITY IMAGE}
본 발명은 횡전계모드 액정표시소자에 관한 것으로, 특히 화소내에 배열되어 횡전계를 생성하는 공통전극 및/또는 화소전극 위에 단차완화용 반도체층을 적층하여 단차를 감소시킴으로써 단차에 의한 배향 규제력이 저하되는 것을 방지할 수 있는 횡전계모드 액정표시소자에 관한 것이다.
근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.
이러한 액정표시소자는 액정분자의 배열에 따라 다양한 표시모드가 존재하지만, 현재에는 흑백표시가 용이하고 응답속도가 빠르며 구동전압이 낮다는 장점때문에 주로 TN모드의 액정표시소자가 사용되고 있다. 이러한 TN모드 액정표시소자에서는 기판과 수평하게 배향된 액정분자가 전압이 인가될 때 기판과 거의 수직으로 배향된다. 따라서, 액정분자의 굴절율 이방성(refractive anisotropy)에 의해 전압의 인가시 시야각이 좁아진다는 문제가 있었다.
이러한 시야각문제를 해결하기 위해, 근래 광시야각특성(wide viewing angle characteristic)을 갖는 각종 모드의 액정표시소자가 제안되고 있지만, 그중에서도 횡전계모드(In Plane Switching Mode)의 액정표시소자가 실제 양산에 적용되어 생산되고 있다. 상기 IPS모드 액정표시소자는 화소내에 평행으로 배열된 적어도 한쌍의 전극을 형성하여 기판과 실질적으로 평행한 횡전계를 형성함으로써 액정분자를 평면상으로 배향시키는 것이다.
도 1은 종래 IPS모드 액정표시소자의 구조를 나타내는 도면으로, 도 1a는 평면도이고 도 1b는 도 1a의 I-I'선 단면도이다. 도 1a에 도시된 바와 같이, 액정패널(1)의 화소는 종횡으로 배치된 게이트라인(3) 및 데이터라인(4)에 의해 정의된다. 도면에는 비록 (n,m)번째의 화소만을 도시하고 있지만 실제의 액정패널(1)에는 상기한 게이트라인(3)과 데이터라인(4)이 각각 N(>n)개 및 M(>m)개 배치되어 액정패널(1) 전체에 걸쳐서 N×M개의 화소를 형성한다. 상기 화소내의 게이트라인(3)과 데이터라인(4)의 교차영역에는 박막트랜지스터(10)가 형성되어 있다. 상기 박막트랜지스터(10)는 게이트라인(3)으로부터 주사신호가 인가되는 게이트전극(11)과, 상기 게이트전극(11) 위에 형성되어 주사신호가 인가됨에 따라 활성화되어 채널층을 형성하는 반도체층(12)과, 상기 반도체층(12) 위에 형성되어 데이터라인(4)을 통해 화상신호가 인가되는 소스전극(13) 및 드레인전극(14)으로 구성되어 외부로부터 입력되는 화상신호를 액정층에 인가한다.
화소내에는 데이터라인(4)과 실질적으로 평행하게 배열된 복수의 공통전극(5)과 화소전극(7)이 배치되어 있다. 또한, 화소의 중간에는 상기 공통전극(5)과 접속되는 공통라인(16)이 배치되어 있으며, 상기 공통라인(16) 위에는 화소전극(7)과 접속되는 화소전극라인(18)이 배치되어 상기 공통라인(16)과 오버랩되어 있다. 상기 공통라인(16)과 화소전극라인(18)의 오버랩에 의해 횡전계모드 액정표시소자에는 축적용량(storage capacitance)이 형성된다.
상기와 같이 구성된 IPS모드 액정표시소자에서 액정분자는 신호가 인가되지 않은 경우 공통전극(5) 및 화소전극(7)과 실질적으로 평행하게 또는 일정한 각도로 배향되어 있다. 박막트랜지스터(10)가 작동하여 화소전극(7)에 신호가 인가되면, 공통전극(5)과 화소전극(7) 사이에는 액정패널(1)과 실질적으로 평행한 횡전계가 발생하게 된다. 액정분자는 상기 횡전계를 따라 동일 평면상에서 회전하게 되므로, 액정분자의 굴절율 이방성에 의한 계조반전을 방지할 수 있게 된다.
상기한 구조의 종래 IPS모드 액정표시소자를 도 1b의 단면도를 참조하여 더욱 상세히 설명하면 다음과 같다.
도 1b에 도시된 바와 같이, 제1기판(20) 위에는 게이트전극(11)이 형성되어 있으며, 상기 제1기판(20) 전체에 걸쳐 게이트절연층(22)이 적층되어 있다. 상기 게이트절연층(22) 위에는 반도체층(12)이 형성되어 있으며, 그 위에 소스전극(13) 및 드레인전극(14)이 형성되어 있다. 또한, 상기 제1기판(20) 전체에 걸쳐 보호층(passivation layer;24)이 형성되어 있으며 그 위에 액정분자를 배향하는 배향막(28a)이 형성되어 있다. 또한, 상기 제1기판(20) 위에는 복수의 공통전극(5)이 형성되어 있고 게이트절연층(22) 위에는 화소전극(7) 및 데이터라인(4)이 형성되어, 상기 공통전극(5)과 화소전극(7) 사이에 횡전계가 발생한다.
제2기판(30)에는 블랙매트릭스(32)와 컬러필터층(34)이 형성되어 있다. 상기 블랙매트릭스(32)는 액정분자가 동작하지 않는 영역으로 광이 누설되는 것을 방지하기 위한 것으로, 도면에 도시한 바와 같이 박막트랜지스터(10) 영역 및 화소와 화소 사이(즉, 게이트라인 및 데이터라인 영역)에 주로 형성된다. 컬러필터층(34)은 R(Red), B(Blue), G(Green)로 구성되어 실제 컬러를 구현하기 위한 것이다. 또한, 상기 컬러필터층(34) 위에는 기판(30)의 평탄성을 향상시키고 컬러필터층을 보호하기 위한 오버코트층(overcoat layer;36)이 적층되어 있으며, 그 위에 배향막(28b)이 형성되어 있다. 상기 제1기판(20) 및 제2기판(30) 사이에는 액정층(40)이 형성되어 액정패널(1)이 완성된다.
도 2는 도 1a의 II-II'선 단면도로서, 공통전극(5) 영역을 확대한 단면도이다. 일반적으로 공통전극(5)은 약 2700Å의 두께로 형성된다. 이 두께는 화소전극(7)의 두께인 400∼500Å에 비하면 대단히 크다. 따라서, 상기 공통전극(5) 위에 적층되는 게이트절연층(22)과 보호층(24)에 의해 단차가 발생하며, 또한 그 위의 배향막(28a)에도 단차가 발생하게 된다. 그런데, 상기 단차는 다음과 같은 문제를 발생시킬 수 있다.
배향막(28a)에 배향규제력을 제공하기 위해서는 배향막(28a)을 러빙포로 러빙을 해야만 한다. 그러나, 단차, 특히 정도가 심한 단차가 존재하는 경우 단차 영역에는 배향포에 의한 러빙이 불가능하게 되어 배향규제력을 제공할 수 없게 된다. 도 2에서는 A영역이 상기와 같이 배향규제력이 제공되지 않는 영역이다. 이와 같이 배향규제력이 제공되지 않는 영역에서는 액정분자가 불규칙하게 배향되어 다른 영역(즉, 배향규제력이 제공된 영역)과는 다른 방향으로 액정분자가 배향되므로, 공통전극 주위로 원하지 않는 광이 누설된다. 따라서, 액정표시소자를 제작했을 때 불량이 발생되는 치명적인 원인이 된다.
또한, 러빙이 가능한 경우에도 배향된 단차영역의 표면이 다른 영역의 표면과는 일정한 각도를 이루기 때문에, 액정분자의 배향방향이 다르게 되어 광이 누설되는 문제가 있었다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 횡전계를 생성하는 공통전극 및/또는 화소전극 위에 단차완화용 층을 형성하여 전극에 의한 단차를 완화함으로써 단차에 의한 화질불량을 방지할 수 있는 횡전계모드 액정표시소자를 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해, 본 발명에 따른 횡전계모드 액정표시소자는 복수의 화소를 정의하는 복수의 게이트라인 및 데이터라인과, 각 화소내에 배치된 구동소자와, 상기 화소내에 실질적으로 평행하게 배치되어 횡전계를 생성하는 적어도 하나의 제1전극 및 제2전극와, 상기 제1전극 및 제2전극 중 적어도 하나의 전극 위에 형성되어 해당 전극에 의한 단차를 완화하는 단차완화층으로 구성된다.
상기 단차완화층은 반도체층, 금속층 또는 절연층으로 이루어진 것으로, 박막트랜지스터의 게이트절연층 위에 형성되어 공통전극 및/또는 화소전극 위의 층 두께를 증가함으로써 전극의 단차를 완화한다.
본 발명에서는 공통전극에 의해 발생하는 단차를 감소시켜 공통전극 주위로 광이 누설되는 것을 방지한다. 단차는 공통전극뿐만 아니라 화소전극에 의해서도 발생한다. 물론, 본 발명이 공통전극에 의한 단차만 감소시키는 것이 아니라 화소전극에 의한 단차도 감소시켜 광의 누설을 방지한다. 그러나, 공통전극의 두께가 약 2700Å이고 화소전극의 두께는 약 400∼500Å이기 때문에, 실질적으로 공통전극의 단차에 의한 영향이 더 크다. 따라서, 본 발명은 공통전극의 단차 감소에 더욱 효과적으로 사용할 수 있게 된다.
본 발명의 기본적인 개념은 단차 자체를 없애는 것이 아니라, 공통전극(또는 화소전극) 위에 층을 하나 더 적층하여 단차를 완화시키는 것이다. 특히, 본 발명에서는 반도체층을 적층함으로써 단차를 완화시킨다. 반도체층은 박막트랜지스터의 반도체층과 동일 공정에 의해 형성되기 때문에, 공정을 단순화할 수 있다는 장점이 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 IPS모드 액정표시소자에 대해 상세히 설명한다.
도 3은 본 발명의 일실시예에 따른 IPS모드 액정표시소자(101)의 구조를 나타내는 평면도이다. 도면에 도시된 바와 같이, 게이트라인(103)과 데이터라인(104)에 의해 정의되는 각 화소내에는 게이트전극(111), 반도체층(112), 소스전극(113) 및 드레인전극(114)으로 이루어진 박막트랜지스터(110)가 형성되어 있으며, 화소내에는 공통전극(105)과 화소전극(107)이 데이터라인(104)과 실질적으로 평행하게 배치되어 횡전계를 생성한다. 또한, 상기 화소내에는 반도체층(117)이 배열되어 있다. 상기 반도체층(117)은 공통전극(105)을 따라 형성되며, 공통전극(105) 보다 넓은 폭으로 형성되어 상기 공통전극(105)을 덮고 있다.
상기와 같은 구조의 IPS모드 액정표시소자를 도 4a 및 도 4b를 참조하여 더욱 상세히 설명한다.
도 4a는 각각 도 3의 III-III'선 단면도이다. 도면에 도시된 바와 같이, 유리와 같은 투명한 물질로 이루어진 제1기판(120)에는 박막트랜지스터와 복수의 공통전극(105) 및 화소전극(107)이 배치되어 있다. 박막트랜지스터는 제1기판(120) 위에 형성된 게이트전극(111)과, 상기 게이트전극(111) 위에 형성된 게이트절연층(122)과, 상기 게이트절연층(122) 위에 형성된 반도체층(112)과, 상기 반도체층(112) 위에 형성된 소스전극(113) 및 드레인전극(114)으로 구성되어 있으며, 박막트랜지스터 위에는 보호층(124)이 형성되어 있다. 또한, 상기 보호층(124) 위에 폴리이미드(polyimide) 등으로 이루어져 액정분자를 특정방향으로 배향하는 제1배향막(128a)이 형성되어 있다. 도면에는 도시하지 않았지만, 상기 반도체층(112)은 진성반도체층과 n+이온 또는 n-이온이 도핑되어 소스전극(113) 및 드레인전극(114)과 오믹컨택(ohmic contact)되는 불순물 반도체층으로 이루어진다.
공통전극(105)은 제1기판(120) 위에 형성되어 있으며, 화소전극(107)은 게이트절연층(122) 위에 형성되어 있다. 상기 공통전극(105)은 Cu, Mo, Ta, Cr, Ti, Al 또는 Al합금 등의 금속을 증착(evaporation) 또는 스퍼터링(sputtering)방법에 의해 적층한 후 에천트(etchant)를 이용하여 에칭한 단일층 또는 복수의 층으로 이루어진다. 이때, 상기 공통전극(105)은 박막트랜지스터의 게이트전극(111)과 다른 공정에 의해 형성할 수도 있지만 공정의 단순화를 위해서는 게이트전극(111)과 동일한 공정에 의해 형성하는 것이 바람직할 것이다.
화소전극(107)은 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금 등의 금속을 적층하고 에칭하여 형성한 단일층 또는 복수의 층으로 이루어지는 것으로, 박막트랜지스터의 소스전극(113) 및 드레인전극(114), 데이터라인(104)과 동일한 공정에 의해 형성하는 것이 바람직할 것이다. 또한, 상기 화소전극(107)을 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 투명한 금속으로 보호막(124) 위에 형성할 수도 있다.
공통전극(105) 상부의 게이트절연층(122)에는 반도체층(117)이 형성된다. 상기 반도체층(117)은 박막트랜지스터의 반도체층(112)과 동일한 공정에 의해 형성되는 것으로, 진성반도체층과 불순물 반도체층으로 이루어진다.
한편, 제2기판(130)에는 비표시영역으로 광이 누설되는 것을 방지하는 블랙매트릭스(132)와 실제 화면상에 화상을 구현하기 위한 컬러필터층(134)이 형성되어 있다. 또한, 상기 컬러필터층(134)위에는 제2기판(130)의 평탄성을 향상시키고 상기 컬러필터층(134)을 보호하기 위한 오버코트층(136)이 형성되며, 그 위에 제2배향막(128b)이 형성된다.
상기와 같이 구성된 제1기판(120)과 제2기판(130) 사이에 액정층(140)이 형성되어 IPS모드 액정표시소자가 완성된다. 액정층(140)의 형성은 진공상태에서 합착된 제1기판(120)과 제2기판(130) 사이에 액정을 주입하는 진공액정주입법에 의해 형성될 수 있으며 근래 각광받고 있는 액정적하방식(liquid crystal dispensing method), 즉 제1기판(120) 또는 제2기판(130) 상에 직접 액정을 적하한 후 상기 제1기판(120) 및 제2기판(130)의 합착에 의해 기판(120,130) 전체에 걸쳐서 균일하게 퍼지게 하는 방식에 의해 형성될 수도 있다.
도 4b는 도 3의 IV-IV'선 단면도로서, 공통전극(105) 영역을 확대한 단면도이다. 도면에 도시된 바와 같이, 공통전극(105) 상부의 게이트절연층(122) 위에는 설정 두께의 반도체층(117)이 형성되어 있고, 그 위에 보호층(124)이 적층되어 있다.
상기 반도체층(117)은 공통전극(105)에 의한 단차를 완화하기 위한 층이다. 이러한 관점에서 상기 반도체층(117)은 박막트랜지스터의 반도체층(112)과는 그 기능과 목적이 다르며, 따라서 상기 반도체층(117)을 단차완화용 반도체층 또는 단차완화용 반도체층이라고 칭할 수 있을 것이다.
일반적으로, IPS모드 액정표시소자의 게이트절연층(122)은 약 4000Å의 두께로 형성되고 보호층(124)은 약 2500Å의 두께로 형성되어, 공통전극(105) 위에는 약 6500Å 두께의 절연층이 적층된다. 한편, 반도체층(117)은 약 2500Å의 두께로 형성된다. 상기 반도체층(117)이 게이트절연층(122) 위에 형성됨으로써, 공통전극(105) 위에는 약 9000Å 두께의 층이 적층된다. 상기 층 두께의 증가는 공통전극(105)의 두께에 의한 단차의 감소를 의미한다. 즉, 공통전극(105) 상부에 적층되는 층의 두께가 증가함에 따라 공통전극(105)에 의한 단차가 감소한다는 것이다.
상기와 같은 단차 감소에 의해 제1배향막(128a)을 러빙포로 러빙할 때 상기 단차 영역까지 러빙이 가능하게 되어, 단차 영역에 배향규제력이 제공되며, 그 결과 액정분자를 원하는 방향으로 배향할 수 있게 된다. 따라서, 상기 단차영역으로 광이 누설되는 것을 방지할 수 있게 된다.
한편, 상기 단차완화용 반도체층은 화소전극의 상부에도 형성되어 화소전극에 의한 단차를 감소시킬 수 있다. 물론 상기 화소전극의 두께가 공통전극의 두께 보다는 훨씬 작지만, 이것이 화소전극에 의한 단차가 발생하지 않는다는 것을 의미하는 것은 아니다. 따라서, 화소전극에 의한 단차를 완화하기 위해서는 화소전극의 상부에도 단차완화용 반도체층을 형성하는 것이 바람직하다.
그러나, 화소전극 상부에 형성되는 단차완화용 반도체층은 박막트랜지스터의 반도체층과는 다른 공정에 의해 형성되어야만 한다. 도 4a에 도시된 구조의 IPS모드 액정표시소자에서는 화소전극(107)이 박막트랜지스터의 반도체층 형성공정 이후에 형성되기 때문에 박막트랜지스터의 반도체층(112)과 화소전극 위의 단차완화용 반도체층(117)을 동시에 형성할 수 없게 된다. 공통전극(105) 상부에 형성되는 반도체층(117)을 형성하여 단차를 완화하는 것은, 박막트랜지스터 공정과 동시에 반도체층(117)을 형성하여 공정을 단순화하기 위한 것이다. 이러한 관점에서 본다면, 화소전극 상부에 형성되는 단차완화용 층으로는 반드시 반도체층을 사용할 필요는 없을 것이다. 예를 들어, 금속층이나 절연층을 형성하여 화소전극에 의한 단차를 완화할 수 있을 것이다. 이러한 단차완화용 금속층이나 절연층은 도 4a에 도시된 구조에도 적용될 수 있을 것이다. 즉, 반도체층(117) 대신 금속층이나 절연층으로 공통전극(105)에 의한 단차를 완화할 수 있는 것이다.
도 5는 본 발명의 다른 실시예에 따른 IPS모드 액정표시소자의 구조를 나타내는 단면도이다. 이때, 도 4a에 도시된 구조와 동일한 구성에 대해서는 설명을 생략하고 다른 구성에 대해서만 설명한다. 도면에 도시된 바와 같이, 이 실시예의 IPS모드 액정표시소자에서는 공통전극(205)과 화소전극(207)의 상부에는 각각 단차완화용 층(217a,217b)이 형성되어, 상기 공통전극(205)과 화소전극(207)에 의한 단차를 모두 완화할 수 있게 된다.
이때, 상기 단차완화용 층(217a,217b)은 전에 언급한 바와 같이, 금속층이나 절연층으로 이루어질 수 있지만, 상기 실시예에서는 반도체층으로 이루어지는 것이 바람직하다. 화소전극(207)이 게이트절연층(222) 위에 형성되는 구조와는 달리, 이 실시예에서는 화소전극(207)이 제1기판(220) 위에 형성되어 있기 때문에, 상기 단차완화용 반도체층(217a,217b)을 모두 박막트랜지스터의 반도체층(212)과 동일한 공정에 의해 형성할 수 있게 된다. 즉, 간단한 공정에 의해 공통전극(205) 및 화소전극(207)의 단차를 효과적으로 완화할 수 있게 되는 것이다. 그러므로, 이 실시예에서는 단차완화용 반도체층(217a,217b)을 게이트절연층(222) 위에 형성하여 공통전극(205) 및 화소전극(207)에 의한 단차를 완화할 수 있게 된다.
일반적으로 도 3에 도시된 구조의 IPS모드 액정표시소자를 4블럭 IPS모드 액정표시소자라 한다. 블럭이란 액정표시소자에서 공통전극과 화소전극 사이의 광이 투과하는 영역을 의미한다. 도 3에 도시된 IPS모드 액정표시소자에서는 화소내에 3개의 공통전극과 2개의 화소전극이 배치되어 4개의 광 투과영역, 즉 4개의 블럭이 형성되므로, 이러한 구조의 IPS모드 액정표시소자를 4블럭 IPS모드 액정표시소자라 한다.
그런데, 본 발명이 이러한 4블럭 IPS모드 액정표시소자에만 한정되는 것이 아니라 2블럭이나 6블럭과 같이 가능한 모든 블럭의 IPS모드 액정표시소자에 적용될 수 있는 것이다. 다시 말해서, 본 발명의 IPS모드 액정표시소자는 특정 블럭의 IPS모드 액정표시소자에 한정되는 것은 아니다.
도 6은 4블럭이 아닌 다른 블럭의 IPS모드 액정표시소자를 설명하기 위한 것으로, 이 도면의 IPS모드 액정표시소자는 6블럭 IPS모드 액정표시소자이다.
도면에 도시된 바와 같이, 6블럭 IPS모드 액정표시소자에서는 4개의 공통전극(305)과 3개의 화소전극(307)이 화소내에 배열되어, 6개의 광투과영역, 즉 블럭을 형성한다. 이때에도, 도 3 및 도 4a의 구조와 마찬가지로, 4개의 공통전극(305)의 상부에 단차완화용 반도체층(317)이 형성되어 상기 공통전극(305)에 의한 단차를 완화시킨다. 이때, 상기 금속층이나 절연층을 단차완화용 층으로 형성할 수도 있다.
또한, 도면에는 도시하지 않았지만, 화소전극(307)의 상부에도 단차완화용 반도체층(또는 금속층, 절연층)을 형성하여 화소전극(307)에 의한 단차를 완화할 수 있게 된다.
도 7은 본 발명의 다른 실시예에에 따른 IPS모드 액정표시소자의 구조를 나타내는 도면이다. 도면에 도시된 바와 같이, 이 구조의 IPS모드 액정표시소자의 액정패널(401)는 게이트라인(403)과 데이터라인(404)에 의해 정의되는 화소가 2개의 도메인(domain)으로 분할되어 있다. 즉, 화소의 중앙에는 화소전극(407)이 접속되는 화소전극라인(408) 및 공통전극(405)이 접속되는 공통라인(416)이 배치되어 있는데, 상기 화소전극라인(418)과 공통라인(416)을 기준으로 화소가 2개의 도메인으로 분할되어 있다. 그러나, 본 발명의 IPS모드 액정표시소자는 상기 구조에 한정되는 것이 아니라 지그재그형상으로 공통전극(405)과 화소전극(407)이 2회 이상 절곡된 구조에도 적용이 가능하며, 상기 공통라인(416)이 화소의 중앙에 형성되지 않고 게이트라인(403)과 오버랩되거나 게이트라인(403) 근처에 형성될 수도 있다. 또한, 상기 데이터라인(404) 역시 공통전극(405) 및 화소전극(407)과 마찬가지로 2회 절곡되거나 그 이상 절곡되어 화소 전체가 지그재그형상으로 이루어질 수 있을 것이다.
상기 화소내의 게이트라인(403)과 데이터라인(404)이 교차하는 영역에는 게이트전극(411), 반도체층(412), 소스전극(413) 및 드레인전극(414)으로 이루어진 박막트랜지스터(410)가 배치되어, 외부로부터 입력되는 신호를 화소전극(407)에 인가하며, 상기 신호가 인가됨에 따라 액정층에는 횡전계가 생성되는 것이다.
상기 구조의 IPS모드 액정표시소자에서 러빙은 데이터라인(404)을 따라 실행되며, 화소의 제1도메인(공통라인을 중심으로 화소의 상부)의 공통전극(405)과 화소전극(407)의 연장방향과 제2도메인(공통라인을 중심으로 화소의 하부)의 공통전극(405)과 화소전극(407)의 연장방향이 다르다. 특히, 공통전극(405)과 화소전극(407)은 게이트라인(403)에 대하여 비스듬히 형성되어 있으며, 제1도메인과 제2도메인의 공통전극(405) 및 화소전극(407)은 공통라인(416)을 중심으로 대칭된다. 따라서, 상기 제1도메인과 제2도메인에서 색변환이 서로 보상되어 실제 사용자의 눈에는 색변환이 발생하지 않는 것처럼 보이게 된다. 즉, 도 7에 도시된 구조의 IPS모드 액정표시소자는 색변환을 효과적으로 방지할 수 있는 구조로 이루어지는 것이다.
그러나, 상기 구조의 IPS모드 액정표시소자에서는 공통전극(405)과 화소전극(407)이 공통라인(416)을 중심으로 일정 각도로 배열되기 때문에, 예각을 이루는 공통라인(416)과 공통전극(405) 사이의 영역(B영역)에 단차가 겹치게 된다. 따라서, 이 영역에 형성되는 배향막에는 실질적으로 러빙이 이루어지지 않게 되어, 액정분자가 불규칙하게 배향된다. 그러나, 본 발명에서는 도면에 도시된 바와 같이, 상기 공통전극(405) 위에 단차완화용 반도체층(417)이 형성되므로, 단차에 의한 불량을 방지할 수 있게 된다. 본 발명의 단차완화용 반도체층은 다양한 구조의 IPS모드 액정표시소자에 훌륭하게 적용될 수 있지만, 경사진 2-도메인 구조의 IPS모드 액정표시소자가 단차에 의한 영향을 많이 받는다는 점을 감안하면 본 발명은 경사진 2-도메인 구조에 특히 효과적으로 적용될 수 있을 것이다.
상술한 바와 같이, 본 발명의 IPS모드 액정표시소자에서는 화소내에 배치되어 횡전계를 생성하는 공통전극 및 화소전극 중 적어도 하나의 상부에 단차완화용 층을 형성하므로 공통전극 및/또는 화소전극에 의한 단차를 완화할 수 있게 된다. 따라서, 단차영역으로 광이 누설되는 것을 방지할 수 있게 되어, 액정표시소자의 품질을 향상시킬 수 있게 된다.
도 1a는 종래 횡전계모드 액정표시소자의 평면도.
도 1b는 도 1a의 I-I'선 단면도.
도 2는 도 1a의 II-II'선 단면도.
도 3은 본 발명의 일실시예에 따른 횡전계모드 액정표시소자의 구조를 나타내는 평면도.
도 4a는 도 3의 III-III'선 단면도.
도 4b는 도 3의 IV-IV'선 단면도.
도 5는 본 발명의 다른 실시예에 따른 횡전계모드 액정표시소자의 구조를 나타내는 단면도.
도 6은 본 발명의 또 다른 실시예에 따른 횡전계모드 액정표시소자의 구조를 나타내는 평면도.
도 7은 본 발명의 또 다른 실시예에 따른 횡전계모드 액정표시소자의 구조를 나타내는 평면도.
* 도면의 주요부분에 대한 부호의 설명 *
103 : 게이트라인 104 : 데이터라인
105 : 공통전극 107 : 화소전극
110 : 박막트랜지스터 111 : 게이트전극
112 : 반도체층 113 : 소스전극
114 : 드레인전극 117 : 단차완화용 반도체층
120,130 : 기판 122 : 게이트절연층
124 : 보호층 128 : 배향막
132 : 블랙매트릭스 134 : 컬러필터층
136 : 오버코트층

Claims (19)

  1. 제1기판에 형성되어 복수의 화소를 정의하는 복수의 게이트라인 및 데이터라인;
    각 화소내에 배치되며, 제1기판 위에 형성된 게이트전극, 상기 게이트전극이 형성된 제1기판 전체에 걸쳐 적층된 게이트절연층, 상기 게이트절연층 위에 형성된 반도체층, 상기 반도체층 위에 형성된 소스전극 및 드레인전극으로 이루어진 박막트랜지스터;
    상기 박막트랜지스터가 형성된 제1기판 전체에 걸쳐 형성된 보호층;
    상기 화소내의 제1기판에 형성된 적어도 하나의 공통전극;
    상기 화소내에 공통전극과 실질적으로 평행하게 배치되어 횡전계를 형성하는 적어도 하나의 화소전극; 및
    상기 공통전극 위의 게이트절연층에 상기 공통전극 보다 큰 폭으로 절연층 또는 반도체층으로 형성되어 공통전극에 의한 보호층의 단차를 완화하는 제1단차완화층으로 구성된 횡전계모드 액정표시소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, 상기 화소전극을 따라 배치되어 화소전극에 의한 단차를 완화하는 제2단차완화층을 추가로 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자.
  7. 제6항에 있어서, 상기 제2단차완화층은 반도체층, 금속층 또는 절연층으로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자.
  8. 제1항에 있어서,
    제2기판;
    상기 제2기판에 형성되어 광을 차단하는 블랙매트릭스;
    상기 제2기판에 형성되어 컬러를 구현하는 컬러필터층; 및
    상기 제1기판 및 제2기판 사이에 형성된 액정층을 추가로 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자.
  9. 제8항에 있어서, 상기 제1기판 및 제2기판에 각각 형성된 제1배향막 및 제2배향막을 추가로 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자.
  10. 기판;
    기판에 형성되어 복수의 화소를 정의하는 복수의 게이트라인 및 데이터라인;
    각 화소내에 배치되며, 기판 위에 형성된 게이트전극, 상기 게이트전극이 형성된 기판 전체에 걸쳐 적층된 게이트절연층, 상기 게이트절연층 위에 형성된 반도체층, 상기 반도체층 위에 형성된 소스전극 및 드레인전극으로 이루어진 박막트랜지스터;
    상기 박막트랜지스터가 형성된 기판 전체에 걸쳐 형성된 보호층;
    상기 화소내에 형성된 적어도 하나의 공통전극;
    상기 화소내의 기판에 형성되어 공통전극과 실질적으로 평행하게 배치되어 횡전계를 형성하는 적어도 하나의 화소전극; 및
    상기 화소전극 위의 게이트절연층에 상기 화소전극 보다 큰 폭으로 절연층 또는 반도체층으로 형성되어 화소전극에 의한 보호층의 단차를 완화하는 단차완화층으로 구성된 횡전계모드 액정표시소자.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 기판;
    상기 기판에 형성되어 복수의 화소를 정의하는 복수의 게이트라인 및 데이터라인;
    각 화소내에 배치되며, 기판 위에 형성된 게이트전극, 상기 게이트전극이 형성된 기판 전체에 걸쳐 적층된 게이트절연층, 상기 게이트절연층 위에 형성된 반도체층, 상기 반도체층 위에 형성된 소스전극 및 드레인전극으로 이루어진 박막트랜지스터;
    상기 박막트랜지스터가 형성된 기판 전체에 걸쳐 형성된 보호층;;
    상기 화소내에 기판에 실질적으로 평행하게 배치되어 횡전계를 생성하는 적어도 하나의 제1전극 및 제2전극; 및
    상기 제1전극 및 제2전극 중 적어도 하나의 전극 위의 게이트절연층에 해당 전극 보다 큰폭으로 절연층 또는 반도체층으로 형성되어 해당 전극에 의한 보호층의 단차를 완화하는 단차완화층으로 구성된 횡전계모드 액정표시소자.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020020087472A 2002-12-30 2002-12-30 화질이 개선된 횡전계모드 액정표시소자 KR100919194B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020087472A KR100919194B1 (ko) 2002-12-30 2002-12-30 화질이 개선된 횡전계모드 액정표시소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020087472A KR100919194B1 (ko) 2002-12-30 2002-12-30 화질이 개선된 횡전계모드 액정표시소자

Publications (2)

Publication Number Publication Date
KR20040061284A KR20040061284A (ko) 2004-07-07
KR100919194B1 true KR100919194B1 (ko) 2009-09-29

Family

ID=37352836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020087472A KR100919194B1 (ko) 2002-12-30 2002-12-30 화질이 개선된 횡전계모드 액정표시소자

Country Status (1)

Country Link
KR (1) KR100919194B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990060948A (ko) * 1997-12-31 1999-07-26 김영환 횡전극구동 모드 박막트랜지스터 액정표시소자
KR20020005997A (ko) * 2000-07-10 2002-01-18 가나이 쓰토무 액정 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990060948A (ko) * 1997-12-31 1999-07-26 김영환 횡전극구동 모드 박막트랜지스터 액정표시소자
KR20020005997A (ko) * 2000-07-10 2002-01-18 가나이 쓰토무 액정 표시 장치

Also Published As

Publication number Publication date
KR20040061284A (ko) 2004-07-07

Similar Documents

Publication Publication Date Title
KR100919196B1 (ko) 횡전계모드 액정표시소자
KR20040108242A (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR101338109B1 (ko) 액정표시소자
KR101016525B1 (ko) 수평전계방식 액정표시소자
KR100895017B1 (ko) 개구율이 향상된 횡전계모드 액정표시소자
KR20040038355A (ko) 개구율이 향상된 횡전계모드 액정표시소자
KR20070044918A (ko) 액정패널 및 그 제조방법
KR100978251B1 (ko) 다중 블랙매트릭스가 형성된 횡전계모드 액정표시소자
KR20040025472A (ko) 횡전계모드 액정표시소자
KR100919194B1 (ko) 화질이 개선된 횡전계모드 액정표시소자
KR100919195B1 (ko) 고개구율 액정표시소자
KR20080003085A (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR100914194B1 (ko) 횡전계모드 액정표시소자
KR100919197B1 (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR100934825B1 (ko) 휘도가 향상된 횡전계모드 액정표시소자
KR101163396B1 (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR100919185B1 (ko) 횡전계모드 액정표시소자
KR100876404B1 (ko) 횡전계모드 액정표시소자
KR100789456B1 (ko) 횡전계모드 액정표시소자
KR100606440B1 (ko) 단선방지층을 포함하는 액정표시장치 및 그 제조방법
KR100919198B1 (ko) 횡전계모드 액정표시소자
KR101067966B1 (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR20060001670A (ko) 고개구율 횡전계모드 액정표시소자
KR20040062116A (ko) 횡전계모드 액정표시소자
KR100945347B1 (ko) 횡전계모드 액정표시소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 11