KR100927014B1 - LCD and its driving method - Google Patents

LCD and its driving method Download PDF

Info

Publication number
KR100927014B1
KR100927014B1 KR1020020076542A KR20020076542A KR100927014B1 KR 100927014 B1 KR100927014 B1 KR 100927014B1 KR 1020020076542 A KR1020020076542 A KR 1020020076542A KR 20020076542 A KR20020076542 A KR 20020076542A KR 100927014 B1 KR100927014 B1 KR 100927014B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
common electrode
crystal cell
supplying
crystal display
Prior art date
Application number
KR1020020076542A
Other languages
Korean (ko)
Other versions
KR20040048623A (en
Inventor
이상열
채기성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020076542A priority Critical patent/KR100927014B1/en
Publication of KR20040048623A publication Critical patent/KR20040048623A/en
Application granted granted Critical
Publication of KR100927014B1 publication Critical patent/KR100927014B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0257Reduction of after-image effects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 잔상 제거를 위하여 펄스 구동되는 공통 전압의 지연량을 최소화하여 화면 상단 밝음 현상을 방지할 수 있는 액정 표시 장치 및 그 구동 방법을 제공하는 것이다.The present invention provides a liquid crystal display device and a method of driving the same, which can prevent a brightening phenomenon at the top of a screen by minimizing a delay amount of a common voltage pulsed to remove an afterimage.

본 발명의 액정 표시 장치는 액정셀 매트릭스와, 다수개의 그룹으로 구성되어 그 그룹별로 상기 액정셀 매트릭스에 기준 전압을 공급하기 위한 공통 전극 라인 그룹들을 포함하는 액정 표시 패널과; 액정셀 매트릭스를 구동하는 매트릭스 구동부와; 상기 다수의 공통 전극 라인 그룹들 각각에 개별적으로 전압을 공급하는 다수의 공통 전압 생성부들을 포함하며, 상기 다수의 공통 전압 생성부들은, 유효 화소 신호 공급 기간에는 상기 기준 전압을 공급하고, 블랭크 기간에는 상기 액정셀에 잔존하는 전하들을 방전시키는 방전 전압을 공급하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a liquid crystal display including: a liquid crystal cell matrix, a liquid crystal display panel including a plurality of groups and common electrode line groups for supplying a reference voltage to the liquid crystal cell matrix for each group; A matrix driver for driving the liquid crystal cell matrix; A plurality of common voltage generators supplying voltages to each of the plurality of common electrode line groups, wherein the plurality of common voltage generators supply the reference voltage in an effective pixel signal supply period, and a blank period. It characterized in that for supplying a discharge voltage for discharging the remaining charges in the liquid crystal cell.

Description

액정 표시 장치 및 그 구동 방법{LIQUID CRYSTAL DISPLAY AND METHOD OF DIRVING THE SAME} Liquid crystal display and its driving method {LIQUID CRYSTAL DISPLAY AND METHOD OF DIRVING THE SAME}             

도 1은 통상적인 IPS 모드의 액정 표시 장치를 도시한 도면.1 shows a liquid crystal display of a conventional IPS mode.

도 2에 도시된 공통 전극 라인에 공급되는 구동 파형도.Fig. 2 is a drive waveform diagram supplied to the common electrode line shown in Fig. 2.

도 3은 본 발명의 제1 실시 예에 따른 IPS 모드의 액정 표시 장치를 개략적으로 도시한 도면.FIG. 3 schematically illustrates a liquid crystal display device in an IPS mode according to a first embodiment of the present invention. FIG.

도 4는 도 3에 도시된 공통 전압 생성부를 도시한 상세 회로도.4 is a detailed circuit diagram illustrating the common voltage generator illustrated in FIG. 3.

도 5는 도 3에 도시된 액정 표시 패널에 공급되는 공통 전압 파형도.FIG. 5 is a diagram of a common voltage waveform supplied to the liquid crystal display panel shown in FIG. 3.

도 6은 도 3에 도시된 분할된 공통 전극 라인에 공통 전압을 공급하는 공통 전압 공급 라인의 배치 구조를 도시한 도면.FIG. 6 is a diagram illustrating an arrangement structure of a common voltage supply line supplying a common voltage to the divided common electrode line illustrated in FIG. 3.

도 7은 본 발명의 제2 실시 예에 따른 IPS 모드의 액정 표시 장치를 개략적으로 도시한 도면.FIG. 7 schematically illustrates a liquid crystal display device in an IPS mode according to a second embodiment of the present invention. FIG.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

12, 22, 32 : 액정 표시 패널 14 : 게이트 드라이버12, 22, 32: liquid crystal display panel 14: gate driver

16 : 데이터 드라이버16: data driver

18, 24, 26, 28, 30, 34, 36, 38 : 공통 전압 생성부 18, 24, 26, 28, 30, 34, 36, 38: common voltage generator                 

20 : 증폭기 40 : 테이프 캐리어 패키지(TCP)20: amplifier 40: tape carrier package (TCP)

42 : 게이트 드라이브 IC
42: gate drive IC

본 발명은 액정 표시 장치에 관한 것으로, 특히 잔상 제거를 위하여 임펄스 구동되는 공통 전압의 지연으로 인한 화면 상단부의 밝음 현상을 방지할 수 있는 액정 표시 장치 및 그 구동 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a driving method thereof, which can prevent a bright phenomenon of an upper end of a screen due to a delay of a common voltage driven by an impulse to remove an afterimage.

액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀 매트릭스를 가지는 액정 표시 패널과, 그 액정 표시 패널을 구동하기 위한 구동 회로를 구비하게 된다.The liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal using an electric field. To this end, the liquid crystal display device includes a liquid crystal display panel having a liquid crystal cell matrix and a driving circuit for driving the liquid crystal display panel.

이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 방향 전계를 이용하여 액정을 구동하는 TN(Twisted Nematic) 모드와 수평 방향 전계를 이용하여 액정을 구동하는 인 플레인 스위치(In Plane Switch; 이하, IPS라 함) 모드로 대별된다. 여기서, TN 모드의 액정 표시 장치는 상하부 기판에 대향하게 배치된 화소 전극과 공통 전극 간의 수직전계에 의해 액정을 구동하는 모드로 개구율이 큰 장점을 가지는 반면 시야각이 좁은 단점을 가진다. IPS 모드는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평전계에 의해 액정을 구동하는 모드로 시야각이 큰 장점을 가지는 반면 개구율이 작은 단점을 가진다. Such a liquid crystal display includes a twisted nematic (TN) mode for driving a liquid crystal using a vertical electric field and an in-plane switch for driving a liquid crystal using a horizontal electric field according to a direction of an electric field driving a liquid crystal. , IPS) mode. Here, the liquid crystal display of the TN mode is a mode in which the liquid crystal is driven by a vertical electric field between the pixel electrode and the common electrode disposed opposite to the upper and lower substrates, and has a large aperture ratio but a narrow viewing angle. The IPS mode is a mode in which a liquid crystal is driven by a horizontal electric field between a pixel electrode and a common electrode arranged side by side on a lower substrate, and has a large viewing angle, but a small aperture ratio.                         

도 1은 일반적인 IPS 모드의 액정 표시 장치를 등가적으로 도시한 평면도이다.1 is a plan view equivalently showing a liquid crystal display of a general IPS mode.

도 1에 도시된 IPS 모드의 액정 표시 장치는 액정셀 매트릭스를 갖는 액정 표시 패널(12)과, 액정 표시 패널(12)의 게이트 라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(14)와, 액정 표시 패널(12)의 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(16)와, 액정 표시 패널(12)의 공통 전극 라인들(CL1 내지 CLn)에 공통으로 접속된 공통 전압 공급 라인(ICL)에 공통 전압(Vcom) 공급하기 위한 공통 전압 생성부(18)를 구비한다.The liquid crystal display of the IPS mode shown in FIG. 1 includes a liquid crystal display panel 12 having a liquid crystal cell matrix, a gate driver 14 for driving gate lines GL1 to GLn of the liquid crystal display panel 12. The common voltage is commonly connected to the data driver 16 for driving the data lines DL1 to DLm of the liquid crystal display panel 12 and the common electrode lines CL1 to CLn of the liquid crystal display panel 12. The common voltage generator 18 is provided to supply the common voltage Vcom to the supply line ICL.

액정 표시 패널(12)은 데이터 라인들(DL1 내지 DLm)과 게이트 라인들(GL1 내지 GLn)의 교차부마다 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)와 공통 전극 라인(CL) 사이에 접속된 액정셀을 구비한다.The liquid crystal display panel 12 includes a thin film transistor TFT formed at each intersection of the data lines DL1 to DLm and the gate lines GL1 to GLn, and between the thin film transistor TFT and the common electrode line CL. The connected liquid crystal cell is provided.

박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 스캔 신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀에 충전된 화소 신호가 유지되게 한다. The thin film transistor TFT is turned on when the scan signal from the gate line GL, that is, the gate high voltage VGH is supplied, and supplies the pixel signal from the data line DL to the liquid crystal cell. The thin film transistor TFT is turned off when the gate low voltage VGL is supplied from the gate line GL to maintain the pixel signal charged in the liquid crystal cell.

액정셀은 박막 트랜지스터(TFT)의 드레인 전극과 접속된 화소 전극과, 그 화소 전극과 액정을 사이에 두고 나란하게 배치되며 공통 전극 라인(CL)과 접속된 공통 전극을 포함하게 되며, 등가적으로는 액정 캐패시터(Clc)로 표현된다. 또한, 액정셀은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되 게 하기 위하여 절연막을 사이에 두고 화소 전극과 공통 전극이 중첩되는 부분에 형성된 스토리지 캐패시터(Cst)를 더 구비한다. 이러한 액정셀은 공통 전극 라인(CL)을 통해 공통 전극에 공급된 공통 전압(Vcom)과 박막 트랜지스터(TFT)를 통해 화소 전극에 공급된 화소 신호와 충전되는 화소 신호와의 전압차에 의해 형성되는 수평 전계에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다. The liquid crystal cell includes a pixel electrode connected to the drain electrode of the thin film transistor TFT and a common electrode disposed side by side with the pixel electrode and the liquid crystal interposed therebetween, and connected to the common electrode line CL. Is represented by the liquid crystal capacitor Clc. In addition, the liquid crystal cell further includes a storage capacitor Cst formed at a portion where the pixel electrode and the common electrode overlap with each other so that the charged pixel signal is stably maintained until the next pixel signal is charged. . The liquid crystal cell is formed by a voltage difference between the common voltage Vcom supplied to the common electrode through the common electrode line CL and the pixel signal supplied to the pixel electrode through the thin film transistor TFT and the charged pixel signal. The arrangement state of the liquid crystal having dielectric anisotropy varies according to the horizontal electric field, thereby adjusting grayscale.

게이트 드라이버(14)는 게이트 라인들(GL1 내지 GLn)에 순차적으로 스캔 신호를 공급하여 게이트 라인(GL1 내지 GLn)에 접속된 박막 트랜지스터(TFT)가 게이트 라인(GL) 단위로 구동되게 한다. The gate driver 14 sequentially supplies scan signals to the gate lines GL1 to GLn so that the thin film transistor TFT connected to the gate lines GL1 to GLn is driven in units of the gate line GL.

데이터 드라이버(16)는 타이밍 제어부(도시하지 않음)로부터의 디지털 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인들(DL1 내지 DLm)에 공급한다.The data driver 16 converts digital pixel data from a timing controller (not shown) into an analog pixel signal and supplies it to the data lines DL1 to DLm.

공통 전압 생성부(16)는 액정셀 구동시 기준 전압이 되는 공통 전압(Vcom)을 생성하여 공통 전압 공급 라인(ICL)를 통해 공통 전극 라인들(CL1 내지 CLn)에 공급한다.The common voltage generator 16 generates a common voltage Vcom which becomes a reference voltage when driving the liquid crystal cell, and supplies the common voltage Vcom to the common electrode lines CL1 to CLn through the common voltage supply line ICL.

이러한 종래의 IPS 액정 표시 장치의 액정셀 각각에서 화소 전극과 공통 전극에 의해 수평 전계가 형성되는 경우 그 화소 전극과 공통 전극 사이의 절연막에도 상기 수평 전계에 의한 전하가 축적되게 된다. 이렇게 절연막에 축적된 전하들로 인하여 화소 전극 및 공통 전극으로부터 액정에 인가되는 구동 전압이 지연됨으로써 IPS 모드의 액정 표시 장치에서는 잔상 문제가 발생하고 있다. When the horizontal electric field is formed by the pixel electrode and the common electrode in each of the liquid crystal cells of the conventional IPS liquid crystal display, charges by the horizontal electric field are also accumulated in the insulating film between the pixel electrode and the common electrode. As a result of the charges accumulated in the insulating layer, the driving voltage applied to the liquid crystal from the pixel electrode and the common electrode is delayed, thereby causing an afterimage problem in the liquid crystal display of the IPS mode.                         

이러한 IPS 모드 액정 표시 장치의 잔상 문제를 해결하기 위하여 도 2에 도시된 바와 같이 프레임마다 유효한 화소 신호가 액정 표시 패널에 공급되지 않는 블랭크 기간에 공통 전압(Vcom)을 펄스 구동하는 방법이 제안되어졌다. In order to solve the afterimage problem of the IPS mode liquid crystal display, a method of pulse driving the common voltage Vcom in a blank period in which a valid pixel signal is not supplied to the liquid crystal display panel for each frame has been proposed as shown in FIG. 2. .

도 2를 참조하면, 유효한 화소 데이터의 공급 기간과 블랭크 기간(BP)을 지시하는 데이터 이네이블 신호(DE)에 응답하여 블랭크 기간(BP)에서 공통 전압(Vcom)을 레벨 다운시키게 된다. 이렇게 블랭크 기간(BP)에서 레벨 다운된 공통 전압(Vcom)을 공통 전극을 통해 모든 액정셀에 공급하여 화소 전극과 공통 전극 사이의 절연막에 축적된 전하들이 방전되게 함으로써 잔상 문제를 해결하고 있다. Referring to FIG. 2, the common voltage Vcom is leveled down in the blank period BP in response to the data enable signal DE indicating the supply period of the valid pixel data and the blank period BP. The residual image problem is solved by supplying the common voltage Vcom leveled down in the blank period BP to all of the liquid crystal cells through the common electrode to discharge the charges accumulated in the insulating film between the pixel electrode and the common electrode.

그런데, 도 2에 도시된 바와 같이 이전 프레임((i-1)F)의 블랭크 기간(BP)에서 레벨 다운된 공통 전압(Vcom)을 현재 프레임(iF)에서 정상 전압으로 레벨 업시키는 경우 소정의 지연 시간(Δt)이 발생하게 된다. 이러한 지연 시간(Δt)은 액정 표시 패널에 형성된 공통 전극 라인(CL)의 라인 저항 성분과, 그 공통 전극 라인(CL)과 데이터 라인(DL) 간의 기생 캐패시터 성분에 의해 발생하게 된다. 이러한 지연 시간(Δt)으로 인하여 현재 프레임(iF)에서 유효 화소 신호를 액정 표시 패널에 공급하기 시작하는 부분에서 공통 전압(Vcom)이 왜곡됨으로써 화면의 상단 부분이 상대적으로 밝아보이는 화질 저하 현상이 발생하고 있다. 나아가, 공통 전압(Vcom)의 지연 시간(Δt)은 고해상도 화상을 표시하기 위하여 액정셀의 수가 증가하는 경우 더욱 길어지게 되므로 화면 상단 밝음 현상은 더욱 악화되게 된다.
However, as shown in FIG. 2, when the common voltage Vcom leveled down in the blank period BP of the previous frame (i-1) F is increased to the normal voltage in the current frame iF, a predetermined voltage is increased. The delay time Δt occurs. The delay time Δt is generated by the line resistance component of the common electrode line CL formed in the liquid crystal display panel and the parasitic capacitor component between the common electrode line CL and the data line DL. Due to this delay time Δt, the common voltage Vcom is distorted at the portion where the effective pixel signal starts to be supplied to the liquid crystal display panel in the current frame iF, resulting in a deterioration of image quality in which the upper portion of the screen appears relatively bright. Doing. Furthermore, since the delay time Δt of the common voltage Vcom becomes longer when the number of liquid crystal cells is increased to display a high resolution image, the brightness of the upper screen becomes worse.

따라서, 본 발명의 목적은 잔상 제거를 위하여 펄스 구동되는 공통 전압의 지연량을 최소화하여 화면 상단 밝음 현상을 방지할 수 있는 액정 표시 장치 및 그 구동 방법을 제공하는 것이다.
Accordingly, it is an object of the present invention to provide a liquid crystal display device and a driving method thereof capable of preventing a brightening phenomenon at the top of a screen by minimizing a delay amount of a common voltage pulsed to remove residual images.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정 표시 장치는 액정셀 매트릭스와, 다수개의 그룹으로 구성되어 그 그룹별로 상기 액정셀 매트릭스에 기준 전압을 공급하기 위한 공통 전극 라인 그룹들을 포함하는 액정 표시 패널과; 액정셀 매트릭스를 구동하는 매트릭스 구동부와; 상기 다수의 공통 전극 라인 그룹들 각각에 개별적으로 전압을 공급하는 다수의 공통 전압 생성부들을 포함하며, 상기 다수의 공통 전압 생성부들은, 유효 화소 신호 공급 기간에는 상기 기준 전압을 공급하고, 블랭크 기간에는 상기 액정셀에 잔존하는 전하들을 방전시키는 방전 전압을 공급하는 것을 특징으로 한다.In order to achieve the above object, the liquid crystal display device according to the present invention comprises a liquid crystal cell matrix and a plurality of groups, the liquid crystal display panel including common electrode line groups for supplying a reference voltage to the liquid crystal cell matrix for each group. and; A matrix driver for driving the liquid crystal cell matrix; A plurality of common voltage generators supplying voltages to each of the plurality of common electrode line groups, wherein the plurality of common voltage generators supply the reference voltage in an effective pixel signal supply period, and a blank period. It characterized in that for supplying a discharge voltage for discharging the remaining charges in the liquid crystal cell.

상기 액정셀들 각각은 스캔 신호를 공급하는 게이트 라인과 화소 신호를 공급하는 데이터 라인에 접속된 박막 트랜지스터를 통해 상기 화소 신호를 충전하는 화소 전극과, 상기 공통 전극 라인 그룹에 접속된 공통 전극에 의해 형성되는 수평 전계에 의해 구동되는 것을 특징으로 한다.Each of the liquid crystal cells includes a pixel electrode for charging the pixel signal through a thin film transistor connected to a gate line for supplying a scan signal and a data line for supplying a pixel signal, and a common electrode connected to the common electrode line group. It is characterized by being driven by a horizontal electric field formed.

상기 공통 전극 라인 그룹들은 수직 방향으로 분리된 것을 특징으로 한다.The common electrode line groups may be separated in the vertical direction.

상기 공통 전극 라인 그룹들은 수평 방향으로 분리된 것을 특징으로 한다.The common electrode line groups may be separated in a horizontal direction.

본 발명에 따른 액정 표시 장치의 구동 방법은 액정셀 매트릭스에 유효 화소 신호를 공급하는 기간에 그 액정셀 매트릭스에 포함되는 다수개의 공통 전극 라인 그룹들 각각에 개별적으로 기준 전압을 공급하는 단계와; 블랭크 기간에 다수개의 공통 전극 라인 그룹들 각각에 개별적으로 액정셀들에 잔존하는 전하들을 방전시키기 위한 방전 전압을 공급하는 단계를 포함하는 것을 특징으로 한다.A method of driving a liquid crystal display according to the present invention includes supplying a reference voltage to each of a plurality of common electrode line groups included in the liquid crystal cell matrix in a period of supplying an effective pixel signal to the liquid crystal cell matrix; And supplying a discharge voltage for discharging charges remaining in the liquid crystal cells to each of the plurality of common electrode line groups separately in the blank period.

상기 액정셀 매트릭스에 포함되는 각각의 액정셀은 스캔 신호를 공급하는 게이트 라인과 상기 화소 신호를 공급하는 데이터 라인에 접속된 박막 트랜지스터를 통해 상기 화소 신호를 충전하는 화소 전극과, 상기 공통 전극 라인 그룹에 접속되어 상기 기준 전압을 충전하는 공통 전극에 의해 형성되는 수평 전계를 이용하여 구동하는 것을 특징으로 한다.Each liquid crystal cell included in the liquid crystal cell matrix includes a pixel electrode for charging the pixel signal through a thin film transistor connected to a gate line for supplying a scan signal and a data line for supplying the pixel signal, and the common electrode line group. And is driven using a horizontal electric field formed by a common electrode charged with the reference voltage.

상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above objects will become apparent from the detailed description of the embodiments with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시예들을 첨부한 도 3 내지 도 7을 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 3 to 7.

도 3은 본 발명의 실시 예에 따른 IPS 모드의 액정 표시 장치를 개략적으로 도시한 것이다.3 schematically illustrates a liquid crystal display device in an IPS mode according to an embodiment of the present invention.

도 3에 도시된 액정 표시 장치는 액정셀 매트릭스에 공통 전압(Vcom)을 공급하는 다수의 공통 전극 라인 그룹(GCL1 내지 GCL4)을 포함하는 액정 표시 패널(22)과, 공통 전극 라인 그룹(GCL1 내지 GCL4) 각각에 개별적으로 공통 전압(Vcom)을 공급하는 다수의 공통 전압 생성부(24, 26, 28, 30)를 구비한다. The liquid crystal display illustrated in FIG. 3 includes a liquid crystal display panel 22 including a plurality of common electrode line groups GCL1 to GCL4 for supplying a common voltage Vcom to a liquid crystal cell matrix, and a common electrode line group GCL1 to A plurality of common voltage generators 24, 26, 28, and 30 are provided to supply the common voltage Vcom to each of the GCL4).

액정 표시 패널(22)은 도시 하지 않은 데이터 라인들과 게이트 라인들의 교 차부마다 스위칭 소자로 형성된 박막 트랜지스터와, 박막 트랜지스터와 공통 전극 라인(CL) 사이에 접속된 액정셀을 구비한다. The liquid crystal display panel 22 includes a thin film transistor formed of a switching element at each intersection of data lines and gate lines (not shown), and a liquid crystal cell connected between the thin film transistor and the common electrode line CL.

박막 트랜지스터는 게이트 라인으로부터의 스캔 신호에 응답하여 데이터 라인으로부터의 화소 신호를 액정셀의 화소 전극에 공급하여 유지되게 한다. 액정셀은 박막 트랜지스터의 드레인 전극과 접속된 화소 전극과, 그 화소 전극과 액정을 사이에 두고 나란하게 배치되며 공통 전극 라인(CL)과 접속된 공통 전극을 포함하게 되며, 등가적으로는 액정 캐패시터(Clc)로 표현된다. 또한, 액정셀은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 절연막을 사이에 두고 화소 전극과 공통 전극이 중첩되는 부분에 형성된 스토리지 캐패시터(Cst)를 더 구비한다. 이러한 액정셀은 공통 전극 라인(CL)을 통해 공통 전극에 공급된 공통 전압(Vcom)과 박막 트랜지스터를 통해 화소 전극에 공급된 화소 신호와 충전되는 화소 신호와의 전압차에 의해 형성되는 수평 전계에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다. The thin film transistor supplies and maintains the pixel signal from the data line to the pixel electrode of the liquid crystal cell in response to the scan signal from the gate line. The liquid crystal cell includes a pixel electrode connected to the drain electrode of the thin film transistor, and a common electrode arranged side by side with the pixel electrode and the liquid crystal interposed therebetween, and connected to the common electrode line CL. Represented by (Clc). In addition, the liquid crystal cell further includes a storage capacitor Cst formed at a portion where the pixel electrode and the common electrode overlap each other with an insulating layer therebetween so that the charged pixel signal is stably maintained until the next pixel signal is charged. The liquid crystal cell has a horizontal electric field formed by a voltage difference between the common voltage Vcom supplied to the common electrode through the common electrode line CL and the pixel signal supplied to the pixel electrode through the thin film transistor and the charged pixel signal. Accordingly, the arrangement state of the liquid crystal having dielectric anisotropy is changed to adjust grayscale by adjusting light transmittance.

여기서, 공통 전압(Vcom)을 공급하는 공통 전극 라인들(CL)은 수직 방향으로 다수개의 그룹, 예를 들면 도 3에 도시된 바와 같이 제1 내지 제4 공통 전극 라인 그룹(GCL1 내지 GCL4)으로 분할된다. 이렇게 분할된 제1 내지 제4 공통 전극 라인 그룹(GCL1 내지 GCL4)은 각각의 공통 전압 생성부(24, 26, 28, 30)로부터 개별적으로 공통 전압(Vcom)을 공급받게 된다. 이렇게 공통 전극 라인들(CL)이 다수개의 그룹으로 분할됨에 따라 그 공통 전극 라인(CL)의 라인 저항을 감소시킬 수 있음과 아울러 그 공통 전극 라인(CL)과 데이터 라인 간의 기생 캐패시터 용량을 감소시킬 수 있게 된다. 이에 따라, 공통 전극 라인(CL)의 라인 저항 성분 및 기생 캐패시터 성분으로 인한 공통 전압(Vcom)의 펄스 구동시 지연 시간(Δt)을 단축시킬 수 있게 된다.Here, the common electrode lines CL supplying the common voltage Vcom are divided into a plurality of groups in the vertical direction, for example, the first to fourth common electrode line groups GCL1 to GCL4 as shown in FIG. 3. Divided. The divided first to fourth common electrode line groups GCL1 to GCL4 receive the common voltage Vcom separately from the common voltage generators 24, 26, 28, and 30. As the common electrode lines CL are divided into a plurality of groups, the line resistance of the common electrode line CL may be reduced, and the parasitic capacitor capacity between the common electrode line CL and the data line may be reduced. It becomes possible. Accordingly, it is possible to shorten the delay time [Delta] t during pulse driving of the common voltage Vcom due to the line resistance component and the parasitic capacitor component of the common electrode line CL.

제1 내지 제4 공통 전압 발생부(24, 26, 28, 30)는 독립적으로 공통 전압(Vcom)을 생성하여 해당하는 공통 전극 라인 그룹(GCL1 내지 GCL4)에 공급하게 된다. 이를 위하여, 제1 내지 제4 공통 전압 발생부(24, 26, 28, 30) 각각은 도 4에 도시된 바와 같은 상세 회로 구성을 가지게 된다.The first to fourth common voltage generators 24, 26, 28, and 30 independently generate the common voltage Vcom and supply the same to the common electrode line groups GCL1 to GCL4. To this end, each of the first to fourth common voltage generators 24, 26, 28, and 30 has a detailed circuit configuration as shown in FIG. 4.

도 4에 도시된 공통 전압 발생부는 타이밍 제어부(도시하지 않음)으로부터의 데이터 이네이블 신호(DE) 또는 반전 데이터 이네이블 신호(NDE)에 응답하여 도 5에 도시된 바와 같이 유효 데이터 공급 기간에서는 액정셀 구동시 기준 전압인 공통 전압(Vcom)을 발생하고, 블랭크 기간(BP)에서는 그 레벨 다운된 기준 전압(Vcom)을 발생하게 된다. 이를 위하여, 공통 전압 발생부는 액정 표시 장치의 전원부로부터의 구동 전압(VCLD)을 분압하는 제1 및 제2 저항들(R1, Rv)과, 제1 및 제2 저항(R1, Rv)에 의해 분압되고 데이터 이네이블 신호(DE) 또는 반전 데이터 이네이블 신호(NDE)에 따라 가변되는 구동 전압을 증폭시켜 출력하는 연산 증폭기(20)를 구비한다. 여기서, 가변 저항인 제2 저항(Rv)의 저항값 조절로 연산 증폭기(20)로부터 출력되는 공통 전압(Vcom) 레벨을 가변시킬 수 있다.The common voltage generator shown in FIG. 4 responds to the data enable signal DE or the inverted data enable signal NDE from a timing controller (not shown), as shown in FIG. 5, in the effective data supply period. When the cell is driven, the common voltage Vcom, which is a reference voltage, is generated, and in the blank period BP, the leveled down reference voltage Vcom is generated. To this end, the common voltage generator divides the first and second resistors R1 and Rv for dividing the driving voltage VCLD from the power supply unit of the liquid crystal display, and divides them by the first and second resistors R1 and Rv. And an operational amplifier 20 for amplifying and outputting a driving voltage which is variable according to the data enable signal DE or the inverted data enable signal NDE. Here, the level of the common voltage Vcom output from the operational amplifier 20 may be varied by adjusting the resistance of the second resistor Rv, which is a variable resistor.

이러한 구성을 갖는 공통 전압 발생부(24, 26, 28, 30) 각각으로부터 공급되는 공통 전압(Vcom)은 수직방향으로 다분할되어 저항 성분 및 기생 캐패시터 성분 이 종래에 비하여 현저하게 감소된 공통 전극 라인 그룹(GCL1 내지 GCL4)에 독립적으로 공급된다. 이에 따라, 도 5에 도시된 바와 같이 이전 프레임((i-1)F)의 블랭크 기간(BP)에서 레벨 다운된 공통 전압(Vcom)이 현재 프레임(iF)의 시작점에서 정상 전압까지 레벨 업되는 지연 시간(Δt)이 현저하게 단축될 수 있게 된다. 이러한 공통 전압(Vcom)의 지연 시간(Δt) 단축으로 현재 프레임(iF)의 시작부분에서도 정상적인 공통 전압(Vcom)이 액정 표시 패널(22)에 공급되므로 종래와 같은 화면 상단부의 밝음 현상은 발생하지 않게 된다.The common voltage Vcom supplied from each of the common voltage generators 24, 26, 28, and 30 having such a configuration is divided in the vertical direction so that the resistance electrode and the parasitic capacitor component are significantly reduced compared to the conventional common electrode line. It is supplied independently to the groups GCL1 to GCL4. Accordingly, as shown in FIG. 5, the common voltage Vcom leveled down in the blank period BP of the previous frame (i-1) F is leveled up from the start point of the current frame iF to the normal voltage. The delay time [Delta] t can be significantly shortened. Since the common voltage Vcom is supplied to the liquid crystal display panel 22 even at the beginning of the current frame iF due to the shortening of the delay time Δt of the common voltage Vcom, the brightness of the upper part of the screen does not occur. Will not.

한편, 도 3에 도시된 제1 내지 제4 공통 전압 생성부(24, 26, 28, 30) 각각에서 공급된 공통 전압(Vcom)이 액정 표시 패널(22)에서 수직방향으로 다분할된 공통 전극 라인 그룹(GCL1 내지 GCL4) 각각에 공급되는 경로를 예를 들면 도 6에 도시된 바와 같다.Meanwhile, a common electrode in which the common voltage Vcom supplied from each of the first to fourth common voltage generators 24, 26, 28, and 30 illustrated in FIG. 3 is divided in the vertical direction in the liquid crystal display panel 22. For example, a path supplied to each of the line groups GCL1 to GCL4 is illustrated in FIG. 6.

도 6을 참조하면, 액정 표시 패널(22)의 게이트 라인들(도시하지 않음)을 구동하기 위한 게이트 드라이브 집적회로(이하, IC라 함)(42)가 실장된 테이프 캐리어 패키지(Tape Carrier Package; 이하, TCP라 함)(40)를 통해 액정 표시 패널(22)에 접속된다. 도 3에 도시된 제1 내지 제4 공통 전압 생성부(24, 26, 28, 30) 각각에서 공급된 공통 전압(Vcom)은 상기 TCP(40)를 경유하는 서로 다른 공통 전압 공급 라인(ICL1 내지 ICL4)을 통해 액정 표시 패널(22)에 형성된 제1 내지 제4 공통 전극 라인 그룹(GCL1 내지 GCL4)에 독립적으로 공급된다. 6, a tape carrier package having a gate drive integrated circuit (hereinafter referred to as an IC) 42 for driving gate lines (not shown) of the liquid crystal display panel 22; The liquid crystal display panel 22 is connected to the liquid crystal display panel 22 through a TCP 40 hereinafter. The common voltages Vcom supplied from each of the first to fourth common voltage generators 24, 26, 28, and 30 illustrated in FIG. 3 are different from common voltage supply lines ICL1 to TCP through the TCP 40. Independently supplied to the first to fourth common electrode line groups GCL1 to GCL4 formed in the liquid crystal display panel 22 through ICL4.

도 7은 본 발명의 제2 실시 예에 따른 IPS 모드의 액정 표시 장치를 개략적으로 도시한 것이다. FIG. 7 schematically illustrates a liquid crystal display device in an IPS mode according to a second embodiment of the present invention.                     

도 7에 도시된 액정 표시 장치는 수평방향으로 분할된 다수의 공통 전극 라인 그룹(GCL1 내지 GCL3)을 포함하는 액정 표시 패널(32)과, 공통 전극 라인 그룹(GCL1 내지 GCL3) 각각에 개별적으로 공통 전압(Vcom)을 공급하는 다수의 공통 전압 생성부(34, 36, 38)를 구비한다. The liquid crystal display illustrated in FIG. 7 is common to the liquid crystal display panel 32 including the plurality of common electrode line groups GCL1 to GCL3 divided in the horizontal direction, and to each of the common electrode line groups GCL1 to GCL3. A plurality of common voltage generators 34, 36, and 38 supplying the voltage Vcom is provided.

액정 표시 패널(32)은 도시 하지 않은 데이터 라인들과 게이트 라인들의 교차부마다 스위칭 소자로 형성된 박막 트랜지스터와, 박막 트랜지스터와 공통 전극 라인(CL) 사이에 접속된 액정셀을 구비한다. The liquid crystal display panel 32 includes a thin film transistor formed of a switching element at each intersection of data lines and gate lines (not shown), and a liquid crystal cell connected between the thin film transistor and the common electrode line CL.

박막 트랜지스터는 게이트 라인으로부터의 스캔 신호에 응답하여 데이터 라인으로부터의 화소 신호를 액정셀의 화소 전극에 공급하여 유지되게 한다. 액정셀은 박막 트랜지스터의 드레인 전극과 접속된 화소 전극과, 그 화소 전극과 액정을 사이에 두고 나란하게 배치되며 공통 전극 라인(CL)과 접속된 공통 전극을 포함하게 되며, 등가적으로는 액정 캐패시터(Clc)로 표현된다. 또한, 액정셀은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 절연막을 사이에 두고 화소 전극과 공통 전극이 중첩되는 부분에 형성된 스토리지 캐패시터(Cst)를 더 구비한다. 이러한 액정셀은 공통 전극 라인(CL)을 통해 공통 전극에 공급된 공통 전압(Vcom)과 박막 트랜지스터를 통해 화소 전극에 공급된 화소 신호와 충전되는 화소 신호와의 전압차에 의해 형성되는 수평 전계에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다. The thin film transistor supplies and maintains the pixel signal from the data line to the pixel electrode of the liquid crystal cell in response to the scan signal from the gate line. The liquid crystal cell includes a pixel electrode connected to the drain electrode of the thin film transistor, and a common electrode arranged side by side with the pixel electrode and the liquid crystal interposed therebetween, and connected to the common electrode line CL. Represented by (Clc). In addition, the liquid crystal cell further includes a storage capacitor Cst formed at a portion where the pixel electrode and the common electrode overlap each other with an insulating layer therebetween so that the charged pixel signal is stably maintained until the next pixel signal is charged. The liquid crystal cell has a horizontal electric field formed by a voltage difference between the common voltage Vcom supplied to the common electrode through the common electrode line CL and the pixel signal supplied to the pixel electrode through the thin film transistor and the charged pixel signal. Accordingly, the arrangement state of the liquid crystal having dielectric anisotropy is changed to adjust grayscale by adjusting light transmittance.

여기서, 공통 전압(Vcom)을 공급하는 공통 전극 라인들(CL)은 수평 방향으로 다수개의 그룹, 예를 들면 도 7에 도시된 바와 같이 제1 내지 제3 공통 전극 라인 그룹(GCL1 내지 GCL3)으로 분할된다. 이렇게 분할된 제1 내지 제3 공통 전극 라인 그룹(GCL1 내지 GCL3)은 각각의 공통 전압 생성부(34, 36, 38)로부터 개별적으로 공통 전압(Vcom)을 공급받게 된다. 이렇게 공통 전극 라인들(CL)이 다수개의 그룹(GCL1 내지 GCL3)으로 분할됨에 따라 공통 전극 라인(CL)의 라인 저항을 감소시킬 수 있음과 아울러 그 공통 전극 라인(CL)과 데이터 라인 간의 기생 캐패시터 용량을 감소시킬 수 있게 된다. Here, the common electrode lines CL supplying the common voltage Vcom are divided into a plurality of groups in the horizontal direction, for example, the first to third common electrode line groups GCL1 to GCL3 as shown in FIG. 7. Divided. The divided first to third common electrode line groups GCL1 to GCL3 receive the common voltage Vcom from the common voltage generators 34, 36, and 38 individually. As the common electrode lines CL are divided into a plurality of groups GCL1 to GCL3, the line resistance of the common electrode line CL may be reduced and a parasitic capacitor between the common electrode line CL and the data line. It is possible to reduce the dose.

제1 내지 제3 공통 전압 발생부(34, 36, 38)는 독립적으로 공통 전압(Vcom)을 생성하여 해당하는 공통 전극 라인 그룹(GCL1 내지 GCL3)에 공급하게 된다. 이를 위하여, 제1 내지 제4 공통 전압 발생부(34, 36, 38) 각각은 도 4에 도시된 바와 같은 상세 회로 구성을 가지게 된다. 도 4에 도시된 공통 전압 발생부는 타이밍 제어부(도시하지 않음)으로부터의 데이터 이네이블 신호(DE) 또는 반전 데이터 이네이블 신호(NDE)에 응답하여 도 5에 도시된 바와 같이 유효 데이터 공급 기간에서는 액정셀 구동시 기준 전압인 공통 전압(Vcom)을 발생하고, 블랭크 기간(BP)에서는 그 레벨 다운된 기준 전압(Vcom)을 발생하게 된다.The first to third common voltage generators 34, 36, and 38 independently generate the common voltage Vcom and supply the common voltage line group GCL1 to GCL3. To this end, each of the first to fourth common voltage generators 34, 36, and 38 has a detailed circuit configuration as shown in FIG. 4. The common voltage generator shown in FIG. 4 responds to the data enable signal DE or the inverted data enable signal NDE from a timing controller (not shown), as shown in FIG. 5, in the effective data supply period. When the cell is driven, the common voltage Vcom, which is a reference voltage, is generated, and in the blank period BP, the leveled-down reference voltage Vcom is generated.

이러한 공통 전압 발생부(34, 36, 38) 각각으로부터 공급되는 공통 전압(Vcom)은 수평방향으로 다분할되어 저항 성분 및 기생 캐패시터 성분이 종래에 비하여 현저하게 감소된 공통 전극 라인 그룹(GCL1 내지 GCL3)에 독립적으로 공급된다. 이에 따라, 도 5에 도시된 바와 같이 이전 프레임((i-1)F)의 블랭크 기간(BP)에서 레벨 다운된 공통 전압(Vcom)이 현재 프레임(iF)의 시작점에서 정상 전압까지 레벨 업되는 지연 시간(Δt)이 현저하게 단축될 수 있게 된다. 이러한 공통 전압(Vcom)의 지연 시간(Δt) 단축으로 현재 프레임(iF)의 시작부분에서도 정상적인 공통 전압(Vcom)이 액정 표시 패널(32)에 공급되므로 종래와 같은 화면 상단부의 밝음 현상은 발생하지 않게 된다.
The common voltage Vcom supplied from each of the common voltage generators 34, 36, and 38 is divided in the horizontal direction so that the common electrode line groups GCL1 to GCL3 in which the resistance component and the parasitic capacitor component are significantly reduced compared to the conventional ones. Are supplied independently. Accordingly, as shown in FIG. 5, the common voltage Vcom leveled down in the blank period BP of the previous frame (i-1) F is leveled up from the start point of the current frame iF to the normal voltage. The delay time [Delta] t can be significantly shortened. Since the common voltage Vcom is supplied to the liquid crystal display panel 32 even at the beginning of the current frame iF due to the shortening of the delay time Δt of the common voltage Vcom, the brightness of the upper part of the screen does not occur. Will not.

상술한 바와 같이, 본 발명에 따른 액정 표시 장치 및 그 구동 방법에서는 수직 방향 또는 수평 방향으로 분할된 다수의 공통 전극 라인 그룹 각각에 개별적으로 공통 전압을 공급함으로써 공통 전극 라인의 저항 성분과 기생 캐패시터 성분을 감소시킬 수 있게 된다. 이에 따라, 본 발명에 따른 IPS 모드의 액정 표시 장치 및 그 구동 방법에 의하면 잔상 제거를 위하여 블랭크 기간에서 펄스 구동되는 공통 전압의 지연 시간을 단축시킴으로써 그 공통 전압 지연 시간으로 인한 화면 상단부의 밝음 현상을 방지할 수 있게 되므로 화질을 향상시킬 수 있게 된다.As described above, in the liquid crystal display and the driving method thereof according to the present invention, the resistance component and the parasitic capacitor component of the common electrode line are supplied by supplying a common voltage to each of the plurality of common electrode line groups divided in the vertical direction or the horizontal direction. Can be reduced. Accordingly, according to the liquid crystal display and the driving method of the IPS mode according to the present invention, the brightness of the upper part of the screen due to the common voltage delay time is reduced by shortening the delay time of the common voltage pulse-driven in the blank period to remove afterimages. It can prevent the image quality can be improved.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (6)

액정셀 매트릭스와, 다수개의 그룹으로 구성되어 그 그룹별로 상기 액정셀 매트릭스에 기준 전압을 공급하기 위한 공통 전극 라인 그룹들을 포함하는 액정 표시 패널과;A liquid crystal display panel comprising a liquid crystal cell matrix and a plurality of groups, the common electrode line groups for supplying a reference voltage to the liquid crystal cell matrix for each group; 상기 액정셀 매트릭스를 구동하는 매트릭스 구동부와;A matrix driver for driving the liquid crystal cell matrix; 상기 다수의 공통 전극 라인 그룹들 각각에 개별적으로 전압을 공급하는 다수의 공통 전압 생성부들을 포함하며,Comprising a plurality of common voltage generator for supplying a voltage to each of the plurality of common electrode line groups, 상기 다수의 공통 전압 생성부들은,The plurality of common voltage generators, 유효 화소 신호 공급 기간에는 상기 기준 전압을 공급하고, 블랭크 기간에는 상기 액정셀에 잔존하는 전하들을 방전시키는 방전 전압을 공급하는 것을 특징으로 하는 액정 표시 장치.And a discharge voltage for supplying the reference voltage in an effective pixel signal supply period and a discharge voltage for discharging the remaining charges in the liquid crystal cell in a blank period. 제 1 항에 있어서,The method of claim 1, 상기 액정셀 매트릭스에 포함되는 각각의 액정셀은Each liquid crystal cell included in the liquid crystal cell matrix is 스캔 신호를 공급하는 게이트 라인과 화소 신호를 공급하는 데이터 라인에 접속된 박막 트랜지스터를 통해 상기 화소 신호를 충전하는 화소 전극과, 상기 공통 전극 라인 그룹에 접속된 공통 전극에 의해 형성되는 수평 전계에 의해 구동되는 것을 특징으로 하는 액정 표시 장치.A horizontal electric field formed by a pixel electrode for charging the pixel signal through a thin film transistor connected to a gate line for supplying a scan signal and a data line for supplying a pixel signal, and a common electrode connected to the common electrode line group. It is driven, the liquid crystal display device. 제 1 항에 있어서,The method of claim 1, 상기 공통 전극 라인 그룹들은 수직 방향으로 분리된 것을 특징으로 하는 액 정 표시 장치.And the common electrode line groups are separated in a vertical direction. 제 1 항에 있어서,The method of claim 1, 상기 공통 전극 라인 그룹들은 수평 방향으로 분리된 것을 특징으로 하는 액정 표시 장치.And the common electrode line groups are separated in a horizontal direction. 액정셀 매트릭스를 포함하는 액정 표시 장치의 구동 방법에 있어서.In the driving method of a liquid crystal display device containing a liquid crystal cell matrix. 상기 액정셀 매트릭스에 유효 화소 신호를 공급하는 기간에 그 액정셀 매트릭스에 포함되는 다수개의 공통 전극 라인 그룹들 각각에 개별적으로 기준 전압을 공급하는 단계와;Supplying a reference voltage individually to each of the plurality of common electrode line groups included in the liquid crystal cell matrix during a period of supplying an effective pixel signal to the liquid crystal cell matrix; 블랭크 기간에 상기 다수개의 공통 전극 라인 그룹들 각각에 개별적으로 상기 액정셀들에 잔존하는 전하들을 방전시키기 위한 방전 전압을 공급하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.And supplying a discharge voltage for discharging charges remaining in the liquid crystal cells to each of the plurality of common electrode line groups individually in a blank period. 제 5 항에 있어서,The method of claim 5, wherein 상기 액정셀 매트릭스에 포함되는 각각의 액정셀은Each liquid crystal cell included in the liquid crystal cell matrix is 스캔 신호를 공급하는 게이트 라인과 상기 화소 신호를 공급하는 데이터 라인에 접속된 박막 트랜지스터를 통해 상기 화소 신호를 충전하는 화소 전극과, 상기 공통 전극 라인 그룹에 접속되어 상기 기준 전압을 충전하는 공통 전극에 의해 형성되는 수평 전계를 이용하여 구동하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.A pixel electrode charging the pixel signal through a thin film transistor connected to a gate line supplying a scan signal and a data line supplying the pixel signal, and a common electrode connected to the common electrode line group to charge the reference voltage. A drive method of a liquid crystal display device, characterized in that the drive using a horizontal electric field formed by.
KR1020020076542A 2002-12-04 2002-12-04 LCD and its driving method KR100927014B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020076542A KR100927014B1 (en) 2002-12-04 2002-12-04 LCD and its driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020076542A KR100927014B1 (en) 2002-12-04 2002-12-04 LCD and its driving method

Publications (2)

Publication Number Publication Date
KR20040048623A KR20040048623A (en) 2004-06-10
KR100927014B1 true KR100927014B1 (en) 2009-11-16

Family

ID=37343363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020076542A KR100927014B1 (en) 2002-12-04 2002-12-04 LCD and its driving method

Country Status (1)

Country Link
KR (1) KR100927014B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10650772B2 (en) 2017-10-25 2020-05-12 Samsung Display Co., Ltd. Display device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101225317B1 (en) * 2005-12-28 2013-01-22 엘지디스플레이 주식회사 Apparatus and method for driving LCD
KR101222967B1 (en) * 2006-03-30 2013-01-17 엘지디스플레이 주식회사 Liquid Crystal Display Device
KR101277937B1 (en) * 2006-09-07 2013-06-27 엘지디스플레이 주식회사 LCD and drive method thereof
KR102459705B1 (en) * 2015-09-03 2022-10-31 엘지디스플레이 주식회사 Liquid crystal display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000014523A (en) * 1998-08-21 2000-03-15 윤종용 Common voltage generating circuit of liquid crystal display device
JP2002055323A (en) * 2000-08-11 2002-02-20 Hitachi Ltd Liquid crystal display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000014523A (en) * 1998-08-21 2000-03-15 윤종용 Common voltage generating circuit of liquid crystal display device
JP2002055323A (en) * 2000-08-11 2002-02-20 Hitachi Ltd Liquid crystal display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10650772B2 (en) 2017-10-25 2020-05-12 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20040048623A (en) 2004-06-10

Similar Documents

Publication Publication Date Title
JP4330059B2 (en) Liquid crystal display device and drive control method thereof
US6166714A (en) Displaying device
KR100596084B1 (en) Display device and driving circuit for the same, display method
US8907883B2 (en) Active matrix type liquid crystal display device and drive method thereof
KR101285054B1 (en) Liquid crystal display device
US8144089B2 (en) Liquid crystal display device and driving method thereof
US20100289785A1 (en) Display apparatus
US7126573B2 (en) Method and apparatus for driving liquid crystal display
EP0657864B1 (en) Method of ac-driving liquid crystal display, and the same using the method
KR101507152B1 (en) Liquid crystal display and driving method there
KR100933449B1 (en) Method and apparatus for driving liquid crystal display panel
KR100927014B1 (en) LCD and its driving method
KR100496543B1 (en) Liquid crystal display and method of driving the same
KR101167929B1 (en) In plane switching mode liquid crystal display device
US6344842B1 (en) Liquid crystal display device and a driving method therefor
KR101186018B1 (en) LCD and drive method thereof
KR100920374B1 (en) Liquid crystal display and method of dirving the same
KR101123075B1 (en) Method of compensating kickback voltage and liquid crystal display using the save
KR20060067291A (en) Display device
KR100560018B1 (en) A driving circuit of Liquid Crystal Display
KR100309924B1 (en) How to Operate Liquid Crystal Display and Liquid Crystal Display
KR100948377B1 (en) Liquid crystal display, liquid crystal of the same and method for driving the same
KR101332050B1 (en) Liquid crystal display
KR20070064458A (en) Apparatus for driving lcd
KR100443830B1 (en) Liquid Crystal Display and Driving Method Thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 10