KR100920470B1 - 자기에너지전달소자의 권선 전압으로부터 출력 전류의정보를 검출하는 회로 및 출력 전류를 피드백하는 회로 및프라이머리 피드백에 의해 출력 전류를 제한하는에스엠피에스 - Google Patents

Abstract

이 발명은 에스엠피에스(SMPS : switching mode power supply)에서 트랜스포머의 권선 전압으로부터 출력 전류 정보를 검출하는 회로와 이 검출된 출력 전류 정보를 이용하여 설정값 이상의 부하에서도 일정한 전류 제한치를 유지하도록 피드백하는 회로와 프라이머리 피드백에 의해 출력 전류를 제한하는 에스엠피에스에 관한 것이다.

이 발명에 따른 프라이머리 피드백에 의해 출력 전류를 제한하는 플라이백컨버터는, 여자 전류에 의해 자기에너지를 축적하고 밀결합된 1차권선과 2차권선에 의해 에너지를 전달하는 트랜스포머와, 상기 트랜스포머의 1차권선의 일단에 연결되어 트랜스포머의 1차권선의 전류를 제어하는 스위칭소자와, 상기 스위칭소자를 제어하는 제어부와, 상기 트랜스포머의 출력 전압의 오차를 상기 제어부로 피드백하여 상기 출력 전압을 안정화시키는 전압오차피드백부와, 상기 트랜스포머의 플라이백기간을 검출하고 한 주기 동안의 플라이백기간의 비율로부터 상기 트랜스포머의 출력 전류의 정보를 검출하여 상기 제어부에 피드백함으로써 상기 트랜스포머의 출력 전류를 제한하는 출력전류피드백회로를 포함한다.

SMPS, 출력전류, 안정화, 오차검출

Description

자기에너지전달소자의 권선 전압으로부터 출력 전류의 정보를 검출하는 회로 및 출력 전류를 피드백하는 회로 및 프라이머리 피드백에 의해 출력 전류를 제한하는 에스엠피에스{circuit for output current detect, circuit for output current feedback, and SMPS which limits output current by primary side feedback}

도 1은 종래 기술에 따른 출력 전류 제한 기능을 갖는 에스엠피에스(SMPS)의 회로,

도 2는 신 기술의 프라이머리 피드백의 정전압 안정회로,

도 3a와 도 3b는 이 발명의 원리를 설명하기 위한 파형도,

도 4는 이 발명의 프라이머리 피드백에 의해 출력 전류를 제한하는 에스엠피에스 회로의 제1실시예의 구성도,

도 5a 내지 도 5c는 이 발명의 제1실시예에 의한 프라이머리 피드백에 의해 주파수를 제어하는 과정을 보이는 신호 파형도,

도 6은 이 발명의 출력 전류 제한을 위한 출력 전류 정보 검출 및 출력 전류 피드백 회로의 제2실시예의 구성도,

도 7a 내지 도 7c는 이 발명의 제2실시예에 의한 출력 전류 정보 검출 및 출력 전류 피드백 회로에 의해 주파수를 제어하는 과정을 보이는 신호 파형도,

도 8은 이 발명의 출력 전류 제한을 위한 출력 전류 정보 검출 및 출력 전류 피드백 회로의 제3실시예의 구성도,

도 9a 내지 도 9c는 이 발명의 제3실시예에 의한 출력 전류 정보 검출 및 출력 전류 피드백 회로에 의해 주파수를 제어하는 과정을 보이는 신호 파형도,

도 10은 이 발명의 출력 전류 제한을 위한 출력 전류 정보 검출 및 출력 전류 피드백 회로의 제3실시예의 전류 제한 오차를 개선하는 제4실시예의 구성도,

도 11a는 제1실시예 ~ 제3 실시예의 전압 전류 특성을 보이는 특성도,

도 11b는 제 4실시예에 의해 개선된 전압 전류 특성을 보이는 특성도,

도 12는 이 발명의 출력 전류 피드백 회로가 별도의 피드백용의 보조 권선을 갖지 않는 플라이백 컨버터(Flyback Converter)에 적용된 예,

도 13은 이 발명의 출력 전류 피드백 회로가 벅-부스트 컨버터(Buck-Boost Converter)에 적용된 예를 도시한 것이다.

이 발명은 에스엠피에스(SMPS : switching mode power supply)에서 트랜스포머의 권선 전압으로부터 출력 전류 정보를 검출하는 회로와 이 검출된 출력 전류 정보를 이용하여 설정값 이상의 부하에서도 일정한 전류 제한치를 유지하도록 피드백하는 회로 및 프라이머리 피드백에 의해 출력 전류를 제한하는 에스엠피에스에 관한 것이다.

무선 전화기의 배터리 충전용 전원회로는 충전 전류 제어부를 구비하여 충전 전류가 상한값 이상을 초과하지 못하도록 제한한다. 만일, 충전 전류 제어부가 이상이 발생되어 출력 전류가 비정상적으로 증가하여 상한값보다 커지면, 출력 전압이 낮아지도록 제어하여 출력 전류가 상한값 이상을 초과하지 못하도록 제어한다. 이를 위해 일반적인 SMPS 전원회로는 출력 전류 피드백 회로를 포함한다.

도 1은 종래 기술에 따른 출력 전류 제한 기능을 갖는 에스엠피에스(SMPS)의 회로를 도시한다. 부하 측에 직렬 저항(Ris)을 설치하여 이 직렬 저항(Ris)에 흐르는 전류를 센싱한다. 이 직렬 저항(Ris)에 흐르는 전류가 설정값 이상이 되면 직렬 저항(Ris)의 인가 전압이 기준 전압(Vref2)을 초과하게 된다. 직렬 저항(Ris)의 인가 전압과 기준 전압(Vref2)는 비교증폭기(U3)에 입력되어 비교되며, 그 결과는 옵토커플러(OptoA)와 옵토커플러(OptoB)를 거쳐 일차측의 오차증폭기(12)로 피드백되어 다시 기준 전압(Vref1)과 비교 증폭되며 그 출력이 제어부(11)의 제어 입력으로 인가된다. 직렬저항(Ris)에 기준전압(Vref2)보다 높은전압이 걸리면 오차증폭기(12)의 출력이 제어부(11)를 제어하여 출력 전압이 낮아지도록 제어하고, 결국 부하에 흐르는 출력 전류가 설정값을 초과하지 않도록 제한한다.

도 1의 종래 기술에 따른 출력 전류 제한 기능을 갖는 에스엠피에스(SMPS)의 출력 전류 피드백 회로는 출력 전류 센싱을 위한 직렬 저항(Ris)에서의 전압 강하로 인한 전력 손실로 효율 저하를 가져오고, 1차측의 주된 반도체회로 외에 추가로 비교증폭기(U3)와 옵토커플러(OptoA) 등과 같은 비교적 고가의 부품을 2차측에 사용해야 하므로 원가 상승의 요인이 된다.

상술한 종래 기술의 문제점을 해결하기 위하여 안출된 이 발명의 목적은, 비교증폭기(U3)와 옵토커플러 등과 같은 고가의 부품을 사용하지 않고도 일차측의 피드백 권선으로부터 출력 전류 정보를 검출하는 회로와 출력 전류를 피드백하는 회로 및 프라이머리 피드백에 의해 출력 전류를 제한하는 에스엠피에스를 제공하는 데 있다.

상술한 목적을 달성하기 위한 이 발명에 따른 프라이머리 피드백에 의해 출력 전류를 제한하는 비연속모드(discontinuous mode) 플라이백컨버터는,

여자 전류에 의해 자기에너지를 축적하고 밀결합된 1차권선과 2차권선에 의해 에너지를 전달하는 트랜스포머와, 상기 트랜스포머의 1차권선의 일단에 연결되어 트랜스포머의 1차권선의 전류를 제어하는 스위칭소자와, 상기 스위칭소자를 제어하는 제어부를 포함하고,

상기 트랜스포머의 출력 전압의 오차를 상기 제어부로 피드백하여 상기 출력 전압을 안정화시키는 전압오차피드백부와; 상기 트랜스포머의 플라이백기간을 검출하고 한 주기 동안의 플라이백기간의 비율로부터 상기 트랜스포머의 출력 전류의 정보를 검출하여 상기 제어부에 피드백함으로써 상기 트랜스포머의 출력 전류를 제한하는 출력전류피드백회로를 포함하는 것을 특징으로 한다.

또한, 이 발명에 따른 자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력 전류를 피드백하는 회로는,

상기 자기에너지전달소자의 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로와; 상기 플라이백기간검출회로의 검출 출력에 대응하여 충전전류 또는 방전전류를 출력하는 업/다운제어부와; 상기 업/다운제어부의 충전전류로 충전되거나 방전전류로 방전되는 피드백콘덴서와; 상기 피드백콘덴서의 충전 전압에 의해 상한 발진 주파수가 제어되는 주파수 제어부를 포함하는 것을 특징으로 한다.

또한, 이 발명에 따른 자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력 전류를 피드백하는 회로는,

상기 자기에너지전달소자의 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로와; 상기 플라이백기간검출회로의 검출 출력에 대응하여 충전전류 또는 방전전류를 출력하는 제1업/다운제어부와; 상기 업/다운제어부의 충전전류로 충전되거나 방전전류로 방전되는 제1피드백콘덴서와; 상기 제1피드백콘덴서의 전압을 기준 전압과 비교하는 비교기와; 상기 비교기의 출력에 대응하여 충전전류 또는 방전전류를 출력하는 제2업/다운제어부와; 상기 제2업/다운제어부의 충전전류 로 충전되거나 방전전류로 방전되는 제2피드백콘덴서와; 상기 제2피드백콘덴서의 충전 전압에 의해 상한 발진 주파수가 제어되는 주파수 제어부를 포함하는 것을 특징으로 한다.

또한, 이 발명에 따른 자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력 전류를 피드백하는 회로는,

상기 자기에너지전달소자의 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로와; 상기 플라이백기간검출회로의 검출 출력에 대응하여 충전전류 또는 방전전류를 출력하는 업/다운제어부와; 상기 업/다운제어부의 충전전류로 충전되거나 방전전류로 방전되는 피드백콘덴서와; 상기 피드백콘덴서의 전압을 기준 전압과 비교하는 비교기와; 상기 비교기의 출력에 따라 발진이 지속되거나 일시 정지되며, 매 발진 주기마다 일시 정지되는 기간이 제어되는 주파수 제어부를 포함하는 것을 특징으로 한다.

또한, 이 발명에 따른 출력 전류 피드백회로를 포함하는 비연속모드(discontinuous mode) 플라이백컨버터는,

여자 전류에 의해 자기에너지를 축적하고 밀결합된 1차권선과 2차권선에 의해 에너지를 전달하는 트랜스포머와, 상기 트랜스포머의 1차권선의 일단에 연결되어 상기 트랜스포머의 1차권선의 전류를 제어하는 스위칭소자와, 상기 트랜스포머의 출력 전압과 출력 전류의 피드백에 의해 스위칭소자를 제어하는 제어부와, 상기 트랜스포머의 출력 전압의 오차를 상기 제어부에 피드백하여 상기 출력 전압을 안정화시키는 전압오차피드백부를 포함하는 것을 특징으로 한다.

또한, 이 발명에 따른 출력 전류 피드백회로를 포함하는 하는 벅-부스트 컨버터는,

자기에너지를 축적하고 전달하는 인덕터를 포함하고, 상기 출력 전류 피드백회로는 상기 인덕터로부터 상기 플라이백기간을 검출하는 것을 특징으로 한다.

또한, 이 발명에 따른 자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력 전류의 정보를 검출하는 회로는,

상기 자기에너지전달소자의 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로와; 상기 플라이백기간검출회로의 검출 출력에 대응하여 충전전류 또는 방전전류를 출력하는 업/다운제어부와; 상기 업/다운제어부의 충전전류로 충전되거나 방전전류로 방전되는 피드백콘덴서를 포함하는 것을 특징으로 한다.

또한, 이 발명에 따른 자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력 전류의 정보를 검출하는 회로는,

상기 자기에너지전달소자의 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로와; 상기 플라이백기간검출회로의 검출 출력에 대응하여 충전전류 또는 방전전류를 출력하는 제1업/다운제어부와; 상기 제1업/다운제어부의 충전 전류로 충전되거나 방전전류로 방전되는 제1피드백콘덴서와; 상기 제1피드백콘덴서의 전압을 기준 전압과 비교하는 비교기와; 상기 비교기의 출력에 대응하여 충전전류 또는 방전전류를 출력하는 제2업/다운제어부와; 상기 제2업/다운제어부의 충전전류로 충전되거나 방전전류로 방전되는 제2피드백콘덴서를 포함하는 것을 특징으로 한다.

또한, 이 발명에 따른 자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력 전류의 정보를 검출하는 회로는,

상기 자기에너지전달소자의 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로와; 상기 플라이백기간검출회로의 검출 출력에 대응하여 충전전류 또는 방전전류를 출력하는 업/다운제어부와; 상기 업/다운제어부의 충전전류로 충전되거나 방전전류로 방전되는 피드백콘덴서와; 상기 피드백콘덴서의 전압을 기준 전압과 비교하는 비교기를 포함하는 것을 특징으로 한다.

또한, 이 발명에 따른 자기에너지전달소자에서 프라이머리 피드백에 의해 출력 전류를 제한하는 방법은,

상기 자기에너지전달소자에 비연속모드(discontinuous mode)로 에너지를 축적하고 전달하는 단계와, 상기 자기에너지전달소자의 에너지의 축적과 전달을 스위칭하는 단계와, 상기 에너지의 축적과 전달의 스위칭을 제어하는 단계와, 상기 자기에너지전달소자의 출력전압의 오차를 상기 제어단계로 피드백하여 상기 출력전압 을 안정화시키는 전압오차피드백단계와, 상기 자기에너지전달소자의 플라이백기간을 검출하여 한 주기 동안의 플라이백기간의 비율을 이용하여 출력 전류의 정보를 검출하고 상기 출력 전류 정보를 상기 제어단계로 피드백하여 상기 출력전류를 제한하는 출력전류피드백단계를 포함하는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 이 발명의 실시예에 따른 '에스엠피에스의 트랜스포머의 권선 전압으로부터 출력 전류의 정보를 검출하는 회로 및 출력 전류를 피드백하는 회로 및 프라이머리 피드백에 의해 출력 전류를 제한하는 에스엠피에스'를 보다 상세하게 설명한다.

이 발명의 출원인은 에스엠피에스의 트랜스포머의 피드백권선에 유기되는 전압으로부터 출력 전압의 정보를 검출하고 출력 전압을 피드백하는 회로를 발명하여 2007년 2월 23일자로 출원(출원번호 10-2007-0018333호)하였으며, 그 대표적인 회로가 도 2에 도시되어 있다.

일반적으로 전원회로는 일차권선(T1-1)과 이차권선(T1-2)과 피드백 권선(T1-3)이 밀결합된 트랜스포머(T1)와, 일차권선(T1-1)에 접속된 스위칭 소자(U2)와, 이차권선(T1-2)의 전압의 정류 및 평활을 위한 다이오드(D2) 및 콘덴서(C3), 누설 인덕턴스에 의해 발생되는 서지 스파이크 전압을 억제하기 위한 클램프 회로(13)를 구비한다.

선행 출원발명의 전압오차피드백부(20)는 피드백 권선(T1-3)에 유기되는 전압으로부터 출력 전압(Vo)의 오차 정보를 검출하여 출력 전압(Vo)의 오차를 낮추기 위한 피드백을 제공한다. 이 전압오차 피드백부(20)는, 피드백 권선(T1-3)에 유기되는 전압으로부터 출력 전압(Vo)의 오차 정보를 검출하는 오차정보검출부(21)와, 오차정보검출부(21)로부터의 출력으로부터 오차의 양을 판별하여 오차의 양에 대응하는 피드백을 제공하는 업/다운 제어부(22)로 이루어진다.

전압오차피드백부(20)는 피드백 권선의 AC 전압으로부터 전압오차를 검출하여 피드백하도록 구성될 수도 있고, 피드백 권선의 AC 전압을 DC 전압으로 정류하여 전압오차를 검출하여 피드백하도록 구성될 수도 있다. 또한, 전압오차피드백부(20)는 2차측에서 전압오차를 검출하여 옵토커플러를 통해 오차신호를 전달받아 피드백하도록 구성될 수도 있다.

이 발명에서는 출원인의 선행 출원발명에 대응하여, 비교증폭기와 옵토커플러를 사용하지 않고도 일차측의 피드백 권선으로부터 출력 전류의 정보를 검출하고 출력 전류를 피드백하는 프라이머리 피드백 방식의 출력 전류 안정화회로를 구현한다.

도 3a와 도 3b는 이 발명의 원리를 설명하기 위한 파형도로서, 도 3a는 일반적인 전원회로에서 비연속 방식의 플라이백컨버터의 권선 전압과 일차측과 이차측 전류의 파형을 도시한다.

도 3a와 도 3b의 파형을 도 1 및 도 2의 전원회로를 참조하여 설명한다.

도 3a에서 시간(T1 ~ T2) 동안 스위칭 소자(U2)가 온 되어 전류가 상승하면서 트랜스포머(T1)의 일차권선(T1-1)에 에너지가 축적되고, 시각(T2)에 스위칭소 자(U2)가 오프되고, 트랜스포머(T1)에 의해 이차권선(T1-2)으로 에너지가 전달되어 시각(T2)부터 이차측 다이오드(D2)를 통해 전류가 흘러나간다.

이차권선(T1-2)으로 흘러나가는 전류는 출력 콘덴서(C3)에 의해 축적된 후, 부하에 출력 전류로서 공급되어진다. 한 주기 동안의 이차권선(T1-2)에 의해 공급되는 전류의 평균치는 출력 전류값과 일치한다. 즉, 시간(T2 ~ T5) 동안 이차권선(T1-2)을 통해 공급되는 전류의 평균치는 출력 전류값과 일치한다.

시간(T2 ~ T3) 동안의 평균치는 비연속모드(discontinuous mode)인 경우 이차권선(T1-2)의 전류의 피크값의 1/2 값이고, 시간(T2 ~ T5) 동안의 평균치는 이차전류의 피크값의 1/2 값에 시간(T2 ~ T3)와 시간(T2 ~ T5)의 비율을 곱한 값으로 얻어진다. 만일, 이차전류의 피크값이 고정이라면 시간(T2 ~ T3)과 시간(T2 ~ T5)의 비율을 일정하게 유지시키면 이차전류의 평균치는 일정해 진다.

부하가 전류 제한 값 이상으로 커지면 전류 제한에 의해 전류는 고정되고 부하 저항값이 낮으므로 출력 전압은 감소한다.

도 3b는 출력 전압이 낮은 때의 전류 파형이다.

출력 전압이 낮을 때, 이차권선(T1-2)의 전류는 낮은 출력 전압에 비례해서 천천히 감소한다. 도 3a와 도 3b에서 이차권선(T1-2)의 전류의 피크값이 같고, 회로적인 적절한 제어에 의해 시간(T2a ~ T3a)과 시간(T2a ~ T5a)의 시간의 비율이 도 3a에서의 시간(T2 ~ T3)과 시간(T2 ~ T5)의 비율과 동일한 값으로 유지가 된다면, 도 3b 파형의 이차전류의 평균치는 도 3a 파형의 이차전류의 평균치와 동일해 진다.

본 발명은 이와 같이 비연속모드(discontinuous mode)의 에스엠피에스에서 부하가 커져서 이차전류의 피크값이 최대값에 도달하여 출력 전압이 저하될 때에도 이차전류의 피크값이 일정하게 유지되게 하면서 시간(T2 ~ T3)과 시간(T2 ~ T5)의 비율을 설정값으로 유지되도록 제어하여, 출력 전류가 설정값을 초과하지 않도록 제어하도록 하는 것이다.

다만, 도 3a와 도 3b에서의 이차권선(T1-2)으로 전류가 공급되는 시간(T2 ~ T3)과 시간(T2a ~ T3a)을 검출하는 대신에, 본 발명에서는 피드백 권선의 유기 전압으로부터 플라이백기간(T2 ~ T3', 또는 T2a ~ T3a')을 검출하여 사용한다. 이럴 경우 이차권선(T1-2)의 전류가 "0"로 떨어진 후에 링깅에 의해 지연되는 시간에 의해 오류가 발생할 수 있으나, 이 오류는 허용 오차 범위 이내에서 관리 가능하거나 혹은 부가 회로에 의해 보정할 수 있다.

이하에서는 도면을 참조하면서 이 발명에 따른 자기에너지전달소자의 권선 전압으로부터 출력 전류의 정보를 검출하는 회로, 출력 전류를 피드백하는 회로, 및 프라이머리 피드백에 의해 출력 전류를 제한하는 에스엠피에스의 실시예들을 살펴본다.

[ 제1실시예 ]

도 4는 이 발명의 프라이머리 피드백에 의해 출력 전류를 제한하는 에스엠피에스 회로의 제1실시예의 구성도이고, 도 5a 내지 도 5c는 제1실시예에 따른 회로의 각 부 신호 파형도이다.

이 발명의 프라이머리 피드백에 의해 출력 전류를 제한하는 에스엠피에스 회로는, 여자 전류에 의해 자기에너지를 축적하고 밀결합된 1차권선(T1-1)과 2차권선(T1-2)에 의해 에너지를 전달하는 트랜스포머(T1)와; 트랜스포머(T1)의 일차권선(T1-1)의 일단에 연결되어 트랜스포머(T1)의 일차권선(T1-1)의 전류를 제어하는 스위칭소자(U2)와; 피드백에 의해 스위칭 소자(U2)를 제어하는 제어부(46)와; 출력 전압(Vo)과 출력 전류(Io)의 정보를 얻기위한 트랜스포머(T1)의 피드백 권선(T1-3)과; 출력 전류(Io)의 정보를 검출하는 출력전류검출회로(41)와; 출력 전압의 오차를 피드백하는 전압오차피드백부(20)를 포함한다.

이 발명의 에스엠피에스의 출력 전류 피드백회로는, 트랜스포머(T1)의 피드백 권선(T1-3)에 유기되는 전압으로부터 출력 전류 정보를 검출하는 출력 전류 정보 검출회로(41)와, 출력 전류 정보 검출회로(41)에서 출력 전류 정보로부터 발진 주파수를 제어하는 주파수 제어부(42)를 포함한다.

출력 전류 정보 검출회로(41)는 피드백 권선(T1-3)에 유기되는 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로(43)와, 이 플라이백기간검출회로(43)의 검출 출력에 대응하여 충전전류 또는 방전전류를 출력하는 업/다운제어부(44)와, 업/다운제어부(44)의 충전전류로 충전되거나 방전전류로 방전되는 피드백콘덴서(Cfb2)를 구비한다.

피드백콘덴서(Cfb2)의 충전 전압이 주파수 제어부(42)에 제공되어 주파수 제어부(42)의 상한 발진 주파수가 제어된다.

상기와 같이 구성된 이 발명에 따른 프라이머리 피드백에 의해 출력 전류를 제한하는 에스엠피에스의 동작을 설명한다.

비연속모드(discontinuous mode)로 동작하는 스위칭 소자(U2)가 트랜스포머(T1)의 일차권선(T1-1)의 일단에 접속되고, 트랜스포머(T1)의 일차 권선(T1-1)과 밀 결합된 이차 권선(T1-2)을 설치하여 주요 에너지의 인출부로 삼아 출력부로 에너지를 공급하도록 한다. 또한 트랜스포머(T1)에 피드백 권선(T1-3)을 설치하여 이 피드백 권선(T1-3)을 통해 출력 전류의 정보를 인출하도록 사용한다. 피드백 권선(T1-3)의 인출 전압으로부터 통상적으로 사용되는 플라이백기간검출회로(43)에 의해 이차권선(T1-2)를 통해 부하로 전류가 공급되는 기간을 간접적으로 검출한다. 통상 플라이백기간검출회로(43)는 로직 회로로 구성되어 일반적으로 사용되는 회로이므로 여기서는 구체적인 설명은 생략한다. 이 검출된 출력에 의해 업/다운제어부(44)에 의해 설정된 값으로 피드백콘덴서(Cfb2)를 충전시키거나 방전시키게 되고, 피드백콘덴서(Cfb2)의 전압은 주파수 제어부(42)의 제어입력(Vc1)으로 인가되어 주파수 제어부(42)의 상한 발진 주파수의 제어용으로 사용된다.

출력 부하의 변화는 트랜스포머(T1)의 피드백 권선(T1-3)으로부터 유기되는 전압의 플라이백기간의 변화를 가져오고, 출력 전류 정보 검출회로(41)에 의해 플라이백기간의 비율을 검출하여 제어함으로서 출력 전류의 제한값을 유지하게 한다.

예컨대, 부하가 작을 때 한 주기 동안의 플라이백기간의 비율이 설정 비율보다 작아지고, 이때의 출력전압(Vo)은 전압오차피드백부(20)에 의해 출력전압의 오차값이 피드백되어 피크전류제어부(45)에 인가되어 스위칭 소자(U2)의 피크 드레인 전류를 제어하거나, 혹은 주파수 제어부(42)의 제어입력(Vc2)로 인가하여 스위칭 소자(U2)의 스위칭 주파수를 제어한다.

반면에 부하가 커져서 한 주기 동안의 플라이백기간의 비율이 설정 비율보다 커지면 도 4의 출력 전류 정보 검출회로(41)에 의해 검출된 피드백 량에 의해 주파수 제어부(42)의 제어입력(Vc1)을 제어하여 주파수 제어부(42)의 상한 발진 주파수를 낮추도록 제어하며, 주파수 제어부(42)의 상한 발진 주파수가 전압오차피드백부(20)에 의해 피드백되어 설정되는 발진 주파수보다 낮아지면 주파수 제어부(42)의 발진 주파수는 제어입력(Vc1)에 의한 상한 발진 주파수 설정치에 의해 제어된다.

도 5a 내지 도 5c의 신호 파형도를 참조하여 도 4의 회로 동작을 보다 상세하게 설명한다.

도 5a 내지 도 5c의 파형도에서, 파형 '피드백 권선 전압'은 트랜스포머(T1)의 피드백 권선(T1-3)의 전압 파형이고, 파형 '플라이백 기간'은 플라이백기간검출회로(43)의 출력 파형이고, 파형 'Cfb2 충방전 전류'는 피드백콘덴서(Cfb2)의 충방전전류 파형이고, 파형 'Cfb2 충전 전압'은 피드백콘덴서(Cfb2)의 충전전압 파형이고, 파형 '발진 파형'은 주파수 제어부(42)의 발진 파형이다.

도 5a는 플라이백기간이 설정값보다 짧은 조건에서의 파형도이다.

도 5a의 파형 '피드백 권선 전압'에 있어서 시각(T50) ~ 시각(T51)은 스위칭 소자(U2)가 도통되는 기간이다.

시각(T51) ~ 시각(T52)은 트랜스포머(T1)의 일차권선(T1-1)에 축적되었던 에 너지가 이차권선(T1-2)으로 방출되는 기간이며, 시각(T52)에 이르면 이차권선으로의 에너지 방출이 완료되고, 시각(T52) ~ 시각(T53) 동안 링깅(Ringing)을 발생하며, 그 전압이 점차 감소해가면서 지속되고, 시각(T53)에 이르면 새로운 주기가 시작되어 스위칭 소자가 다시 도통되며, 이후 위에서 서술한 파형이 반복된다.

에너지가 이차권선(T1-2)으로 방출되는 기간인 플라이백기간(T51 ~ T52) 동안 플라이백기간검출회로(43)의 출력 파형은 "H"가 되고, 비플라이백기간(T52 ~ T54) 동안 플라이백기간검출회로(43)의 출력 파형은 "L"가 된다.

플라이백기간인 시각(T51) ~ 시각(T52) 동안 TR(Q2)가 온되고 TR(Q1)가 오프되어 피드백콘덴서(Cfb2)는 전류원(I2)에 의해 방전되고, 시각(T52) ~ 시각(T54) 동안 TR(Q2)가 오프되고 TR(Q1)가 온되어 피드백콘덴서(Cfb2)는 전류원(I1)과 전류원(I11)에 의해 충전된다. 여기서 전류원(I11)은 온도에 따른 전류변화를 보상하기 위한 온도 보상값이나 유저에 의해 외부에서 플라이백기간의 비율의 설정값을 조정하기 위한 조정값 등을 포함한다.

전류원(I1)과 전류원(I11)의 합과 전류원(I2)의 비율에 의해 전류 제어가 시작되는 플라이백기간의 비율이 결정된다. 만일 플라이백기간의 비율이 설정값보다 작은 부하의 조건이라면, 플라이백기간 동안의 피드백콘덴서(Cfb2)의 방전량은 비플라이백기간 동안의 충전에 의해 복구되어 피드백콘덴서(Cfb2)의 충전 전압은 항상 전원전압(Vcc) 근처의 높은 전압을 유지한다. 이 전압은 주파수 제어부(42)의 제어입력(Vc1)에 인가되어 주파수 제어부(42)의 상한 발진 주파수를 최대값이 되도록 하고, 주파수 제어부(42)의 발진 주파수는 전압오차피드백부(20)에 의해 피드백 되는 제어 입력(Vc2)에 의해 제어된다.

이때 출력 전압은 전압오차피드백부(20)에 의해 주파수 제어부(42)의 발진 주파수를 제어하거나, 피크전류제어부(45)의 피크드레인 전류값을 제어하여, 혹은 모두를 제어하여 안정된다.

도 5b는 한 주기 동안의 플라이백기간의 비율이 설정값보다 미소하게나마 커진 경우의 파형도이다.

피드백콘덴서(Cfb2)의 플라이백기간 동안의 방전량이 비플라이백기간 동안의 충전량보다 미소하게나마 크게 되면, 피드백콘덴서(Cfb2)의 충전 전압은 시간이 경과함에 따라 점차 낮아지게 되어 주파수 제어부(42)의 상한 발진 주파수가 점차 감소하여 전압오차피드백부(20)에 의해 제어된 발진 주파수까지 감소한다. 만일 주파수 제어부(42)의 상한발진 주파수가 더 감소하여 발진되는 주파수가 낮아지면 비플라이백기간이 증가하게 되므로 피드백콘덴서(Cfb2)의 충전 전압은 다시 증가하여 주파수 제어부(42)의 상한 발진 주파수는 전압오차피드백부(20)에 의해 제어된 발진 주파수와 일치한 지점에서 안정된다.

도 5c는 한 주기 동안의 플라이백기간의 비율이 설정값을 훨씬 초과하는 경우로서 비플라이백기간의 제어에 의해 플라이백기간의 비율이 설정된 값으로 유지되는 상태의 파형도이다.

플라이백기간의 비율이 설정값을 초과하는 경우 한 주기 동안의 피드백콘덴서(Cfb2)의 방전 기간이 충전 기간에 비해 길어지고, 피드백콘덴서(Cfb2)의 충전전압은 점차 낮아져서 주파수 제어부(42)의 상한 발진 주파수가 전압오차피드백 부(20)에 의해 제어된 발진 주파수보다 낮아지게 된다. 주파수 제어부(42)의 발진 주파수는 낮아지며 이에 따라 비플라이백기간이 증가하여 플라이백기간의 한 주기 동안의 비율이 설정값으로 될 때 안정된다.

도 4에 있어서, 전압오차피드백부(20)로부터의 피드백은 스위칭소자(U2)의 드레인 전류의 피크값만을 제어하도록 구성될 수도 있고, 주파수 제어부(42)의 주파수 제어만으로 구성될 수도 있으며, 스위칭소자(U2)의 드레인 전류의 피크값과 주파수 제어부(42)의 주파수 제어를 모두 포함할 수 있다.

도 4의 제어에 의한 출력 전류의 변화에 따른 출력 전압의 제어 특성은 도 11a에 도시되어 있다. 아래에서는 드레인 전류의 피크값과 주파수를 모두 제어하는 경우(i), 스위칭소자(U2)의 드레인 전류의 피크값만을 제어하는 경우(ii), 주파수 제어부(42)의 주파수만을 제어하는 경우(iii)에서의, 도 11a의 파형 변화를 설명한다.

(i) 우선, 출력 전압의 안정화를 위해 스위칭소자(U2)의 드레인 전류의 피크값과 주파수 제어부(42)의 주파수 모두를 제어하는 경우를 살펴본다.

출력 전류가 0에서 점 A에 이르는 동안 전압오차피드백부(20)로부터의 피드백에 의해 출력 전압의 오차가 피드백 되어 스위칭소자(U2)의 드레인 전류의 피크값이나 스위칭 주파수의 제어가 이루어져 출력 전압이 안정화 된다.

점 A에 다다를수록 스위칭소자(U2)의 드레인 전류의 피크값이 커지거나 스위칭 주파수가 증가하도록 제어되며, 플라이백기간의 비율이 점차 증가하여 설정값에 근접한다.

점 A에서 플라이백기간의 비율이 설정값에 도달하고, 점 A ~ 점 B의 구간에서 스위칭소자(U2)의 드레인 전류의 피크값의 증가에 따라 플라이백기간이 더 증가하며, 플라이백기간의 비율의 제어에 의해 주파수 제어부(42)의 발진 주파수가 낮아지므로 스위칭소자(U2)의 드레인 전류의 피크값이 더욱 증가하여 출력 전압이 안정된다.

부하가 더욱 증가하여 점 B에 도달하면 스위칭소자(U2)의 드레인 전류의 피크값이 최대값에 도달하게 되고, 이때가 최대 출력 점이 된다.

부하가 점 B의 최대 출력보다 더 증가하면, 출력 전력의 부족으로 출력 전압이 저하하게 되고, 출력 전압(Vo)의 저하는 트랜스포머(T1)의 이차권선(T1-2)의 전압의 감소를 가져와 플라이백기간이 더 길어지게 하는 결과를 가져오고, 플라이백기간이 더 길어진 만큼 주파수가 낮아져 출력 전류는 거의 증가하지 않으면서 출력 전압만 낮아지게 된다. 결국, 부하가 점 B보다 2배로 커지면 출력 전류는 고정인 상태에서 출력 전압이 1/2로 낮아지게 되고, 부하가 점 B보다 5배로 커지면 출력 전류는 고정인 상태에서 출력 전압이 1/5로 낮아지게 되어 부하가 더욱 증가되면 결국 점 c에 이르게 된다.

(ii) 또한, 스위칭소자(U2)의 스위칭 주파수가 고정인 상태에서 스위칭소자(U2)의 드레인 전류의 피크값의 제어로 출력 전압이 안정화되는 경우를 살펴본다.

출력 전류가 0에서 점 A에 이르는 동안 전압오차피드백부(20)로부터의 피드 백에 의해 스위칭소자(U2)의 드레인 전류의 피크값의 제어로 출력 전압이 안정화된다.

점 A에서 플라이백기간의 비율이 설정값에 도달하고, 점 A ~ 점 B의 구간에서 스위칭소자(U2)의 드레인 전류의 피크값의 증가에 따라 플라이백 기간이 더 증가하며, 플라이백기간의 비율의 제어에 의해 주파수 제어부(42)의 발진 주파수가 낮아진다.

부하가 더욱 증가하여 점 B에 도달하면 스위칭소자(U2)의 드레인 전류의 피크값이 최대값에 도달하게 되고, 이때가 최대 출력의 점이 된다.

부하가 점B의 최대 출력보다 더 증가하면, 스위칭소자(U2)의 드레인 전류의 피크값이 더 이상 증가하지 않으므로 출력 전압이 저하하게 되고, 출력 전압(Vo)의 저하는 트랜스포머(T1)의 이차권선(T1-2)의 전압의 감소를 가져와 플라이백기간이 더 길어지게 하는 결과를 가져오고, 플라이백기간이 더 길어진 만큼 주파수가 낮아져 출력 전류는 거의 증가하지 않으면서 출력 전압만 낮아지게 된다.

(iii) 또한, 스위칭소자(U2)의 드레인 전류의 피크값이 고정인 상태에서 스위칭소자(U2)의 스위칭 주파수의 제어로 출력 전압이 안정화되는 경우를 살펴본다.

이 경우에는 출력 전류가 점 B에 이를 때까지 플라이백기간의 비율은 설정값 이하를 유지한다.

출력 전류가 0에서 점 B에 이르는 동안 전압오차피드백부(20)로부터의 피드백에 의해 스위칭소자(U2)의 스위칭 주파수가 제어되고, 출력 전압은 안정화된다.

점 B에 다다를수록 스위칭소자(U2)의 스위칭 주파수가 증가하도록 제어되며, 플라이백기간의 비율이 점차 증가하여 설정값에 근접한다.

점 B에서 플라이백기간의 비율이 설정값에 도달하고, 점 B에서 스위칭소자(U2)의 스위칭 주파수는 최대가 되어 최대 출력 점이 되고, 이때 피드백콘덴서(Cfb2)의 전압은 높은 전압으로부터 감소하여 주파수 제어부(42)의 상한 발진 주파수가 전압오차피드백부(20)로부터 피드백되어 제어된 발진 주파수와 같은 주파수로 맞추어지며, 이후에 부하가 더 증가하더라도 주파수 증가에 의한 정전압 작용은 차단된다.

부하가 점 B의 최대 출력보다 더 증가하면, 스위칭 주파수가 더 이상 증가하지 않으므로 출력 전력의 부족으로 출력 전압이 저하하게 되고, 출력 전압(Vo)의 저하는 트랜스포머(T1)의 이차권선(T1-2)의 전압의 감소를 가져와 플라이백기간이 더 길어지게 하는 결과를 가져온다. 플라이백기간이 더 길어진 만큼 주파수 제어부(42)의 상한 발진 주파수가 더 낮아지도록 제어되어 출력 전류는 거의 증가하지 않으면서 출력 전압만 낮아지게 된다. 결국, 부하가 점 B보다 2배로 커지면 출력 전류는 고정인 상태에서 출력 전압이 1/2로 낮아지게 되고, 부하가 점 B보다 5배로 커지면 출력 전류는 고정인 상태에서 출력 전압이 1/5로 낮아지게 되어 부하가 더욱 증가되면 결국 점 c에 이르게 된다.

이와 같이, 본 발명은 트랜스포머(T1)의 피드백 권선(T1-3)의 유기 전압을 이용하여 한 주기 동안의 플라이백 기간의 비율이 설정치보다 커지는 경우 발진 주파수를 제어하여 한 주기 동안의 플라이백 기간의 비율이 설정치를 유지하도록 함 으로서, 2차측에서의 전류 검출 저항에 의한 전력 소모를 없애고 옵토커플러와 비교기 등의 고가의 부품을 절감하여 부품 원가와 조립비용을 절감하도록 된다.

[ 제2실시예 ]

도 6은 이 발명의 제2실시예에 따른 에스엠피에스의 트랜스포머의 권선 전압으로부터 출력 전류의 정보를 검출하는 회로 및 출력 전류를 피드백하는 회로를 도시한 구성도이고, 도 7a 내지 도 7c는 이 발명의 제2실시예에 의한 출력 전류의 정보 검출 및 피드백에 의해 주파수를 제어하는 과정을 보이는 신호 파형도이다.

도 4는 플라이백기간의 비율만에 의해 피드백콘덴서(Cfb2)가 전류원(I1)으로 충전되거나 전류원(I2)로 방전되어 미세한 플라이백기간의 변화에 피드백콘덴서(Cfb2)가 응답하는데 Gain 상의 한계가 있다.

도 6은 미세한 플라이백기간의 변화에 대해서도 피드백콘덴서(Cfb2)가 높은 Gain을 갖고 응답하도록 하는 회로를 제공한다.

이 발명의 에스엠피에스의 출력 전류 피드백회로는, 트랜스포머(T1)의 피드백 권선(T1-3)에 유기되는 전압으로부터 출력 전류 정보를 검출하는 출력 전류 정보 검출회로(61)와, 출력 전류 정보 검출회로(61)에서 출력 전류 정보로부터 발진 주파수를 제어하는 주파수 제어부(42)를 포함한다.

출력 전류 정보 검출회로(61)는 피드백 권선(T1-3)에 유기되는 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로(43)와, 이 플라이백기간검출회로(43)의 검출 출력에 대응하여 충전전류 또는 방전전류를 출력하는 제1업/다운제 어부(62)와, 제1업/다운제어부(62)의 충전전류로 충전되거나 방전전류로 방전되는 제1피드백콘덴서(Cfb3)와, 이 제1피드백콘덴서(Cfb3)의 충전전압을 기준 전압(Vref4)과 비교하는 비교기(63)와, 비교기(63)의 출력에 대응하여 충전전류 또는 방전전류를 출력하는 제2업/다운제어부(64)와, 이 제2업/다운제어부(64)의 충전전류로 충전되거나 방전전류로 방전되는 제2피드백콘덴서(Cfb4)를 포함한다.

이 제2피드백콘덴서(Cfb4)의 충전 전압이 주파수 제어부(42)에 제공되어 주파수 제어부(42)의 상한 발진 주파수가 제어된다.

도 6에서 피드백 권선(T1-3)의 인출 전압으로부터 통상적으로 사용되는 플라이백기간검출회로(43)에 의해 이차권선(T1-2)를 통해 부하로 전류가 공급되는 기간을 간접적으로 검출하며, 검출된 출력은 제1업/다운제어부(62)에 의해 설정된 값으로 제1피드백콘덴서(Cfb3)를 충전시키거나 방전시키고, 제1피드백콘덴서(Cfb3)의 충전 전압은 비교기(63)에 의해 기준 전압(Vref4)과 비교되고, 비교기(63)의 출력에 의해 제2업/다운제어부(64)에 의해 설정된 값으로 제2피드백콘덴서(Cfb4)를 충전시키거나 방전시키고, 제2피드백콘덴서(Cfb4)의 전압은 주파수 제어부(42)의 상한 발진 주파수의 제어용으로 사용된다.

도 7a 내지 도 7c는 도 6의 각부 파형도이고, 이를 이용하여 도 6의 동작을 서술한다.

도 7a 내지 도 7c의 파형도에서, 파형 '피드백 권선 전압'은 트랜스포머(T1)의 피드백 권선(T1-3)의 전압 파형이고, 파형 '플라이백 기간'은 플라이백기간검출 회로(43)의 출력 파형이고, 파형 'Cfb3 충방전 전류'는 제1업/다운제어부(62)에 의해 제1피드백콘덴서(Cfb3)로 공급되는 전류 파형이고, 파형 'Cfb3 충전 전압'은 제1피드백콘덴서(Cfb3)의 충전 전압 파형이고, 파형 'Cfb4 충전 전압'은 제2피드백콘덴서(Cfb4)의 충전 전압 파형이고, 파형 '발진 파형'은 주파수 제어부(42)의 발진 파형이다.

도 7a는 플라이백기간이 설정값보다 짧은 조건에서의 파형도이다.

도 7a의 파형 '피드백 권선 전압'에 있어서 시각(T70) ~ 시각(T71)은 스위칭 소자(U2)가 도통되는 기간이고, 시각(T71) ~ 시각(T72)은 트랜스포머(T1)의 일차권선(T1-1)에 축적되었던 에너지가 이차권선(T1-2)으로 방출되는 플라이백기간이다.

플라이백기간 동안 플라이백기간검출회로(43)의 출력 파형은 "H"가 되고, 비플라이백기간인 시각(T72) ~ 시각(T74) 동안 플라이백기간검출회로(43)의 출력 파형은 "L"가 된다.

시각(T71) ~ 시각(T72) 동안 TR(Q3)가 온되고 TR(Q4)가 오프되어 제1피드백콘덴서(Cfb3)는 전류원(I3)에 의해 충전되고, 시각(T72) ~ 시각(T74) 동안 TR(Q3)가 오프되고 TR(Q4)가 온되어 제1피드백콘덴서(Cfb3)는 전류원(I4)에 의해 방전된다.

전류원(I3)과 전류원(I11)의 합과 전류원(I4)과의 비율에 의해 전류 제어가 시작되는 플라이백기간의 비율이 결정된다. 여기서 전류원(I11)은 온도에 따른 전류변화를 보상하기 위한 온도 보상값이나 유저에 의해 외부에서 플라이백기간의 비율의 설정값을 조정하기 위한 조정값 등을 포함한다. 만일 플라이백기간의 비율이 설정값보다 작은 부하의 조건이라면, 플라이백기간 동안의 제1피드백콘덴서(Cfb3)의 충전량은 비플라이백기간 동안의 방전에 의해 복구되어 제1피드백콘덴서(Cfb3)의 충전 전압은 항상 기준 전압(Vref4)보다 낮은 전압을 유지하고, 비교기(63)의 출력은 항상 "H"상태를 유지한다. 그러면, 제2업/다운제어부(64)의 TR(Q5)가 온되고 TR(Q6)가 오프되어 제2피드백콘덴서(Cfb4)는 전류원(I5)에 의해 충전되어 높은 전압을 유지하고, 이 전압은 주파수 제어부(42)의 제어입력(Vc1)에 인가되어 주파수 제어부(42)의 발진 주파수의 상한치를 최대값이 되도록 한다.

도 7b는 한 주기 동안의 플라이백기간의 비율이 설정값보다 미소하게 커진 경우의 파형도이다.

제1피드백콘덴서(Cfb3)의 플라이백기간 동안의 충전량이 비플라이백기간 동안의 방전량보다 크게 되어 제1피드백콘덴서(Cfb3)의 충전 전압은 점차 증가하여 기준 전압(Vref4)에 도달하게 된다. 이 제1피드백콘덴서(Cfb3)의 충전 전압은 비교기(63)에 의해 기준 전압(Vref4)과 비교되어, 제1피드백콘덴서(Cfb3)의 충전 전압이 기준 전압(Vref4)보다 낮은 시각(T7a) ~ 시각(T7b) 기간 동안 비교기(63)의 출력은 "H"가 되어 제2업/다운제어부(64)의 TR(Q5)가 온되고 TR(Q6)가 오프되어 제2피드백콘덴서(Cfb4)는 전류원(I5)에 의해 충전된다.

한편, 제1피드백콘덴서(Cfb3)의 충전 전압이 기준 전압(Vref4)보다 높은 시각(T7b) ~ 시각(T7c) 기간동안 비교기(63)의 출력은 "L"가 되어 제2업/다운제어부(64)의 TR(Q5)가 오프되고 TR(Q6)가 온되어 제2피드백콘덴서(Cfb4)는 전류원(I6)에 의해 방전되어 제2업/다운제어부(64)의 충전과 방전의 시간의 비율에 의해 제2 피드백콘덴서(Cfb4)의 충전 전압은 변화된다.

미소한 플라이백기간의 변화에 의한 제1피드백콘덴서(Cfb3)의 충전 전압의 변화는 시각(T7a) ~ 시각(T7b)와, 시각(T7b) ~ 시각(T7c)의 비율의 변화를 가져오고, 제2피드백콘덴서(Cfb4)의 충전 전압은 변화되며, 도 4보다 훨씬 높은 Gain을 가지고 미소한 변화에 대응하여 주파수 제어부(42)의 발진 주파수가 제어되어 더 정교한 출력 전류의 제어가 이루어진다.

도 7c는 한 주기 동안의 플라이백 기간의 비율이 설정값을 훨씬 초과하는 경우로서 비플라이백 기간의 제어에 의해 플라이백 기간의 비율이 설정된 값으로 유지되는 상태의 파형도이다.

플라이백 기간의 비율이 설정값을 초과하는 경우 한 주기 동안의 제1피드백콘덴서(Cfb3)의 충전 기간이 방전 기간에 비해 길어진다. 따라서 제1피드백콘덴서(Cfb3)의 충전전압은 점차 증가하여 기준 전압(Vref4)보다 높아지게 되고 비교기(63)의 출력은 한 주기 전체가 "L"이 되어 제2업/다운제어부(64)의 TR(Q5)가 오프되고 TR(Q6)가 온되어 제2피드백콘덴서(Cfb4)는 전류원(I6)에 의해 방전을 지속한다. 이로 인해 주파수 제어부(42)의 상한 발진 주파수는 낮아지게 되고, 주파수 제어부(42)의 상한 발진 주파수가 전압오차피드백부(20)로부터 피드백되는 제어입력(Vc2)에 의한 발진 주파수 설정치보다 낮아지면 주파수 제어부(42)의 발진 주파수는 제2피드백콘덴서(Cfb4)의 상한 주파수의 제어에 의해 지배되게 된다. 이렇게 되어 주파수 제어부(42)의 발진 주파수가 낮아지면 도 7c의 기간(T72b ~ T74b)의 비플라이백기간이 증가하게 되고, 한 주기(T71b ~ T74b) 동안의 플라이백기간 (T71b ~ T72b)의 비율은 감소해 가며, 플라이백기간(T71b ~ T72b)의 비율이 설정값보다 작아지면 이제는 제1피드백콘덴서(Cfb3)의 충전 기간이 방전 기간에 비해 짧아지고, 따라서 제1피드백콘덴서(Cfb3)의 충전전압은 다시 감소하게 되어 결국, 제1피드백콘덴서(Cfb3)의 충전전압은 기준 전압(Vref4)을 기준으로 상하로 변화하면서 제1피드백콘덴서(Cfb3)의 충전전압이 기준 전압(Vref4)보다 낮은 기간(T7a1 ~ T7b1)과 높은 기간(T7b1 ~ T7c1)의 비율이 설정값으로 유지되면서 안정된다.

도 6에 있어서, 전압오차피드백부(20)로부터의 피드백은 스위칭소자(U2)의 드레인 전류의 피크값만을 제어하도록 구성될 수도 있고, 주파수 제어부(42)의 주파수 제어만으로 구성될 수도 있으며, 스위칭소자(U2)의 드레인 전류의 피크값과 주파수 제어부(42)의 주파수 제어를 모두 포함할 수 있다.

도 6에 있어서, 비교기(63)와 제2업다운제어부(64)와 피드백콘덴서(Cfb4)는 하나의 증폭부로 대치되어 기준 전압(Vref4)과의 오차 전압만큼을 증폭하여 주파수제어부(42)의 상한 발진 주파수를 제어할 수도 있다.

[ 제3실시예 ]

도 4와 도 6은 플라이백기간의 평균적인 비율의 값을 취하여 피드백 값을 제공하며, 피드백콘덴서의 충방전 시정수가 길어서 부하가 급변하는 경우에 충분히 빠른 응답 속도를 얻는데 한계가 있다.

도 8은 이 발명의 출력 전류 제한을 위한 출력 전류의 검출을 매 주기마다 행하며, 그에 따른 매 주기에 대한 전류 피드백을 행하는 회로의 제3실시예의 구성도이고, 도 9a 내지 도 9c는 이 발명의 제3실시예에 의한 출력 전류의 검출 및 피드백에 의해 주파수를 제어하는 과정을 보이는 신호 파형도이다.

그 구성을 보면, 스위칭 소자(U2)가 트랜스포머(T1)의 일차 권선(T1-1)의 일단에 접속되고, 트랜스포머(T1)의 일차 권선(T1-1)과 밀 결합된 이차 권선(T1-2)을 설치하여 주요 에너지의 인출부로 삼아 출력부로 에너지를 공급하도록 한다. 또한 트랜스포머(T1)에 피드백 권선(T1-3)을 설치하여 이 피드백 권선(T1-3)을 통해 출력 전류의 정보를 인출하도록 사용한다.

이 발명의 제3실시예에 따른 출력 전류 피드백회로는 트랜스포머(T1)의 피드백 권선(T1-3)에 유기되는 전압으로부터 출력 전류의 정보를 검출하는 출력 전류 정보 검출회로(81)와, 이 출력 전류 정보 검출회로(81)의 출력에 따라 발진이 지속되거나 일시 정지되도록 제어되는 주파수 제어부(84)를 포함한다.

이 출력 전류 정보 검출회로(81)는 피드백 권선에 유기되는 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로(43)와, 플라이백기간검출회로(43)의 검출 출력에 대응하여 충전전류 또는 방전전류를 출력하는 업/다운제어부(82)와, 이 업/다운제어부(82)의 충전전류로 충전되거나 방전전류로 방전되는 피드백콘덴서(Cfb5)와, 피드백콘덴서(Cfb5)의 전압을 기준전압(Vref5)과 비교하여 그 비교결과를 주파수 제어부(84)에게 출력하는 비교기(83)를 포함한다.

상술한 출력 전류 피드백회로의 동작을 설명하면, 피드백 권선(T1-3)의 인출 전압으로부터 통상적으로 사용되는 플라이백기간검출회로(43)에 의해 이차권선(T1- 2)를 통해 부하로 전류가 공급되는 기간을 간접적으로 검출하며, 검출된 출력은 업/다운제어부(82)에 의해 설정된 값으로 피드백콘덴서(Cfb5)를 충전시키거나 방전시키게 된다. 피드백콘덴서(Cfb5)의 충전전압은 비교기(83)에 의해 기준 전압(Vref5)와 비교되어 그 출력에 따라 주파수 제어부(84)의 발진을 일시 정지시키도록 제어한다.

도 9a 내지 도 9c는 도 8의 동작 조건에 따른 각부 파형도이고, 이를 이용하여 도 8의 동작을 상세하게 서술한다.

도 9a 내지 도 9c의 파형도에서, 파형 '피드백 권선 전압'은 트랜스포머(T1)의 피드백 권선(T1-3)의 전압 파형이고, 파형 '플라이백 기간'은 플라이백기간검출회로(43)의 출력 파형이고, 파형 'Cfb5 충방전 전류'는 업/다운제어부(82)에 의해 피드백콘덴서(Cfb5)로 공급되는 전류 파형이고, 파형 'Cfb5 충전 전압'은 피드백콘덴서(Cfb5)의 충전 전압 파형이고, 파형 '비교 출력 전압'은 비교기(83)의 출력 전압 파형이고, 파형 '발진 파형'은 주파수 제어부(84)의 발진 파형이다.

도 9a는 플라이백기간이 설정값보다 짧은 조건에서의 파형도이다.

도 9a의 파형 '피드백 권선 전압'에 있어서 시각(T90) ~ 시각(T91)은 스위칭 소자(U2)가 도통되는 기간이고, 시각(T91) ~ 시각(T92)은 트랜스포머(T1)의 일차권선(T1-1)에 축적되었던 에너지가 이차권선(T1-2)으로 방출되는 플라이백기간이다. 플라이백기간 동안 플라이백기간검출회로(43)의 출력 파형은 "H"가 되고, 비플라이백기간인 시각(T92) ~ 시각(T94) 동안 플라이백기간검출회로(43)의 출력 파형은 "L"가 된다.

플라이백기간동안 TR(Q7)가 온되고 TR(Q8)가 오프되어 피드백콘덴서(Cfb5)는 전류원(I7)과 전류원(I11)에 의해 충전되고, 비플라이백기간 동안 TR(Q7)가 오프되고 TR(Q8)가 온되어 피드백콘덴서(Cfb5)는 전류원(I8)에 의해 방전된다. 여기서 전류원(I11)은 온도에 따른 전류변화를 보상하기 위한 온도 보상값이나 유저에 의해 외부에서 플라이백기간의 비율의 설정값을 조정하기 위한 조정값 등을 포함한다.

전류원(I7)과 전류원(I11)의 합과 전류원(I8)과의 비율에 의해 제어가 시작되는 플라이백기간의 비율이 결정된다. 만일 플라이백기간의 비율이 설정값보다 작은 부하의 조건이라면, 플라이백기간 동안의 피드백콘덴서(Cfb5)의 충전량은 비플라이백기간 동안의 방전에 의해 복구되어 피드백콘덴서(Cfb5)의 충전 전압은 항상 기준 전압(Vref5)보다 낮은 전압을 유지하며, 비교기(83)의 출력 전압은 "L" 레벨을 유지하여, 주파수 제어부(84)의 제어입력(Hold)에 "L" 레벨의 전압이 인가되어 주파수 제어부(84)의 발진이 지속된다.

주파수 제어부(84)의 발진 주파수는 전압오차피드백부(20)로부터 피드백되는 제어입력(Vc2)에 의해서 제어되도록 되어 있으며, 경우에 따라 전압오차피드백부(20)로부터 피드백되는 제어입력(Vc2)을 받지 않고 고정 주파수로 이루어질 수도 있다. 단, 주파수 제어부(84)의 상한 발진 주파수는 따로 제어 받지 않는다.

도 9b는 한 주기 동안의 플라이백기간의 비율이 설정값에 도달한 부하에서의 파형도이다.

피드백콘덴서(Cfb5)의 플라이백기간 동안의 충전량이 비플라이백기간 동안의 방전량보다 미소하게나마 큰 경우, 피드백콘덴서(Cfb5)의 충전 전압은 점차 상승하여 플라이백기간의 끝 부분에서 피드백콘덴서(Cfb5)의 충전 전압이 기준 전압(Vref5)에 도달하게 된다. 만일 짧은 시간 동안이라도 피드백콘덴서(Cfb5)의 충전 전압이 기준 전압(Vref5)보다 높아지게 되면 비교기(83)의 출력 전압은 "H" 레벨로 바뀌고, 비교기(83)의 출력 전압이 "H" 레벨이 되는 기간 동안 주파수 제어부(84)의 발진은 일시 정지된다. 또한, 이후에 플라이백기간이 종료되고 나서 피드백콘덴서(Cfb5)의 기준 전압(Vref5)보다 높게 충전된 전압이 기준 전압(Vref5) 이하로 방전될 때까지 비교기(83)의 출력 전압은 "H" 레벨을 유지하며, 이때까지 주파수 제어부(84)의 발진도 일시 정지상태를 유지한다. 만일, 설정된 기간의 플라이백기간 동안 피드백콘덴서(Cfb5)의 전압이 기준 전압(Vref5)보다 높아지게 되면, 높아진 전압이 기준 전압(Vref5) 이하로 방전될 때까지 주파수 제어부(84)의 발진도 일시 정지되어 결국 비플라이백기간 동안의 일시정지기간만큼 비플라이백기간이 길어지게 되므로, 한 주기 동안의 플라이백기간의 비율이 설정값을 겨우 넘어선 임계점에서의 부하에서는 피드백콘덴서(Cfb5)의 충전 전압의 최대값은 기준 전압(Vref5)과 같은 전압의 레벨을 유지한다.

따라서, 이때까지는 주파수 제어부(84)의 발진 주파수는 전압오차피드백부(20)로부터 피드백되는 제어입력(Vc2)에 의해서 제어되어 결정된다.

도 9c는 한 주기 동안의 플라이백 기간의 비율이 설정값을 초과하는 경우 비플라이백기간의 제어에 의해 플라이백기간의 비율이 설정된 값으로 유지되는 상태의 파형도이다.

플라이백기간의 비율이 설정값을 초과하여 증가하면, 주파수 제어부(84)의 발진의 일시정지가 발생하기 직전의 플라이백기간 동안 전류원(I7)에 의해 피드백콘덴서(Cfb5)가 기준 전압(Vref5)까지 충전되게 되고, 설정값을 초과하는 나머지 기간 동안 피드백콘덴서(Cfb5)는 기준 전압(Vref5)을 초과하여 지속적으로 충전을 지속한다. 이에 따라 플라이백기간이 설정값을 초과하는 나머지 기간 동안 비교기(83)의 출력은 "H" 레벨이 되고, 이 기간 동안 주파수 제어부(84)의 발진은 일시 정지된다. 시각(T92b)에 이르러 플라이백기간이 종료되면 피드백콘덴서(Cfb5)는 전류원(I8)에 의해 방전을 시작하나, 피드백콘덴서(Cfb5)의 전압이 기준 전압(Vref5)보다 낮아질 때까지 비교기(83)의 출력은 "H" 레벨을 유지하고, 이때까지 주파수 제어부(84)의 발진도 계속 일시 정지를 유지한다.

시각(T9b)에 이르러 피드백콘덴서(Cfb5)의 전압이 기준 전압(Vref5)보다 낮아지면 비교기(83)의 출력은 "L" 레벨로 바뀌고, 주파수 제어부(84)의 발진은 다시 지속되어 발진 파형의 나머지 부분을 완료한 후에 시각(T93b)에 이르러 새로운 주기를 시작한다.

도 9c에서 기간(T91b ~ T9a)과 기간(T9b ~ T94b)의 비율은 도 9b에서의 기간(T91a ~ T92a)과 기간(T92a ~ T94a)의 비율과 동일하며, 도 9c의 기간(T91b ~ T9a)과 기간(T9b ~ T93b)의 합은 도 9b의 기간(T91a ~ T92a)과 기간(T92a ~ T94a)의 합과 일치한다. 다만, 도 9c에서 도 9b에 비해 플라이백 기간이 길어진 만큼 동등한 비율로 비플라이백 기간을 연장시키도록 되어, 결국 한 주기 동안의 플라이백 기간과 비플라이백 기간의 비율은 일정한 값을 유지하며, 결국 일정한 출력 전 류로 제어할 수 있다.

도 9c에 있어서, 입력 전압의 리플이나 피드백 루프의 응답 등에 의해 고정 부하라 하더라도 스위칭 소자(U2)의 도통 시간(T93b ~ T94b)은 매 순간 약간씩 변화한다. 이러한 변화는 피드백콘덴서(Cfb5)의 플라이백 기간의 시작점에서의 충전 전압이 변화하도록 작용한다.

어떤 고정된 부하의 조건에서 출력 전압이 일정하고 스위칭 소자의 피크 드레인 전류가 일정할 때, 플라이백기간은 일정해 진다. 만일 어떤 주기에 플라이백 기간의 시작점에서 피드백콘덴서(Cfb5)의 전압이 도 9c에 보인 전압보다 낮은 상태에서 충전을 시작하면 피드백콘덴서(Cfb5)의 전압이 기준 전압(Vref5)에 도달하는데 걸리는 시간은 길어지고, 플라이백기간 중에서 피드백콘덴서(Cfb5)의 전압이 기준 전압(Vref5)보다 높은 기간은 낮은 기간이 길어진 시간만큼 짧아지며, 비플라이백 기간에 피드백콘덴서(Cfb5)의 전압이 기준 전압(Vref5)보다 낮게 방전되는 데 걸리는 시간도 역시 짧아지고, 그 시간 후에 주파수 제어부(84)는 나머지 주기의 발진을 지속한 후에 새로운 주기를 시작한다. 여기서, 플라이백기간에 피드백콘덴서(Cfb5)의 전압이 기준 전압(Vref5)에 도달하는데 걸린 시간이 길어진 만큼 비플라이백 기간에 피드백콘덴서(Cfb5)의 전압이 기준 전압(Vref5)보다 낮아진 이후의 주파수 제어부(84)의 나머지 주기를 완료하는 데 걸리는 기간은 짧아지게 된다. 결국, 앞 주기의 플라이백 기간의 시작점에서 피드백콘덴서(Cfb5)의 낮은 전압의 차이만큼 다음 주기의 플라이백 기간의 시작점에서 피드백콘덴서(Cfb5)의 전압이 높아지게 되며, 이 높아진 전압에서 플라이백 기간에 충전을 시작하면 피드백콘덴 서(Cfb5)의 전압이 기준 전압(Vref5)에 도달하는데 걸리는 시간이 앞 주기에서 길어진 시간만큼 도 9c의 시간보다 짧아지고, 플라이백기간 중에서 피드백콘덴서(Cfb5)의 전압이 기준 전압(Vref5)보다 높은 기간은 낮은 기간이 짧아진 만큼 길어지며, 비플라이백 기간에 피드백콘덴서(Cfb5)의 전압이 기준 전압(Vref5)보다 낮게 방전되는 데 걸리는 시간도 역시 길어지며, 그 시간 후에 주파수 제어부(84)는 나머지 주기의 발진을 지속한 후에 새로운 주기를 시작한다. 또한, 플라이백기간에 피드백콘덴서(Cfb5)의 전압이 기준 전압(Vref5)에 도달하는데 걸린 시간이 짧아진 만큼 비플라이백 기간에 피드백콘덴서(Cfb5)의 전압이 기준 전압(Vref5)보다 낮아진 이후에 주파수 제어부(84)가 나머지 주기의 발진을 완료하는 데 걸리는 기간은 길어지므로, 다시 피드백콘덴서(Cfb5)의 전압은 앞 주기에서의 낮은 시작 점의 전압까지 방전한 후에 다시 다음 플라이백기간에 충전을 시작한다. 이렇게 되어, 새로운 주기에는 두 주기 앞의 전압의 궤적을 다시 반복하며, 결국 한 주기 동안의 일시 정지 기간은 도 9c보다 짧고 다음 주기 동안의 일시 정지 기간은 도 9c보다 길어지게 되며, 두 주기 동안의 감소하고 증가한 일시정지 기간의 합은 서로 상쇄되어 두 주기 동안을 평균한 값은 도 9c의 파형과 동일해 지며 피드백콘덴서(Cfb5)의 플라이백기간의 충전 시작점에 의한 전류제어의 오류는 발생하지 않는다.

이와 같이 도 9c는 매 주기마다 플라이백기간의 비율을 검출하여 그 비율이 설정값을 초과하면 초과하는 플라이백기간과 동일한 설정 비율만큼 비플라이백기간 동안 주파수 제어부(84)의 발진을 일시 정지하여 플라이백기간과 비플라이백기간의 비율을 일정하게 유지하도록 발진 주파수의 주기를 제어하도록 된 것이다.

이 실시예는 매 충전과 방전 시정수가 짧은 소용량의 피드백콘덴서(Cfb5)에 의해 매 스위칭 주기마다 플라이백 기간의 비율의 변화량을 즉각 검출하여 주파수 제어부(84)의 발진제어입력(Hold)단자로 인가함으로서 그 응답 속도가 뛰어나고, 또한 소용량의 피드백콘덴서(Cfb5)의 사용으로 집적화시에 실리콘의 면적을 최소화할 수 있는 강점을 지닌다.

[ 제4실시예 ]

제3실시예에 따른 출력 전류 피드백회로는 도 9a 내지 도 9c에 도시된 바와 같이 플라이백기간이 이차권선(T1-2)의 전류공급기간보다 링깅에 의한 지연시간만큼 길어진다.

이차권선(T1-2)의 전류공급기간 대비 링깅에 의한 플라이백기간의 오차는 주파수가 높을 때 가장 크며, 주파수가 낮아지면 플라이백기간 대비 이 링깅의 비율이 작아지게 된다. 링깅이 차지하는 비율의 변화는 결국 제어되는 출력 전류의 값의 변화를 가져오고, 따라서 출력 전압이 낮아져서 주파수가 낮아진 경우 출력 전류가 증가하는 결과를 가져 온다.

도 11a는 이러한 이유로 인해 점 B의 전류보다 점 C의 전류가 증가된 값을 갖는다.

제4실시예는 상술한 제1실시예 내지 제3실시예의 전류제어의 오차를 보정하여 도 11b의 특성을 갖도록 하는 것으로 상세 설명은 다음과 같다.

도 10은 도 8에 도시된 이 발명의 제3실시예에 따른 출력 전류 피드백회로에 서, 출력 전류 정보 검출회로(101)가 비교기(83)의 비교결과로부터 전류원(I9)을 피드백콘덴서(Cfb5)에 중첩시켜 공급하는 전류제어부(102)를 더 포함하여 구성한다.

도 10에서 전류제어부(102)의 TR(Q9)은 주파수 제어부(84)의 일시 정지기간에 도통하여 전류원(I9)을 피드백콘덴서(Cfb5)에 중첩시켜 공급한다. 그 결과 플라이백기간의 일시 정지 기간 동안의 충전 전류가 증가하고 비플라이백기간의 일시 정지 기간 동안의 방전 전류는 감소하여, 결국 비플라이백기간의 일시 정지 기간을 플라이백기간의 일시 정지 기간보다 약간 더 큰 비율이 되도록 하여 낮은 주파수에서 비플라이백기간의 비율이 커지는 결과를 초래하여 출력 전류가 감소하게 하므로 전류제어의 오차에 의한 전류 상승을 보정한다.

도 12는 이 발명의 출력 전류 피드백회로가 별도의 피드백용의 보조 권선을 갖지 않는 플라이백 컨버터(Flyback Converter)에 적용된 예를 도시한 것이고, 도 13은 이 발명의 출력 전류 피드백회로가 벅-부스트 컨버터(Buck-Boost Converter)에 적용된 예를 도시한 것이다.

이상에서 이 발명에 대한 기술 사상을 첨부 도면과 함께 서술하였지만, 이는 이 발명의 가장 양호한 일 실시예를 예시적으로 설명한 것이지 이 발명을 한정하는 것은 아니다. 또한, 이 기술 분야의 통상의 지식을 가진 자이면 누구나 이 발명의 기술 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

예를 들어 도 4의 업다운제어회로(44), 도 6의 제1업다운제어회로(62)와 제2 업다운제어회로(64), 도 8의 업다운제어회로(82) 등에서 보이는 TR(Q1), TR(Q2), TR(Q3), TR(Q4), TR(Q5), TR(Q6), TR(Q7), TR(Q8)은 P 채널 FET와 N 채널 FET의 변경에 의해 피드백콘덴서(Cfb2), 제1피드백콘덴서(Cfb3), 제2피드백콘덴서(Cfb4), 피드백콘덴서(Cfb5)에서 보이는 충방전 전류의 극성과 충전전압은 위 상세한 설명의 실시예들의 동작 설명과 다르게 나타날 수 있음은 당연하다. 또한, 위 상세한 설명에서 보이는 도 4의 업다운제어회로(44), 도 6의 제1업다운제어회로(62)와 제2업다운제어회로(64), 도 8의 업다운제어회로(82)의 내부회로가 도 4와 도 6과 도 8에서 보이는 회로만을 한정하는 것은 아니다. 또한, 도 4의 업다운제어회로(44), 도 6의 제1업다운제어회로(62)와 제2업다운제어회로(64), 도 8의 업다운제어회로(82)는 경우에 따라서 간단하게는 입력과 출력 사이에 직렬로 연결되는 저항 하나만에 의해 입력 전압에 의해 피드백콘덴서(Cfb2), 제1피드백콘덴서(Cfb3), 제2피드백콘덴서(Cfb4), 피드백콘덴서(Cfb5)가 충방전이 되도록 구성될 수도 있으며, 따라서 도 4의 업다운제어회로(44), 도 6의 제1업다운제어회로(62)와 제2업다운제어회로(64), 도 8의 업다운제어회로(82)는 입력 전압에 따라 피드백콘덴서(Cfb2), 제1피드백콘덴서(Cfb3), 제2피드백콘덴서(Cfb4), 피드백콘덴서(Cfb5)의 충방전을 제어하는 모든 수단의 회로를 포함한다.

이 발명에 따르면 트랜스포머의 피드백 권선에 유기되는 전압으로부터 출력 전류의 정보를 검출하여 피드백 제어함으로써, 비교기와 옵토커플러 등과 같은 고 가의 소자를 사용하지 않고도 정교한 출력 전류의 제어가 이루어지며, 특히 이 발명의 출력 전류 피드백회로는 일차측의 집적회로의 일부분으로 내장되어 원가 부담이 크게 감소하므로, 전원회로의 소형화, 부품수의 감소로 인한 원가절감, 조립비용 및 시간 절감 등의 효과를 얻을 수 있다.

Claims (51)

1. 여자 전류에 의해 자기에너지를 축적하고 밀결합된 1차권선과 2차권선에 의해 에너지를 전달하는 자기에너지전달소자와, 상기 자기에너지전달소자의 1차권선의 일단에 연결되어 상기 자기에너지전달소자의 1차권선의 전류를 제어하는 스위칭소자와, 상기 스위칭소자를 제어하는 제어부와, 상기 자기에너지전달소자의 2차권선의 출력 전압의 오차를 상기 제어부로 피드백하여 상기 출력 전압을 안정화시키는 전압오차피드백부를 포함하는 비연속모드(discontinuous mode) 플라이백컨버터에 있어서,

   상기 자기에너지전달소자의 플라이백기간을 검출하여 한 주기 동안의 플라이백기간의 비율이 설정값을 초과하면 상기 스위칭소자의 스위칭 주기를 증가시켜 한 주기 동안의 플라이백 기간의 비율이 상기 설정값으로 유지되도록 상기 제어부로 피드백하는 출력전류피드백회로를 포함하는 것을 특징으로하는 비연속모드(discontinuous mode) 플라이백컨버터.
2. 제 1 항에 있어서,

   상기 플라이백 기간의 비율의 설정값은 상기 스위칭소자의 스위칭 주기가 길어짐에 따라 감소하도록 된 것을 특징으로하는 비연속모드(discontinuous mode) 플라이백컨버터.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 출력전류피드백회로는 상기 자기에너지전달소자의 1차권선 전압으로부터 상기 자기에너지전달소자의 출력 전류의 정보를 검출하며 상기 제어부의 발진 주파수를 제어하여 상기 자기에너지전달소자의 출력 전류를 제한하는 것을 특징으로 하는 비연속모드(discontinuous mode) 플라이백컨버터.
4. 제 1 항 또는 제 2 항에 있어서,

   상기 출력전류피드백회로는 상기 자기에너지전달소자의 1차권선 전압으로부터 상기 자기에너지전달소자의 출력 전류의 정보를 검출하며 상기 제어부의 발진이 일시 정지되는 기간을 제어하여 상기 자기에너지전달소자의 출력전류를 제한하는 것을 특징으로 하는 비연속모드(discontinuous mode) 플라이백컨버터.
5. 제 1 항 또는 제 2 항에 있어서,

   상기 자기에너지전달소자에 밀결합된 피드백 권선을 더 포함하고,

   상기 출력전류피드백회로는 상기 피드백 권선에 유기되는 전압으로부터 상기 자기에너지전달소자의 출력 전류의 정보를 검출하며 상기 제어부의 발진 주파수를 제어하여 상기 자기에너지전달소자의 출력전류를 제한하는 것을 특징으로 하는 비연속모드(discontinuous mode) 플라이백컨버터.
6. 제 1 항 또는 제 2 항에 있어서,

   상기 자기에너지전달소자에 밀결합된 피드백 권선을 더 포함하고,

   상기 출력전류피드백회로는 상기 피드백 권선에 유기되는 전압으로부터 상기 자기에너지전달소자의 출력 전류의 정보를 검출하며 상기 제어부의 발진이 일시 정지되는 기간을 제어하여 상기 자기에너지전달소자의 출력전류를 제한하는 것을 특징으로 하는 비연속모드(discontinuous mode) 플라이백컨버터.
7. 제 6 항에 있어서,

   상기 출력전류피드백회로는 온도에 따른 제한 전류의 변화를 보상하기 위한 가변 전류원을 포함하는 것을 특징으로 하는 비연속모드(discontinuous mode) 플라이백컨버터.
8. 제 6 항에 있어서,

   상기 출력전류피드백회로는 유저에 의해 제한 전류의 조정이 가능하게 하는 가변 전류원을 포함하는 것을 특징으로 하는 비연속모드(discontinuous mode) 플라이백컨버터.
9. 자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력전류의 정보를 검출하고 출력전류를 제한하기 위한 출력 전류 피드백회로에 있어서,

   상기 자기에너지전달소자의 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로와;

   상기 플라이백기간검출회로의 검출 출력에 대응하여 충전전류 또는 방전전류를 출력하는 업/다운제어부와;

   상기 업/다운제어부의 충전전류로 충전되거나 방전전류로 방전되는 피드백콘덴서와;

   상기 피드백콘덴서의 충전 전압에 의해 상한 발진 주파수가 제어되는 주파수 제어부를 포함하는 것을 특징으로 하는 에스엠피에스의 출력 전류 피드백회로.
10. 제 9 항에 있어서,

    상기 피드백콘덴서의 전압의 크기에 따라 상기 피드백콘덴서의 충전전류 혹은 방전전류의 크기를 변화시키는 전류제어부를 더 포함하는 것을 특징으로 하는 에스엠피에스의 출력 전류 피드백회로.
11. 자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력전류의 정보를 검출하고 출력전류를 제한하기 위한 출력전류 피드백회로에 있어서,

    상기 자기에너지전달소자의 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로와;

    상기 플라이백기간검출회로의 검출 출력에 대응하여 충전전류 또는 방전전류를 출력하는 제1업/다운제어부와;

    상기 제1업/다운제어부의 충전전류로 충전되거나 방전전류로 방전되는 제1피드백콘덴서와;

    상기 제1피드백콘덴서의 전압을 기준 전압과 비교하는 비교기와;

    상기 비교기의 출력에 대응하여 충전전류 또는 방전전류를 출력하는 제2업/다운제어부와;

    상기 제2업/다운제어부의 충전전류로 충전되거나 방전전류로 방전되는 제2피드백콘덴서와;

    상기 제2피드백콘덴서의 충전 전압에 의해 상한 발진 주파수가 제어되는 주파수 제어부를 포함하는 것을 특징으로 하는 에스엠피에스의 출력 전류 피드백회로.
12. 제 11 항에 있어서,

    상기 제2피드백콘덴서의 전압의 크기에 대응하여 상기 제1업다운제어부의 충전전류 혹은 방전전류의 크기를 변화시키는 전류제어부를 더 포함하는 것을 특징으로 하는 에스엠피에스의 출력 전류 피드백회로.
13. 자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력전류의 정보를 검출하고 출력전류를 제한하기 위한 출력 전류 피드백회로에 있어서,

    상기 자기에너지전달소자의 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로와;

    상기 플라이백기간검출회로의 검출 출력에 대응하여 충전전류 또는 방전전류를 출력하는 업/다운제어부와;

    상기 업/다운제어부의 충전전류로 충전되거나 방전전류로 방전되는 피드백콘덴서와;

    상기 피드백콘덴서의 전압을 기준 전압과 비교하는 비교기와;

    상기 비교기의 출력에 따라 발진이 지속되거나 일시 정지되며, 매 발진 주기마다 일시 정지되는 기간이 제어되는 주파수 제어부를 포함하는 것을 특징으로 하는 에스엠피에스의 출력 전류 피드백회로.
14. 제 13 항에 있어서,

    상기 비교기의 출력에 따라 상기 피드백콘덴서의 충전전류 혹은 방전전류의 크기를 변화시키는 전류제어부를 더 포함하는 것을 특징으로 하는 에스엠피에스의 출력 전류 피드백회로.
15. 제 9 항 내지 제 14 항 중 어느 한 항의 출력 전류 피드백회로를 포함하는 플라이백컨버터에 있어서,

    상기 출력 전류 피드백회로의 플라이백기간검출회로는 상기 자기에너지전달소자의 1차권선 전압으로부터 플라이백기간을 검출하는 것을 특징으로 하는 플라이백컨버터.
16. 제 9 항 내지 제 14 항 중 어느 한 항의 출력 전류 피드백회로를 포함하는 플라이백컨버터에 있어서,

    상기 출력 전류 피드백회로의 플라이백기간검출회로는 상기 자기에너지전달소자의 피드백권선에 유기되는 전압으로부터 플라이백기간을 검출하는 것을 특징으로 하는 플라이백컨버터.
17. 제 16 항에 있어서,

    상기 출력 전류 피드백회로는 온도에 따른 제한 전류의 변화를 보상하기 위한 가변 전류원을 포함하는 것을 특징으로 하는 플라이백컨버터.
18. 제 16 항에 있어서,

    상기 출력 전류 피드백회로는 유저에 의해 제한 전류의 조정이 가능하게 하는 가변 전류원을 포함하는 것을 특징으로 하는 플라이백컨버터.
19. 제 9 항 내지 제 14 항 중 어느 한 항의 출력 전류 피드백회로를 포함하는 벅-부스트 컨버터.
20. 자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력 전류의 정보를 검출하는 회로에 있어서,

    상기 자기에너지전달소자의 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로와;

    상기 플라이백기간검출회로의 검출 출력에 대응하여 충전전류 또는 방전전류를 출력하는 업/다운제어부와;

    상기 업/다운제어부의 충전전류로 충전되거나 방전전류로 방전되는 피드백콘덴서를 포함하는 것을 특징으로 하는 에스엠피에스의 출력 전류 정보 검출회로.
21. 자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력 전류의 정보를 검출하는 회로에 있어서,

    상기 자기에너지전달소자의 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로와;

    상기 플라이백기간검출회로의 검출 출력에 대응하여 충전전류 또는 방전전류를 출력하는 제1업/다운제어부와;

    상기 제1업/다운제어부의 충전전류로 충전되거나 방전전류로 방전되는 제1피드백콘덴서와;

    상기 제1피드백콘덴서의 전압을 기준 전압과 비교하는 비교기와;

    상기 비교기의 출력에 대응하여 충전전류 또는 방전전류를 출력하는 제2업/다운제어부와;

    상기 제2업/다운제어부의 충전전류로 충전되거나 방전전류로 방전되는 제2피드백콘덴서를 포함하는 것을 특징으로 하는 에스엠피에스의 출력 전류 정보 검출회로.
22. 자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력 전류의 정보를 검출하는 회로에 있어서,

    상기 자기에너지전달소자의 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로와;

    상기 플라이백기간검출회로의 검출 출력에 대응하여 충전전류 또는 방전전류를 출력하는 업/다운제어부와;

    상기 업/다운제어부의 충전전류로 충전되거나 방전전류로 방전되는 피드백콘덴서와;

    상기 피드백콘덴서의 전압을 기준 전압과 비교하는 비교기를 포함하는 것을 특징으로 하는 에스엠피에스의 출력 전류 정보 검출회로.
23. 제 22 항에 있어서,

    상기 비교기의 비교 결과에 따라 상기 피드백콘덴서의 충전전류와 방전전류 크기를 변화시키는 전류제어부를 더 포함하는 것을 특징으로 하는 에스엠피에스의 출력 전류 정보 검출회로.
24. 제 20 항 내지 제 23 항 중 어느 한 항에 있어서,

    온도에 따른 제한 전류의 변화를 보상하기 위한 가변 전류원을 더 포함하는 것을 특징으로 하는 에스엠피에스의 출력 전류 정보 검출회로.
25. 제 20 항 내지 제 23 항 중 어느 한 항에 있어서,

    유저에 의해 제한 전류의 조정이 가능하게 하는 가변 전류원을 더 포함하는 것을 특징으로 하는 에스엠피에스의 출력 전류 정보 검출회로.
26. 비연속모드(discontinuous mode) 플라이백컨버터에서, 자기에너지전달소자에 에너지를 축적하고 전달하는 축적단계와, 상기 자기에너지전달소자의 에너지의 축적과 전달을 스위칭하는 스위칭단계와, 상기 에너지의 축적과 전달의 스위칭을 제어하는 제어단계와, 상기 자기에너지전달소자의 출력전압의 오차를 상기 제어단계로 피드백하여 상기 출력전압을 안정화시키는 전압오차피드백단계를 포함하는 자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력 전류의 정보를 검출하고 출력전류를 제한하는 방법에 있어서,

    상기 자기에너지전달소자의 플라이백기간을 검출하여 한 주기 동안의 플라이백기간의 비율이 설정값을 초과하면 상기 스위칭단계의 스위칭 주기를 증가시켜 한 주기 동안의 플라이백 기간의 비율이 설정값으로 유지되도록 상기 제어단계로 피드백하는 출력전류피드백단계를 포함하는 것을 특징으로 하는 방법.
27. 제 26 항에 있어서,

    상기 플라이백 기간의 비율의 설정값은 상기 스위칭단계의 스위칭 주기가 길어짐에 따라 감소하도록 된 것을 특징으로하는 방법.
28. 제 26 항 또는 제 27 항에 있어서,

    상기 출력전류피드백단계는 상기 자기에너지전달소자의 권선 전압으로부터 상기 자기에너지전달소자의 출력 전류의 정보를 검출하며 상기 제어단계의 발진 주파수를 제어하여 상기 출력 전류를 제한하는 것을 특징으로 하는 방법.
29. 제 28 항에 있어서,

    상기 출력전류피드백단계는 온도에 따른 제한 전류의 변화를 보상하는 것을 특징으로 하는 방법.
30. 제 28 항에 있어서,

    상기 출력전류피드백단계는 유저에 의해 제한 전류의 조정이 가능한 것을 특징으로 하는 방법.
31. 제 26 항 또는 제 27 항에 있어서,

    상기 출력전류피드백단계는 상기 자기에너지전달소자의 권선 전압으로부터 상기 자기에너지전달소자의 출력 전류의 정보를 검출하며 상기 제어단계에서 발진이 일시 정지되는 기간을 제어하여 상기 출력전류를 제한하는 것을 특징으로 하는 방법.
32. 제 31 항에 있어서,

    상기 출력전류피드백단계는 온도에 따른 제한 전류의 변화를 보상하는 것을 특징으로 하는 방법.
33. 제 31 항에 있어서,

    상기 출력전류피드백단계는 유저에 의해 제한 전류의 조정이 가능한 것을 특징으로 하는 방법.
34. 삭제
35. 삭제
36. 삭제
37. 삭제
38. 삭제
39. 삭제
40. 삭제
41. 삭제
42. 삭제
43. 삭제
44. 삭제
45. 삭제
46. 삭제
47. 삭제
48. 삭제
49. 삭제
50. 삭제
51. 삭제

Images