KR100894565B1

KR100894565B1 - 에스엠피에스의 권선 전압으로부터 출력 전압의 오차를 피드백하는 회로 및 방법과, 오차 정보를 검출하는 회로

Info

Publication number: KR100894565B1
Application number: KR1020070018333A
Authority: KR
Inventors: 박찬웅
Original assignee: 박찬웅
Priority date: 2006-11-01
Filing date: 2007-02-23
Publication date: 2009-04-24
Also published as: KR20080039773A; WO2008054082A1; EP2115861A1; US7995361B2; US20090268487A1

Abstract

이 발명은 권선에 유기되는 전압을 이용하여 출력 전압의 오차를 검출하여 정교한 프라이머리 레귤레이션(primary regulation)이 가능하도록 하는 오차 정보 검출 회로 및 오차 피드백 회로에 관한 것이다.

이 발명에 따른, 트랜스포머의 피드백 권선에 유기되는 전압으로부터 상기 트랜스포머의 출력 전압의 오차 정보를 검출하여 피드백하는 회로는, 상기 피드백 권선에 유기되는 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로와; 상기 피드백 권선의 유기전압을 기준전압과 비교하여 그 비교결과를 출력하는 비교부와; 상기 플라이백기간검출회로의 플라이백기간 검출 출력과 상기 비교부의 출력으로부터 상기 트랜스포머의 출력 전압의 오차 정보를 출력하는 로직부와; 상기 로직부에서 출력되는 오차 정보에 대응하는 피드백값을 출력하는 업/다운 제어부를 포함한 것을 특징으로 한다.

정전압, 전압 안정화, SMPS, primary regulation

Description

에스엠피에스의 권선 전압으로부터 출력 전압의 오차를 피드백하는 회로 및 방법과, 오차 정보를 검출하는 회로{circuit for output voltage error detect and feedback in SMPS}

도 1은 종래 기술에 따른 에스엠피에스의 출력 전압 안정화회로,

도 2는 종래 기술에 따른 신호 파형도,

도 3a는 이 발명의 오차 피드백 회로를 포함하는 에스엠피에스의 기본 구성도,

도 3b는 이 발명의 오차 피드백 회로의 구체적인 제1실시예의 구성도,

도 3c는 이 발명의 오차 피드백 회로의 업/다운 제어부의 구체적 구성의 일예를 보이는 제2실시예의 구성도,

도 4는 이 발명의 오차 정보 검출 방법을 설명하기 위한 신호 파형도,

도 5a 내지 도 5e는 이 발명의 오차 피드백 회로에 의한 오차 피드백 과정을 보이는 신호 파형도,

도 6a는 이 발명의 오차 피드백 회로의 다른 구성의 제3실시 예와 그에 따른 업/다운 제어부의 구체적 구성을 보이는 구성도,

도 6b는 이 발명의 오차 피드백 회로의 다른 구성의 제3실시예에서 업/다운 제어부의 위치가 다른 제4실시예의 구성도,

도 7은 응답 속도의 변화를 개선하는 제5실시예의 개량 회로도,

도 8a와 도 8b는 부하 변동에 따른 오차 발생을 더욱 낮추도록 개선하는 제6실시예의 개량 회로도,

도 9은 부하 변동에 따른 오차 발생을 더욱 낮추도록 개선하는 제7실시예의 개량 회로도,

도 10은 제7실시예의 신호 파형도,

도 11은 고정된 시각의 지연회로를 갖는 제8실시예의 회로도,

도 12는 제8실시예의 신호 파형도,

도 13은 스위치를 전자적으로 구성한 일 예를 도시한 도면,

도 14는 이 발명이 Buck Converter에 적용된 예를 도시한 도면,

도 15는 이 발명이 별도로 피드백용의 보조 권선을 갖지 않는 Flyback Converter에 적용된 예를 도시한 도면,

도 16은 이 발명이 피드백용의 보조 권선을 갖지 않는 Buck-Boost Converter에 적용된 예를 도시한 도면이다.

이 발명은 에스엠피에스(SMPS : switching mode power supply)에서 누설 인덕턴스에 의한 링깅 전압을 포함하는 트랜스포머의 권선 전압으로부터 출력 전압의 오차 정보를 정교하게 검출하는 회로 및 출력 전압의 오차 정보를 제어회로로 피드백하는 회로 및 방법에 관한 것으로서, 이 발명을 이용하여 정교한 프라이머리 레귤레이션(primary regulation) 방식의 에스엠피에스의 구현이 가능해 지도록 한 것이다. 또한, 이 발명은 에스엠피에스의 오차 피드백 회로 및 방법을 포함한 플라이백컨버터, 벅-부스터컨버터 및 벅 컨버터에 관한 것이기도 하다.

일반적으로 에스엠피에스(스위칭형 전원회로 : SMPS)는 세컨더리 레귤레이션(secondary regulation) 방식으로 출력 전압을 안정화시킨다. 이 세컨더리 레귤레이션 방식은 출력 전압 인출부에 통상의 오차 검출 회로를 구성하여 출력 전압을 정밀하게 검출하고, 검출된 오차 정보를 포토커플러 등을 통해 전력 변환부로 피드백하여 출력 전압을 안정화시킨다. 이러한 구조의 세컨더리 레귤레이션 방식은 이미 공지된 사실이므로 상세한 설명은 생략한다.

상술한 세컨더리 레귤레이션 방식의 출력 전압 안정화회로는 출력 전압의 안정도가 높은 반면, 고가의 부품을 사용하고 회로 구성이 복잡하여 전원 회로의 가격을 상승시킨다.

이에, 높은 출력 전압의 안정도를 요구하지 아니하는 경우 전원 회로의 염가화를 위해 많은 고려가 이루어진다.

도 1은 일반적으로 염가형 전원 회로로 제안되는 프라이머리 레귤레이션 방식의 전원 회로를 도시한다.

이는 트랜스포머(T1)의 이차측이 아닌 보조권선(T1-3)에 유기되는 전압을 검출하여 이 검출된 전압을 제어회로로 피드백시킴으로써, 최종적으로 이차권선(T1- 2)을 통해 출력되는 출력 전압을 안정화시킨다. 이러한 방식을 프라이머리 레귤레이션 방식이라고 한다.

도 1에 도시된 전원 회로의 동작을 설명한다.

스위칭 소자(U2)가 도통되어 있는 기간 동안 트랜스포머(T1)의 일차권선(T1-1)에 자기 에너지가 축적되고, 스위칭 소자(U2)가 턴오프(Turn off) 되어 있는 기간 동안 일차권선(T1-1)에 축적된 자기 에너지는 밀결합된 이차권선(T1-2)에 전달되어 다이오드(D2)에 의해 정류되고 콘덴서(C3)에 축적된 후 도시되지 않은 부하로 공급된다.

한편, 트랜스포머(T1)의 일차권선(T1-1)은 이차권선(T1-2)과 밀결합되도록 권선되어지나, 실제로는 이차권선(T1-2)과 결합되지 않는 누설 인덕턴스 성분이 존재하고, 누설 인덕턴스에 축적되는 에너지는 이차권선(T1-2)에 전달되지 아니하고 일차권선(T1-1)에 존재하는 분포용량과 공진을 일으키며 자체 소멸되는 과정을 거치게 된다. 클램프 회로(13)은 인덕턴스에 의해 발생되는 서지 스파이크 전압의 크기를 억제하기 위해 통상적으로 사용된다.

따라서, 트랜스포머(T1)의 보조권선(T1-3)에 유기되는 전압은 권선비에 의해 얻어지는 이차권선(T1-2)의 출력 전압 성분과 누설 인덕턴스에 의해 발생되는 서지 스파이크 전압 성분이 동시에 유기되게 된다.

이 보조권선(T1-3)에 유기되는 전압은 오차증폭기(12)와 피드백콘덴서(Cfb1)를 통해 제어회로(11)로 피드백된다.

도 2는 보조권선(T1-3)에 유기되는 전압의 파형의 일례를 도시한 도면이다.

도 2에서 T20 ~ T21 구간은 도 1의 스위칭 소자(U2)가 도통되는 기간이고, 이 기간동안 일차권선(T1-1)에는 입력 전압(Vi)이 인가되며, 보조권선(T1-3)에는 일차권선(T1-1)과 보조권선(T1-3)과의 권선비에 비례한 "부"의 전압이 인가된다. 시각 T21에서는 스위칭 소자(U2)가 턴오프(Turn off) 되고 이때 권선 전압은 반전이 되며, 누설 인덕턴스에 의한 영향으로 서지 전압이 발생되어 출력 전압 성분보다 훨씬 높은 전압인 Vpeak 값에 도달하게 된다. 이 서지 전압의 피크값(Vpeak)은 도 1의 다이오드(D3)에 의해 정류되고 콘덴서(C4)에 축적된 후 전압 제어를 위한 피드백값으로 사용된다.

따라서, 콘덴서(C4)에 축적되는 전압은 이차권선(T1-2)으로 출력되는 출력전압(Vo)과 누설 인덕턴스에 의한 서지 전압 성분을 포함하게 된다.

도 2의 보조권선(T1-3)에 유기되는 전압은 부하가 클 때와 작을 때 파형이 다르다. 도 2의 (a)는 부하가 클 때 즉, 중부하시의 파형도이며, (b)는 부하가 작을 때 즉, 경부하시의 파형도이다.

중부하시에는 (a)와 같이 스위칭 소자(U2)가 도통되는 기간 동안 트랜스포머(T1)의 일차권선(T1-1)에 축적되는 에너지의 양이 많아서 누설 인덕턴스에 의한 서지 전압도 크게 발생하며, 경부하시에는 (b)와 같이 트랜스포머(T1)의 일차권선(T1-1)에 축적되는 에너지의 양이 적어서 누설 인덕턴스에 의한 서지 전압도 낮게 발생한다.

즉, 부하의 경중에 따라 누설 인덕턴스에 의한 서지전압이 변화하게 되는데, 콘덴서(C4)에 축적되는 전압을 일정하게 유지하도록 제어하는 경우 출력 전압의 변동은 불가피해진다. 결국, 경부하시에는 출력 전압이 높아지고 중부하시에는 출력 전압이 낮아지게 된다.

일반적인 프라이머리 레귤레이션 방식으로 출력 전압을 제어할 때, 무부하시의 출력 전압은 최대 부하시의 출력 전압에 비해 약 30% 내지 100%까지 상승한다. 즉, 최대 부하시의 출력 전압이 5V라면, 무부하시에는 6.5 ~ 10V까지 상승한다.

종합하면, 종래의 세컨더리 레귤레이션 방식은 안정도는 높으나 고가인 문제점이 있고, 프라이머리 레귤레이션 방식은 염가이긴 하나 최대 부하시와 무부하시의 전압 변동폭이 커서 출력 전압의 안정도가 떨어지는 문제점이 있다.

이 발명은 상기한 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 프라이머리 레귤레이션 방식을 개선하여 저가의 회로 구성이 가능하면서도 세컨더리 레귤레이션 방식에 근접하는 출력 전압 안정도를 얻을 수 있는 에스엠피에스의 권선 전압으로부터 출력 전압의 오차 정보를 검출하는 회로 및 이를 이용한 오차 피드백 회로를 제공하는데 그 목적이 있다.

상술한 목적을 달성하기 위한 이 발명에 따른 플라이백컨버터는, 여자 전류에 의해 자기에너지를 축적하고 밀결합된 1차권선과 2차권선에 의해 에너지를 전달하는 자기에너지전달소자와, 상기 자기에너지전달소자의 1차권선의 일단에 연결되어 자기에너지전달소자의 1차권선의 전류를 제어하는 스위칭소자와, 피드백에 의해 상기 스위칭소자를 제어하는 제어부와, 상기 자기에너지전달소자의 피드백권선을 포함하여, 프라이머리 피드백에 의해 에스엠피에스의 출력전압을 제어하는 플라이백컨버터에 있어서,
상기 자기에너지전달소자의 플라이백기간 동안 상기 피드백권선 전압이 기준전압보다 높은 기간과 낮은 기간을 검출하고, 상기 플라이백기간 대비 상기 피드백권선 전압이 기준전압보다 높은 기간의 비율과 설정값과의 차이값을 판별하여 상기 에스엠피에스의 출력전압의 오차를 검출하고, 상기 검출된 오차를 제어부로 피드백하는 오차피드백회로를 포함하는 것을 특징으로 한다.
또한, 이 발명에 따른 에스엠피에스의 오차 피드백 회로는, 자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력 전압의 오차를 검출하여 피드백하는 회로에 있어서,
상기 자기에너지전달소자의 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로와; 상기 권선 전압을 기준전압과 비교하여 그 비교결과를 출력하는 비교부와; 상기 플라이백기간검출회로의 플라이백기간 검출 출력과 상기 비교부의 출력으로부터 상기 자기에너지전달소자의 출력 전압의 오차 정보를 출력하는 로직부와; 상기 로직부에서 출력되는 오차 정보에 대응하는 피드백값을 출력하는 업/다운 제어부를 포함한 것을 특징으로 한다.
또한, 이 발명에 따른 에스엠피에스의 오차 피드백 회로는, 자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력 전압의 오차를 검출하여 피드백하는 회로에 있어서,
상기 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로와; 상기 권선 전압을 기준전압과 비교하여 그 비교결과를 출력하는 비교부와; 상기 비교결과에 따라 충전전류 또는 방전전류를 출력하는 업/다운제어부와; 상기 플라이백기간검출회로에 의해 개폐 제어되고, 닫혀있는 상태에서 상기 업/다운제어부의 충전전류 또는 방전전류를 후단으로 전달하는 스위치와; 상기 스위치가 닫혀있는 상태에서 상기 업/다운제어부의 충전전류로 충전되거나 방전전류로 방전되는 피드백콘덴서를 포함하며, 상기 피드백콘덴서의 충전 전압이 피드백되는 것을 특징으로 한다.
또한, 이 발명에 따른 자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력 전압의 오차 정보를 검출하는 회로는, 상기 자기에너지전달소자의 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로와; 상기 자기에너지전달소자의 권선 전압을 기준전압과 비교하여 그 비교결과를 출력하는 비교부와; 상기 플라이백기간검출회로의 플라이백기간 검출 출력과 상기 비교부의 출력으로부터 상기 에스엠피에스의 출력 전압의 오차 정보를 출력하는 로직부를 포함하는 것을 특징으로 한다.

또한, 이 발명에 따른 자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력 전압의 오차 정보를 검출하는 회로는, 상기 자기에너지전달소자의 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로와; 상기 자기에너지전달소자의 권선 전압을 기준전압과 비교하여 그 비교전압을 출력하는 비교부와; 상기 비교 결과에 따라 양의 전류 또는 음의 전류를 출력하는 업/다운제어부와; 상기 플라이백기간검출회로에 의해 개폐 제어되고, 닫혀있는 상태에서 상기 업/다운제어부의 출력 전류값을 후단으로 전달하는 스위치를 포함하는 것을 특징으로 한다.
또한, 이 발명에 따른 플라이백컨버터의 출력전압 제어방법은, 여자 전류에 의해 자기에너지를 축적하고 밀결합된 1차권선과 2차권선에 의해 에너지를 전달하는 트랜스포머와; 상기 트랜스포머의 1차권선의 일단에 연결되어 트랜스포머의 1차권선의 전류를 제어하는 스위칭소자와; 피드백에 의해 상기 스위칭소자를 제어하는 제어부와; 상기 트랜스포머의 피드백권선을 포함한 플라이백컨버터에서, 프라이머리 피드백에 의해 에스엠피에스의 출력전압을 제어하는 방법에 있어서,
상기 트랜스포머의 플라이백기간 동안 상기 피드백권선 전압이 기준전압보다 높은 기간과 낮은 기간을 검출하고, 상기 플라이백기간 대비 상기 피드백권선 전압이 상기 기준전압보다 높은 기간의 비율과 설정값과의 차이값을 판별하여 상기 에스엠피에스의 출력전압의 오차를 검출하고, 상기 검출된 오차를 제어부로 피드백하여 상기 출력전압을 제어하는 것을 특징으로 한다.
또한, 이 발명에 따른 에스엠피에스의 오차 피드백방법은, 자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력 전압의 오차를 검출하여 피드백하는 방법에 있어서,
상기 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출단계와; 상기 권선 전압을 기준전압과 비교하여 그 비교결과를 출력하는 비교단계와; 상기 플라이백기간검출단계에서의 플라이백기간 검출 출력과 상기 비교단계의 비교결과로부터 상기 에스엠피에스의 출력 전압의 오차 정보를 출력하는 로직단계와; 상기 로직단계에서 출력되는 오차 정보에 대응하는 피드백값을 출력하는 업/다운 제어단계를 포함한 것을 특징으로 한다.
또한, 이 발명에 따른 에스엠피에스의 오차 피드백 방법은, 자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력 전압의 오차를 검출하여 피드백하는 방법에 있어서,
상기 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출단계와; 상기 권선 전압을 기준전압과 비교하여 그 비교결과를 출력하는 비교단계와; 상기 비교단계에서의 비교결과에 따라 충전전류 또는 방전전류를 출력하는 업/다운제어단계와; 상기 플라이백기간 검출 출력에 의해 개폐 제어되고, 상기 충전전류 또는 방전전류를 후단으로 전달하는 스위칭단계와; 피드백콘덴서를 상기 충전전류로 충전하거나 방전전류로 방전하는 피드백콘덴서 충방전단계를 포함하며, 상기 피드백콘덴서의 충전 전압이 피드백되는 것을 특징으로 한다.

삭제

또한, 이 발명에 따르면 상술한 에스엠피에스의 오차 피드백 회로 및 오차 피드백 방법을 포함하는 벅 컨버터, 플라이백 컨버터, 벅-부스트 컨버터가 제공된다.

이하, 첨부한 도면을 참조하여 이 발명의 실시예에 따른 '에스엠피에스의 권선 전압으로부터 출력 전압의 오차 정보 검출 회로 및 오차 피드백 회로'를 보다 상세하게 설명한다.

도 3a는 이 발명의 오차 피드백 회로(30)를 포함하는 에스엠피에스의 기본 구성도이다.

이 발명이 적용되는 대표적인 전원 회로의 일례로서 일차권선(T3-1)과 이차권선(T3-2)과 피드백 권선(T3-3)이 밀결합된 트랜스포머(T3)와, 일차권선(T3-1)에 접속된 스위칭 소자(U2)와, 이차권선(T3-2)의 전압의 정류 및 평활을 위한 다이오드(D4) 및 콘덴서(C5), 누설 인덕턴스에 의해 발생되는 서지 스파이크 전압을 억제하기 위한 클램프 회로(13)로 이루어진다.

이 발명의 오차 피드백 회로(30)는 피드백 권선(T3-3)에 유기되는 전압으로부터 출력 전압(Vo)의 오차 정보를 검출하여 출력 전압(Vo)의 오차를 낮추기 위한 피드백을 제공한다.

이 오차 피드백 회로(30)는, 피드백 권선(T3-3)에 유기되는 전압으로부터 출력 전압(Vo)의 오차 정보를 검출하는 오차 정보 검출부(31)와, 오차 정보 검출부(31)로부터의 출력으로부터 오차의 양을 판별하여 오차의 양에 대응하는 피드백을 제공하는 업/다운 제어부(32)로 이루어진다.

[ 제1실시예 ]

도 3b는 도 3a의 오차 정보 검출부(31)를 더 상세히 도시한 제1실시예의 구성도이다.

제1실시예의 오차 피드백 회로(30)는, 피드백 권선(T3-3)에 유기되는 전압으로부터 출력 전압의 오차 정보를 검출하는 오차 정보 검출부(31)와, 오차 정보 검 출부(31)로부터의 출력으로부터 오차의 양을 판별하여 오차의 양에 대응하는 피드백을 제공하는 업/다운 제어부(32)로 이루어진다.

오차 정보 검출부(31)는, 피드백 권선(T3-3)에 유기되는 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로(34)와, 피드백 권선(T3-3)에 유기되는 전압을 기준전압(Vref)과 비교하는 비교부(35)와, 플라이백기간검출회로(34)와 비교부(35)의 출력에 대응하여 Vhigh 출력단자(36a)와 Vlow 출력단자(36b)으로 출력 전압의 오차 정보를 출력하는 로직부(36)로 이루어진다.

도 4는 도 3b의 각부의 파형도이며, 이를 이용하여 도 3b의 동작을 서술한다.

도 4의 파형도에서, 파형 Vfb는 트랜스포머(T3)의 피드백 권선(T3-3)의 전압 파형이고, 파형 Vflyback은 플라이백기간검출회로(34)의 출력 파형이고, Vcomp는 비교부(35)의 출력 파형이고, V36a는 로직부(36)의 Vhigh 출력단자의 출력 파형이고, V36b는 로직부(36)의 Vlow 출력단자의 출력 파형이다.

도 4의 파형 Vfb에 있어서 시각(T40) ~ 시각(T41)은 스위칭 소자(U2)가 도통되는 기간이고, 이 기간 동안 피드백 권선(T3-3)에는 "부"의 전압이 인출된다.

시각(T41) ~ 시각(T43)은 트랜스포머(T3)의 일차권선(T3-1)에 축적되었던 에너지가 이차권선(T3-2)으로 방출되는 기간이며, 시각(T43)에 이르면 이차권선으로의 에너지 방출이 완료되고, 시각(T43) ~ 시각(T44) 동안 각 권선의 분포용량에 축적된 전압은 각 권선과 분포 용량에 의해 링깅(Ringing)을 발생하며, 그 전압이 점차 감소해가면서 지속되고, 시각(T44)에 이르면 새로운 주기가 시작되어 스위칭 소 자가 다시 도통되며, 이후 위에서 서술한 파형이 반복된다.

통상적으로 이차권선(T3-2)의 다이오드(D4)로 사용되는 쇼트키 베리어 다이오드는 흐르는 순방향 전류의 양에 따라 순방향 전압 강하가 변동하고, 시각(T41) ~ 시각(T43) 동안 이차권선(T3-2)의 전압은 다이오드(D4)의 전류 감소에 따라 기울기를 갖고 점차 감소하게 된다. 또한, Fast Recovery 다이오드의 경우에는 순방향 전류의 양에 따른 순방향 전압강하의 변화가 적게 일어나나, 이차권선(T3-2)이 갖는 직류저항값과 출력 콘덴서(C5)의 등가직렬저항(ESR)값에 의한 전압강하 등으로 역시 이차권선(T3-2) 전압에 기울기가 나타난다.

따라서 파형 Vfb에서, 시각(T41) ~ 시각(T43) 기간 동안 트랜스포머(T3)의 2차 권선(T3-2)의 전압은 출력 전압(Vo)에 다이오드(D4)의 순방향 전압 강하 성분, 출력 콘덴서의 ESR 값에 의한 전압 강하 성분, 트랜스포머(T3)의 2차권선(T3-2)의 저항에 의한 전압 강하 등이 합해져서 나타나며, 피드백 권선(T3-3)의 전압도 시각(T41) ~ 시각(T43) 기간 동안과 같이 기울기를 갖고 감소한다.

이 전압의 기울기의 발생으로 비교부(35)에 의해 기준 전압과 용이하게 비교되어지며, 시각(T41) ~ 시각(T43) 기간 중 어느 부분은 피드백 권선(T3-3)에 유기되는 전압이 기준전압(Vref) 레벨보다 높은 기간이 발생하고, 어느 부분은 기준전압(Vref) 레벨보다 낮은 기간이 발생하게 된다.

본 발명은 이 구간에서 기준 전압과 비교된 정보를 이용하여 출력 전압의 오차를 검출하도록 한 것으로, 시각(T41) ~ 시각(T43) 기간 즉 플라이백기간 (Tflyback) 동안 플라이백기간검출회로(34)는 "H"의 출력을 보이고, 그 이외의 기 간 동안 "L"의 출력을 보인다. 통상 플라이백기간검출회로(34)는 로직 회로로 구성되어 일반적으로 사용되는 회로이므로 여기서는 구체적인 설명은 생략한다.

또한, 시각(T41) ~ 시각(T43) 기간 동안 피드백 권선(T3-3)에 유기되는 전압은 비교부(35)에 의해 기준 전압(Vref)과 비교되어 피드백 권선(T3-3)에 유기되는 전압이 기준 전압(Vref)보다 높은 기간(Thigh, T41 ~ T42)에는 비교부(35)의 출력이 "H"가 되고, 피드백 권선(T3-3)에 유기되는 전압이 기준 전압(Vref)보다 낮은 기간(Tlow, T42 ~ T43)에는 비교부(35)의 출력이 "L"가 된다. 플라이백기간검출회로(34)의 출력과 비교부(35)의 출력은 로직부(36)에 의해 Vhigh 출력단자(V36a)와 Vlow 출력단자(V36b)에 나누어 출력된다. Vhigh 출력단자(V36a)의 출력신호는 플라이백기간검출회로(34)의 출력과 비교부(35)의 출력이 모두 "H"일 때 "H"이고, 그 외의 기간 동안은 "L"이다. Vlow 출력단자(V36b)의 출력신호는 플라이백기간검출회로(34)의 출력이 "H"이고 비교부(35)의 출력이 "L"일 때 "H"이고, 그 이외의 기간 동안은 "L" 이다.

이 로직부(36)의 Vhigh 출력단자(V36a)의 출력신호와 Vlow 출력단자(V36b)의 출력신호는 업/다운 제어부(32)에서 두 신호의 펄스폭의 비교 분석에 의해 출력 전압의 오차의 양을 감지하며, 업/다운 제어부(32)는 감지된 오차값에 대응하는 피드백을 발생시키고, 뒷 단의 제어회로(33)에 입력되어 출력전압(Vo)의 오차가 줄어들도록 제어한다.

업/다운 제어부(32)는 디지털 방식이나 아나로그 방식 등 여러 가지의 방법으로 구현이 가능한 바, 로직부(36)의 Vhigh 신호의 펄스폭과 Vlow 신호의 펄스폭 을 비교하여 그 펄스폭의 차이로서 오차의 양을 인식하도록 구성된다. 업/다운 제어부(32)의 구체적인 방법 중의 일 예가 도 3c의 제2실시예에 도시되어 있다.

도 4의 파형도에서 Vfb의 전압 파형에 편의상 누설 인덕턴스에 의한 스파이크 및 링깅 전압을 도시하지 않았으나, 실제 피드백 권선(T3-3)에 유기되는 전압(Vfb)에는 누설 인덕턴스에 의한 영향으로 도 5a ~ 도 5e와 같은 스파이크 및 링깅 전압이 포함된다. 이 스파이크 및 링깅 전압의 영향을 극히 줄이면서 출력 전압의 오차를 정교하게 검출하는 것이 이 발명의 가장 큰 효과이며, 이의 구체적 설명을 도 3c의 제2실시예와 도 5a 내지 도 5e에 의해 설명한다.

[ 제2실시예 ]

도 3c는 이 발명의 오차 정보 검출부(31)로부터의 오차 정보에서 오차의 양을 파악하여 그에 대응하는 피드백을 제어회로(33)의 제어 입력으로 인가시키는 업/다운 제어부(32)를 아나로그 방식에 의해 간단히 구성한 예를 보이는 제2실시예의 구성도이다.

제2실시예의 오차 피드백 회로(30)는 피드백 권선(T3-3)에 유기되는 전압으로부터 출력 전압(Vo)의 오차 정보를 검출하는 오차 정보 검출부(31)와, 오차 정보 검출부(31)로부터의 출력으로부터 오차의 양을 판별하여 오차의 양에 대응하는 피드백을 제공하는 업/다운 제어부(32)로 이루어진다.

이 오차 정보 검출부(31)는, 피드백 권선(T3-3)에 유기되는 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로(34)와, 피드백 권선(T3-3)에 유기되 는 전압을 기준전압(Vref)과 비교하는 비교부(35)와, 플라이백기간검출회로(34)와 비교부(35)의 출력에 대응하여 Vhigh 출력단자(36a)과 Vlow 출력단자(36b)로 출력 전압(Vo)의 오차 정보를 출력하는 로직부(36)로 이루어진다.

업/다운 제어부(32)는, 로직부(36)의 Vhigh 출력단자(36a)에 대응하여 피드백콘덴서(Cfb2)를 전류원(I1)으로 충전되고, 로직부(36)의 Vlow 출력단자(36b)에 대응하여 피드백콘덴서(Cfb2)를 전류원(I2)으로 방전되어, 플라이백기간 동안의 피드백콘덴서(Cfb2)에 충전된 총량과 방전된 총량의 차이가 피드백콘덴서(Cfb2)의 보유 전압의 변동으로 나타나도록 이루어진다.

도 5a 내지 도 5e는 도 3c의 각 부의 파형도이며, 이를 이용하여 도 3c의 동작을 서술한다.

도 5a의 파형도에서, 파형 Vfb는 트랜스포머(T3)의 피드백 권선(T3-3)의 전압 파형이고, 파형 ICfb2는 피드백콘덴서(Cfb2)의 충방전 전류 파형이고, 파형 VCfb2는 피드백콘덴서(Cfb2)의 전압 파형이다.

도 5a의 파형 Vfb는 트랜스포머(T3)의 피드백 권선(T3-3)의 전압 파형으로서 비교부(35)에 의해 기준 전압(Vref)과 비교된다. Vfb가 기준 전압(Vref)보다 높은 기간 동안에는 TR(Q1)이 도통되고 TR(Q2)이 불통되어 피드백콘덴서(Cfb2)는 전류원(I1)에 의해 충전된다. Vfb가 기준 전압(Vref)보다 낮은 기간 동안에는 TR(Q1)이 불통되고 TR(Q2)이 도통되어 피드백콘덴서(Cfb2)는 전류원(I2)에 의해 방전된다. 또한, 플라이백기간(Tflyback)을 제외한 기간 동안에는 TR(Q1)과 TR(Q2) 모두 불통되어 피드백콘덴서(Cfb2)는 보유 전압을 그대로 유지한다.

한편, 도 5a의 파형 Vfb는 실제로 도 4의 이상적인 파형과는 달리 누설 인덕턴스에 의한 스파이크 전압과 링깅(Ringing) 성분을 포함하며, 스파이크 전압과 링깅(Ringing)이 나타나는 기간(T51 ~ T51') 동안 피드백 권선(T3-3)의 전압이 기준 전압(Vref)보다 높은 기간과 낮은 기간이 교대로 나타나서 그 각각의 기간에 맞춰 피드백콘덴서(Cfb2)의 충방전이 일어나며, 이 기간(T51 ~ T51') 동안 기준 전압(Vref)보다 높은 기간과 낮은 기간의 각각의 합이 비슷한 경우 피드백콘덴서(Cfb2)의 충전과 방전은 거의 서로 상쇄된다고 볼 수 있다. 따라서, 플라이백기간(Tflyback)에서 스파이크 전압과 링깅(Ringing)이 나타나는 기간(T51 ~ T51')을 제외한 기간(T51' ~ T53) 동안에, 피드백 권선(T3-3)에서 유기되는 전압의 높고 낮음에 따라 피드백콘덴서(Cfb2)는 충전되거나 방전된다.

플라이백기간(Tflyback) 동안에 일어나는 피드백콘덴서(Cfb2)의 충전량과 방전량이 일치할 때, 즉 출력 전압이 정격 전압과 일치할 때, 시각 T51에서의 피드백콘덴서(Cfb2)의 전압과 시각 T53에서의 피드백콘덴서(Cfb2)의 전압은 일치하게 되고, 스위칭 소자(U2)의 스위칭에 의해 다음 주기에 부하로 전달되는 에너지의 양은 앞의 주기에서 전달된 양과 동일하게 된다.

만일, 단위 시간당 흐르는 충전 전류와 방전 전류의 크기가 같다면, 도 5a의 Vfb 파형에서는 시각 T51' ~ 시각 T53 사이의 기간의 절반의 시각 T52'까지 피드백 권선(T3-3)의 전압이 기준전압(Vref)보다 높고, 시각 T52'에서부터 피드백 권선(T3-3)의 전압이 기준전압(Vref)보다 낮게 될 때 플라이백기간(Tflyback) 전 기간 동안에 일어나는 피드백콘덴서(Cfb2)의 충전량과 방전량이 일치하게 될 것이다. 이때 필요한 기준 전압(Vref)은 시각(T52')에서의 피드백 권선(T3-3)의 전압과 일치한다.

만일, 피드백 권선(T3-3)의 전압에 스파이크 전압과 링깅(Ringing) 성분이 없다면 시각(T51) ~ 시각(T53)의 기간의 절반의 시각(T52)까지 피드백 권선(T3-3)의 전압이 기준전압(Vref)보다 높고, 시각(T52)에서부터 피드백 권선(T3-3)의 전압이 기준전압(Vref)보다 낮게 될 때 플라이백기간(Tflyback) 전 기간 동안에 일어나는 피드백콘덴서(Cfb2)의 충전량과 방전량이 일치하게 될 것이며, 이때 필요한 기준 전압은 시각(T52)에서의 피드백 권선(T3-3)의 전압과 일치한다.

따라서, 위의 설명에서 스파이크 전압과 링깅(Ringing) 성분에 의한 영향은 오차 전압 검출의 중심점이 T52에서 T52'로 늦추어 지며, 동일한 출력 전압을 얻기 위한 기준 전압은 약간 낮아진다.

실제의 경우, 플라이백기간(Tflyback)이 10usec이고, 시각 T51 ~ 시각 T51'의 기간이 2usec라고 가정하면, 시각 T51 ~ 시각 T51' 동안의 스파이크 전압 및 링깅에 의한 영향으로 기간 (T51 ~ T52)는 5usec이고, 기간 (T51' ~ T52')는 4usec로 되어 1usec가 짧아진다. 이는 전체 10usec 중에 10%에 해당하는 것으로, 결국 10usec 동안 변화되는 피드백 권선(T3-3)의 전압의 변화량의 10%에 해당하는 전압만큼 기준 전압이 낮아져야 한다. 다이오드(D4)의 정격 전류의 250% ~ 5%의 범위로 변할 때 다이오드의 순방향 전압 강하는 0.7V ~ 0.3V로 변화하며, 전체 변화량이 0.4V 이므로 이 변화량의 10%인 40mV의 기준 전압의 변동이 나타나며, 이것이 스파이크 전압과 링깅에 의한 영향으로 나타나는 오차이다.

종래의 경우, 스파이크 전압과 링깅에 의한 출력 전압의 변동은 5V ~ 6.5V 혹은 5V ~ 10V로 출력 전압에 비해 거의 100%까지 나타났었으나, 본 발명은 스파이크 전압과 링깅에 의한 영향이 수십mV 정도로 획기적인 개선이 이루어진다.

도 5a는 출력 전압(Vo)이 정격 전압과 일치하는 경우의 파형도로서, 시각 (T53)에서의 피드백콘덴서(Cfb2)의 전압은 시각(T51)에서의 전압과 동일하게 되어 다음 주기에도 앞 주기와 동일한 양의 에너지를 출력하도록 제어회로(33)로 피드백하여 스위칭 소자(U2)는 도통 시간이나 스위칭 주파수를 유지한다.

도 5b는 출력 전압(Vo)이 낮은 경우의 파형도이다.

출력 전압(Vo)이 정격 전압보다 낮을 때, 피드백 권선(T3-3)의 전압이 기준 전압(Vref)보다 높은 기간(Thigh)이 짧아지고, 피드백 권선(T3-3)의 전압이 기준 전압(Vref)보다 낮은 기간(Tlow)이 길어진다. 피드백 권선(T3-3)의 전압이 기준 전압(Vref)보다 높은 기간(Thigh) 동안 피드백콘덴서(Cfb2)가 충전되는 충전량보다 피드백 권선(T3-3)의 전압이 기준 전압(Vref)보다 낮은 기간(Tlow) 동안 피드백콘덴서(Cfb2)가 방전되는 방전량이 커진다. 시각 T53에서의 피드백콘덴서(Cfb2)의 전압은 시각 T51에서의 전압보다 낮아지게 되어 다음 주기에는 앞 주기보다 더 큰 에너지를 출력하도록 제어회로(33)로 피드백하여 스위칭 소자(U2)의 도통 시간이나 스위칭 주파수가 제어된다.

만일 출력 전압(Vo)이 정격 전압보다 0.2V 낮다면 플라이백기간(T51 ~ T53) 중에 스파이크 전압 및 링깅 성분이 나타나는 기간(T51 ~ T51')을 제외한 모든 기 간 동안 피드백 권선(T3-3)의 전압은 기준 전압(Vref)보다 낮아지게 되어 피드백콘덴서(Cfb2)는 충전되는 기간이 거의 없이 방전만 지속하게 된다. 시각(T53)에서의 피드백콘덴서(Cfb2)의 전압은 시각(T51)에서의 전압보다 크게 낮아지게 되어 다음 주기에는 앞 주기보다 훨씬 큰 에너지를 출력하도록 제어회로(33)로 피드백하여 스위칭 소자(U2)의 도통 시간이나 스위칭 주파수가 제어된다.

도 5c는 출력 전압(Vo)이 높은 경우의 파형도이다.

출력 전압(Vo)이 정격 전압보다 높으면, 피드백 권선(T3-3)의 전압이 기준 전압(Vref)보다 높은 기간(Thigh)이 길어지고, 피드백 권선(T3-3)의 전압이 기준 전압(Vref)보다 낮은 기간(Tlow)이 짧아지게 된다. 피드백 권선(T3-3)의 전압이 기준 전압(Vref)보다 높은 기간(Thigh) 동안 피드백콘덴서(Cfb2)가 충전되는 충전량이 피드백 권선(T3-3)의 전압이 기준 전압(Vref)보다 낮은 기간(Tlow) 동안 피드백콘덴서(Cfb2)가 방전되는 방전량보다 커지게 되어, 시각 T53에서의 피드백콘덴서(Cfb2)의 전압은 시각 T51에서의 전압보다 높아지기 때문에 다음 주기에는 앞 주기보다 더 작은 에너지를 출력하도록 제어회로(33)로 피드백하여 스위칭 소자(U2)의 도통 시간이나 스위칭 주파수가 제어된다.

만일 출력 전압(Vo)이 정격 전압보다 0.2V 높다면 플라이백기간(T51 ~ T53) 중에 스파이크 전압 및 링깅 성분이 나타나는 기간(T51 ~ T51')을 제외한 모든 기간 동안 피드백 권선(T3-3)의 전압은 기준 전압(Vref)보다 높아지게 되어 피드백콘덴서(Cfb2)는 방전 없이 충전만 되고, 시각(T53)에서의 피드백콘덴서(Cfb2)의 전압 은 시각(T51)에서의 전압보다 크게 높아지게 되어 다음 주기에는 앞 주기보다 훨씬 작은 에너지를 출력하도록 제어회로(33)로 피드백하여 스위칭 소자(U2)의 도통 시간이나 스위칭 주파수가 제어된다.

출력 전압이 정격 전압보다 미소하게 높거나 낮은 경우, 이 오차에 의해 피드백콘덴서(Cfb2)의 충전량과 방전량에는 미소한 차이를 갖게 되고, 여러 주기를 반복하는 동안 미소한 차이가 누적되어 피드백콘덴서(Cfb2)의 전압의 변동을 가져오고, 따라서 결국 출력 전압은 제어된다.

이와 같이 본 발명의 제2실시예에 따른 오차 피드백 회로(30)에서는 출력 전압의 오차의 양에 대응하는 양의 피드백 양으로 제어회로(33)로 피드백하여 스위칭 소자(U2)의 도통 시간이나 스위칭 주파수를 제어하도록 되어 있다.

도 5d는 경부하시의 정격 전압에서의 파형도이다.

경부하에 따른 스위칭 소자(U2)의 도통 시간이 훨씬 짧고, 이에 따라 플라이백기간(T51" ~ T53")도 짧게 된다. 또한, 경부하시에는 누설 인덕턴스의 에너지 량이 감소하여 그 스파이크 전압의 크기가 작고, 링깅(Ringing)이 나타나는 기간도 현저히 줄어든다.

도 5a ~ 도 5c의 중부하시의 플라이백기간(T51 ~ T53)에 비해 경부하시의 플라이백기간(T51" ~ T53")이 1/5 정도로 짧다고 가정하면, 중부하시의 플라이백기간(T51 ~ T53)의 1/2 기간 동안 나타나는 피드백 권선(T3-3)의 전압의 감소는 약 0.2V이고, 경부하시의 플라이백기간(T51" ~ T53")의 1/2 기간 동안 나타나는 피드 백 권선(T3-3)의 전압의 감소는 약 0.04V로 된다.

결국, 경부하시와 중부하시의 기준 전압(Vref)이 동일하다면 출력 전압은 경부하시에 0.16V 만큼 상승하게 된다.

따라서, 종래의 경우, 중부하시와 경부하시의 부하 변동에 따른 스파이크 전압과 링깅에 의한 출력 전압의 변동은 5V ~ 6.5V 혹은 5V ~ 10V로 출력 전압에 비해 30% ~ 100%의 전압 상승이 나타나는데 반해, 본 발명은 스파이크 전압과 링깅에 의한 영향이 수십mV 정도이며 이 또한 다이오드 등의 전압 강하의 영향에 의한 0.16V의 변동을 상쇄하는 쪽으로 효과를 나타내서, 종합적으로 경부하와 중부하시의 부하 변동에 의한 출력 전압의 변동이 0.12V 정도로 획기적인 개선이 이루어지는 것을 알 수 있다.

도 5e는 Continuous Mode 시의 오차 피드백 회로의 신호 파형도이며, 앞의 도 5a ~ 도 5d에서 보인 Discontinuous Mode 시의 동작과 동일하다.

[ 제3실시예 ]

도 6a는 이 발명의 오차 피드백 회로(60)의 다른 구성의 제3실시예와 그에 따른 업/다운 제어부의 구체적 구성을 보이는 구성도이다.

제3실시예의 오차 피드백 회로(60)는, 피드백 권선(T3-3)에 유기되는 전압으로부터 출력 전압의 오차 정보를 검출하는 오차 정보 검출부(31')와, 오차 정보 검출부(31')로부터의 출력으로부터 오차의 양을 판별하여 오차의 양에 대응하는 피드백을 제공하는 업/다운 제어부(61)로 이루어진다.

오차 정보 검출부(31')는, 피드백 권선(T3-3)에 유기되는 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로(34)와, 피드백 권선(T3-3)에 유기되는 전압을 기준전압(Vref)과 비교하는 비교부(35)와, 플라이백기간검출회로(34)에 의해 개폐 제어되고 닫혀있는 동안 비교부(35)의 출력을 업/다운 제어부(61)로 전달하는 스위치(36')로 이루어진다.

업/다운 제어부(61)는, 스위치(36')로부터의 입력에 대응하여 피드백콘덴서(Cfb2)를 전류원(I1)으로 충전시키거나 전류원(I2)으로 방전시키거나 혹은 open 상태를 유지하도록 되어, 피드백콘덴서(Cfb2)의 충전되는 량과 방전되는 량의 차이가 피드백콘덴서(Cfb2)의 보유 전압의 변동으로 나타나도록 이루어진다.

제3실시예의 오차 피드백 회로(60)는 "H", "open", "L"의 3개의 상태를 갖는 단일 출력의 스위치에 의한 회로 구성으로서, 플라이백기간 동안 플라이백기간검출회로(34)의 출력이 "H"로 되어 스위치(36')이 닫혀서 비교부(35)의 출력이 업/다운 제어부(61)의 입력으로 인가된다. 비교부(35)의 출력 레벨에 따라 피드백콘덴서(Cfb2)를 전류원(I1)으로 충전시키거나 전류원(I2)으로 방전시킨다. 플라이백기간 이외의 기간 동안에는 플라이백기간검출회로(34)의 출력이 "L"로 되어 스위치(36')가 열려서 피드백콘덴서(Cfb2)는 충방전을 멈추고 다음 플라이백기간이 돌아올 때까지 그 전압을 그대로 유지한다.

여기서, 스위치(36')가 차단되었을 때 점 q의 전압이 Vcc/2로 되고, 기준전압 VrefH는 Vcc/2보다 높고 "H"레벨보다 낮게 설정되며, 기준전압 VrefL는 Vcc/2보다 낮고 "L"레벨보다 높게 설정된다. 스위치(SW1)가 접속되었을 때, 점 q의 전압 은 비교부(35)의 출력에 따라 "H"나 "L"레벨이 되는데, 점 q의 전압이 기준전압(VrefH)보다 높아지면 TR(Q1)이 도통되고 TR(Q2)가 불통되어 피드백콘덴서(Cfb2)를 충전시킨다. 점 q의 전압이 기준전압(VrefL)보다 낮아지면 TR(Q2)가 도통되고 TR(Q1)이 불통되어 피드백콘덴서(Cfb2)를 방전시킨다.

도 6a의 스위치(36')는 도 3b와 도 3c에서 보인 로직부(36)과는 다른 형태의 단일 출력을 갖는 로직부로 볼 수 있으며, 적용예로서 도 13a나 혹은 도 13b에서 보이는 바와 같은 회로로 대체될 수도 있다.

도 6a는 도 3c와 비교하여 회로의 구성은 약간 다르나, 회로의 동작에 따른 효과는 대등하다.

[ 제4실시예 ]

도 6b는 이 발명의 오차 피드백 회로(60)의 제3실시예에서 업/다운 제어부의 위치가 변경된 제4실시예의 구성도를 보인다.

도 6b는 도 6a의 업/다운 제어부(61')의 위치를 스위치(36')와 비교부(35)의 사이로 위치를 옮긴 구성을 보이며, 업/다운 제어부(61)의 입력 회로가 약간 간단해지는 구성을 보인다.

도 6b의 오차 피드백 회로(60)는 "H", "open", "L"의 3개의 상태를 갖는 단일 출력의 스위치(36')에 의한 회로 구성으로서, 비교부(35)의 출력에 의해 업/다운 제어부(61')의 충/방전 전류량이 주어지고, 플라이백기간 동안 플라이백기간검출회로(34)의 출력이 "H"로 되어 스위치(36')가 닫혀서 피드백콘덴서(Cfb2)를 업/ 다운 제어부(61')의 전류원(I1)으로 충전시키거나 전류원(I2)으로 방전시킨다. 플라이백기간 이외의 기간 동안에는 플라이백기간검출회로(34)의 출력이 "L"로 되어 스위치(36')가 열려서 업/다운 제어부(61')가 차단되어 피드백콘덴서(Cfb2)는 충방전을 멈추고 다음 플라이백기간이 돌아올 때까지 그 전압을 그대로 유지한다.

도 6b는 도 3c와 비교하여 회로의 구성은 약간 다르나, 회로의 동작에 따른 효과는 대등하다.

[ 제5실시예 ]

도 7은 응답 속도의 변화를 개선하는 제5실시예의 오차 피드백 회로를 도시한 도면이다.

제5실시예의 오차 피드백 회로(70)는, 피드백 권선(T3-3)에 유기되는 전압으로부터 출력 전압의 오차 정보를 검출하는 오차 정보 검출부(31)와, 오차 정보 검출부(31)로부터의 출력으로부터 오차의 양을 판별하여 오차의 양에 대응하는 피드백을 제공하는 업/다운 제어부(72)로 이루어진다.

오차 정보 검출부(31)는, 피드백 권선(T3-3)에 유기되는 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로(34)와, 피드백 권선(T3-3)에 유기되는 전압을 기준전압(Vref)과 비교하는 비교부(35)와, 플라이백기간검출회로(34)와 비교부(35)의 출력에 대응하여 Vhigh 출력단자(36a)과 Vlow 출력단자(36b)로 출력 전압의 오차 정보를 출력하는 로직부(36)로 이루어진다.

업/다운 제어부(72)는, 피드백콘덴서(Cfb2)의 전압에 따라 전류값이 가변되 는 가변충방전전류원(73)에 의해 로직부(36)로부터의 입력에 대응하여 충전되거나 방전되도록 이루어진다.

도 3c에 도시된 제2실시예, 도 6a에 도시된 제3실시예, 및 도 6b에 도시된 제4실시예에 따른 오차 피드백 회로는, 경부하시와 중부하시의 스위칭소자(U2)의 도통 시간이 보통 5배 이상의 차이가 나며, 부하 변동에 따라 한 주기 동안에 피드백콘덴서(Cfb2)가 최대로 변화될 수 있는 전압은 달라진다. 즉, 중부하시에는 경부하시에 비해 한 주기에 5배 정도의 긴 시간동안 피드백콘덴서(Cfb2)가 충방전될 수 있는 기간을 가지며, 오차 검출에 대응하여 피드백콘덴서(Cfb2)의 전압이 큰 폭으로 변화할 수 있어 빠른 응답 특성을 보인다.

그러나, 경부하시에는 중부하시에 비해 1/5 이하의 기간 동안만 피드백콘덴서(Cfb2)가 충방전되므로 한 주기 동안의 오차 검출에 의한 피드백콘덴서(Cfb2)의 충방전 변화량이 적어지고 피드백에 따른 충전전압의 변화 속도가 느리고, 그만큼 오차 검출에 대응하여 느린 응답 특성을 보이게 된다.

도 7은 부하의 경중에 따라 충방전 전류의 설정치를 가감하여 피드백에 따른 피드백콘덴서(Cfb2)의 충방전 변화 속도가 일정하게 유지되도록 하는 충방전전류가변형 업/다운 제어부(72)를 갖는 회로이다.

충방전전류가변형 업/다운 제어부(72)의 전압전류변환기(V/I변환기)(71)는 피드백콘덴서(Cfb2)의 전압에 대응하는 전류로 변환하여 출력하는데, 피드백콘덴서(Cfb2)의 전압이 낮으면 출력 전류가 낮고, 피드백콘덴서(Cfb2)의 전압이 높으면 출력전류가 높게 되도록 설정한다.

TR(Q5)의 전류는 TR(Q6)에 의해 미러되어 가변형의 충전 전류원으로 사용되며, TR(Q5)의 전류는 TR(Q14)에 의해 미러되고 다시 TR(Q15)와 TR(Q16)에 의해 미러되어 방전 전류원으로 사용된다.

즉, 충방전전류가변형 업/다운 제어부(72)는 중부하시에는 피드백콘덴서(Cfb2)의 전압이 낮고 플라이백기간이 길게 되나 충방전전류가 작게 설정되며, 경부하시에는 피드백콘덴서(Cfb2)의 전압이 높고 플라이백기간이 짧게 되나 충방전전류가 크게 설정되어 결과적으로 한 주기 동안의 충방전전압의 변화량은 비슷해지게 된다. 결국, 부하 변동에 따른 응답 속도의 변화는 충방전전류가변형 업/다운 제어부(72)의 사용으로 보상된다.

도 6a 또는 도 6b 회로에서의 전류원(I1)과 전류원(I2)을, 도 7에 도시된 바와 같은 충방전전류가변형 업/다운 제어부(72)로 대체하여 적용할 수 있으며, 이러한 대체 적용에 따른 효과는 도 7에서의 효과와 대등하다.

[ 제6실시예 ]

도 8a와 도 8b는 부하 변동에 따른 오차 발생을 더욱 낮추도록 개선하는 제6실시예를 도시한다.

도 3c에 도시된 제2실시예에서는 고정된 전류원(I1)과 전류원(I2)에 의해 피드백콘덴서(Cfb2)를 충전 또는 방전시킴으로써, 중부하에서 경부하에 이르는 동안 출력 전압은 약 0.12V의 변동폭을 갖는다. 이 변동폭은 종래의 방식의 변동폭이 5V ~ 6.5V인 것에 비해 획기적으로 개선된 것이기는 하나, 사용하는 용도에 따라 부하의 변동에 따른 출력 전압의 변동폭을 더 개선해야 할 필요가 있다.

도 8a와 도 8b는 이 발명의 제6실시예에 따른 에스엠피에스의 출력 전압 안정화를 위한 오차 피드백 회로(80)(80')를 도시한 것으로서, 이는 부하 변동에 따른 출력 전압(Vo)의 변동폭을 줄여 안정도를 더욱 높이기 위한 것이다.

도 8a는 피드백콘덴서(Cfb2)의 충전전압에 대응하여 피드백콘덴서(Cfb2)의 충전전류를 제어하도록 하는 가변형 충전전류원(82)을 포함하는 회로이고, 도 8b는 피드백콘덴서(Cfb2)의 충전전압에 대응하여 피드백콘덴서(Cfb2)의 방전전류를 제어하도록 하는 가변형 방전전류원(82')을 포함하는 회로이다.

제6실시예의 오차 피드백 회로는, 피드백 권선(T3-3)에 유기되는 전압으로부터 출력 전압(Vo)의 오차 정보를 검출하는 오차 정보 검출부(31)와, 오차 정보 검출부(31)로부터의 출력으로부터 오차의 양을 판별하여 오차의 양에 대응하는 피드백을 제공하는 업/다운 제어부(81)로 이루어진다.

이 오차 정보 검출부(31)는 피드백 권선(T3-3)에 유기되는 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로(34)와, 피드백 권선(T3-3)에 유기되는 전압을 기준전압(Vref)과 비교하는 비교부(35)와, 플라이백기간검출회로(34)와 비교부(35)의 출력에 대응하여 Vhigh 출력단자(36a)와 Vlow 출력단자(36b)로 출력 전압(Vo)의 오차 정보를 출력하는 로직부(36)로 이루어진다.

업/다운 제어부(81)는, 로직부(36)의 Vhigh 출력단자(36a)에 대응하여 피드백콘덴서(Cfb2)를 가변형 충전전류원(82)으로 충전시킨다. 피드백콘덴서(Cfb2)의 충전 전압이 낮을 때 가변형 충전전류원(82)이 작고 피드백콘덴서(Cfb2)의 충전 전 압이 높을 때 가변형 충전전류원(82)이 크게 되도록 설정되며, 방전 전류는 고정 전류원(I4)에 의해 설정된다.

다시 말해, 제6실시예의 오차 피드백 회로의 업/다운 제어부(81)는 가변형 충전전류원(82)을 포함하는데, 이 가변형 충전전류원(82)의 전류는 피드백콘덴서(Cfb2)의 충전 전압에 대응하여 변동되고, 방전 전류는 고정전류원(I4)에 의해 고정된다. 즉, 피드백콘덴서(Cfb2)의 충전 전압이 낮을 때 가변형 충전전류원(82)은 작게 되고 피드백콘덴서(Cfb2)의 충전 전압이 높을 때 가변형 충전 전류원(82)은 크게 된다.

가변형 충전전류원(82)은 피드백콘덴서(Cfb2)의 충전전압을 전류값으로 변환하는 전압/전류변환기(84)와, 전압/전류변환기(84)와 접속되어 상기 충전전압을 변환한 전류값을 적정 비율로 미러하여 트랜지스터(Q3)에 전류원으로 제공하는 커런트 미러(current mirror)(트랜지스터(Q5), 트랜지스터(Q6))로 이루어진다.

전압/전류변환기(84)는 피드백콘덴서(Cfb2)의 충전전압에 대응하는 전류를 출력하는데, 피드백콘덴서(Cfb2)의 전압이 낮으면 전압/전류변환기(84)의 출력 전류도 낮고, 피드백콘덴서(Cfb2)의 전압이 높으면 전압/전류변환기(84)의 출력 전류도 높다. 이 전압/전류변환기(84)의 출력 전류는 트랜지스터(Q5)와 트랜지스터(Q6)로 구성되는 커런트 미러에 의해 미러(mirror)되어 충전 전류원이 된다. 피드백콘덴서(Cfb2)의 전압이 가장 낮을 때(즉 중부하 최대 출력 시), 충전 전류원은 가장 작은 값을 갖는데, 일예로서 이때의 충전 전류원이 방전용 정전류원(I4)의 1/4 내외가 되도록 설정된다. 아울러, 피드백콘덴서(Cfb2)의 전압이 가장 높을 때(즉 경부하 최소 출력시), 충전 전류원은 가장 큰 값을 갖는데, 일례로서 이때의 충전 전류원이 방전용 정전류원(I4)과 같은 값 내외가 되도록 설정된다.

상세 동작을 설명한다.

경부하시에는 피드백콘덴서(Cfb2)의 충전전압이 높은 상태로 동작하고, 트랜지스터(Q6)의 미러된 전류는 방전용 정전류원(I4)과 같은 값 내외로 동작한다. 출력 전압이 정격 전압인 경우의 경부하시에는 피드백콘덴서(Cfb2)의 충전전압이 높고 제어회로(33)는 스위칭 소자(U2)를 제어하여 피드백콘덴서(Cfb2)의 충전과 방전의 시간 비율이 거의 1:1로 되는 지점에 있게 된다. 경부하시의 플라이백기간이 최대부하시의 플라이백기간의 1/5이고 최대부하시의 이차권선(T3-2)의 다이오드(D5)의 순방향 전압 강하의 변동폭은 0.7V ~ 0.3V라고 가정하면, 경부하시의 이차권선(T3-2)의 다이오드(D5)의 순방향 전압 강하의 변동폭은 0.38V ~ 0.3V의 범위를 가지며 그 중심값이 0.34V이다. 이 중심값이 다이오드(D5)에 강하되므로 이차권선(T3-2)의 기준전압을 5.5V로 설정하면 최종 출력 전압은 5.16V가 된다.

최대의 중부하시에는 피드백콘덴서(Cfb2)의 충전전압이 낮은 상태로 동작하고, 트랜지스터(Q6)의 미러 전류는 일예로서 방전용 정전류원(I4)의 1/4 값 내외로 동작하도록 설정되어 있다고 가정한다. 이 부하의 조건에서는 피드백콘덴서(Cfb2)의 충전전압이 낮고 제어회로(33)는 스위칭 소자(U2)를 제어하여 피드백콘덴서(Cfb2)의 충전과 방전의 시간 비율이 거의 4:1로 되는 지점에서 안정화된다. 이 경우 다이오드(D4)의 순방향 전압 강하의 변동폭은 0.7V ~ 0.3V의 범위를 가지며 다이오드(D4)의 순방향 전압 강하가 0.38V로 되는 지점이 비교부(35)의 출력이 "H" 에서 "L"로 바뀌는 변환점이 된다. 이 변환점이 다이오드(D4)에 강하되고 이차권선(T3-2)의 기준전압이 5.5V로 설정되어 있으므로 이때 최종 출력 전압은 5.12V가 된다. 이는 경부하시의 출력 전압 5.16V보다 40mV 낮은 전압이기는 하나, 도 3c에서 경부하시와 중부하시의 출력 전압의 변동폭인 0.12V인 것에 비해 훨씬 개선된 것이다.

결국, 도 8a는 피드백콘덴서(Cfb2)의 충전 전류원의 전류량을 가변시켜 그 일례로서 충전과 방전의 시간의 비율을 경부하시에는 일례로서 1:1이 되도록 하고, 부하 증가에 따라 그 시간의 비율이 점차적으로 변화해서 최대 중부하시에 4:1 내외의 비율을 갖도록 한다. 즉, 이 발명은 경부하시의 출력 전압 검출 시에 다이오드(D4)에서 발생하는 전압 강하의 크기와 중부하시의 출력 전압 검출 시에 다이오드(D4)에서 발생하는 전압 강하의 크기의 차이를 좁힘으로써 경부하시와 중부하시의 출력 전압의 변동폭을 줄일 수 있게 되는 것이다.

도 8b는 도 8a와 동일 목적으로 사용될 수 있는 회로로서, 피드백콘덴서(Cfb2)의 전압에 대응하여 피드백콘덴서(Cfb2)의 방전전류를 제어하도록 하는 가변형 방전전류원(82')을 포함하는 회로이다. 정전류원(I3)과 트랜지스터(Q3)로 충전 전류가 설정된다. 가변형 방전전류원(82')은 피드백콘덴서(Cfb2)의 충전전압을 전류값으로 변환하는 전압/전류변환기(88)와, 전압/전류변환기(88)와 접속되어 상기 충전전압을 변환한 전류값을 적정 비율로 미러하여 트랜지스터(Q4)에 방전 전류원으로 제공하는 커런트 미러(current mirror)(트랜지스터(Q5'), 트랜지스터(Q6'))로 이루어진다.

전압/전류변환기(88)는 피드백콘덴서(Cfb2)의 충전전압에 대응하는 전류로 변환하여 출력하는데, 피드백콘덴서(Cfb2)의 전압이 낮으면 전압/전류변환기(88)의 출력 전류는 높고, 피드백콘덴서(Cfb2)의 전압이 높으면 전압/전류변환기(88)의 출력 전류는 낮다. 이 전압/전류변환기(88)의 출력 전류는 트랜지스터(Q5')와 트랜지스터(Q6')로 구성되는 커런트 미러에 의해 미러(mirror)되어 가변형의 방전전류원이 된다. 피드백콘덴서(Cfb2)의 전압이 가장 낮을 때(즉 중부하 최대 출력시)의 방전전류원은 가장 큰 값을 가지며, 일례로서 충전용 정전류원(I3)의 4배 내외로 설정되며, 피드백콘덴서(Cfb2)의 전압이 가장 높을 때(즉 경부하 최소 출력시)의 방전전류원은 가장 작은 값을 가지며, 일례로서 충전용 정전류원(I3)과 같은 값 내외로 설정된다.

결국, 도 8b는 피드백콘덴서(Cfb2)의 방전전류원의 전류량을 가변시켜 충전과 방전의 시간의 비율을 경부하시에는 1:1이 되도록 하고, 부하 증가에 따라 시간 비율이 점차적으로 변화해서 최대 중부하시에 4:1 내외의 비율을 갖도록 한다. 이와 같이 이 발명은 경부하시의 출력 전압 검출 시에 다이오드(D4)에서 발생하는 전압 강하의 크기와 중부하시의 출력 전압 검출 시에 다이오드(D4)에서 발생하는 전압 강하의 크기의 차이를 좁힘으로써 경부하시와 중부하시의 출력 전압의 변동폭을 줄일 수 있게 되는 것으로, 도 8a의 적용에 따른 효과와 대등하다.

[ 제7실시예 ]

도 9는 부하 변동에 따른 오차 발생을 낮추도록 개선하는 다른 적용 예인 제 7실시예를 도시한다. 플라이백기간검출회로(34)에서 플라이백 기간을 검출한 후 초기의 일부 동안 플라이백 신호 출력을 지연시켜 오차 검출을 차단함으로써, 다이오드(D4)가 낮은 순방향 전압 강하를 가질 때 출력 전압을 검출하도록 한 것이다.

이 지연회로가 플라이백 신호 출력을 지연하는 시간은 에러가 가장 적게 발생하는 시간을 실험적으로 구하여 설정한다.

도 9의 오차 피드백 회로(90)는 도 3c의 오차 피드백 회로(30)의 플라이백기간검출회로(34)와 로직부(36) 사이에 플라이백기간검출회로(34)의 플라이백 신호 출력을 입력받고 일정 시간 후에 오차 검출을 수행시키는 가변형 지연회로(91)를 추가 구성한 것이다.

이 가변형 지연회로(91)는 그 구성의 일례로서 플라이백기간검출회로(34)의 출력 신호에 따라 온/오프되는 가변지연용 트랜지스터(Q10)와, 가변지연용 트랜지스터(Q10)에 병렬 접속된 가변지연용 콘덴서(Cd)와, 피드백콘덴서(Cfb2)의 충전 전압에 대응하는 전류를 출력하는 가변지연용 전압/전류변환기(92)와, 가변지연용 전압/전류변환기(92)의 출력 전류를 가변지연용 트랜지스터(Q10)의 턴 오프시 가변지연용 콘덴서(Cd)의 충전전류로 공급하는 가변지연용 커런트 미러(트랜지스터(Q8), 트랜지스터(Q9))와, 가변지연용 콘덴서(Cd)의 충/방전 상태에 따라 출력 레벨을 변화시키는 비교기(U12)로 이루어진다.

이 가변형 지연회로의 동작을 설명한다.

플라이백기간검출회로(34)의 플라이백 출력 신호는 가변지연용 트랜지스터(Q10)의 게이트단자에 인가되어 가변지연용 트랜지스터(Q10)를 도통 또는 불통시 키는데, 가변지연용 트랜지스터(Q10)가 도통되면 이 가변지연용 트랜지스터(Q10)와 병렬 접속된 가변지연용 콘덴서(Cd)가 방전된다.

한편, 가변지연용 전압/전류변환기(92)는 피드백콘덴서(Cfb2)의 충전전압이 높으면 큰 전류를 출력하고 낮으면 작은 전류를 출력하며, 이 전압/전류변환기(92)의 출력 전류는 트랜지스터(Q8)와 트랜지스터(Q9)로 구성되는 가변지연용 커런트 미러에 의해 가변형 전류원이 된다. 이 가변형 전류원은 트랜지스터(Q10)가 턴 오프될 때 가변지연용 콘덴서(Cd)의 충전 전류로 사용된다. 점 a의 전압은 가변지연용 콘덴서(Cd)의 충전 상태에 따라 가변되며, 이 점 a의 전압이 비교기(U12)에 의해 기준전압(Vref3)과 비교되어 출력된다.

플라이백 기간을 제외한 기간에, 트랜지스터(Q10)가 도통되어 가변지연용 콘덴서(Cd)를 완전히 방전시키고 이때 점 a의 전압은 Vcc 레벨까지 올라간다. 그러면 비교기(U12)의 출력 레벨이 "L"가 되어 로직부(36)의 출력은 모두 “L" 레벨로 된다.

플라이백 기간 동안 가변지연용 트랜지스터(Q10)는 오프되고, 가변지연용 콘덴서(Cd)는 트랜지스터(Q9)의 전류에 의해 충전된다. 트랜지스터(Q9)의 전류는 피드백콘덴서(Cfb2)의 충전 전압에 대응하는 전류를 가변지연용 전압/전류변환기(92)로부터 인출하고 트랜지스터(Q8)와 트랜지스터(Q9)로 구성되는 가변지연용 커런트 미러(Current Mirror)에 의해 미러된 전류이다. 따라서, 피드백콘덴서(Cfb2)의 전압이 낮을 때 트랜지스터(Q9)의 전류는 낮고, 피드백콘덴서(Cfb2)의 전압이 높을 때 트랜지스터(Q9)의 전류는 높다.

결국, 가변지연용 콘덴서(Cd)의 충전 속도는 피드백콘덴서(Cfb2)의 충전전압에 의해 결정되며, 피드백콘덴서(Cfb2)의 충전전압이 낮을 때 가변지연용 콘덴서(Cd)의 충전 속도는 느려지고, 피드백콘덴서(Cfb2)의 충전전압이 높을 때 가변지연용 콘덴서(Cd)의 충전 속도는 빨라진다.

가변지연용 콘덴서(Cd)가 충전을 시작하여 점 a의 전압이 기준전압(Vref3)에 도달하는 데 걸리는 시간도 역시 피드백콘덴서(Cfb2)의 충전전압에 의해 결정되며, 피드백콘덴서(Cfb2)의 충전전압이 낮을 때 점 a의 전압이 기준전압(Vref3)에 도달하는 데 걸리는 시간이 길어지고, 피드백콘덴서(Cfb2)의 충전전압이 높을 때 점 a의 전압이 기준전압(Vref3)에 도달하는 데 걸리는 시간이 짧아진다.

도 10에 도 9의 각부 파형도를 도시한다.

도 10의 파형도에서, 파형 Vfb는 트랜스포머(T3)의 피드백권선(T3-3)에 유기되는 전압 파형이고, ICfb2는 피드백콘덴서(Cfb2)의 충/방전 전류의 파형도이고, VCfb2는 피드백콘덴서(Cfb2)의 충전전압 파형도이다.

비교기(U12)는 플라이백기간검출회로(34)의 검출 출력이 "H" 상태가 될 때로부터 시각(T101) ~ 시각(T101') 기간만큼의 지연 후 로직부(36)에 "H" 레벨을 출력하여 결국 피드백콘덴서(Cfb2)의 충전과 방전은 시각(T101') ~ 시각(T103)의 기간 동안에 일어나게 되며, 이 기간 동안 이차측 다이오드(D4)의 전류는 낮은 상태이므로 다이오드(D4)의 전압 강하는 낮다.

경부하시에는 전체 플라이백기간이 짧으며, 가변형 지연회로(91)에 의한 지 연 시간은 상당히 짧아져 전체 플라이백기간의 일부 혹은 거의 전체 기간 동안에 출력 전압의 오차를 검출하게 된다.

결국 도 9의 오차 피드백 회로(90)는 중부하시에나 경부하시에나 다이오드(D4)에 흐르는 전류가 낮은 기간 동안에 출력 전압의 오차를 검출하도록 함으로써, 부하 변동에 따른 다이오드(D4)의 전압 강하 변동분이 적게 발생하도록 한 것으로, 도 3c에 비해 개량된 정전압 특성을 갖는다.

[ 제8실시예 ]

도 11은 고정된 시간의 지연회로(37)를 갖는 제8실시예의 회로도이고, 도 12는 도 11의 각 부 신호 파형도이다.

스위칭 소자(U2)의 드레인 전류가 일정 레벨에 도달했을 때 스위칭 소자(U2)가 턴오프되고, 출력 전압은 스위칭 주파수를 변동하거나 일부의 스위칭 사이클을 스킵(Skip)하여 출력 전압을 안정시키는 경우, 플라이백기간검출회로(34)의 플라이백기간 검출 출력의 펄스폭은 일정해 진다. 이 경우, 고정된 지연시간을 갖는 지연회로(37)를 사용하여 스파이크 전압 및 링깅이 발생되는 기간(T121 ~ T121') 동안 출력 전압 검출을 지연시키고, 다이오드(D4)의 전압 강하가 낮은 부분에서 출력 전압을 검출함으로서 스파이크 전압 및 링깅에 의한 영향없이 안정된 출력 전압의 검출이 이루어진다.

도 13a는 도 6a와 도 6b에 도시된 스위치(SW1)를 전자적으로 구성한 일예를 도시한 도면이다. 플라이백기간검출회로(34) 또는 가변형 지연회로(91)로부터 입력되는 입력(c)이 "H"일 때 트랜지스터(QS1)와 트랜지스터(QS2)가 동시에 턴 온되어 입력단자(in)와 출력단자(out)가 전기적으로 접속되도록 하고, 입력(c)이 "L"일 때 트랜지스터(QS1)와 트랜지스터(QS2)가 동시에 턴 오프되어 입력단자(in)와 출력단자(out)가 전기적으로 차단되도록 한다.

도 13b는 도 6a의 스위치(SW1)을 대체할 수 있는 회로 구성의 일예이다.

도 13b는 도 3c에 보인 로직부(36)의 출력에 전류원(I11), 트랜지스터(Q11), 트랜지스터(Q12), 전류원(I12)으로 구성되는 "H", "open", "L"의 3개의 상태를 갖는 단일 출력의 회로로 구성한 예이다.

도 13a와 도 13b에서 보듯 도 6a와 도 6b의 스위치(SW1)는 다양한 다른 형태의 회로로 대체되어 사용될 수 있다.

도 1 내지 도 11의 각 회로도에서 제어회로(33)는 그 일례로서 입력 전압이 낮을 때 출력되는 에너지의 양이 크고, 입력 전압이 높을 때 출력되는 에너지의 양이 작게 되도록 설정된 것을 일례로 삼아 앞단의 회로들의 동작을 설명하였으나, 반대로 입력 전압이 높을 때 출력되는 에너지의 양이 크고 입력 전압이 낮을 때 출력되는 에너지의 양이 작게 되도록 설정된 제어회로의 경우에는 그에 부합되도록 앞단의 회로들이 변형되어 사용될 수 있다.

도 1 내지 도 11의 각 회로도에서 보인 비교부(35)는 실제로 그 기준전 압(Vref)의 설정 전압이 피드백 권선(T3-3)의 전압보다 낮게 설정되어 있는 경우가 대부분이어서 실제로는 피드백 권선(T3-3)의 전압을 적정 레벨로 강하시키는 회로를 내장하며, 정전기 등에 대한 보호를 위해 높은 입력 저항을 갖는 등의 일반적 요구 사항 등을 포함한다. 또한, 도 1 내지 도 11의 각 회로도에서 보인 비교부(35)는 입력되는 전압값을 기준 레벨과 비교하는 비교기의 기능뿐만 아니라, 전류를 입력으로 하는 입력 회로에서 입력되는 전류값을 기준 레벨과 비교하는 비교기의 기능도 포함한다.

본 발명의 제5실시예와 제6실시예와 제7실시예는 제4실시예의 스위치(36')를 사용한 회로에도 동일한 목적의 회로로 구성할 수 있으며, 그 구성의 효과는 대등하다.

또한, 제5실시예와 제6실시예와 제7실시예는 하나 혹은 복수의 조합의 형태로 사용될 수 있다.

도 14는 이 발명의 오차 피드백 회로가 벅 컨버터(Buck Converter)에 적용된 예를 도시한 것이고, 도 15는 이 발명의 오차 피드백 회로가 별도의 피드백용의 보조 권선을 갖지 않는 플라이백 컨버터(Flyback Converter)에 적용된 예를 도시한 것이고, 도 16은 이 발명의 오차 피드백 회로가 피드백용의 보조 권선을 갖지 않는 벅-부스트 컨버터(Buck-Boost Converter)에 적용된 예를 도시한 것이다.

이상에서 이 발명에 대한 기술 사상을 첨부 도면과 함께 서술하였지만, 이는 이 발명의 가장 양호한 일 실시예를 예시적으로 설명한 것이지 이 발명을 한정하는 것은 아니다. 또한, 이 기술 분야의 통상의 지식을 가진 자이면 누구나 이 발명의 기술 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

이 발명에 따르면 프라이머리 레귤레이션 방식의 출력 전압 안정화방식으로도 세컨더리 레귤레이션 방식과 유사한 정도로 출력 전압을 안정화시킬 수 있고, 그로 말미암아 전원회로의 소형화, 부품수의 감소로 인한 원가절감, 조립비용 및 시간 절감 등의 효과를 얻을 수 있다.

Claims

여자 전류에 의해 자기에너지를 축적하고 밀결합된 1차권선과 2차권선에 의해 자기에너지를 전달하는 자기에너지전달소자와, 상기 자기에너지전달소자의 1차권선의 일단에 연결되어 자기에너지전달소자의 1차권선의 전류를 제어하는 스위칭소자와, 피드백에 의해 상기 스위칭소자를 제어하는 제어부와, 상기 자기에너지전달소자의 피드백권선을 포함하여, 프라이머리 피드백에 의해 에스엠피에스의 출력전압을 제어하는 플라이백컨버터에 있어서,

상기 자기에너지전달소자의 플라이백기간 동안 상기 피드백권선 전압이 기준전압보다 높은 기간과 낮은 기간을 검출하고, 상기 플라이백기간 대비 상기 피드백권선 전압이 기준전압보다 높은 기간의 비율과 설정값과의 차이값을 판별하여 상기 에스엠피에스의 출력전압의 오차를 검출하고, 상기 검출된 오차를 제어부로 피드백하는 오차피드백회로를 포함하는 것을 특징으로 하는 플라이백컨버터.
제 1 항에 있어서, 상기 설정값은 상기 에스엠피에스의 출력전류의 크기에 따라 가변되는 것을 특징으로 하는 플라이백컨버터.
제 1 항에 있어서, 상기 플라이백기간 중 초기 설정된 지연시간동안 비플라이백기간으로 유지하고, 상기 플라이백기간에서 비플라이백기간을 제외한 잔여기간만을 플라이백기간으로 하여 상기 에스엠피에스의 출력전압의 오차를 검출하는 것을 특징으로 하는 플라이백컨버터.
자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력 전압의 오차를 검출하여 피드백하는 회로에 있어서,

상기 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로와;

상기 권선 전압을 기준전압과 비교하여 그 비교결과를 출력하는 비교부와;

상기 플라이백기간검출회로의 플라이백기간 검출 출력과 상기 비교부의 출력으로부터 상기 자기에너지전달소자의 출력 전압의 오차 정보를 출력하는 로직부와;

상기 로직부에서 출력되는 오차 정보에 대응하는 피드백값을 출력하는 업/다운 제어부를 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
제 4 항에 있어서, 상기 플라이백기간검출회로에서 검출된 플라이백기간 검출 출력을 초기 설정 기간동안 비플라이백기간으로 유지시키는 지연회로를 더 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
제 4 항에 있어서, 상기 로직부는 상기 플라이백기간검출회로에 의해 개폐 제어되고, 상기 비교부와 업/다운 제어부를 연결하는 스위치로 구성된 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
제 6 항에 있어서, 상기 플라이백기간검출회로에서 검출된 플라이백기간 검출 출력을 초기 설정 기간동안 비플라이백기간으로 유지시키는 지연회로를 더 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
제 4 항에 있어서, 상기 비교부는 상기 권선 전압과 상기 기준전압을 비교하여 상기 권선 전압이 상기 기준전압보다 높은 Thigh 기간과 상기 권선 전압이 상기 기준전압보다 낮은 Tlow 기간 정보를 출력하고,

상기 업/다운 제어부는 상기 Thigh 기간과 상기 Tlow 기간에 각각 기 설정된 충전전류와 방전전류로 충전되고 방전되는 피드백콘덴서를 포함하고,

상기 피드백콘덴서의 충전 전압이 상기 피드백값인 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
제 8 항에 있어서, 상기 업/다운 제어부는 상기 피드백콘덴서의 충전 전압에 따라 상기 충전전류를 가변시키는 가변형 충전전류원을 더 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
제 8 항에 있어서, 상기 업/다운 제어부는 상기 피드백콘덴서의 충전 전압에 따라 상기 방전전류를 가변시키는 가변형 방전전류원을 더 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
제 8 항에 있어서, 상기 업/다운 제어부는 상기 피드백콘덴서의 충전 전압에 따라 상기 충전전류와 방전전류를 가변시키는 가변형 충방전전류원을 더 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
제 8 항에 있어서, 상기 플라이백기간검출회로에서 검출된 플라이백기간 검출 출력을 초기 설정 기간동안 비플라이백기간으로 유지시키는 지연회로를 더 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
제 8 항에 있어서, 상기 플라이백기간검출회로에서 검출된 플라이백기간 중 상기 피드백콘덴서의 충전 전압에 의해 설정된 시간만큼 비플라이백기간으로 유지시키는 가변형 지연회로를 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
제 8 항에 있어서, 상기 로직부는 상기 플라이백기간검출회로에 의해 개폐 제어되고, 상기 비교부와 업/다운 제어부를 연결하는 스위치로 구성된 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
제 14 항에 있어서, 상기 업/다운 제어부는 상기 피드백콘덴서의 충전 전압에 따라 상기 충전전류를 가변시키는 가변형 충전전류원을 더 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
제 14 항에 있어서, 상기 업/다운 제어부는 상기 피드백콘덴서의 충전 전압에 따라 상기 방전전류를 가변시키는 가변형 방전전류원을 더 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
제 14 항에 있어서, 상기 업/다운 제어부는 상기 피드백콘덴서의 충전 전압에 따라 상기 충전전류와 방전전류를 가변시키는 가변형 충방전전류원을 더 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
제 14 항에 있어서, 상기 플라이백기간검출회로에서 검출된 플라이백기간 검출 출력을 초기 설정 기간동안 비플라이백기간으로 유지시키는 지연회로를 더 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
제 14 항에 있어서, 상기 플라이백기간검출회로에서 검출된 플라이백기간 중 상기 피드백콘덴서의 충전 전압에 의해 설정된 시간만큼 상기 스위치가 열려있는 상태를 유지하도록 하는 가변형 지연회로를 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력 전압의 오차를 검출하여 피드백하는 회로에 있어서,

상기 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로와;

상기 권선 전압을 기준전압과 비교하여 그 비교결과를 출력하는 비교부와;

상기 비교결과에 따라 충전전류 또는 방전전류를 출력하는 업/다운제어부와;

상기 플라이백기간검출회로에 의해 개폐 제어되고, 닫혀있는 상태에서 상기 업/다운제어부의 충전전류 또는 방전전류를 후단으로 전달하는 스위치와;

상기 스위치가 닫혀있는 상태에서 상기 업/다운제어부의 충전전류로 충전되거나 방전전류로 방전되는 피드백콘덴서를 포함하며,

상기 피드백콘덴서의 충전 전압이 피드백되는 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
제 20 항에 있어서, 상기 업/다운 제어부는 상기 피드백콘덴서의 충전 전압에 따라 상기 충전전류를 가변시키는 가변형 충전전류원을 더 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
제 20 항에 있어서, 상기 업/다운 제어부는 상기 피드백콘덴서의 충전 전압에 따라 상기 방전전류를 가변시키는 가변형 방전전류원을 더 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
제 20 항에 있어서, 상기 업/다운 제어부는 상기 피드백콘덴서의 충전 전압에 따라 상기 충전전류와 방전전류를 가변시키는 가변형 충방전전류원을 더 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
제 20 항에 있어서, 상기 플라이백기간검출회로에서 검출된 플라이백기간 검출 출력을 초기 설정 기간동안 비플라이백기간으로 유지시키는 지연회로를 더 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
제 20 항에 있어서, 상기 플라이백기간검출회로에서 검출된 플라이백기간 중 상기 피드백콘덴서의 충전 전압에 의해 설정된 시간만큼 상기 스위치가 열려있는 상태를 유지하도록 하는 가변형 지연회로를 더 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 회로.
제 4 항 내지 제 25 항 중 어느 한 항의 오차 피드백 회로를 포함한 플라이백 컨버터에 있어서,

상기 비교부의 입력신호는 전압인 것을 특징으로 하는 플라이백 컨버터.
제 26 항에 있어서, 상기 비교부는 상기 비교부의 입력 전압을 분할하는 유저 설정용 입력 전압 분할회로를 포함한 것을 특징으로 하는 플라이백 컨버터.
제 4 항 내지 제 25 항 중 어느 한 항의 오차 피드백 회로를 포함한 플라이백 컨버터에 있어서,

상기 비교부의 입력신호는 전류인 것을 특징으로 하는 플라이백 컨버터.
제 28 항에 있어서, 상기 비교부는 상기 비교부의 입력 전류를 설정하는 유저 설정용 입력 전류 설정저항을 포함한 것을 특징으로 하는 플라이백 컨버터.
제 4 항 내지 제 25 항 중 어느 한 항의 오차 피드백 회로를 포함한 플라이백 컨버터에 있어서,

상기 출력전압의 검출을 위해 사용되는 자기에너지전달소자의 권선은 트랜스포머의 주권선인 것을 특징으로 하는 플라이백 컨버터.
제 4 항 내지 제 25 항 중 어느 한 항의 오차 피드백 회로를 포함한 플라이백 컨버터에 있어서,

상기 출력전압의 검출을 위해 사용되는 자기에너지전달소자의 권선은 트랜스포머의 보조 권선인 것을 특징으로 하는 플라이백 컨버터.
제 4 항 내지 제 25 항 중 어느 한 항의 오차 피드백 회로를 포함한 벅-부스트 컨버터에 있어서,

상기 비교부의 입력신호는 전압인 것을 특징으로 하는 벅-부스트 컨버터.
제 32 항에 있어서, 상기 비교부는 상기 비교부의 입력 전압을 분할하는 유저 설정용 입력 전압 분할회로를 포함한 것을 특징으로 하는 벅-부스트 컨버터.
제 4 항 내지 제 25 항 중 어느 한 항의 오차 피드백 회로를 포함한 벅-부스트 컨버터에 있어서,

상기 비교부의 입력신호는 전류인 것을 특징으로 하는 벅-부스트 컨버터.
제 34 항에 있어서, 상기 비교부는 상기 비교부의 입력 전류를 설정하는 유저 설정용 입력 전류 설정저항을 포함한 것을 특징으로 하는 벅-부스트 컨버터.
제 4 항 내지 제 25 항 중 어느 한 항의 오차 피드백 회로를 포함한 벅-부스트 컨버터에 있어서,

상기 출력전압의 검출을 위해 사용되는 자기에너지전달소자의 권선은 주권선인 것을 특징으로 하는 벅-부스트 컨버터.
제 4 항 내지 제 25 항 중 어느 한 항의 오차 피드백 회로를 포함한 벅-부스트 컨버터에 있어서,

상기 출력전압의 검출을 위해 사용되는 자기에너지전달소자의 권선은 보조 권선인 것을 특징으로 하는 벅-부스트 컨버터.
제 4 항 내지 제 25 항 중 어느 한 항의 오차 피드백 회로를 포함한 벅 컨버터에 있어서,

상기 비교부의 입력신호는 전압인 것을 특징으로 하는 벅 컨버터.
제 38 항에 있어서, 상기 비교부는 상기 비교부의 입력 전압을 분할하는 유저 설정용 입력 전압 분할회로를 포함한 것을 특징으로 하는 벅 컨버터.
제 4 항 내지 제 25 항 중 어느 한 항의 오차 피드백 회로를 포함한 벅 컨버터에 있어서,

상기 비교부의 입력신호는 전류인 것을 특징으로 하는 벅 컨버터.
제 40 항에 있어서, 상기 비교부는 상기 비교부의 입력 전류를 설정하는 유저 설정용 입력 전류 설정저항을 포함한 것을 특징으로 하는 벅 컨버터.
제 4 항 내지 제 25 항 중 어느 한 항의 오차 피드백 회로를 포함한 벅 컨버터에 있어서,

상기 출력전압의 검출을 위해 사용되는 자기에너지전달소자의 권선은 주권선인 것을 특징으로 하는 벅 컨버터.
제 4 항 내지 제 25 항 중 어느 한 항의 오차 피드백 회로를 포함한 벅 컨버터에 있어서,

상기 출력전압의 검출을 위해 사용되는 자기에너지전달소자의 권선은 보조 권선인 것을 특징으로 하는 벅 컨버터.
자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력전압의 오차 정보를 검출하는 회로에 있어서,

상기 자기에너지전달소자의 플라이백기간 동안 상기 자기에너지전달소자의 권선 전압이 기준전압보다 높은 기간과 낮은 기간을 검출하여, 상기 기준전압보다 높은 기간과 낮은 기간에 따른 오차 정보를 출력하는 에스엠피에스의 오차 정보 검출 회로.
제 44 항에 있어서, 상기 오차 정보 검출 회로는,

상기 자기에너지전달소자의 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로와;

상기 자기에너지전달소자의 권선 전압을 기준전압과 비교하여 그 비교결과를 출력하는 비교부와;

상기 플라이백기간검출회로의 플라이백기간 검출 출력과 상기 비교부의 출력으로부터 상기 에스엠피에스의 출력 전압의 오차 정보를 출력하는 로직부를 포함하는 것을 특징으로 하는 에스엠피에스의 오차 정보 검출 회로.
제 45 항에 있어서, 상기 로직부는 상기 플라이백기간검출회로에 의해 개폐 제어되고, 닫혀있는 상태에서 상기 비교부의 출력을 후단에 전달하는 스위치를 포함한 것을 특징으로 하는 에스엠피에스의 오차 정보 검출 회로.
제 45 항에 있어서, 상기 플라이백기간검출회로에서 검출된 플라이백기간 검출 출력을 초기 설정 기간동안 비플라이백기간으로 유지시키는 지연회로를 더 포함한 것을 특징으로 하는 에스엠피에스의 오차 정보 검출 회로.
자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력 전압의 오차 정보를 검출하는 회로에 있어서,

상기 자기에너지전달소자의 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출회로와;

상기 자기에너지전달소자의 권선 전압을 기준전압과 비교하여 그 비교전압을 출력하는 비교부와;

상기 비교 결과에 따라 양의 전류 또는 음의 전류를 출력하는 업/다운제어부와;

상기 플라이백기간검출회로에 의해 개폐 제어되고, 닫혀있는 상태에서 상기 업/다운제어부의 출력 전류값을 출력하는 스위치를 포함하는 것을 특징으로 하는 에스엠피에스의 오차 정보 검출 회로.
여자 전류에 의해 자기에너지를 축적하고 밀결합된 1차권선과 2차권선에 의해 에너지를 전달하는 자기에너지전달소자와; 상기 자기에너지전달소자의 1차권선의 일단에 연결되어 자기에너지전달소자의 1차권선의 전류를 제어하는 스위칭소자와; 피드백에 의해 상기 스위칭소자를 제어하는 제어부와; 상기 자기에너지전달소자의 피드백권선을 포함한 플라이백컨버터에서, 프라이머리 피드백에 의해 에스엠피에스의 출력전압을 제어하는 방법에 있어서,

상기 자기에너지전달소자의 플라이백기간 동안 상기 피드백권선 전압이 기준전압보다 높은 기간과 낮은 기간을 검출하고, 상기 플라이백기간 대비 상기 피드백권선 전압이 기준전압보다 높은 기간의 비율과 설정값과의 차이값을 판별하여 상기 에스엠피에스의 출력전압의 오차를 검출하고, 상기 검출된 오차를 제어부로 피드백하여 상기 출력전압을 제어하는 것을 특징으로 하는 플라이백컨버터의 출력전압 제어방법.
제 49 항에 있어서, 상기 설정값은 상기 에스엠피에스의 출력전류의 크기에 따라 변하는 것을 특징으로 하는 플라이백컨버터의 출력전압 제어방법.
제 49 항에 있어서, 상기 플라이백기간 중 초기 설정된 지연시간동안 비플라이백기간으로 유지하고, 상기 플라이백기간에서 비플라이백기간을 제외한 잔여기간만을 플라이백기간으로 하여 상기 에스엠피에스의 출력전압의 오차를 검출하는 것을 특징으로 하는 플라이백컨버터의 출력전압 제어방법.
자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력 전압의 오차를 검출하여 피드백하는 방법에 있어서,

상기 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출단계와;

상기 권선 전압을 기준전압과 비교하여 그 비교결과를 출력하는 비교단계와;

상기 플라이백기간검출단계에서의 플라이백기간 검출 출력과 상기 비교단계의 비교결과로부터 상기 에스엠피에스의 출력 전압의 오차 정보를 출력하는 로직단계와;

상기 로직단계에서 출력되는 오차 정보에 대응하는 피드백값을 출력하는 업/다운 제어단계를 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
제 52 항에 있어서, 상기 플라이백기간 중 초기 설정된 지연시간동안 비플라이백기간으로 유지하고, 상기 플라이백기간에서 비플라이백기간을 제외한 잔여기간만을 플라이백기간으로 하여 상기 출력 전압의 오차를 검출하는 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
제 52 항에 있어서, 상기 로직단계는 상기 플라이백기간 검출 출력에 의해 제어되고, 상기 비교단계에서의 비교결과를 상기 업/다운 제어단계로 연결하는 스위치로 이루어진 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
제 54 항에 있어서, 상기 플라이백기간 검출 출력을 초기 설정 기간동안 비플라이백기간으로 유지시키는 지연단계를 더 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
제 52 항에 있어서, 상기 비교단계는 상기 권선 전압과 상기 기준전압을 비교하여 상기 권선 전압이 상기 기준전압보다 높은 Thigh 기간과 상기 권선 전압이 상기 기준전압보다 낮은 Tlow 기간 정보를 출력하고,

상기 업/다운 제어단계는 상기 Thigh 기간과 상기 Tlow 기간에 각각 기 설정된 충전전류와 방전전류로 피드백콘덴서를 충전하고 방전하여, 상기 피드백콘덴서의 충전 전압을 상기 피드백값으로 출력하는 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
제 56 항에 있어서, 상기 업/다운 제어단계는 상기 피드백콘덴서의 충전 전압에 따라 상기 충전전류를 가변시키는 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
제 56 항에 있어서, 상기 업/다운 제어단계는 상기 피드백콘덴서의 충전 전압에 따라 상기 방전전류를 가변시키는 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
제 56 항에 있어서, 상기 업/다운 제어단계는 상기 피드백콘덴서의 충전 전압에 따라 상기 충전전류와 방전전류를 가변시키는 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
제 56 항에 있어서, 상기 플라이백기간 검출 출력을 초기 설정 기간동안 비플라이백기간으로 유지시키는 지연단계를 더 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
제 56 항에 있어서, 상기 플라이백기간 중 상기 피드백콘덴서의 충전 전압에 의해 설정된 시간만큼 비플라이백기간으로 유지시키는 가변형 지연단계를 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
제 56 항에 있어서, 상기 로직단계는 상기 플라이백기간 검출 출력에 의해 제어되고, 상기 비교단계에서의 비교결과를 상기 업/다운 제어단계로 연결하는 스위치로 이루어진 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
제 62 항에 있어서, 상기 업/다운 제어단계는 상기 피드백콘덴서의 충전 전압에 따라 상기 충전전류를 가변시키는 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
제 62 항에 있어서, 상기 업/다운 제어단계는 상기 피드백콘덴서의 충전 전압에 따라 상기 방전전류를 가변시키는 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
제 62 항에 있어서, 상기 업/다운 제어단계는 상기 피드백콘덴서의 충전 전압에 따라 상기 충전전류와 방전전류를 가변시키는 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
제 62 항에 있어서, 상기 플라이백기간 검출 출력을 초기 설정 기간동안 비플라이백기간으로 유지시키는 지연단계를 더 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
제 62 항에 있어서, 상기 플라이백기간 검출 출력 중 상기 피드백콘덴서의 충전 전압에 의해 설정된 시간만큼 상기 스위치가 열려있는 상태를 유지하도록 하는 가변형 지연단계를 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
자기에너지전달소자의 권선 전압으로부터 에스엠피에스의 출력 전압의 오차를 검출하여 피드백하는 방법에 있어서,

상기 권선 전압으로부터 플라이백기간을 검출하는 플라이백기간검출단계와;

상기 권선 전압을 기준전압과 비교하여 그 비교결과를 출력하는 비교단계와;

상기 비교단계에서의 비교결과에 따라 충전전류 또는 방전전류를 출력하는 업/다운제어단계와;

상기 플라이백기간 검출 출력에 의해 스위치를 개폐 제어하고 상기 충전전류 또는 방전전류를 후단으로 전달하는 스위칭단계와;

상기 스위치가 닫혀 있는 상태에서 피드백콘덴서를 상기 충전전류로 충전하거나 방전전류로 방전하는 피드백콘덴서 충방전단계를 포함하며,

상기 피드백콘덴서의 충전 전압이 피드백되는 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
제 68 항에 있어서, 상기 업/다운 제어단계는 상기 피드백콘덴서의 충전 전압에 따라 상기 충전전류를 가변시키는 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
제 68 항에 있어서, 상기 업/다운 제어단계는 상기 피드백콘덴서의 충전 전압에 따라 상기 방전전류를 가변시키는 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
제 68 항에 있어서, 상기 업/다운 제어단계는 상기 피드백콘덴서의 충전 전압에 따라 상기 충전전류와 방전전류를 가변시키는 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
제 68 항에 있어서, 상기 플라이백기간 검출 출력을 초기 설정 기간동안 비플라이백기간으로 유지시키는 지연단계를 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
제 68 항에 있어서, 상기 플라이백기간 중 상기 피드백콘덴서의 충전 전압에 의해 설정된 시간만큼 상기 스위칭단계에서 열려있는 상태를 유지하도록 하는 가변형 지연단계를 더 포함한 것을 특징으로 하는 에스엠피에스의 오차 피드백 방법.
제 52 항 내지 제 73 항 중 어느 한 항의 오차 피드백 방법을 사용하는 플라이백 컨버터에 있어서,

상기 비교단계의 입력신호는 전압인 것을 특징으로 하는 플라이백 컨버터.
제 74 항에 있어서, 상기 비교단계의 입력 전압을 분할하는 유저 설정용 입력 전압 분할회로를 포함한 것을 특징으로 하는 플라이백 컨버터.
제 52 항 내지 제 73 항 중 어느 한 항의 오차 피드백 방법을 사용하는 플라이백 컨버터에 있어서,

상기 비교단계의 입력신호는 전류인 것을 특징으로 하는 플라이백 컨버터.
제 76 항에 있어서, 상기 비교단계의 입력 전류를 설정하는 유저 설정용 입력 전류 설정저항을 포함한 것을 특징으로 하는 플라이백 컨버터.
제 52 항 내지 제 73 항 중 어느 한 항의 오차 피드백 방법을 사용하는 플라이백 컨버터에 있어서,

상기 출력전압의 검출을 위해 사용되는 자기에너지전달소자의 권선은 트랜스포머의 주권선인 것을 특징으로 하는 플라이백 컨버터.
제 52 항 내지 제 73 항 중 어느 한 항의 오차 피드백 방법을 사용하는 플라이백 컨버터에 있어서,

상기 출력전압의 검출을 위해 사용되는 자기에너지전달소자의 권선은 트랜스포머의 보조 권선인 것을 특징으로 하는 플라이백 컨버터.
제 52 항 내지 제 73 항 중 어느 한 항의 오차 피드백 방법을 사용하는 벅-부스트 컨버터.
제 52 항 내지 제 73 항 중 어느 한 항의 오차 피드백 방법을 사용하는 벅 컨버터.