KR100918977B1

KR100918977B1 - 스위프 장치

Info

Publication number: KR100918977B1
Application number: KR1020070079981A
Authority: KR
Inventors: 유우성
Original assignee: 엘아이지넥스원 주식회사
Priority date: 2007-08-09
Filing date: 2007-08-09
Publication date: 2009-09-25
Also published as: KR20090015567A

Abstract

본 발명은 스위프 장치에 관한 것이다. 보다 상세하게는 FS 소자를 이용한 스위프 장치에서 조정해야 할 발진기의 주파수 범위가 커서 주파수 분주기의 분주값을 변경할 경우, 스윕시 락(lock)이 주기적으로 빠지는 현상이 발생하여 발진기의 출력이 임의의 지점으로 튀는 것을 방지하기 위해, 주파수 분주기의 분주값을 고정하는 대신 기준 주파수를 변경시킴으로써 스위퍼(sweeper)의 기능을 만족하면서도 안정된 락 특성을 나타낼 수 있는 스위프 장치에 관한 것이다.

FS 소자, 스위퍼, YIG 발진기, 파형 빠짐

Description

스위프 장치{Sweeping Device}

최근 무선 통신의 발달로 주파수 합성기의 역할이 크게 증대되고 있다. 또한, 보다 높은 주파수와 넓은 주파수 대역폭, 보안성을 위한 여러 가지 기법들을 수용하기 위해 이러한 주파수 합성기도 점차 고성능의 회로로 설계되어야 할 필요성이 대두되고 있다.

주파수 합성기는 기준 주파수로부터 다양한 주파수 신호를 발생시키는 장치를 말한다. 일반적인 주파수 합성기는 기준 주파수 신호와 주파수 제어 신호 및 전원이 공급되면 원하는 출력 주파수 신호가 생성되는 구조를 구비하고 있다. 주파수 합성기는 라디오, TV 등의 가전제품에서부터 각종 무선통신장치, 휴대폰 등은 물 론, 정밀계측장비, 의료기기 등에 널리 사용되고 있다.

주파수 합성기는 주파수 합성 방식에 따라 크게 간접 주파수 합성 방식과 직접 주파수 합성 방식의 두 가지로 나눌 수 있다.

간접 주파수 합성 방식의 대표적인 예로 알려진 것이 위상고정루프(Phase Locked Loop; PPL)로, 입력단의 기준 주파수 신호와 출력단의 출력 주파수 신호의 위상차이를 위상검출기(phase detector)에서 검출하고, 이 값을 전압으로 바꾼 후 이 전압값에 해당하는 주파수를 전압제어발진기(Voltage Controlled Oscillator)에 의해 내보내는 방식이다. 주파수 출력값이 피드백 루프를 형성하여 다시 위상검출기의 입력으로 들어가게 되고, 피드백 루프에 있는 주파수 분주기(divider)의 분주비를 변경함으로써 입력 신호의 몇 배 혹은 몇 분의 일에 해당하는 출력 주파수를 얻을 수 있다. 여기서 피드백 루프가 입출력 신호 사이의 에러를 정정하는 역할을 한다.

직접 주파수 합성 방식은 에러 정정 과정이 필요없고 출력 신호의 품질이 입력 신호의 품질에 직접 연관되는 방식이다. 직접 주파수 합성 방식의 대표적인 예로는 아날로그의 경우 믹서/필터(mixer/filter) 구조, 디지털의 경우 직접디지털주파수합성기(Direct Digital Synthesizer; DDS)를 들 수 있다.

도 1a는 일반적인 분수분주 위상고정루프 주파수 합성기의 블록도이다.

일반적인 분수분주 위상고정루프 주파수 합성기(Fractional Synthesizer; 이하, "FS")는 출력 주파수에 해당하는 디지털 정보를 생성하여 디지털 아날로그 변환기(이하, "D/A 변환기")(50)로 전달하고, FS 소자(30)의 주파수 분배기와 기준 주파수 발생기(20)를 제어하는 프로세서(10), 프로세서(10)의 제어에 따라 기준 주파수를 발생시키는 기준 주파수 발생기(20), 분수분주(fractional divider)에 의해 주파수를 가변하며 위상고정루프에 의해 출력 위상을 락킹(locking)하는 FS 소자(30), FS 소자(30)의 위상검출기에서 검출한 주파수 차이에 해당하는 신호를 필터링하는 루프 필터(40), 프로세서(10)로부터 전달받은 디지털 정보를 아날로그 신호로 변환하는 D/A 변환기(50), 및 메인 자기장과 미세 자기장을 이용하여 미세 조정된 출력 주파수를 생성하는 YIG 발진기(60)로 구성된다.

YIG 발진기(60)는 D/A 변환기(50)를 거친 아날로그 신호로부터 메인 자기장을 생성하는 메인 코일(62), 루프필터(40)로부터 입력된 전압을 이용하여 미세 자기장을 생성하는 FM(Frequency Modulation) 코일(64), 및 메인 코일(62)에서 생성된 메인 자기장과 FM 코일(64)로부터 생성된 미세 자기장에 상응하는 출력 주파수를 발생시키는 주파수 발생기(66)로 구성된다.

도 1b는 도 1a의 주파수 합성기에서 전하 펌프의 출력 파형과 이를 확대한 도면이고, 도 1c는 화면에 디스플레이된 파형과 이를 확대한 도면이다.

도 1a의 주파수 합성기에서 조정해야 할 YIG 발진기(60)의 주파수 범위가 클 경우, FS소자(30)의 분주비가 변경된다. 주파수 분주기의 분주비가 변경되면 도 1b와 같이 매 스윕 시간마다 주기적으로 출력 파형이 왜곡되고, 결국 화면에 디스플레이되는 파형에 도 1c와 같이 파형 빠짐 현상이 발생하게 된다. 이는 FS 소자의 분주값(분주비의 역수)이 변화할 때 컨트롤 비트(control bit)가 바뀌기 때문에 나타나는 현상으로, YIG 발진기(60)의 출력이 임의 지점으로 튀게 된다. 이러한 언락 킹(unlocking) 현상은 주파수 스윕 시스템에 있어서 치명적으로 작용하게 되는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 특히 FS 소자를 이용한 스위프 장치에서 조정해야 할 발진기의 주파수 범위가 커서 주파수 분주기의 분주값을 변경할 경우, 스윕시 락(lock)이 주기적으로 빠지는 현상이 발생하여 발진기의 출력이 임의의 지점으로 튀는 것을 방지하기 위해, 주파수 분주기의 분주값을 고정하는 대신 기준 주파수를 변경시킴으로써 스위퍼(sweeper)의 기능을 만족하면서도 안정된 락 특성을 나타낼 수 있는 스위프 장치를 제공하는 데 그 목적이 있다.

상기 목적을 달성하기 위해 안출된 본 발명에 따른 스위프 장치는 입력신호의 주파수를 변경하는 분수 분주기(fractional divider), 상기 입력신호와 기준 주파수를 갖는 신호의 위상차를 검출하는 위상검출기, 전하펌프가 집적되며, 분주비의 역수인 분주값이 고정된 FS(Fractional Synthesizer)소자; 상기 FS 소자에 상기 입력신호를 공급하는 발진기; 및 상기 FS 소자에 입력되는 상기 기준 주파수를 변경시키는 주파수 변경부를 포함하는 것을 특징으로 한다.

또한, 상기 주파수 변경부는 직접디지털 주파수합성기(Direct Digital Synthesizer; DDS)를 포함할 수 있다.

또한, 상기 직접디지털 주파수합성기의 주파수는 아래 식에 의해 정해질 수 있다.

F_DDS = F_VCO /(4N)

(여기서, F_DDS는 직접디지털 주파수합성기의 주파수, F_VCO는 상기 발진기의 주파수, N은 분주값)

또한, 상기 발진기는 YIG(Yttrium-Iron-Garnet) 발진기일 수 있다.

또한, 상기 YIG 발진기는 메인 코일과 FM(Frequency Modulation) 코일을 포함하며, 상기 메인 코일의 전류값을 변화시키는 디지털/아날로그 변환기(D/A converter)를 더 포함할 수 있다.

또한, 상기 FS 소자와 상기 FM 코일 사이에는 루프 필터(loop filter)가 구비될 수 있다.

본 발명에 의하면 얻고자 하는 주파수 범위내에서 스윕 기능을 충분히 수행하면서도 주기적으로 파형이 빠지는 현상을 방지할 수 있는 효과가 있다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시 예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.

도 2는 본 발명의 바람직한 실시예에 따른 주파수 스위프 장치의 블록도이다. 이하에서는 FS 소자에 입력신호를 제공하는 발진기로 YIG 발진기가 사용되고, FS 소자에 입력되는 기준 주파수를 변경시키는 주파수 변경부로 직접디지털 주파수합성기(DDS)가 사용된 것을 예로 들어 설명하기로 한다. 여기서, YIG 발진기 대신 일반적인 전압제어발진기(VCO)가 사용될 수 있고, 직접디지털 주파수합성기 이외에도 변경 주파수를 만들어낼 수 있는 수단이면 어떤 것이라도 가능함은 물론이다.

본 발명의 바람직한 실시예에 따른 주파수 스위프 장치는, 도 2를 참조하면, 프로세서(110), 직접디지털 주파수합성기(120)(이하, "DDS"), FS 소자(130), 루프 필터(140), 디지털/아날로그 변환기(150)(이하, "D/A 변환기"), 및 YIG 발진기(160)를 포함하여 이루어진다.

프로세서(110)는 출력 주파수에 해당하는 디지털 정보를 생성하여 D/A 변환기(150)로 전달하고, FS 소자(130)의 주파수 분배기와 DDS(120)를 제어한다.

DDS(120)는 주파수 입력 레지스터에 주파수 조정 2진 데이터 워드값(Binary Data Word ; 이하 "BDW")을 입력하면 이러한 BDW에 해당되는 주파수가 출력되는 디지털 신호 발생장치이다. DDS(120)는 계수형 발진기를 구비하는 위상 누산기에 BDW가 입력되면 클럭 주파수에 따라 가산되며, 위상 누산기의 출력값이 피드백되어 원래의 값과 다시 가산되어, 출력신호의 위상값을 계수한다. 이에 따라 생성된 주소 비트(address bit)를 사인롬(sine ROM)에 입력시켜 정현파형을 나타내는 일련의 데 이터값이 출력되며, 이러한 출력값이 디지털/아날로그 변환기를 통과하면 양자화된 계단파형이 얻어지게 된다. 최종 출력단에서 정현파를 얻기 위해서 고주파 성분을 제거하는 저역통과필터(Low Pass Filter)를 거치게 된다. BDW는 프로세서(110)로부터 입력되고, 아래 수학식 1에 의해 주파수가 변경되어 FS 소자(130)에 입력된다.

F_DDS = F_VCO /(4N)

여기서, F_DDS는 직접디지털 주파수합성기의 주파수, F_VCO는 발진기의 입력신호 주파수, N은 분주값을 의미한다.

상기 수학식 1은 아래의 수학식 2에 의해 유도된다.

N = F_VCO / (4F_div _{_} _ref)

즉, F_div _{_} _ref = F_VCO/(4N)

F_div _{_} _ref는 기준 주파수 발생기로부터 입력되는 주파수이다. 본 발명의 바람직한 실시예에서는 고정된 기준 주파수를 발생시키는 기준 주파수 발생기 대신, 주파수를 변경시킬 수 있는 DDS를 사용한다. 따라서, F_div _{_} _ref = F_DDS가 된다.

FS 소자(130)는 YIG 발진기(160)로부터 공급되는 입력신호의 주파수를 변경하는 분수 분주기, YIG 발진기(160)에서 입력되는 입력 신호와 DDS(120)로부터 입력되는 기준 주파수 신호의 위상차를 검출하는 위상 검출기, 전하 펌프 등이 집적 되어 있는 집적회로(IC)이다. 즉, FS 소자(130)는 위상고정루프(PLL)에서 별도로 구현되는 분주기, 위상 검출기, 전하 펌프 등을 하나의 소자에 집적시켜, 기준 주파수 성분을 갖는 신호와 전압제어발진기 등에서 생성한 신호가 외부로부터 입력되면 주파수 및 위상 고정(locking)과 주파수 합성(synthesizing) 기능을 수행하게 된다.

FS 소자(130)의 분수 분주기에서 분주값은 고정된다. 분주값은 분주비의 역수를 의미하며, 예를 들어 분주비가 1/37.5이면 분주값은 37.5가 된다. 이를 위해 FS 소자(130)의 컨트롤 비트(control bit)를 특정값으로 고정시키고, 그에 따라 DDS(120)를 이용하여 FS 소자(130)에 입력되는 주파수를 변경시키게 된다. 분수 분주기의 분주값이 고정되면 스윕(sweep) 기능을 상실하여 더 이상 스위퍼로서 동작할 수 없으므로, 이를 보완하기 위해 DDS(120)로 기준 주파수를 변경시키는 것이다.

루프 필터(140)는 FS 소자(130)와 FM 코일(164) 사이에 구비된다. 루프 필터(140)는 FS소자(130)의 위상검출기에서 검출한 주파수 차이에 해당하는 신호를 필터링하여 고조파(harmonic) 성분과 스퓨리어스(spurious) 신호를 걸러내는 역할을 수행한다. 루프 필터(140)는 저역통과필터(LPF)로 구현될 수 있으며, 루프의 통과대역(bandwidth)과 락 타임(lock time)을 결정하게 된다.

D/A 변환기(150)는 프로세서(110)로부터 전달받은 디지털 정보를 아날로그 신호로 변환하고, YIG 발진기(160)의 메인 코일(main coil)(162)의 전류값을 변화시키는 역할을 수행한다.

YIG 발진기(160)는 D/A 변환기(150)로부터의 전류에 의해 생성된 메인 자기장과, 루프 필터(140)로부터 입력된 전압에 의해 생성된 미세 자기장을 이용하여 미세 조정된 출력 주파수를 생성한다. YIG 발진기(160)는 D/A 변환기(150)로부터의 전류를 이용하여 메인 자기장을 생성하기 위한 메인 코일(162), 루프 필터(140)로부터 입력된 전압을 이용하여 미세 자기장을 생성하기 위한 FM(Frequency Modulation) 코일(164) 및 메인 코일(162)에서 생성된 메인 자기장과 FM 코일(164)에 의해 생성된 미세 자기장에 상응하는 출력 주파수를 발생시키기 위한 주파수 발생기(166)를 포함한다. YIG 발진기(160)는 자기장의 변화에 따라 서로 다른 주파수를 발생시켜 입력신호를 생성하고 이를 FS 소자(130)에 공급한다. YIG 발진기(160)로는 공지된 것들이 사용될 수 있으므로 이에 대한 상세한 설명은 생략한다.

다음으로, 본 발명의 바람직한 실시예에 따른 주파수 스위프 장치의 작동에 대해 설명한다.

도 3a 및 도 3b는 본 발명의 바람직한 실시예에 따른 주파수 스위프 장치에 의해 스윕된 신호파형을 도시한 도면이다.

DDS(120)는 프로세서(110)의 제어를 받아 가변적인 기준 주파수를 갖는 신호를 생성한다. 상기에서 언급한 바와 같이 수학식 1로부터

F_DDS = F_VCO /(4N)

FS 소자(130)의 분주기에서 분주값 N = 38로 고정시킨 상태에서 DDS(120)의 주파수 F_DDS만 변경하여 스윕 구간이 3.5GHz가 되도록 구현할 수 있다.

한편, F_VCO 는 YIG 발진기(160)의 발진 주파수 F_YIG의 절반이 된다. 이는 FS 소자(130)의 입력 조건이 6.1GHz까지이므로, 2-디바이더(divider)를 사용하여 주파수를 절반으로 낮추었기 때문이다. 따라서, 수학식 1은 수학식 3으로 정리된다.

F_DDS = (F_YIG / 2)/(4 × 38)

스윕하고자 하는 주파수를 F라 하면, YIG 발진기(160)의 시작 주파수가 3,321,400,000Hz인 경우

F_DDS = {(F + 3321400000)/ 2}/ 152

가 된다.

예를 들어, 스윕하고자 하는 주파수 범위가 F = 3,321,400,000 ~ 6,822,000,000Hz인 경우 수학식 4에 의하면 F_DDS ≒ 10.9 ~ 22.4MHz의 범위내에서 변경하면 된다.

이를 표로 정리하면 아래 표 1과 같다.

F(×10⁶Hz)	F_DDS(×10⁶Hz)	N
3321.4	10.92565789	38
3323.4	10.93223684	38
3325.4	10.93881579	38
3327.4	10.94539474	38
3329.4	10.95197368	38
3331.4	10.95855263	38
...	...	38
6809.4	22.39934211	38
6811.4	22.40592105	38
6813.4	22.4125	38
6815.4	22.41907895	38
6817.4	22.42565789	38
6819.4	22.43223684	38
6821.4	22.43881579	38

도 3a와 도 3b를 참조하면 도 1c와 같은 파형 빠짐(unlocking) 현상이 발생하지 않음을 알 수 있다. 도 3a는 중심주파수 103.60MHz, RBW(Resolution Band Width) 500kHz , 스팬 폭 50MHz로 설정된 경우의 파형이고, 도 3b는 중심주파수 103.60MHz, RBW 1MHz, 스팬 폭 15MHz로 설정된 경우의 파형이다. 양자 공히 파형의 피크값에서 파형 빠짐 현상이 방지됨을 알 수 있다. 이는 상술한 바와 같이 FS 소자의 컨트롤 비트를 일정하게 하여 분주값을 고정시킴으로써 얻어진 것이다. 더불어, DDS를 이용하여 기준 주파수를 변경시킴으로써 얻고자 하는 주파수 범위내에서 충분한 스윕 기능을 발휘하게 된다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

FS 소자를 사용하여 스위퍼를 구현하는 경우에 널리 이용될 수 있다.

도 2는 본 발명의 바람직한 실시예에 따른 주파수 스위프 장치의 블록도이다.

<도면의 주요 부분에 대한 부호의 설명>

110 - 프로세서 120 - DDS

130 - FS 소자 140 - 루프 필터

150 - D/A 변환기 160 - YIG 발진기

Claims

입력신호의 주파수를 변경하는 분수 분주기(fractional divider), 상기 입력신호와 기준 주파수를 갖는 신호의 위상차를 검출하는 위상검출기, 전하펌프가 집적되며, 분주비의 역수인 분주값이 고정된 FS(Fractional Synthesizer)소자;

상기 FS 소자에 상기 입력신호를 공급하며, 메인 코일과 FM(Frequency Modulation) 코일을 포함하는 YIG 발진기;

상기 메인 코일의 전류값을 변화시키는 디지털/아날로그 변환기(D/A converter); 및

상기 FS 소자에 입력되는 상기 기준 주파수를 변경시키는 주파수 변경부

를 포함하는 것을 특징으로 하는 스위프(sweep) 장치.
제1항에 있어서,

상기 주파수 변경부는 직접디지털 주파수합성기(Direct Digital Synthesizer; DDS)를 포함하는 것을 특징으로 하는 스위프 장치.
제2항에 있어서,

상기 직접디지털 주파수합성기의 주파수는 아래 식에 의해 정해지는 것을 특징으로 하는 스위프 장치.

F_DDS = F_VCO /(4N)

(여기서, F_DDS는 직접디지털 주파수합성기의 주파수, F_VCO는 상기 발진기의 주파수, N은 분주값)
삭제
삭제
제1항에 있어서,

상기 FS 소자와 상기 FM 코일 사이에는 루프 필터(loop filter)가 구비되는 것을 특징으로 하는 스위프 장치.