KR100915351B1

KR100915351B1 - Thin film transistor array panel

Info

Publication number: KR100915351B1
Application number: KR1020030025560A
Authority: KR
Inventors: 김성만; 류혜영; 김장수; 공향식
Original assignee: 삼성전자주식회사
Priority date: 2003-04-22
Filing date: 2003-04-22
Publication date: 2009-09-03
Also published as: KR20040091479A

Abstract

절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 게이트선의 일부인 게이트 전극, 폭이 확장된 게이트선의 끝부분을 포함하는 게이트 배선, 절연 기판 위에 형성되어 있는 유지 전극 배선, 절연 기판 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 반도체층 위에 형성되어 있는 저항성 접촉층, 게이트 절연막 위에 게이트선과 절연되어 교차하도록 형성되어 있는 데이터선, 데이터선의 분지이며 저항성 접촉층 상부에 접촉되도록 형성되어 있는 소스 전극, 소스 전극과 마주보며 있으며 저항성 접촉층 상부에 접촉되도록 형성되어 있는 드레인 전극, 폭이 확장된 데이터선의 끝부분을 포함하는 데이터 배선, 데이터 배선 위에 형성되어 있으며 접촉 구멍을 포함하는 보호막, 보호막 위에 형성되어 있으며, 접촉 구멍을 통해 드레인 전극과 전기적으로 연결되는 화소 전극을 포함하고, 게이트 배선과 동일한 층에 형성되어 있으며, 유지 전극 배선을 화소 단위로 연결하는 보조 연결선이 액정 표시 패널의 주변 영역에 형성되어 있는 박막 트랜지스터 표시판. An insulated substrate, a gate line formed on the insulated substrate, a gate electrode that is part of the gate line, a gate wiring including an end portion of an extended gate line, a sustain electrode wiring formed on the insulated substrate, a gate insulating film formed on the insulated substrate A semiconductor layer formed over the gate insulating film, an ohmic contact layer formed over the semiconductor layer, a data line formed so as to insulate and intersect the gate line on the gate insulating film, a branch of the data line, and a source formed to contact the upper portion of the ohmic contact layer. A drain electrode facing the electrode, the source electrode and formed to contact the upper portion of the ohmic contact layer, a data line including an end portion of the extended data line, a protective layer formed on the data line and including a contact hole, and a protective layer on the protective layer. Formed and contact holes A thin film transistor array panel including a pixel electrode electrically connected to the drain electrode through the drain electrode, and formed on the same layer as the gate wiring, and an auxiliary connection line connecting the storage electrode wiring by a pixel unit in a peripheral region of the liquid crystal display panel.

Description

Thin Film Transistor Display Panels {THIN FILM TRANSISTOR ARRAY PANEL}

본 발명은 박막 트랜지스터 표시판 및 그 제조방법에 관한 것이다.The present invention relates to a thin film transistor array panel and a method of manufacturing the same.

일반적으로 박막 트랜지스터 표시판(Thin Firm Transistor, TFT)은 액정 표시 장치나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 표시판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과, 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연막 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 보호막 등으로 이루어져 있다. In general, a thin-film transistor display panel (TFT) is used as a circuit board for independently driving each pixel in a liquid crystal display device, an organic electroluminescence (EL) display device, or the like. The thin film transistor array panel includes a scan signal line or a gate line for transmitting a scan signal, an image signal line or a data line for transferring an image signal, and a thin film transistor and a thin film transistor connected to the gate line and the data line. And a pixel electrode, a gate insulating film covering and insulating the gate wiring, and a protective film covering and insulating the thin film transistor and the data wiring.

박막 트랜지스터는 게이트 배선의 일부인 게이트 전극과 채널을 형성하는 반도체층, 데이터 배선의 일부인 소스 전극과 드레인 전극 및 게이트 절연막과 보호막 등으로 이루어진다. 박막 트랜지스터는 게이트 배선을 통하여 전달되는 주사 신호에 따라 데이터 배선을 통하여 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭 소자이다. The thin film transistor includes a semiconductor layer forming a gate electrode and a channel, which are part of a gate wiring, a source electrode and a drain electrode, which are part of a data wiring, a gate insulating film, a protective film, and the like. The thin film transistor is a switching device that transfers or blocks an image signal transmitted through a data line to a pixel electrode according to a scan signal transmitted through a gate line.

그리고, 화소에 전달된 첫 번째 신호에 의해 전달된 전하가 두 번째 신호가 인가되기 전까지 유지되도록 유지 캐패시턴스를 형성한다. 이러한 유지 캐패시턴스는 인접한 게이트 배선을 이용하거나, 별도의 유지 전극 배선을 형성함으로써 가능하다. The sustain capacitance is formed such that the charge transferred by the first signal transferred to the pixel is maintained until the second signal is applied. Such a storage capacitance can be achieved by using adjacent gate wirings or by forming separate storage electrode wirings.

별도의 유지 전극 배선을 이용하는 공통 구조는 액정 표시 패널의 액티브 영역의 좌우측 양단에 해당되는 주변 영역에서 유지 전극선 연결 바에 의해 유지 전극 배선이 연결되어 있는 구조이다. 이러한 경우에는 액정 표시 패널의 주변 영역에 형성되어 있는 유지 전극 배선의 좌우측 양단 중 어느 한쪽이 오픈 되면 가로줄 무늬의 얼룩불량으로 검출된다.A common structure using separate storage electrode wirings is a structure in which the storage electrode wirings are connected by the storage electrode wire connection bars in peripheral regions corresponding to both left and right ends of the active region of the liquid crystal display panel. In this case, when either one of the left and right ends of the sustain electrode wirings formed in the peripheral area of the liquid crystal display panel is opened, it is detected as a defect in the horizontal stripes.

즉, 공통 구조에서 게이트선의 끝부분의 반대방향의 경우 동일한 게이트 도전층으로 유지 전극선의 연결이 가능하지만 게이트선의 끝부분 방향의 경우 화소 내의 유지 전극선은 게이트 도전층으로 형성하는 것이 가능하지만 이러한 유지 전극선을 연결하는 유지 전극선 연결 바는 데이터 배선으로만 형성이 가능하다. 따라서 게이트선의 끝부분 방향에 형성되어 있는 유지 전극선의 끝부분은 접촉 구멍을 통해 유지 전극선 연결 바와 유지 접촉 보조 부재로 연결되는 구조이어야 한다. 그러나, 접촉 구멍을 통해 유지 접촉 보조 부재로 유지 전극선의 끝부분과 유지 전극선 연결 바를 연결하는 구조는 이중층 게이트 배선의 상부 금속층에서는 언더컷(Undercut)에 의한 구조적인 취약성을 가지고 있다. 즉, 정전기나 과전류가 유지 전극선으로 유입될 경우 이 언더컷 부위에서 최우선적으로 오픈 불량이 발생한다. 종래에는 이러한 불량이 발생하면 언더컷 부위의 넓이를 증가시키는 구조(선폭 증가 혹은 지그재그형으로 접촉 구멍을 설계함)로 대응하였으나 여전히 문제점을 가지고 있다. That is, in the common structure, the storage electrode lines may be connected to the same gate conductive layer in the opposite direction to the end of the gate line, but in the direction of the gate line, the storage electrode lines in the pixel may be formed as the gate conductive layer. The storage electrode line connecting bar connecting the can be formed only by data wiring. Therefore, the end portion of the storage electrode line formed in the direction of the end portion of the gate line should be connected to the storage electrode line connecting bar and the storage contact auxiliary member through the contact hole. However, the structure of connecting the end of the sustain electrode line and the sustain electrode line connecting bar to the sustain contact auxiliary member through the contact hole has a structural weakness due to undercut in the upper metal layer of the double layer gate line. That is, when static electricity or overcurrent flows into the sustain electrode line, the open defect occurs first in this undercut portion. Conventionally, when such a defect occurs, the corresponding structure is designed to increase the width of the undercut portion (designing a contact hole in a line width or zigzag shape), but still has a problem.

한편, 상하로 인접해 있는 두 화소를 각각 상부 화소, 하부 화소라 할 때, 상부 화소의 액티브 영역 내에 형성되어 있는 유지 전극 배선과 하부 화소의 액티브 영역 내에 형성되어 있는 유지 전극 배선이 액티브 ITO 브리지(Bridge)로 서로 연결된 구조에서는 액정 표시 패널의 주변 영역에 형성되어 있는 유지 전극 배선의 좌우측 양단 중 어느 한쪽이 오픈되더라도 가로줄 무늬의 얼룩 불량이 발생하지는 않는다. On the other hand, when two pixels adjacent to each other up and down are referred to as the upper pixel and the lower pixel, respectively, the sustain electrode wiring formed in the active region of the upper pixel and the sustain electrode wiring formed in the active region of the lower pixel are the active ITO bridge ( In a structure connected to each other by a bridge, even if one of both ends of the left and right sides of the sustain electrode wiring formed in the peripheral area of the liquid crystal display panel is opened, defects in the horizontal stripes do not occur.

그러나, 유기막을 이용하는 고개구율 구조에서는 액티브 ITO 브리지를 이용하는 경우 개구율이 감소하기 때문에 액티브 ITO 브리지를 이용하지 않는다. 따라서, 가로줄 무늬의 얼룩 불량이 발생할 확률이 높다.However, in the high-aperture-rate structure using the organic film, when the active ITO bridge is used, the aperture ratio decreases, so that the active ITO bridge is not used. Therefore, there is a high probability of occurrence of irregularities in the horizontal stripes.

본 발명은 상기 문제점을 해결하기 위한 것으로서, 액정 표시 패널의 주변 영역에 형성되어 있는 유지 전극 배선의 좌우측 양단 중 어느 한쪽이 오픈 되어도 가로줄 무늬의 얼룩불량이 발생하지 않는 박막 트랜지스터 표시판을 제공하는 데 목적이 있다. Disclosure of Invention The present invention has been made to solve the above problems, and an object of the present invention is to provide a thin film transistor array panel in which a horizontal irregularity does not occur even when either one of the left and right ends of the sustain electrode wiring formed in the peripheral region of the liquid crystal display panel is opened. There is this.

상기 목적을 달성하기 위한 본 발명의 박막 트랜지스터 표시판은, 절연 기판, 상기 절연 기판 위에 형성되어 있는 게이트선, 상기 게이트선의 일부인 게이트 전극, 폭이 확장된 게이트선의 끝부분을 포함하는 게이트 배선, 상기 절연 기판 위에 형성되어 있는 유지 전극 배선, 상기 절연 기판 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 저항성 접촉층, 상기 게이트 절연막 위에 상기 게이트선과 절연되어 교차하도록 형성되어 있는 데이터선, 상기 데이터선의 분지이며 상기 저항성 접촉층 상부에 접촉되도록 형성되어 있는 소스 전극, 상기 소스 전극과 마주보며 있으며 상기 저항성 접촉층 상부에 접촉되도록 형성되어 있는 드레인 전극, 폭이 확장된 데이터선의 끝부분을 포함하는 데이터 배선, 상기 데이터 배선 위에 형성되어 있으며 접촉 구멍을 포함하는 보호막, 상기 보호막 위에 형성되어 있으며, 상기 접촉 구멍을 통해 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 포함하고, 상기 게이트 배선과 동일한 층에 형성되어 있으며, 상기 유지 전극 배선을 화소 단위로 연결하는 보조 연결선이 액정 표시 패널의 주변 영역에 형성되어 있는 것이 바람직하다. The thin film transistor array panel of the present invention for achieving the above object is an insulating substrate, a gate line formed on the insulating substrate, a gate electrode which is a part of the gate line, a gate wiring including an end portion of the gate line having an extended width, the insulation A storage electrode wiring formed on the substrate, a gate insulating film formed on the insulating substrate, a semiconductor layer formed on the gate insulating film, an ohmic contact layer formed on the semiconductor layer, and insulated from and intersected with the gate line on the gate insulating film A data line formed so as to be formed, a source electrode formed to be in contact with the upper portion of the ohmic contact layer, a drain electrode facing the source electrode and formed to contact the upper portion of the ohmic contact layer, and having a wide width. The end of the data line And a pixel electrode formed on the data line, the passivation layer including a contact hole, and a pixel electrode formed on the passivation layer and electrically connected to the drain electrode through the contact hole. The auxiliary connection line may be formed in the peripheral area of the liquid crystal display panel.

또한, 상기 보조 연결선은 상기 보호막을 관통하는 접촉구를 통해 유지 전극 배선과 연결되어 있는 것이 바람직하다. In addition, the auxiliary connection line is preferably connected to the sustain electrode wiring through the contact hole penetrating the protective film.

또한, 상기 액정 표시 패널의 주변 영역에는 상기 유지 전극 배선을 화소 단위로 연결하는 리페어 바가 게이트 절연막 위에 형성되어 있는 것이 바람직하다. In the peripheral area of the liquid crystal display panel, a repair bar for connecting the sustain electrode wirings in pixel units is preferably formed on the gate insulating layer.

또한, 상기 액정 표시 패널의 주변 영역에는 상기 유지 전극 배선을 화소 단위로 연결하는 리페어 바가 저항성 접촉층 위에 형성되어 있는 것이 바람직하다. In the peripheral area of the liquid crystal display panel, a repair bar for connecting the sustain electrode wirings in pixel units is preferably formed on the ohmic contact layer.

또한, 상기 목적을 달성하기 위한 본 발명의 박막 트랜지스터 표시판은 절연 기판, 상기 절연 기판 위에 게이트선, 상기 게이트선의 일부인 게이트 전극, 상기 게이트선의 일단에 연결되어 있는 게이트선의 끝부분을 포함하는 게이트 배선, 상기 절연 기판 위에 형성되어 있는 유지 전극 배선, 상기 게이트 배선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 저항성 접촉층, 상기 저항성 접촉층 위에 상기 저항성 접촉층과 동일한 평면 패턴으로 형성되어 있는 소스 전극, 드레인 전극, 데이터선, 데이터선의 끝부분을 포함하는 데이터 배선, 상기 데이터 배선 위에 형성되어 있으며 접촉 구멍을 포함하는 보호막, 상기 보호막 위에 형성되어 있으며, 상기 접촉 구멍을 통해 상기 드레인 전극과 전기적으로 연결되는 화소전극을 포함하고, 상기 게이트 배선과 동일한 층에 형성되어 있으며, 상기 유지 전극 배선을 화소 단위로 연결하는 보조 연결선이 액정 표시 패널의 주변 영역에 형성되어 있는 것이 바람직하다. In addition, the thin film transistor array panel of the present invention for achieving the above object is a gate wiring including an insulating substrate, a gate line on the insulating substrate, a gate electrode that is part of the gate line, the end of the gate line connected to one end of the gate line, The sustain electrode wiring formed on the insulating substrate, the gate insulating film formed on the gate wiring, the semiconductor layer formed on the gate insulating film, the ohmic contact layer formed on the semiconductor layer, and the ohmic contact on the ohmic contact layer. A source wire, a drain electrode, a data line, a data line including an end of the data line, a passivation layer formed on the data line and including a contact hole, and a passivation layer formed on the passivation layer. Above de through contact hole And a pixel electrode electrically connected to the phosphorus electrode, the pixel electrode being formed on the same layer as the gate line, and an auxiliary connection line connecting the sustain electrode line to each pixel unit in the peripheral area of the liquid crystal display panel. .

또한, 상기 목적을 달성하기 위한 본 발명의 박막 트랜지스터 표시판은 절연 기판, 상기 절연 기판 위에 형성되어 있는 게이트선, 상기 게이트선의 일부인 게이트 전극, 상기 게이트선의 일단에 연결되어 있는 게이트선의 끝부분을 포함하는 게이트 배선, 상기 절연 기판 위에 형성되어 있는 유지 전극 배선, 상기 기판 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 게이트 절연막 위에 상기 게이트선과 절연되어 교차하도록 형성되어 있는 데이터선, 상기 데이터선의 분지이며 상기 저항성 접촉층 상부에 접촉되도록 형성되어 있는 소스 전극, 상기 소스 전극과 마주보며 있으며 상기 저항성 접촉층 상부에 접촉되도록 형성되어 있는 드레인 전극, 상기 데이터선의 일단에 연결되어 있는 데이터선의 끝부분을 포함하는 데이터 배선, 상기 데이터 배선 위에 형성되어 있고 상기 드레인 전극을 노출하는 제1 접촉 구멍을 가지는 색필터, 상기 색필터의 바로 위에 형성되며 상기 제1 접촉 구멍의 안쪽에 형성되어 있어 상기 드레인 전극을 노출하는 제2 접촉 구멍을 포함하는 보호막, 상기 보호막 위에 형성되어 있으며, 상기 제2 접촉 구멍을 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하고, 상기 게이트 배선과 동일한 층에 형성되어 있으며, 상기 유지 전극 배선을 화소 단위로 연결하는 보조 연결선이 액정 표시 패널의 주변 영역에 형성되어 있는 것이 바람직하다. In addition, the thin film transistor array panel of the present invention for achieving the above object includes an insulating substrate, a gate line formed on the insulating substrate, a gate electrode which is part of the gate line, the end of the gate line connected to one end of the gate line A gate wiring, a sustain electrode wiring formed on the insulating substrate, a gate insulating film formed on the substrate, a semiconductor layer formed on the gate insulating film, a data line formed on the gate insulating film so as to insulate and cross the gate line, A source electrode branched from the data line and formed to contact the upper portion of the ohmic contact layer, a drain electrode facing the source electrode and formed to contact the upper portion of the ohmic contact layer, and a data line connected to one end of the data line. At the end A data filter including a data line, a color filter formed on the data line and having a first contact hole exposing the drain electrode, and formed directly on the color filter and formed inside the first contact hole. A protective film including an exposed second contact hole, a pixel electrode formed on the protective film, and connected to the drain electrode through the second contact hole, and formed on the same layer as the gate wiring, It is preferable that an auxiliary connection line connecting the electrode wirings pixel by pixel is formed in the peripheral region of the liquid crystal display panel.

또한, 상기 목적을 달성하기 위한 본 발명의 박막 트랜지스터 표시판은 절연 기판, 상기 절연 기판 위에 게이트선, 상기 게이트선의 일부인 게이트 전극, 상기 게이트선의 일단에 연결되어 있는 게이트선의 끝부분을 포함하는 게이트 배선, 상기 절연 기판 위에 형성되어 있는 유지 전극 배선, 상기 게이트 배선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 저항성 접촉층, 상기 저항성 접촉층 위에 상기 저항성 접촉층과 동일한 평면 패턴으로 형성되어 있는 소스 전극, 드레인 전극, 데이터선, 데이터선의 끝부분을 포함하는 데이터 배선, 상기 데이터 배선 위에 형성되어 있고 상기 드레인 전극을 노출하는 제1 접촉 구멍을 가지는 색필터, 상기 색필터의 바로 위에 형성되며 상기 제1 접촉 구멍의 안쪽에 형성되어 있어 상기 드레인 전극을 노출하는 제2 접촉 구멍을 포함하는 보호막, 상기 보호막 위에 형성되어 있으며 상기 제2 접촉 구멍을 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하고, 상기 게이트 배선과 동일한 층에 형성되어 있으며, 상기 유지 전극 배선을 화소 단위로 연결하는 보조 연결선이 액정 표시 패널의 주변 영역에 형성되어 있는 것이 바람직하다. In addition, the thin film transistor array panel of the present invention for achieving the above object is a gate wiring including an insulating substrate, a gate line on the insulating substrate, a gate electrode that is part of the gate line, the end of the gate line connected to one end of the gate line, The sustain electrode wiring formed on the insulating substrate, the gate insulating film formed on the gate wiring, the semiconductor layer formed on the gate insulating film, the ohmic contact layer formed on the semiconductor layer, and the ohmic contact on the ohmic contact layer. A source line, a drain electrode, a data line, a data line including an end portion of the data line, the color filter having a first contact hole formed on the data line and exposing the drain electrode, the same shape as the layer; It is formed directly on the color filter A protective film formed inside the first contact hole and including a second contact hole exposing the drain electrode, the pixel electrode formed on the protective film and connected to the drain electrode through the second contact hole, The auxiliary line may be formed on the same layer as the gate line, and an auxiliary line connecting the storage electrode line in a pixel unit may be formed in the peripheral area of the liquid crystal display panel.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a portion of a layer, film, region, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right on" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세하게 설명하면 다음과 같다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판을 도시한 배치도이고, 도 1b 및 도 1c는 각각 도 1a의 Ib-Ib'선, Ic-Ic'선에 대한 단면도이다. 1A is a layout view illustrating a thin film transistor array panel according to a first exemplary embodiment of the present invention, and FIGS. 1B and 1C are cross-sectional views taken along lines Ib-Ib 'and Ic-Ic' of FIG. 1A, respectively.

도 1a 내지 도 1c에 도시한 바와 같이, 투명한 절연 기판(110) 위에 제1 접합용 금속 패턴(211, 231, 251)과 제1 배선용 금속 패턴(212, 232, 252)의 이중층으로 이루어지는 게이트 배선(121, 123, 125)이 형성되어 있다. 제1 접합용 금속 패턴(211, 231, 251)은 제1 배선용 금속 패턴(212, 232, 252)과 절연 기판(110) 사이의 접합을 강화한다. 1A to 1C, a gate wiring including a double layer of a first bonding metal pattern 211, 231, and 251 and a first wiring metal pattern 212, 232, and 252 on a transparent insulating substrate 110 is provided. (121, 123, 125) are formed. The first bonding metal patterns 211, 231, and 251 reinforce the bonding between the first wiring metal patterns 212, 232, and 252 and the insulating substrate 110.

게이트 배선(121, 123, 125)은 가로방향으로 길게 형성되어 있는 게이트선(121), 게이트선(121)의 일부분인 게이트 전극(123)을 포함한다. 여기서, 게이트선의 한쪽 끝부분(125)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다.The gate wirings 121, 123, and 125 include a gate line 121 that is formed to extend in the horizontal direction, and a gate electrode 123 that is a part of the gate line 121. Here, one end 125 of the gate line is extended in width for connection with an external circuit.

또한, 절연 기판(110) 위에는 유지 전극선(131)이 형성되어 있다. 유지 전극선(131)은 전체적으로 가로 방향으로 뻗어 있으나 부분적으로 굴곡을 이룰 수도 있다. 여기서, 유지 전극선(131)의 한쪽 끝부분(135)은 다른 화소에 형성되어 있는 유지 전극선(131)과의 연결을 위하여 폭이 확장되어 있다. 후술할 유지 전극선 연결 바(91)가 각 화소에 형성되어 있는 유지 전극선(131)들을 연결한다. 이러한 유지 전극선 연결 바(91)는 유지 전극선의 끝부분(135)이 형성되어 있는 액정 표시 패널의 주변 영역에 형성되어 있다. 이러한 유지 전극선 연결 바(91)는 데이터 배선과 동시에 형성할 수 있고, 데이터선(171)과 평행하게 수직방향으로 형성되어 있다. 이러한 유지 전극선 연결 바(91)와 유지 전극선의 끝부분(135)은 ITO로 형성된 유지 접촉 보조 부재(99)에 의해 연결된다. In addition, the storage electrode line 131 is formed on the insulating substrate 110. The storage electrode line 131 extends in the horizontal direction as a whole, but may be partially curved. Here, one end 135 of the storage electrode line 131 is extended in width for connection with the storage electrode line 131 formed in the other pixel. The storage electrode line connecting bar 91 to be described later connects the storage electrode lines 131 formed in each pixel. The storage electrode line connecting bar 91 is formed in the peripheral area of the liquid crystal display panel where the end portion 135 of the storage electrode line is formed. The storage electrode line connecting bar 91 may be formed at the same time as the data line and is formed in the vertical direction in parallel with the data line 171. The sustain electrode line connecting bar 91 and the end 135 of the sustain electrode line are connected by the sustain contact auxiliary member 99 formed of ITO.

게이트 배선(121, 123, 125) 및 유지 전극선(131)은 Al, Al 합금, Ag, Ag 합금, Cr, Ti, Ta, Mo 등의 금속 따위로 만들어진다. 제1 접합용 금속 패턴(211, 231, 251)은 물리 화학적 특성이 우수한 Cr, Mo, Ti, Ta 등의 금속층이 바람직하고, 제1 배선용 금속 패턴(212, 232, 252)은 비저항이 작은 Al 계열 또는 Ag 계열의 금속층이 바람직하다. 이외에도 여러 다양한 금속 또는 도전체로 게이트선(121)과 유지 전극선(131)을 만들 수 있다.The gate wirings 121, 123, 125 and the storage electrode lines 131 are made of metal such as Al, Al alloy, Ag, Ag alloy, Cr, Ti, Ta, Mo, or the like. The first bonding metal patterns 211, 231, and 251 are preferably metal layers such as Cr, Mo, Ti, and Ta having excellent physicochemical properties, and the first wiring metal patterns 212, 232, and 252 have a low specific resistance. Preference is given to a metal layer of a series or Ag series. In addition, the gate line 121 and the storage electrode line 131 may be made of various metals or conductors.

본 발명의 제1 실시예에서는 제1 접합용 금속 패턴(211, 231, 251)으로 Cr을 사용하고, 제1 배선용 금속 패턴(212, 232, 252)으로는 Al을 사용하였다. 이 경우 Al과 ITO인 유지 접촉 보조 부재(99)가 연결되면 특성 불량이 발생하므로, Cr이 드러나도록 Al의 단부를 식각하여 Cr과 유지 전극선 연결 바(91)를 ITO인 유지 접촉 보조 부재(99)로 연결한다.In the first embodiment of the present invention, Cr is used for the first bonding metal patterns 211, 231, and 251, and Al is used for the first wiring metal patterns 212, 232, and 252. In this case, when Al and ITO retaining contact auxiliary members 99 are connected, poor characteristics occur. Therefore, the edges of Al are etched to expose Cr so that the Cr and sustain electrode wire connecting bars 91 are ITO retaining contact auxiliary members 99. )

이 경우, 단차에 의해 유지 접촉 보조 부재(99)와 Cr이 연결되는 부분에 언더컷이 발생할 수 있다. 따라서, 유지 전극선(131)이 오픈 되어 가로줄 무늬가 발생할 수 있다.In this case, undercutting may occur in a portion where the holding contact auxiliary member 99 and Cr are connected by a step. Therefore, the storage electrode line 131 may be opened to generate horizontal stripes.

이를 방지하기 위해 본 발명의 제1 실시예에서는 액정 표시 패널의 주변 영역에 유지 전극선(131)을 연결하는 보조 연결선(55)을 형성한다.In order to prevent this, in the first embodiment of the present invention, the auxiliary connection line 55 connecting the storage electrode line 131 to the peripheral area of the liquid crystal display panel is formed.

즉, 주변 영역에 형성되어 있는 유지 전극선(131)이 시작되는 부분부터 유지 전극선의 끝부분(135) 사이에 유지 전극선(131)과 수직되게 보조 연결선(55)이 형성되어 있다. 보조 연결선(55)은 유지 전극선(131)과 연결되어 있으므로, 각각의 화소의 유지 전극선들을 서로 연결하고 있다. That is, the auxiliary connection line 55 is formed to be perpendicular to the storage electrode line 131 between a portion where the storage electrode line 131 formed in the peripheral region starts and an end portion 135 of the storage electrode line. Since the auxiliary connection line 55 is connected to the storage electrode line 131, the storage electrode lines of the respective pixels are connected to each other.

따라서, 유지 전극선(131)의 언더컷 부위가 정전기 혹은 과전류에 의해 오픈 되더라도 유지 전극선의 불량으로는 발전하지 않는다. 보조 연결선(55)이 액티브 영역의 바깥과 유지 전극선의 끝부분 사이에 형성되어 있으므로, 화소의 개구율 감소는 없으면서 동시에 정전기나 과전류에 의해 유지 전극선의 언더컷 부위가 오픈 되더라도 불량을 억제할 수 있다.Therefore, even if the undercut portion of the storage electrode line 131 is opened by static electricity or overcurrent, it does not generate power due to the failure of the storage electrode line. Since the auxiliary connection line 55 is formed between the outside of the active region and the end of the storage electrode line, defects can be suppressed even when the undercut portion of the storage electrode line is opened due to static electricity or overcurrent without reducing the aperture ratio of the pixel.

또한, 공정 및 사용재료에 따라서 보조 연결선(55)의 접촉 저항이 높을 경우 또는 보조 연결선(55)까지 정전기 및 과전류에 의해 데미지를 입을 경우에는 가로줄 무늬 불량이 여전히 문제될 수 있다. 따라서, 이를 방지하기 위해 보조 연결선(55)과 유지 전극선의 끝부분(135) 사이에 데이터 배선과 평행하게 수직 방향으로 리페어 바(Repair bar)(56)가 형성되어 있다. 이러한 리페어 바(56)는 데이터 배선과 동시에 형성되며, 데이터 배선과 동일한 물질로 형성되어 있다. In addition, when the contact resistance of the auxiliary connection line 55 is high or damage is caused by static electricity and overcurrent up to the auxiliary connection line 55 depending on the process and the material used, horizontal stripes may still be a problem. Therefore, in order to prevent this, a repair bar 56 is formed between the auxiliary connection line 55 and the end portion 135 of the sustain electrode line in the vertical direction in parallel with the data line. The repair bar 56 is formed at the same time as the data line and is formed of the same material as the data line.

리페어 바(56)를 이용하여 유지 전극선(131)에 전위를 인가할 필요성이 생기면 유지 전극선(131)과 리페어 바(56)가 중첩되는 부분에 레이저빔을 조사함으로써 유지 전극선(131)과 리페어 바(56) 사이의 게이트 절연막(140)을 관통하여 유지 전극선(131)과 리페어 바(56)가 연결되도록 한다. When the necessity of applying a potential to the storage electrode line 131 using the repair bar 56 is generated, the laser electrode is irradiated to a portion where the storage electrode line 131 and the repair bar 56 overlap with the storage electrode line 131 and the repair bar. The storage electrode line 131 and the repair bar 56 are connected to each other through the gate insulating layer 140 between the 56.

한편, 게이트 배선(121, 123, 125) 및 유지 전극 배선(131, 135)을 포함하는 기판 전면에 게이트 절연막(140)이 형성되어 있다. The gate insulating layer 140 is formed on the entire surface of the substrate including the gate wirings 121, 123, and 125 and the storage electrode wirings 131 and 135.

게이트 전극(123)과 대응되는 부분의 게이트 절연막(140) 위에는 비정질 규소와 같은 반도체 물질로 형성한 반도체층(151, 154, 159)과, 비정질 규소와 같은 반도체 물질에 n형 불순물을 고농도로 도핑하여 형성한 저항성 접촉층(161, 163, 165, 169)이 형성되어 있다.On the gate insulating layer 140 corresponding to the gate electrode 123, the semiconductor layers 151, 154, and 159 formed of a semiconductor material such as amorphous silicon and a semiconductor material such as amorphous silicon are heavily doped with n-type impurities. Resistive contact layers 161, 163, 165, and 169 formed therein are formed.

저항성 접촉층(161, 163, 165, 169) 및 게이트 절연막(140) 위에는 데이터 배선(171, 173, 175, 177, 179)이 형성되어 있다. Data lines 171, 173, 175, 177, and 179 are formed on the ohmic contacts 161, 163, 165, and 169 and the gate insulating layer 140.

데이터 배선(171, 173, 175, 177, 179)은 게이트선(121)과 수직하게 교차하여 화소 영역을 정의하는 데이터선(171), 데이터선(171)의 분지이며 저항성 접촉층(163)에도 연결되는 소스 전극(173), 소스 전극(173)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대쪽 저항성 접촉층(165) 위에 형성되어 있는 드레인 전극(175)을 포함한다. 여기서, 데이터선의 한쪽 끝부분(179)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 그리고 유지 용량을 향상시키기 위해 게이트선(121)과 중첩되어 있는 유지 용량용 전극(177)을 형성할 수 있다. The data wires 171, 173, 175, 177, and 179 are branches of the data line 171 and the data line 171 that vertically intersect the gate line 121 to define the pixel area, and also the ohmic contact layer 163. And a drain electrode 175 which is separated from the source electrode 173 and the source electrode 173 to be connected, and is formed on the ohmic contact layer 165 opposite to the source electrode 173 with respect to the gate electrode 123. Here, one end portion 179 of the data line is extended in width for connection with an external circuit. In order to improve the storage capacitance, the storage capacitor electrode 177 overlapping the gate line 121 may be formed.

이러한 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)들은 제2 접합용 금속 패턴(711, 731, 751, 791)과 제2 배선용 금속 패턴(712, 732, 752, 792)의 복수층으로 이루어진다. 데이터 배선(171, 173, 175, 179)을 이루는 제2 접합용 금속 패턴(711, 731, 751, 791)은 제2 배선용 금속 패턴(712, 732, 752, 792)과 저항성 접촉층(151, 153, 159) 사이의 접합을 강화한다.The data wirings 171, 173, 175, and 179 and the storage capacitor electrodes 177 may include the second bonding metal patterns 711, 731, 751, and 791 and the second wiring metal patterns 712, 732, 752, and 792. ) Consists of a plurality of layers. The second bonding metal patterns 711, 731, 751, and 791 of the data wires 171, 173, 175, and 179 may be formed on the ohmic contact layers 151, 732, 751, and 791. 153, 159) to strengthen the junction.

게이트 절연막(140) 위에는 유지 전극선 연결 바(91)가 데이터선(171)과 평행하게 수직방향으로 형성되어 있다. 또한, 게이트 절연막(140) 위에는 리페어 바(56)가 데이터선(171)과 평행하게 수직방향으로 형성되어 있다. 이러한 리페어 바(56)는 유지 전극선(131)과 중첩되는 부분(57)에서 연결되어 있다. The storage electrode line connecting bar 91 is formed on the gate insulating layer 140 in the vertical direction in parallel with the data line 171. In addition, the repair bar 56 is formed on the gate insulating layer 140 in the vertical direction in parallel with the data line 171. The repair bar 56 is connected at a portion 57 overlapping the storage electrode line 131.

기판 위에 드레인 전극(175)을 노출하는 제1 접촉 구멍(181), 게이트선의 끝부분(125)을 노출하는 제2 접촉 구멍(182), 데이터선의 끝부분(125)을 노출하는 제3 접촉 구멍(183), 유지 용량용 전극(177)을 노출하는 제4 접촉 구멍(184)을 가지는 보호막(180)이 형성되어 있다. 그리고, 유지 전극선(131)을 노출하는 제5 접촉 구멍(185) 및 유지 전극선의 끝부분(135)을 노출하는 제6 접촉 구멍(186)이 보호막(180)에 형성되어 있다. The first contact hole 181 exposing the drain electrode 175 on the substrate, the second contact hole 182 exposing the end portion 125 of the gate line, and the third contact hole exposing the end portion 125 of the data line. A protective film 180 having a first contact hole 184 exposing the first electrode 183 and the storage capacitor electrode 177 is formed. The protective layer 180 is provided with a fifth contact hole 185 exposing the storage electrode line 131 and a sixth contact hole 186 exposing the end portion 135 of the storage electrode line.

그리고 보호막(180) 위에는 제1 및 제4 접촉 구멍(181, 184)을 통해 각각 드레인 전극(175) 및 유지 용량용 전극(177)과 연결되는 화소 전극(190), 제2 접촉 구멍(182)을 통해 게이트선의 끝부분(125)과 연결되는 게이트 접촉 보조 부재(95) 및 제3 접촉 구멍(183)을 통해 데이터선의 끝부분(179)과 연결되는 데이터 접촉 보조 부재(97)가 형성되어 있다. 화소 전극(190)은 게이트선(121) 및 데이터선(171)과 일부 중첩하도록 형성하여 개구율을 높일 수도 있으나, 중첩하지 않도록(도시되지 않음)형성할 수도 있다. 이 때, 개구율을 증가시키기 위하여 화소 전극(190)을 데이터선(190)과 중첩하도록 형성하는 것은 저유전율 물질로 보호막(180)을 형성하여 데이터선(171)과 화소 전극(190) 사이의 신호 간섭을 감소시킬 수 있기 때문에 가능하다. The pixel electrode 190 and the second contact hole 182 connected to the drain electrode 175 and the storage capacitor electrode 177 through the first and fourth contact holes 181 and 184, respectively, on the passivation layer 180. The gate contact auxiliary member 95 connected to the end portion 125 of the gate line through the data contact assistance member 97 is connected to the end portion 179 of the data line through the third contact hole 183. . The pixel electrode 190 may be formed to partially overlap the gate line 121 and the data line 171 to increase the aperture ratio, or may not be overlapped (not shown). In this case, in order to increase the aperture ratio, forming the pixel electrode 190 to overlap the data line 190 may form a passivation layer 180 made of a low dielectric constant material to form a signal between the data line 171 and the pixel electrode 190. This is possible because the interference can be reduced.

또한, 보호막(180) 위에는 제5 접촉 구멍(185)을 통해 유지 전극선(131)과 연결되는 보조 연결선(55), 제6 접촉 구멍(186)을 통해 유지 전극선의 끝부분(135)과 유지 전극선 연결 바(91)를 연결하는 유지 접촉 보조 부재(99)가 형성되어 있다. In addition, on the passivation layer 180, an auxiliary connecting line 55 connected to the storage electrode line 131 through the fifth contact hole 185 and an end portion 135 and the storage electrode line of the storage electrode line through the sixth contact hole 186. A retaining contact auxiliary member 99 for connecting the connecting bar 91 is formed.

이러한 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법을 도 2a 내지 도 5c를 참조하여 상세히 설명한다. A method of manufacturing the thin film transistor array panel according to the first exemplary embodiment of the present invention will be described in detail with reference to FIGS. 2A to 5C.

도 2a 내지 도 2c에 도시한 바와 같이, 투명한 절연 기판(140) 위에 제1 접합층, 제1 배선층을 순차적으로 적층한 후, 사진 식각 공정으로 패터닝하여 제1 접합용 금속 패턴(211, 231, 251)과 제1 배선용 금속 패턴(212, 232, 252)으로 이루어지는 게이트 배선(121, 123, 125)을 형성한다. (제1 마스크) 2A to 2C, the first bonding layer and the first wiring layer are sequentially stacked on the transparent insulating substrate 140, and then patterned by a photolithography process to form the first bonding metal patterns 211 and 231. 251 and gate wirings 121, 123, and 125 formed of the first wiring metal patterns 212, 232, and 252 are formed. (First mask)

게이트 배선(121, 123, 125)의 형성과 동시에 유지 전극 배선(131, 133, 135)을 형성한다. 유지 전극 배선(131, 135)은 게이트선(121)과 평행하게 가로 방향으로 형성되어 있는 유지 전극선(131)을 포함한다. 여기서, 유지 전극선(131)의 한쪽 끝부분(135)은 다른 화소에 형성되어 있는 유지 전극선(131)과의 연결을 위하여 폭이 확장되어 있다. The sustain electrode wirings 131, 133, and 135 are formed simultaneously with the formation of the gate wirings 121, 123, and 125. The storage electrode wires 131 and 135 include the storage electrode line 131 formed in the horizontal direction in parallel with the gate line 121. Here, one end 135 of the storage electrode line 131 is extended in width for connection with the storage electrode line 131 formed in the other pixel.

사진 식각 공정시 식각은 초산, 인산, 질산을 적정 비율로 배합한 산을 사용하여 동시에 습식 식각할 수 있다. In the photolithography process, etching may be simultaneously wet-etched using an acid containing acetic acid, phosphoric acid, and nitric acid in an appropriate ratio.

제1 접합층은 절연 기판과 접합성이 좋은 금속들로 투명한 절연 기판(110)과 실리사이드(silicides)를 형성하는, 예를 들어 코발트, 코발트 합금, 니켈, 니켈 합금 등을 사용하는 것이 바람직하다. 제1 배선층은 제1 접합층보다 하부 기판과의 접합성은 떨어지나 저저항을 가지며 전도도가 우수하여 배선으로 사용하기에 적당한 금속으로, 예를 들어 구리를 사용하는 것이 바람직하다.The first bonding layer may be formed of, for example, cobalt, cobalt alloy, nickel, nickel alloy, or the like, which forms a transparent insulation substrate 110 and silicides with metals having good adhesion to the insulation substrate. The first wiring layer is a metal suitable for use as a wiring because the bonding property with the lower substrate is lower than that of the first bonding layer but has a low resistance and excellent conductivity. For example, copper is preferably used.

게이트선(121)과 유지 전극선(131)이 측면은 경사져 있으며 수평면에 대한 경사각은 30-80°인 것이 바람직하다. The sidewalls of the gate line 121 and the storage electrode line 131 are inclined, and the inclination angle with respect to the horizontal plane is 30 to 80 °.

도 3a 내지 도 3c에 도시한 바와 같이, 게이트 배선(121 123, 125)을 포함하는 기판 위에 질화 규소 또는 산화 규소를 도포하여 게이트 절연막(140)을 형성한다.3A to 3C, the gate insulating layer 140 is formed by applying silicon nitride or silicon oxide onto a substrate including the gate wirings 121 123 and 125.

이후, 게이트 절연막(140) 위에 불순물이 도핑되지 않은 반도체층 및 n형 불순물이 고농도로 도핑된 반도체층을 형성한다. 이때 사용되는 반도체 물질로는 비정질 규소가 있다. 그리고 사진 식각 공정으로 불순물이 도핑된 반도체층 및 불순물이 도핑되지 않은 반도체층을 식각하여 게이트 절연막(140) 바로 위에 반도체층(151, 154)과 저항성 접촉층(160A, 161)을 형성한다. (제2 마스크)Thereafter, a semiconductor layer without doping impurities and a semiconductor layer doped with high concentration of n-type impurities are formed on the gate insulating layer 140. At this time, the semiconductor material used is amorphous silicon. The semiconductor layer doped with impurities and the semiconductor layer not doped with impurities are etched by the photolithography process to form the semiconductor layers 151 and 154 and the ohmic contacts 160A and 161 directly on the gate insulating layer 140. (Second mask)

도 4a 내지 도 4c에 도시한 바와 같이, 저항성 접촉층(160A, 161)을 포함하는 기판 위에 제2 접합층 및 제2 배선층을 형성한 후, 사진 식각 공정으로 패터닝하여 제2 접합용 금속 패턴(711, 731, 751, 791) 및 제2 배선용 금속 패턴(712, 732, 752, 792)의 복수층인 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)을 형성한다. 이 과정은 제1 접합층 및 배선층을 형성하는 방법과 동일하다.(제3 마스크) As shown in FIGS. 4A to 4C, after forming the second bonding layer and the second wiring layer on the substrate including the ohmic contacts 160A and 161, the second bonding metal pattern may be patterned by a photolithography process. The data wirings 171, 173, 175, and 179 and the storage capacitor electrode 177, which are plural layers of the 711, 731, 751, and 791, the second wiring metal patterns 712, 732, 752, and 792, are formed. This process is the same as the method of forming a 1st bonding layer and a wiring layer. (3rd mask)

소스 전극(173)의 일부는 반도체층을 벗어나 형성되고, 소스와 드레인 전극(173, 175) 사이에 있는 반도체층은 채널부(154)가 된다. 채널부(154)는 소스 및 드레인 전극(173, 175)을 형성한 후 소스 및 드레인 전극(173, 175)을 식각 마스크로 하여 저항성 접촉층(160A)을 식각하여 제거함으로써 완성된다. 이 경우 저항성 접촉층은 소스부(163)와 드레인부(165)로 분리된다. 이때 채널부(154)의 상층부도 일정 부분이 식각될 수 있다.A portion of the source electrode 173 is formed outside the semiconductor layer, and the semiconductor layer between the source and drain electrodes 173 and 175 becomes the channel portion 154. The channel portion 154 is completed by forming the source and drain electrodes 173 and 175 and then etching and removing the ohmic contact layer 160A using the source and drain electrodes 173 and 175 as an etch mask. In this case, the ohmic contact layer is separated into a source portion 163 and a drain portion 165. In this case, a portion of the upper portion of the channel portion 154 may also be etched.

이 때, 유지 전극선 연결 바(91)도 함께 형성된다. At this time, the sustain electrode line connecting bar 91 is also formed.

도 5a 내지 도 5c에 도시한 바와 같이, 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)을 포함하는 기판 전면에 절연 물질을 도포하여 보호막(180)을 형성한다. 그리고 사진 식각 공정으로 식각하여 제1 내지 제4 접촉 구멍(181 내지 184)을 형성한다.(제4 마스크) As shown in FIGS. 5A to 5C, an insulating material is coated on the entire surface of the substrate including the data wires 171, 173, 175, and 179 and the storage capacitor electrode 177 to form the passivation layer 180. The first to fourth contact holes 181 to 184 are formed by etching by a photolithography process (fourth mask).

그리고, 유지 전극선(131)을 노출하는 제5 접촉 구멍(185) 및 유지 전극선의 끝부분(135)을 노출하는 제6 접촉 구멍(186)을 보호막(180)에 형성한다. A fifth contact hole 185 exposing the storage electrode line 131 and a sixth contact hole 186 exposing the end portion 135 of the storage electrode line are formed in the passivation layer 180.

이후, 제1 내지 제4 접촉 구멍(181 내지 184)을 포함하는 기판 위에 투명 도전층을 형성한 후 패터닝하여 화소 전극(190), 게이트 접촉 보조 부재(95) 및 데이터 접촉 보조 부재(97)를 형성한다. (제5 마스크)(도 1a 내지 도 1c 참조)Thereafter, the transparent conductive layer is formed on the substrate including the first to fourth contact holes 181 to 184, and then patterned to form the pixel electrode 190, the gate contact auxiliary member 95, and the data contact auxiliary member 97. Form. (5th mask) (refer FIG. 1A-1C)

또한, 보호막(180) 위에 제5 접촉 구멍(185)을 통해 유지 전극선(131)과 연결되는 보조 연결선(55), 제6 접촉 구멍(186)을 통해 유지 전극선의 끝부분(135)과 유지 전극선 연결 바(91)를 연결하는 유지 접촉 보조 부재(99)를 형성한다. In addition, an auxiliary connection line 55 connected to the storage electrode line 131 through the fifth contact hole 185 on the passivation layer 180, and an end portion 135 and the storage electrode line of the storage electrode line through the sixth contact hole 186. A retaining contact auxiliary member 99 for connecting the connecting bar 91 is formed.

본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판이 도 6a 내지 도 6c에 도시되어 있다. 여기서, 앞서 도시된 도면에서와 동일한 참조부호는 동일한 기능을 하는 동일한 부재를 가리킨다. A thin film transistor array panel according to a second exemplary embodiment of the present invention is illustrated in FIGS. 6A to 6C. Here, the same reference numerals as in the above-described drawings indicate the same members having the same function.

도 6a는 제2 실시예에 따른 박막 트랜지스터 표시판의 배치도이며, 도 6b 내지 도 6c는 각각 도 6a의 VIb-VIb'선, VIc-VIc'선에 대한 단면도이다. 6A is a layout view of a thin film transistor array panel according to a second exemplary embodiment, and FIGS. 6B to 6C are cross-sectional views taken along lines VIb-VIb 'and VIc-VIc' of FIG. 6A, respectively.

도 6a 내지 도 6c에 도시한 바와 같이, 제2 실시예에 따른 박막 트랜지스터 표시판은 제1 실시예의 데이터 배선까지는 동일하게 형성되어 있다. 6A to 6C, the thin film transistor array panel according to the second embodiment is formed in the same way up to the data wiring of the first embodiment.

제2 실시예는 데이터 배선(171, 173, 175, 177, 179) 위에 산화 규소나 질화 규소 등의 무기막(801)이 형성되어 있다. 그리고, 무기막(801) 위에 드레인 전극(175)을 노출하는 제1 접촉 구멍(181), 유지 용량용 전극(177)을 노출하는 제4 접촉 구멍(184)을 포함하는 적, 녹, 청의 색필터(R, G, B)가 데이터선(171)에 의하여 구획되는 각 화소열을 따라 형성되어 있다. 색필터(R, G, B)는 적, 녹 청의 안료를 포함하는 감광성 물질을 도포하고 노광 및 현상 공정을 통한 사진 공정으로 패터닝하여 형성한다. 이때 제1 및 제4 접촉 구멍(181, 184)도 형성된다. In the second embodiment, an inorganic film 801 such as silicon oxide or silicon nitride is formed on the data lines 171, 173, 175, 177, and 179. The red, green, and blue colors include a first contact hole 181 exposing the drain electrode 175 and a fourth contact hole 184 exposing the storage capacitor electrode 177 on the inorganic film 801. Filters R, G, and B are formed along each pixel column partitioned by data line 171. The color filters R, G, and B are formed by applying a photosensitive material including pigments of red and green, and patterning them by a photo process through an exposure and development process. At this time, the first and fourth contact holes 181 and 184 are also formed.

색필터(R, G, B)의 경계는 데이터선(171) 상부에서 일치하도록 도시되어 있지만, 데이터선 상부에서 서로 중첩되어 화소 영역 사이에서 누설되는 빛을 차단하는 기능을 가질 수 있으며, 색필터(R, G, B)는 게이트 및 데이터선의 끝부분(125, 179)이 형성되어 있는 부분에는 형성되어 있지 않다. Although the boundaries of the color filters R, G, and B are shown to coincide with each other on the data line 171, the boundary of the color filters R, G, and B may overlap each other on the data line, and may have a function of blocking light leaking between pixel areas. (R, G, B) are not formed at the portion where the end portions 125, 179 of the gate and data lines are formed.

색필터(R, G, B) 상부에는 평탄화 특성이 우수하며 유전율이 낮은 아크릴계의 유기 절연 물질을 도포하거나 또는 SiOC 또는 SiOF 등과 같은 물질을 화학 기상 증착하여 형성한 보호막(802)이 있다. 이때 보호막(802)은 게이트선의 끝부분(125)을 노출하는 제2 접촉 구멍(182) 및 데이터선의 끝부분(179)을 노출하는 제3 접촉 구멍(183)이 형성되어 있으며, 제1 접촉 구멍(181), 제4 접촉 구멍(184)과 동일한 위치에 각각 제7 접촉 구멍(187) 및 제8 접촉 구멍(188)이 형성되어 있다. 그리고, 유지 전극선(131)을 노출하는 제5 접촉 구멍(185) 및 유지 전극선의 끝부분(135)을 노출하는 제6 접촉 구멍(186)이 보호막(802)에 형성되어 있다. A protective film 802 is formed on the color filters R, G, and B by coating an acrylic organic insulating material having excellent planarization characteristics and a low dielectric constant or by chemical vapor deposition of a material such as SiOC or SiOF. In this case, the passivation layer 802 is formed with a second contact hole 182 exposing the end portion 125 of the gate line and a third contact hole 183 exposing the end portion 179 of the data line. A seventh contact hole 187 and an eighth contact hole 188 are formed at the same position as that of 181 and the fourth contact hole 184, respectively. The protective layer 802 is provided with a fifth contact hole 185 exposing the storage electrode line 131 and a sixth contact hole 186 exposing the end 135 of the storage electrode line.

그리고 제1 및 제7 접촉 구멍(181, 187)을 통해 드레인 전극(175)과 연결되는 화소 전극(190), 제2 접촉 구멍(182)을 통해 게이트선의 끝부분(125)과 연결되는 게이트 접촉 보조 부재(95) 및 제3 접촉 구멍(183)을 통해 데이터선의 끝부분(179)과 연결되는 데이터 접촉 보조 부재(97)가 형성되어 있다. 화소 전극(190)은 게이트선(121) 및 데이터선(171)과 일부 중첩하도록 형성하여 개구율을 높일수도 있으나, 중첩하지 않도록(도시되지 않음) 형성할 수도 있다. 이 때, 개구율을 증가시키기 위하여 화소 전극(190)을 데이터선(171)과 중첩하도록 형성하는 것은 저유전율 물질로 보호막(802)을 형성하여 데이터선(171)과 화소 전극(190) 사이의 신호 간섭을 감소시킬 수 있기 때문에 가능하다. The pixel electrode 190 connected to the drain electrode 175 through the first and seventh contact holes 181 and 187 and the gate contact connected to the end portion 125 of the gate line through the second contact hole 182. The data contact auxiliary member 97 is formed to be connected to the end portion 179 of the data line through the auxiliary member 95 and the third contact hole 183. The pixel electrode 190 may be formed to partially overlap the gate line 121 and the data line 171 to increase the aperture ratio, or may not be overlapped (not shown). In this case, in order to increase the aperture ratio, forming the pixel electrode 190 to overlap the data line 171 may form a passivation layer 802 made of a low dielectric constant material to form a signal between the data line 171 and the pixel electrode 190. This is possible because the interference can be reduced.

또한, 보호막(802) 위에는 제5 접촉 구멍(185)을 통해 유지 전극선(131)과 연결되는 보조 연결선(55), 제6 접촉 구멍(186)을 통해 유지 전극선의 끝부분(135)과 유지 전극선 연결 바(91)를 연결하는 유지 접촉 보조 부재(99)가 형성되어 있다.In addition, the passivation line 55 connected to the storage electrode line 131 through the fifth contact hole 185 and the end portion 135 of the storage electrode line and the storage electrode line through the sixth contact hole 186 on the passivation layer 802. A retaining contact auxiliary member 99 for connecting the connecting bar 91 is formed.

본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판이 도 7a 내지 도 7d에 도시되어 있다. 여기서, 앞서 도시된 도면에서와 동일한 참조부호는 동일한 기능을 하는 동일한 부재를 가리킨다.A thin film transistor array panel according to a third exemplary embodiment of the present invention is illustrated in FIGS. 7A to 7D. Here, the same reference numerals as in the above-described drawings indicate the same members having the same function.

도 7a는 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 7b 내지 도 7d는 각각 도 7a의 ⅤIIb-ⅤIIb'선, ⅤIIc-VIIc'선, ⅤIId-VIId'선으로 절단한 단면도이다. FIG. 7A is a layout view of a thin film transistor array panel according to a third exemplary embodiment of the present invention, and FIGS. 7B to 7D are cross-sectional views cut along lines VIIb-VIIb ', VIIc-VIIc', and VIId-VIId ', respectively, of FIG. 7A. to be.

도 7a 내지 도 7d에 도시한 바와 같이, 투명한 절연 기판(110) 바로 위에 제1 접합용 금속 패턴(211, 231, 251, 311)과 제1 배선용 금속 패턴(212, 232, 252, 312)의 복수층으로 이루어지는 게이트 배선(121, 123, 125) 및 유지 전극선(131)이 형성되어 있다. 제1 접합용 금속 패턴(211, 231, 251, 311)은 제1 배선용 금속 패턴(212, 232, 252, 312)과 절연 기판(110)과의 접합을 강화한다. As shown in FIGS. 7A to 7D, the first bonding metal patterns 211, 231, 251, and 311 and the first wiring metal patterns 212, 232, 252, and 312 are disposed directly on the transparent insulating substrate 110. The gate wirings 121, 123, 125 and the sustain electrode line 131 which consist of multiple layers are formed. The first bonding metal patterns 211, 231, 251, and 311 reinforce the bonding between the first wiring metal patterns 212, 232, 252, and 312 and the insulating substrate 110.

게이트 배선(121, 123, 125)은 게이트선(121), 게이트 전극(123)을 포함한다. 여기서, 게이트선의 한쪽 끝부분(125)은 외부회로와의 연결을 위하여 폭이 확장되어 있다.The gate lines 121, 123, and 125 include a gate line 121 and a gate electrode 123. Here, one end portion 125 of the gate line is extended in width for connection with an external circuit.

유지 전극선(131)은 후술할 화소 전극(190)과 연결된 유지 용량용 전극(177)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 화소 전극(190)과 게이트선(121)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다. 여기서, 유지 전극선(131)의 한쪽 끝부분(135)은 다른 화소에 형성되어 있는 유지 전극선(131)과의 연결을 위하여 폭이 확장되어 있다. 후술할 유지 전극선 연결 바(91)가 각 화소에 형성되어 있는 유지 전극선(131)들을 연결한다. 이러한 유지 전극선 연결 바(91)는 유지 전극선의 끝부분(135)이 형성되어 있는 액정 표시 패널의 주변 영역에 형성되어 있다. 이러한 유지 전극선 연결 바(91)는 데이터 배선과 동시에 형성될 수 있고, 데이터선(171)과 평행하게 수직방향으로 형성되어 있다. 이러한 유지 전극선 연결 바(91)와 유지 전극선의 끝부분(135)은 ITO로 형성된 유지 접촉 보조 부재(99)에 의해 연결된다. The storage electrode line 131 overlaps with the storage capacitor electrode 177 connected to the pixel electrode 190, which will be described later, to form a storage capacitor that improves the charge storage capability of the pixel. The storage electrode line 131 is formed of the pixel electrode 190 and the gate line 121. It may not be formed if the holding capacity generated by the overlap is sufficient. Here, one end 135 of the storage electrode line 131 is extended in width for connection with the storage electrode line 131 formed in the other pixel. The storage electrode line connecting bar 91 to be described later connects the storage electrode lines 131 formed in each pixel. The storage electrode line connecting bar 91 is formed in the peripheral area of the liquid crystal display panel where the end portion 135 of the storage electrode line is formed. The storage electrode line connecting bar 91 may be formed at the same time as the data line and is formed in the vertical direction in parallel with the data line 171. The sustain electrode line connecting bar 91 and the end 135 of the sustain electrode line are connected by the sustain contact auxiliary member 99 formed of ITO.

이를 방지하기 위해 본 발명의 제3 실시예에서는 액정 표시 패널의 주변 영역에 유지 전극선(131)을 연결하는 보조 연결선(55)을 형성한다.In order to prevent this, in the third embodiment of the present invention, the auxiliary connection line 55 connecting the storage electrode line 131 to the peripheral area of the liquid crystal display panel is formed.

리페어 바(56)를 이용하여 유지 전극선(131)에 전위를 인가할 필요성이 생기면 유지 전극선(131)과 리페어 바(56)가 중첩되는 부분에 레이저빔을 조사함으로써 유지 전극선(131)과 리페어 바(56) 사이에 형성되어 있는 게이트 절연막(140)을 관통하여 유지 전극선(131)과 리페어 바(56)가 연결되도록 한다. When the necessity of applying a potential to the storage electrode line 131 using the repair bar 56 is generated, the laser electrode is irradiated to a portion where the storage electrode line 131 and the repair bar 56 overlap with the storage electrode line 131 and the repair bar. The storage electrode line 131 and the repair bar 56 are connected to each other through the gate insulating layer 140 formed between the 56.

게이트 배선(121, 123, 125) 및 유지 전극선(131) 위에 게이트 절연막(140)이 형성되어 있고, 게이트 절연막(140) 위에 반도체층(151, 153, 157, 159)과 저항성 접촉층(161, 162, 163, 165, 169)이 형성되어 있다. The gate insulating layer 140 is formed on the gate wirings 121, 123, and 125 and the storage electrode line 131, and the semiconductor layers 151, 153, 157, 159 and the ohmic contact layer 161 are formed on the gate insulating layer 140. 162, 163, 165, and 169 are formed.

그리고 저항성 접촉층(161, 163, 162, 169) 위에 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)이 형성되어 있다. 데이터 배선(171, 173, 175, 179)은 데이터선(171), 소스 전극(173), 드레인 전극(175)을 포함한다. 여기서, 데이터선의 한쪽 끝부분(179)은 외부 회로와의 연결을 위하여 폭이 확장되어 있다. 유지 용량용 전극(177)은 유지 전극선(131)을 형성하지 않을 경우 형성하지 않는다. The data wires 171, 173, 175, and 179 and the storage capacitor electrode 177 are formed on the ohmic contacts 161, 163, 162, and 169. The data lines 171, 173, 175, and 179 include a data line 171, a source electrode 173, and a drain electrode 175. Here, one end portion 179 of the data line is extended in width for connection with an external circuit. The storage capacitor electrode 177 is not formed when the storage electrode line 131 is not formed.

데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)과 저항성 접촉층(161, 163, 162, 169)은 동일한 평면 패턴으로 형성되며, 반도체층(151, 153, 157, 159)은 채널부(151)를 제외하면 동일한 평면 패턴으로 형성되어 있다. 즉, 채널부(151)에서 소스 전극(173)과 드레인 전극(175)이 분리되고, 소스 및 드레인 전극(173, 175) 아래에 위치한 저항성 접촉층(163, 165)도 분리되어 있으나, 반도체층(151)은 분리되지 않고 연결되어 박막 트랜지스터의 채널을 형성한다.The data wirings 171, 173, 175, and 179, the storage capacitor electrode 177, and the ohmic contact layers 161, 163, 162, and 169 are formed in the same planar pattern, and the semiconductor layers 151, 153, 157, and 159 are formed in the same planar pattern. ) Is formed in the same planar pattern except for the channel portion 151. That is, the source electrode 173 and the drain electrode 175 are separated from the channel portion 151, and the ohmic contact layers 163 and 165 disposed under the source and drain electrodes 173 and 175 are also separated from each other. 151 is connected without being separated to form a channel of the thin film transistor.

게이트 절연막(140) 위에는 유지 전극선 연결 바(91)가 데이터선(171)과 평행하게 수직방향으로 형성되어 있다. 유지 전극선 연결 바(91)와 게이트 절연막(140)사이에는 유지 전극선 연결 바(91)와 동일한 패턴으로 반도체층(159)과 저항성 접촉층(169)이 형성되어 있다. 또한, 게이트 절연막(140) 위에는 리페어 바(56)가 데이터선(171)과 평행하게 수직방향으로 형성되어 있다. 리페어 바(56)와 게이트 절연막(140)사이에는 리페어 바(56)와 동일한 패턴으로 반도체층(159)과 저항성 접촉층(169)이 형성되어 있다. The storage electrode line connecting bar 91 is formed on the gate insulating layer 140 in the vertical direction in parallel with the data line 171. The semiconductor layer 159 and the ohmic contact layer 169 are formed between the storage electrode line connection bar 91 and the gate insulating layer 140 in the same pattern as the storage electrode line connection bar 91. In addition, the repair bar 56 is formed on the gate insulating layer 140 in the vertical direction in parallel with the data line 171. The semiconductor layer 159 and the ohmic contact layer 169 are formed between the repair bar 56 and the gate insulating layer 140 in the same pattern as the repair bar 56.

데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177) 위에는 제1 내지 제4 접촉 구멍(181 내지 184)을 포함하는 보호막(180)이 형성되어 있다. 제1 접촉 구멍(181)은 드레인 전극(175)을 노출하고, 제2 접촉 구멍(182)은 게이트선의 끝부분(125)을 노출하고, 제3 접촉 구멍(183)은 데이터선의 끝부분(179)을 노출하고, 제4 접촉 구멍(184)은 유지 용량용 전극(177)을 노출한다. 그리고, 유지 전극선(131)을 노출하는 제5 접촉 구멍(185) 및 유지 전극선의 끝부분(135)을 노출하는 제6 접촉 구멍(186)이 보호막(180)에 형성되어 있다. The passivation layer 180 including the first to fourth contact holes 181 to 184 is formed on the data wires 171, 173, 175, and 179 and the storage capacitor electrode 177. The first contact hole 181 exposes the drain electrode 175, the second contact hole 182 exposes the end portion 125 of the gate line, and the third contact hole 183 exposes the end portion 179 of the data line. ) And the fourth contact hole 184 exposes the storage capacitor electrode 177. The protective layer 180 is provided with a fifth contact hole 185 exposing the storage electrode line 131 and a sixth contact hole 186 exposing the end portion 135 of the storage electrode line.

그리고 보호막(180) 위에는 제1 접촉 구멍(181)과 제4 접촉 구멍(184)을 통해 드레인 전극(175)과 유지 용량용 전극(177)과 각각 연결되는 화소 전극(190), 제2 접촉 구멍(182)을 통해 게이트선의 끝부분(125)과 연결되는 게이트 접촉 보조 부재(95) 및 제3 접촉 구멍(183)을 통해 데이터선의 끝부분(179)과 연결되는 데이터 접촉 보조 부재(97)가 형성되어 있다. 화소 전극(190)은 개구율을 극대화하기 위하여 데이터선(171)과 일부 중첩되도록 형성되어 있다. 이는 저율전율 물질로 보호막(180)을 형성함으로써 데이터선(171)과 화소 전극(190) 사이의 신호 간섭을 줄임으로써 가능하다. 또한, 보호막(180) 위에는 제5 접촉 구멍(185)을 통해 유지 전극선(131)과 연결되는 보조 연결선(55), 제6 접촉 구멍(186)을 통해 유지 전극선의 끝부분(135)과 유지 전극선 연결 바(91)를 연결하는 유지 접촉 보조 부재(99)가 형성되어 있다. The pixel electrode 190 and the second contact hole are respectively connected to the drain electrode 175 and the storage capacitor electrode 177 through the first contact hole 181 and the fourth contact hole 184 on the passivation layer 180. A gate contact auxiliary member 95 connected to the end portion 125 of the gate line through 182 and a data contact auxiliary member 97 connected to the end portion 179 of the data line through the third contact hole 183 are provided. Formed. The pixel electrode 190 is formed to partially overlap the data line 171 in order to maximize the aperture ratio. This is possible by reducing the signal interference between the data line 171 and the pixel electrode 190 by forming the passivation layer 180 of the low-k material. In addition, on the passivation layer 180, an auxiliary connecting line 55 connected to the storage electrode line 131 through the fifth contact hole 185 and an end portion 135 and the storage electrode line of the storage electrode line through the sixth contact hole 186. A retaining contact auxiliary member 99 for connecting the connecting bar 91 is formed.

이와 같은 구조를 가지는 박막 트랜지스터를 제조하는 방법을 도 8a 내지 도 12d를 참조하여 상세히 설명한다. A method of manufacturing a thin film transistor having such a structure will be described in detail with reference to FIGS. 8A to 12D.

도 8a 내지 도 8d에 도시한 바와 같이, 투명한 절연 기판(110) 바로 위에 제1 접합층 및 제1 배선층을 형성한 후 사진 식각 공정으로 패터닝하여 제1 접합용 금속 패턴(211, 231, 251) 및 제1 배선용 금속 패턴(212, 232, 252)으로 이루어지는 게이트 배선(121, 123, 125) 및 유지 전극선(131)을 형성한다. 유지 전극 배선(131, 133, 135)은 게이트선(121)과 평행하게 가로 방향으로 형성되어 있는 유지 전극선(131)을 포함한다. 여기서, 유지 전극선(131)의 한쪽 끝부분(135)은 다른 화소에 형성되어 있는 유지 전극선(131)과의 연결을 위하여 폭이 확장되어 있다. 사진 식각 공정시 식각은 초산, 인산, 질산을 적정 비율로 배합한 산을 사용하여 동시에 습식 식각할 수 있다. 8A to 8D, the first bonding layer and the first wiring layer are formed directly on the transparent insulating substrate 110, and then patterned by a photolithography process to form the first bonding metal patterns 211, 231, and 251. And the gate wirings 121, 123, and 125 and the storage electrode lines 131 formed of the first wiring metal patterns 212, 232, and 252. The storage electrode wires 131, 133, and 135 include the storage electrode line 131 formed in the horizontal direction in parallel with the gate line 121. Here, one end 135 of the storage electrode line 131 is extended in width for connection with the storage electrode line 131 formed in the other pixel. In the photolithography process, etching may be simultaneously wet-etched using an acid containing acetic acid, phosphoric acid, and nitric acid in an appropriate ratio.

제1 접합층을 형성하는 금속은 절연 기판(110)과 접합성이 우수한 금속으로 하부층과 실리사이드를 형성하는, 예를 들어 코발트, 코발트 합금, 니켈, 니켈합금 등을 사용한다. 그리고 제1 배선층을 형성하는 금속은 제1 접합층에 비해서 접합성은 떨어지나 전도도가 우수하고 저저항을 가지는 금속으로 예를 들어 구리 등의 금속을 사용한다. As the metal forming the first bonding layer, a metal having excellent bonding property with the insulating substrate 110 is formed, for example, cobalt, cobalt alloy, nickel, nickel alloy, or the like, which forms a lower layer and silicide. The metal forming the first wiring layer is a metal having a lower bonding resistance than the first bonding layer but having excellent conductivity and low resistance. For example, a metal such as copper is used.

도 9a 내지 도 9b에 도시한 바와 같이, 게이트 배선(121, 123, 125) 및 유지 전극선(131) 위에 질화 규소로 이루어진 게이트 절연막(140), 불순물이 도핑되지 않은 비정질 규소층(150), 불순물이 도핑된 반도체층(160)을 화학 기상 증착법으로 순차적으로 적층한다. 그리고 불순물이 도핑된 반도체층(150) 위에 데이터 배선을 형성하기 위한 제2 접합층(701), 제2 배선층(702)을 형성한다. 9A to 9B, the gate insulating layer 140 made of silicon nitride, the amorphous silicon layer 150 which is not doped with impurities, and the impurities are formed on the gate wirings 121, 123, and 125 and the storage electrode line 131. The doped semiconductor layers 160 are sequentially stacked by chemical vapor deposition. In addition, a second bonding layer 701 and a second wiring layer 702 are formed on the semiconductor layer 150 doped with impurities.

도 10a, 도 10b에 도시한 바와 같이, 제2 배선층(702) 바로 위에 감광층을 형성한 후 노광 및 현상하여 감광층 패턴(PR)을 형성한다. 감광층 패턴(PR)은 박막 트랜지스터의 채널부(151)가 될 소스 전극과 드레인 전극 사이의 제1 부분(A)은 데이터 배선이 형성될 부분인 제2 부분(B) 보다 두께가 얇게 되도록 하며, 다른 부분의 감광층은 모두 제거하여 제2 배선층(702)을 노출한다. As shown in FIGS. 10A and 10B, the photosensitive layer is formed directly on the second wiring layer 702, and then exposed and developed to form the photosensitive layer pattern PR. The photosensitive layer pattern PR may have a first thickness A between the source electrode and the drain electrode, which will be the channel portion 151 of the thin film transistor, to be thinner than the second portion B, which is a portion where the data line is to be formed. , All other photosensitive layers are removed to expose the second wiring layer 702.

이와 같은 감광층(PR)의 두께를 조절하는 방법은 슬릿이나 격자 형태의 패턴을 형성하거나 반 투명층을 사용하여 형성할 수 있으며, 필요에 따라 선택하여 사용한다. (제2 마스크)Such a method of controlling the thickness of the photosensitive layer PR may be formed by forming a slit or lattice-shaped pattern or using a semi-transparent layer, and may be selected and used as necessary. (Second mask)

도 11a 내지 도 11d에 도시한 바와 같이, 감광층 패턴(PR)을 마스크로 하여 제2 배선층(702), 제2 접합층(701), 불순물이 도핑된 반도체층(160), 불순물이 도핑되지 않은 반도체층(150)을 순차적으로 식각하여 제2 접합용 금속 패턴(711, 731, 751, 771, 791) 과 제2 배선용 금속 패턴(712, 732, 752, 771, 791)으로 이루어지는 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)과 저항성 접촉층(161, 162, 163, 165, 169), 반도체층(151, 154, 157, 159)을 형성한다.11A to 11D, the second wiring layer 702, the second bonding layer 701, the semiconductor layer 160 doped with impurities, and the dopants are not doped using the photosensitive layer pattern PR as a mask. The semiconductor layer 150 is sequentially etched to form a data line formed of the second bonding metal patterns 711, 731, 751, 771, and 791 and the second wiring metal patterns 712, 732, 752, 771, and 791. 171, 173, 175, and 179, the storage capacitor electrode 177, the ohmic contact layers 161, 162, 163, 165, and 169, and the semiconductor layers 151, 154, 157, and 159 are formed.

좀더 구체적으로 설명하면, 감광층 패턴을 마스크로 하는 식각은 다단계로 이루어진다. 먼저 감광층 패턴이 형성되지 않은 영역(제3 부분 : C)을 습식 식각하여 제2 배선층(702)과 제2 접합층(701)을 제거함으로써 불순물이 도핑된 반도체층(160)을 노출한다. 이때 습식 식각은 초산, 인산, 질산을 적정 비율로 배합한 산을 사용하여 동시에 제2 배선층(702) 및 제2 접합층(701)을 식각한다. In more detail, the etching using the photosensitive layer pattern as a mask is performed in multiple steps. First, the semiconductor layer 160 doped with impurities is exposed by wet etching a region (third portion C) where the photosensitive layer pattern is not formed to remove the second wiring layer 702 and the second bonding layer 701. At this time, in the wet etching, the second wiring layer 702 and the second bonding layer 701 are simultaneously etched using an acid containing acetic acid, phosphoric acid, and nitric acid in an appropriate ratio.

이후 제1 부분(A)의 감광층과 함께 제3 부분(C)의 불순물이 도핑된 반도체층(160) 및 불순물이 도핑되지 않은 반도체층(150)을 건식 식각하여 반도체층을 완성하고 채널부가 분리되지 않은 저항성 접촉층을 형성한다. 이때 제2 부분(B)의 감광층도 일부 식각 된다. Thereafter, the semiconductor layer 160 which is doped with impurities in the third portion C and the semiconductor layer 150 which is not doped with impurities are dry-etched together with the photosensitive layer of the first portion A to complete the semiconductor layer, and the channel portion Form an unseparated ohmic contact layer. At this time, the photosensitive layer of the second part B is also partially etched.

다음, 감광층을 애싱하여 제1 부분(A)을 제거함으로써 채널부 상부의 제2 배선층(702)을 노출한다. Next, the second wiring layer 702 on the channel portion is exposed by ashing the photosensitive layer to remove the first portion A. FIG.

이어서, 제1 부분(A)의 제2 배선층(702), 제2 접합층(701) 및 불순물이 도핑된 반도체층(163, 165)을 식각하여 제2 접합층(711, 731, 751, 771, 791) 및 저항성 접촉층(161, 162, 163, 165, 169)을 형성한다. 이때 제1 부분(A)의 반도체층 및 제2 부분(B)의 감광층의 일부가 식각될 수 있다. Subsequently, the second wiring layer 702, the second bonding layer 701, and the semiconductor layers 163 and 165 doped with impurities are etched to form the second bonding layers 711, 731, 751, and 771. 791 and ohmic contacts 161, 162, 163, 165, and 169. In this case, a portion of the semiconductor layer of the first portion A and the photosensitive layer of the second portion B may be etched.

다음으로 제2 부분(B)의 감광층(PR)을 제거하여 저항성 접촉층(161, 162, 163, 165, 169), 반도체층(151, 153, 157, 159), 제2 접합용 금속 패턴(711, 731, 751, 771, 791) 및 제2 배선용 금속 패턴(712, 732, 752, 772, 792)으로 이루어지는 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177)을 완성한다. 이 때, 게이트 절연막(140) 위에 유지 전극선 연결 바(91)가 데이터선(171)과 평행하게 수직방향으로 형성된다. 또한, 게이트 절연막(140) 위에 리페어 바(56)가 데이터선(171)과 평행하게 수직방향으로 형성된다. 이러한 리페어 바(56)는 유지 전극선(131)에 전위를 인가할 필요성이 생기면 레이저빔의 조사에 의해 유지 전극선(131)과 중첩되는 부분(57)에서 연결된다. Next, the photosensitive layer PR of the second portion B is removed to form the ohmic contacts 161, 162, 163, 165, and 169, the semiconductor layers 151, 153, 157, and 159, and the metal pattern for the second bonding. The data wirings 171, 173, 175, and 179 and the storage capacitor electrode 177, which are formed of (711, 731, 751, 771, and 791) and the second wiring metal patterns 712, 732, 752, 772, and 792. Complete In this case, the storage electrode line connecting bar 91 is formed on the gate insulating layer 140 in the vertical direction in parallel with the data line 171. In addition, a repair bar 56 is formed on the gate insulating layer 140 in the vertical direction in parallel with the data line 171. The repair bar 56 is connected to the portion 57 overlapping the storage electrode line 131 by the irradiation of a laser beam when a need to apply a potential to the storage electrode line 131 occurs.

도 12a 내지 12c에 도시한 바와 같이, 데이터 배선(171, 173, 175, 179) 및 유지 용량용 전극(177) 위에 보호막(180)을 형성한 후 사진 식각 공정으로 제1 내지 제4 접촉 구멍(181 내지 184)을 형성한다.(제3 마스크)12A to 12C, after forming the passivation layer 180 on the data lines 171, 173, 175, and 179 and the storage capacitor electrode 177, the first to fourth contact holes may be formed by a photolithography process. 181 to 184) (third mask).

이후, 제1 내지 제4 접촉 구멍(181 내지 184)을 포함하는 기판 전면에 투명한 도전 물질인 ITO, 또는 IZO 등으로 도전층을 형성한 후 패터닝하여 화소 전극(190), 게이트 접촉 보조 부재(95) 및 데이터 접촉 보조 부재(97)를 형성한다(제4 마스크). 또한, 보호막(180) 위에는 제5 접촉 구멍(185)을 통해 유지 전극선(131)과 연결되는 보조 연결선(55), 제6 접촉 구멍(186)을 통해 유지 전극선의 끝부분(135)과 유지 전극선 연결 바(91)를 연결하는 유지 접촉 보조 부재(99)를 형성한다. Subsequently, a conductive layer is formed of ITO, IZO, or the like, which is a transparent conductive material on the entire surface of the substrate including the first to fourth contact holes 181 to 184, and then patterned to form the pixel electrode 190 and the gate contact auxiliary member 95. And the data contact assistant member 97 (fourth mask). In addition, on the passivation layer 180, an auxiliary connecting line 55 connected to the storage electrode line 131 through the fifth contact hole 185 and an end portion 135 and the storage electrode line of the storage electrode line through the sixth contact hole 186. A retaining contact auxiliary member 99 for connecting the connecting bar 91 is formed.

화소 전극(190)은 제1 접촉 구멍(181)을 통해 드레인 전극(175)과 연결되고, 제4 접촉 구멍(184) 통해 유지 용량용 전극(177)과 연결되고, 게이트 접촉 보조 부재(95)는 제2 접촉 구멍(182)을 통해 게이트선의 끝부분(125)과 연결되며, 데이터 접촉 보조 부재(97)는 제3 접촉 구멍(183)을 통해 데이터선의 끝부분(179)과 연결된다(도 8a 내지 도 8c 참조).The pixel electrode 190 is connected to the drain electrode 175 through the first contact hole 181, is connected to the storage capacitor electrode 177 through the fourth contact hole 184, and the gate contact auxiliary member 95. Is connected to the end portion 125 of the gate line through the second contact hole 182, and the data contact auxiliary member 97 is connected to the end portion 179 of the data line through the third contact hole 183 (Fig. 8a to 8c).

본 발명의 제4 실시예에 따른 박막 트랜지스터 표시판이 도 13a 내지 도 13d에 도시되어 있다. 여기서, 앞서 도시된 도면에서와 동일한 참조부호는 동일한 기능을 하는 동일한 부재를 가리킨다.A thin film transistor array panel according to a fourth exemplary embodiment of the present invention is illustrated in FIGS. 13A to 13D. Here, the same reference numerals as in the above-described drawings indicate the same members having the same function.

도 13a는 제4 실시예에 따른 박막 트랜지스터 표시판의 배치도이며, 도 13b, 도 13c, 도 13d는 각각 도 13a의 XIIIb-XIIIb'선, XIIIc-XIIIc'선, XIIId-XIIId'선에 대한 단면도이다. 13A is a layout view of a thin film transistor array panel according to a fourth exemplary embodiment, and FIGS. 13B, 13C, and 13D are cross-sectional views taken along lines XIIIb-XIIIb ', XIIIc-XIIIc', and XIIId-XIIId ', respectively, of FIG. 13A. .

도 13a 내지 도 13d에 도시한 바와 같이, 제4 실시예에 따른 박막 트랜지스터 표시판은 제3 실시예의 데이터 배선까지는 동일하게 형성되어 있다. 13A to 13D, the thin film transistor array panel according to the fourth embodiment is formed in the same way up to the data wiring of the third embodiment.

제4 실시예는 데이터 배선(171, 173, 175, 177, 179) 위에 질화 규소나 산화 규소 등의 무기막(801)이 형성되어 있다. 그리고, 무기막(801) 위에 드레인 전극(175)을 노출하는 제1 접촉 구멍(181), 유지 용량용 전극(177)을 노출하는 제4 접촉 구멍(184)를 포함하는 적, 녹, 청의 색필터(R, G, B)가 데이터선(171)에 의하여 구획되는 화소 열을 따라 형성되어 있다. 색필터(R, G, B)는 적, 녹 청의 안료를 포함하는 감광성 물질을 도포하고 노광 및 현상 공정을 통한 사진 공정으로 패터닝하여 형성한다. 이때 제1, 4 접촉 구멍(181, 184)도 형성된다. In the fourth embodiment, an inorganic film 801 such as silicon nitride or silicon oxide is formed on the data wirings 171, 173, 175, 177, and 179. The red, green, and blue colors include a first contact hole 181 exposing the drain electrode 175 and a fourth contact hole 184 exposing the storage capacitor electrode 177 on the inorganic film 801. Filters R, G, and B are formed along the pixel column partitioned by data line 171. The color filters R, G, and B are formed by applying a photosensitive material including pigments of red and green, and patterning them by a photo process through an exposure and development process. At this time, the first and fourth contact holes 181 and 184 are also formed.

색필터(R, G, B)의 경계는 데이터선(171) 상부에서 일치하도록 도시되어 있지만, 데이터선(171) 상부에서 서로 중첩되어 화소 영역 사이에서 누설되는 빛을 차단하는 기능을 가질 수 있으며, 게이트 및 데이터선의 끝부분(125, 179)이 형성되어 있는 부분에는 형성되어 있지 않다. The boundaries of the color filters R, G, and B are shown to coincide with each other on the data line 171, but may have a function of blocking light leaking between the pixel areas by overlapping each other on the data line 171. The end portions 125 and 179 of the gate and data lines are not formed.

색필터(R, G, B) 상부에는 평탄화 특성이 우수하며 유전율이 낮은 아크릴계의 유기 절연 물질을 도포하거나 또는 SiOC 또는 SiOF의 물질을 화학 기상 증착하여 형성한 보호막(802)이 있다. 이때 보호막(802)은 게이트선의 끝부분(125)을 노출하는 제2 접촉 구멍(182) 및 데이터선의 끝부분(179)을 노출하는 제3 접촉 구멍(183)이 형성되어 있으며, 제1, 4 접촉 구멍(181, 184)과 동일한 위치에 각각 제7, 8 접촉 구멍(187, 188)이 형성되어 있다. 그리고, 유지 전극선(131)을 노출하는 제5 접촉 구멍(185) 및 유지 전극선의 끝부분(135)을 노출하는 제6 접촉 구멍(186)이 보호막(802)에 형성되어 있다. A protective film 802 is formed on the color filters R, G, and B by coating an acrylic organic insulating material having excellent planarization characteristics and a low dielectric constant or by chemical vapor deposition of SiOC or SiOF. In this case, the passivation layer 802 is formed with a second contact hole 182 exposing the end portion 125 of the gate line and a third contact hole 183 exposing the end portion 179 of the data line. Seventh and eighth contact holes 187 and 188 are formed at the same positions as the contact holes 181 and 184, respectively. The protective layer 802 is provided with a fifth contact hole 185 exposing the storage electrode line 131 and a sixth contact hole 186 exposing the end 135 of the storage electrode line.

그리고 제1, 7 접촉 구멍(181, 187)을 통해 드레인 전극(175)과 연결되는 화소 전극(190), 제2 접촉 구멍(182)을 통해 게이트선의 끝부분(125)과 연결되는 게이트 접촉 보조 부재(95) 및 제3 접촉 구멍(183)을 통해 데이터선의 끝부분(179)과 연결되는 데이터 접촉 보조 부재(97)가 형성되어 있다. 화소 전극(190)은 게이트선(121) 및 데이터선(171)과 일부 중첩하도록 형성하여 개구율을 높일 수도 있으나, 중첩하지 않도록(도시되지 않음) 형성할 수도 있다. 이 때, 개구율을 증가시키기 위하여 화소 전극(190)을 데이터선(171)과 중첩하도록 형성하는 것은 저유전율 물질로 보호막(802)을 형성하여 데이터선(171)과 화소 전극(190) 사이의 신호 간섭을 감소시킬 수 있기 때문에 가능하다. The pixel electrode 190 connected to the drain electrode 175 through the first and seventh contact holes 181 and 187 and the gate contact auxiliary connected to the end portion 125 of the gate line through the second contact hole 182. The data contact auxiliary member 97 is formed to be connected to the end portion 179 of the data line through the member 95 and the third contact hole 183. The pixel electrode 190 may be formed to partially overlap the gate line 121 and the data line 171 to increase the aperture ratio, or may not be overlapped (not shown). In this case, in order to increase the aperture ratio, forming the pixel electrode 190 to overlap the data line 171 may form a passivation layer 802 made of a low dielectric constant material to form a signal between the data line 171 and the pixel electrode 190. This is possible because the interference can be reduced.

본 발명의 제5 실시예에 따른 박막 트랜지스터 표시판이 도 14a 내지 도 14d에 도시되어 있다. 여기서, 앞서 도시된 도면에서와 동일한 참조부호는 동일한 기능을 하는 동일한 부재를 가리킨다. A thin film transistor array panel according to a fifth exemplary embodiment of the present invention is illustrated in FIGS. 14A to 14D. Here, the same reference numerals as in the above-described drawings indicate the same members having the same function.

도 14a는 본 발명의 제5 실시예에 따른 박막 트랜지스터 표시판을 도시한 배치도이고, 도 14b 내지 도 14d는 각각 도 14a의 ⅩⅣb-ⅩⅣb′선, ⅩⅣc-ⅩⅣc′선, ⅩⅣd-ⅩⅣd′에 대한 단면도이다. FIG. 14A is a layout view illustrating a thin film transistor array panel according to a fifth exemplary embodiment of the present invention, and FIGS. 14B to 14D are cross-sectional views taken along the lines IVIV-IVIVb ', IVIV-IVIVc', and IVIV-IVIVd 'of FIG. 14A, respectively. to be.

도 14a 내지 도 14d에 도시한 바와 같이, 투명한 절연 기판(110) 위에 제1 접합용 금속 패턴(211, 231, 251)과 제1 배선용 금속 패턴(212, 232, 252)의 이중층으로 이루어지는 게이트 배선(121, 123, 125)이 형성되어 있다. 제1 접합용 금속 패턴(211, 231, 251)은 제1 배선용 금속 패턴(212, 232, 252)과 절연 기판(110) 사이의 접합을 강화한다. As shown in FIGS. 14A to 14D, a gate wiring including a double layer of a first bonding metal pattern 211, 231, and 251 and a first wiring metal pattern 212, 232, and 252 is disposed on a transparent insulating substrate 110. (121, 123, 125) are formed. The first bonding metal patterns 211, 231, and 251 reinforce the bonding between the first wiring metal patterns 212, 232, and 252 and the insulating substrate 110.

또한, 절연 기판(110) 위에는 유지 전극선(131)이 형성되어 있다. 유지 전극선(131)은 전체적으로 가로 방향으로 뻗어 있으나 부분적으로 굴곡을 이룰 수도 있다. 여기서, 유지 전극선(131)의 한쪽 끝부분(135)은 다른 화소에 형성되어 있는 유지 전극선과의 연결을 위하여 폭이 확장되어 있다. 후술할 유지 전극선 연결 바(91)가 각 화소에 형성되어 있는 유지 전극선(131)들을 연결한다. 이러한 유지 전극선 연결 바(91)는 유지 전극선의 끝부분(135)이 형성되어 있는 액정 표시 패널의 주변 영역에 형성되어 있다. 이러한 유지 전극선 연결 바(91)는 데이터 배선과 동시에 형성될 수 있고, 데이터선(171)과 평행하게 수직방향으로 형성되어 있다. 이러한 유지 전극선 연결 바(91)와 유지 전극선의 끝부분(135)은 ITO로 형성된 유지 접촉 보조 부재(99)에 의해 연결된다. In addition, the storage electrode line 131 is formed on the insulating substrate 110. The storage electrode line 131 extends in the horizontal direction as a whole, but may be partially curved. Here, one end 135 of the storage electrode line 131 is extended in width for connection with the storage electrode line formed in the other pixel. The storage electrode line connecting bar 91 to be described later connects the storage electrode lines 131 formed in each pixel. The storage electrode line connecting bar 91 is formed in the peripheral area of the liquid crystal display panel where the end portion 135 of the storage electrode line is formed. The storage electrode line connecting bar 91 may be formed at the same time as the data line and is formed in the vertical direction in parallel with the data line 171. The sustain electrode line connecting bar 91 and the end 135 of the sustain electrode line are connected by the sustain contact auxiliary member 99 formed of ITO.

본 발명의 실시예에서는 제1 접합용 금속 패턴(211, 231, 251)으로 Cr을 사용하고, 제1 배선용 금속 패턴(212, 232, 252)으로는 Al을 사용하였다. 이 경우 Al과 ITO인 유지 접촉 보조 부재(99)가 연결되면 특성 불량이 발생하므로, Cr이 드러나도록 Al의 단부를 식각하여 Cr과 유지 전극선 연결 바(91)를 ITO인 유지 접촉 보조 부재(99)로 연결한다.In the embodiment of the present invention, Cr is used for the first bonding metal patterns 211, 231, and 251, and Al is used for the first wiring metal patterns 212, 232, and 252. In this case, when Al and ITO retaining contact auxiliary members 99 are connected, poor characteristics occur. Therefore, the edges of Al are etched to expose Cr so that the Cr and sustain electrode wire connecting bars 91 are ITO retaining contact auxiliary members 99. )

이 경우, 단차에 의해 유지 접촉 보조 부재(99)와 Cr이 연결되는 부분에 언더컷이 발생할 수 있다. 따라서, 유지 전극선(131)이 오픈되어 가로줄 무늬가 발생할 수 잇다.In this case, undercutting may occur in a portion where the holding contact auxiliary member 99 and Cr are connected by a step. Therefore, the storage electrode line 131 may be opened to cause horizontal stripes.

따라서, 유지 전극선(131)의 언더컷 부위가 정전기 혹은 과전류에 의해 오픈 되더라도 유지 전극선의 불량으로는 발전하지 않는다. 보조 연결선(55)이 액티브 영역의 바깥과 유지 전극선의 끝부분(135) 사이에 형성되어 있으므로, 화소의 개구율 감소는 없으면서 동시에 정전기나 과전류에 의해 유지 전극선의 언더컷 부위가 오픈 되더라도 불량을 억제할 수 있다.Therefore, even if the undercut portion of the storage electrode line 131 is opened by static electricity or overcurrent, it does not generate power due to the failure of the storage electrode line. Since the auxiliary connection line 55 is formed between the outside of the active region and the end portion 135 of the storage electrode line, defects can be suppressed even when the undercut portion of the storage electrode line is opened by static electricity or overcurrent without reducing the aperture ratio of the pixel. have.

또한, 공정 및 사용재료에 따라서 보조 연결선(55)의 접촉 저항이 높을 경우 또는 보조 연결선(55)까지 정전기 및 과전류에 의해 데미지를 입을 경우에는 가로줄 무늬 불량이 여전히 문제될 수 있다. 따라서, 이를 방지하기 위해 보조 연결선(55)과 유지 전극선의 끝부분 사이에 데이터 배선과 평행하게 수직 방향으로 리페어 바(56)(Repair bar)가 형성되어 있다.In addition, when the contact resistance of the auxiliary connection line 55 is high or damage is caused by static electricity and overcurrent up to the auxiliary connection line 55 depending on the process and the material used, horizontal stripes may still be a problem. Therefore, in order to prevent this, a repair bar 56 (Repair bar) is formed between the auxiliary connection line 55 and the end of the storage electrode line in the vertical direction in parallel with the data line.

이러한 리페어 바(56)는 보조 연결선(55)과 중첩되어 형성되어 있다. 이러한 구조는 액정 표시 패널의 주변 영역이 좁은 경우에 유용하다. 이러한 리페어 바(56)는 데이터 배선과 동시에 형성되며, 데이터 배선과 동일한 물질로 형성되어 있다. The repair bar 56 overlaps with the auxiliary connecting line 55. This structure is useful when the peripheral area of the liquid crystal display panel is narrow. The repair bar 56 is formed at the same time as the data line and is formed of the same material as the data line.

리페어 바(56)를 이용하여 유지 전극선(131)에 전위를 인가할 필요성이 생기면 유지 전극선(131)과 리페어 바(56)가 중첩되는 부분에 레이저빔을 조사함으로써 유지 전극선(131)과 리페어 바(56) 사이에 형성되어 있는 게이트 절연막을 관통하여 유지 전극선(131)과 리페어 바(56)가 연결되도록 한다. When the necessity of applying a potential to the storage electrode line 131 using the repair bar 56 is generated, the laser electrode is irradiated to a portion where the storage electrode line 131 and the repair bar 56 overlap with the storage electrode line 131 and the repair bar. The storage electrode line 131 and the repair bar 56 are connected to each other by penetrating through the gate insulating film formed between the 56.

게이트 절연막(140) 위에는 유지 전극선 연결 바(91)가 데이터선(171)과 평행하게 수직방향으로 형성되어 있다. 또한, 게이트 절연막(140) 위에는 리페어 바(56)가 데이터선(171)과 평행하게 수직방향으로 형성되어 있다. 이러한 리페어 바(56)는 유지 전극선(131)과 중첩되는 부분에서 연결되어 있다. 그리고, 리페어 바(56)는 보조 연결선(55)이 유지 전극선(131)과 연결 되도록 하기 위해 유지 전극선(131)을 노출하는 관통홀(189)을 후술할 제5 접촉 구멍(185) 주위에 형성하고 있다. The storage electrode line connecting bar 91 is formed on the gate insulating layer 140 in the vertical direction in parallel with the data line 171. In addition, the repair bar 56 is formed on the gate insulating layer 140 in the vertical direction in parallel with the data line 171. The repair bar 56 is connected at a portion overlapping with the storage electrode line 131. In addition, the repair bar 56 is formed around the fifth contact hole 185 to be described later with a through hole 189 exposing the storage electrode line 131 so that the auxiliary connection line 55 is connected to the storage electrode line 131. Doing.

또한, 보호막(180) 위에는 제5 접촉 구멍(185)을 통해 유지 전극선(131)과 연결되는 보조 연결선(55), 제6 접촉 구멍(186)을 통해 유지 전극선의 끝부분(135)과 유지 전극선 연결 바(91)를 연결하는 유지 접촉 보조 부재(99)가 형성되어 있다. 여기서, 보조 연결선(55)은 리페어 바(56)와 중첩되도록 리페어 바(56)의 상부에 형성되어 있다. In addition, on the passivation layer 180, an auxiliary connecting line 55 connected to the storage electrode line 131 through the fifth contact hole 185 and an end portion 135 and the storage electrode line of the storage electrode line through the sixth contact hole 186. A retaining contact auxiliary member 99 for connecting the connecting bar 91 is formed. Here, the auxiliary connecting line 55 is formed on the repair bar 56 so as to overlap with the repair bar 56.

본 발명의 제6 실시예에 따른 박막 트랜지스터 표시판이 도 15a 내지 도 15d에 도시되어 있다. 여기서, 앞서 도시된 도면에서와 동일한 참조부호는 동일한 기능을 하는 동일한 부재를 가리킨다.A thin film transistor array panel according to a sixth exemplary embodiment of the present invention is illustrated in FIGS. 15A to 15D. Here, the same reference numerals as in the above-described drawings indicate the same members having the same function.

도 15a는 본 발명의 제6 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 15b 내지 도 15e는 각각 도 15a의 ⅩⅤb-ⅩⅤb'선, ⅩⅤc-ⅩⅤc'선, ⅩⅤd- ⅩⅤd'선, ⅩⅤe-ⅩⅤe'선으로 절단한 단면도이다. 15A is a layout view of a thin film transistor array panel according to a sixth exemplary embodiment of the present invention, and FIGS. 15B to 15E are XVb-VVb 'lines, VVc-VVc' lines, VVd-VVd 'lines, and VVe-VVe lines, respectively, of FIG. 15A. It is a cross-sectional view cut in line.

도 15a 내지 도 15e에 도시한 바와 같이, 투명한 절연 기판(110) 바로 위에 제1 접합용 금속 패턴(211, 231, 251, 311)과 제1 배선용 금속 패턴(212, 232, 252, 312)의 복수층으로 이루어지는 게이트 배선(121, 123, 125) 및 유지 전극선(131)이 형성되어 있다. 제1 접합용 금속 패턴(211, 231, 251, 311)은 제1 배선용 금속 패턴(212, 232, 252, 312)과 절연 기판(110)과의 접합을 강화한다. As shown in FIGS. 15A to 15E, the first bonding metal patterns 211, 231, 251, and 311 and the first wiring metal patterns 212, 232, 252, and 312 are disposed directly on the transparent insulating substrate 110. The gate wirings 121, 123, 125 and the sustain electrode line 131 which consist of multiple layers are formed. The first bonding metal patterns 211, 231, 251, and 311 reinforce the bonding between the first wiring metal patterns 212, 232, 252, and 312 and the insulating substrate 110.

본 발명의 제6 실시예에서는 제1 접합용 금속 패턴(211, 231, 251)으로 Cr을 사용하고, 제1 배선용 금속 패턴(212, 232, 252)으로는 Al을 사용하였다. 이 경우 Al과 ITO인 유지 접촉 보조 부재(99)가 연결되면 특성 불량이 발생하므로, Cr이 드러나도록 Al의 단부를 식각하여 Cr과 유지 전극선 연결 바(91)를 ITO인 유지 접촉 보조 부재(99)로 연결한다.In the sixth embodiment of the present invention, Cr is used for the first bonding metal patterns 211, 231, and 251, and Al is used for the first wiring metal patterns 212, 232, and 252. In this case, when Al and ITO retaining contact auxiliary members 99 are connected, poor characteristics occur. Therefore, the edges of Al are etched to expose Cr so that the Cr and sustain electrode wire connecting bars 91 are ITO retaining contact auxiliary members 99. )

또한, 공정 및 사용재료에 따라서 보조 연결선(55)의 접촉 저항이 높을 경우 또는 보조 연결선(55)까지 정전기 및 과전류에 의해 데미지를 입을 경우에는 가로줄 무늬 불량이 여전히 문제될 수 있다. 따라서, 이를 방지하기 위해 보조 연결선(55)과 유지 전극선의 끝부분(135) 사이에 데이터 배선과 평행하게 수직 방향으로 리페어 바(Repair bar)(56)가 형성되어 있다. In addition, when the contact resistance of the auxiliary connection line 55 is high or damage is caused by static electricity and overcurrent up to the auxiliary connection line 55 depending on the process and the material used, horizontal stripes may still be a problem. Therefore, in order to prevent this, a repair bar 56 is formed between the auxiliary connection line 55 and the end portion 135 of the sustain electrode line in the vertical direction in parallel with the data line.

이러한 리페어 바(56)는 보조 연결선(55)과 중첩되어 형성되어 있다. 이러한 구조는 액정 표시 패널의 주변 영역이 좁은 경우에 유용하다.The repair bar 56 overlaps with the auxiliary connecting line 55. This structure is useful when the peripheral area of the liquid crystal display panel is narrow.

이러한 리페어 바(56)는 데이터 배선과 동시에 형성되며, 데이터 배선과 동일한 물질로 형성되어 있다. The repair bar 56 is formed at the same time as the data line and is formed of the same material as the data line.

리페어 바(56)를 이용하여 유지 전극선(131)에 전위를 인가할 필요성이 생기면 유지 전극선(131)과 리페어 바(56)가 중첩되는 부분에 레이저빔을 조사함으로써 유지 전극선(131)과 리페어 바(56) 사이에 형성되어 있는 게이트 절연막(140)을 관통하여 유지 전극선(131)과 리페어 바(56)가 연결되도록 한다. 따라서, 이 경우 보조 연결선(55)과 유지 전극선(131)이 오픈 되더라도 리페어 바(56)와 유지 전극선(131)이 연결되어 있으므로 가로줄 무늬 불량이 발생하지 않는다. When the necessity of applying a potential to the storage electrode line 131 using the repair bar 56 is generated, the laser electrode is irradiated to a portion where the storage electrode line 131 and the repair bar 56 overlap with the storage electrode line 131 and the repair bar. The storage electrode line 131 and the repair bar 56 are connected to each other through the gate insulating layer 140 formed between the 56. Therefore, in this case, even if the auxiliary connection line 55 and the storage electrode line 131 are opened, the repair bar 56 and the storage electrode line 131 are connected, so that a horizontal line defect does not occur.

게이트 절연막(140) 위에는 유지 전극선 연결 바(91)가 데이터선(171)과 평행하게 수직방향으로 형성되어 있다. 유지 전극선 연결 바(91)와 게이트 절연막(140)사이에는 유지 전극선 연결 바(91)와 동일한 패턴으로 반도체층(159)과 저항성 접촉층(169)이 형성되어 있다. 또한, 게이트 절연막(140) 위에는 리페어 바(56)가 데이터선(171)과 평행하게 수직방향으로 형성되어 있다. 리페어 바(56)와 게이트 절연막(140)사이에는 리페어 바(56)와 동일한 패턴으로 반도체층(159)과 저항성 접촉층(169)이 형성되어 있다. 그리고, 리페어 바(56)는 보조 연결선(55)이 유지 전극선(131)과 연결 되도록 하기 위해 유지 전극선(131)을 노출하는 관통홀(189)을 후술할 제5 접촉 구멍(185) 주위에 형성하고 있다. The storage electrode line connecting bar 91 is formed on the gate insulating layer 140 in the vertical direction in parallel with the data line 171. The semiconductor layer 159 and the ohmic contact layer 169 are formed between the storage electrode line connection bar 91 and the gate insulating layer 140 in the same pattern as the storage electrode line connection bar 91. In addition, the repair bar 56 is formed on the gate insulating layer 140 in the vertical direction in parallel with the data line 171. The semiconductor layer 159 and the ohmic contact layer 169 are formed between the repair bar 56 and the gate insulating layer 140 in the same pattern as the repair bar 56. In addition, the repair bar 56 is formed around the fifth contact hole 185 to be described later with a through hole 189 exposing the storage electrode line 131 so that the auxiliary connection line 55 is connected to the storage electrode line 131. Doing.

그리고 보호막(180) 위에는 제1 접촉 구멍(181)과 제4 접촉 구멍(184)을 통해 드레인 전극(175)과 유지 용량용 전극(177)과 각각 연결되는 화소 전극(190), 제2 접촉 구멍(182)을 통해 게이트선의 끝부분(125)과 연결되는 게이트 접촉 보조 부재(95) 및 제3 접촉 구멍(183)을 통해 데이터선의 끝부분(179)과 연결되는 데이터 접촉 보조 부재(97)가 형성되어 있다. 화소 전극(190)은 개구율을 극대화하기 위하여 데이터선(171)과 일부 중첩되도록 형성되어 있다. 이는 저율전율 물질로 보호막(180)을 형성함으로써 데이터선(171)과 화소 전극(190) 사이의 신호 간섭을 줄임으로써 가능하다. 또한, 보호막(180) 위에는 제5 접촉 구멍(185)을 통해 유지 전극선(131)과 연결되는 보조 연결선(55), 제6 접촉 구멍(186)을 통해 유지 전극선의 끝부분(135)과 유지 전극선 연결 바(91)를 연결하는 유지 접촉 보조 부재(99)가 형성되어 있다. 여기서, 보조 연결선(55)은 리페어 바(56)와 중첩되도록 리페어 바(56)의 상부에 형성되어 있다. The pixel electrode 190 and the second contact hole are respectively connected to the drain electrode 175 and the storage capacitor electrode 177 through the first contact hole 181 and the fourth contact hole 184 on the passivation layer 180. A gate contact auxiliary member 95 connected to the end portion 125 of the gate line through 182 and a data contact auxiliary member 97 connected to the end portion 179 of the data line through the third contact hole 183 are provided. Formed. The pixel electrode 190 is formed to partially overlap the data line 171 in order to maximize the aperture ratio. This is possible by reducing the signal interference between the data line 171 and the pixel electrode 190 by forming the passivation layer 180 of the low-k material. In addition, on the passivation layer 180, an auxiliary connecting line 55 connected to the storage electrode line 131 through the fifth contact hole 185 and an end portion 135 and the storage electrode line of the storage electrode line through the sixth contact hole 186. A retaining contact auxiliary member 99 for connecting the connecting bar 91 is formed. Here, the auxiliary connecting line 55 is formed on the repair bar 56 so as to overlap with the repair bar 56.

한편, 제5 실시예 및 제6 실시예의 경우에도 COA 구조가 가능하다. On the other hand, the COA structure is also possible in the fifth and sixth embodiments.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Could be. Accordingly, the true scope of protection of the invention should be defined only by the appended claims.

본 발명에 따른 박막 트랜지스터 표시판은 액정 표시 패널의 주변 영역에 유지 전극선을 서로 연결하는 보조 연결선을 유지 접촉 보조 부재가 유지 전극선의 언더컷 부분에서 오픈되는 경우에도 가로줄 무늬의 얼룩 불량이 발생하지 않는다는 장점이 있다. The thin film transistor array panel according to the present invention has an advantage in that an uneven line defect does not occur even when the contact auxiliary member is opened at the undercut portion of the storage electrode line. have.

또한, 액정 표시 패널의 주변 영역에 유지 전극선을 서로 연결하는 리페어 바를 형성함으로써 보조 연결선의 높은 접촉 저항에 의해 보조 연결선까지 데미지를 입을 경우에도 리페어 바에 의해 유지 전극선이 서로 연결되도록 함으로써 가로줄 무늬의 얼룩 불량이 발생하지 않는다는 장점이 있다. In addition, by forming a repair bar that connects the storage electrode lines to each other in the peripheral area of the liquid crystal display panel, even when damage occurs to the auxiliary connection line due to the high contact resistance of the auxiliary connection line, the repair electrode lines are connected to each other by the repair bar so that the staining of the horizontal stripes is poor. This has the advantage that it does not occur.

도 1a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 배치도이다. 1A is a layout view of a thin film transistor array panel according to a first exemplary embodiment of the present invention.

도 1b 및 도 1c는 각각 도 1a의 Ib-Ib'선, Ic-Ic'선에 대한 단면도이다.1B and 1C are cross-sectional views taken along lines Ib-Ib 'and Ic-Ic' of FIG. 1A, respectively.

도 2a 내지 도 5c는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 공정 순서에 따라 도시한 단면도이다. 2A through 5C are cross-sectional views illustrating a method of manufacturing a thin film transistor array panel according to a first exemplary embodiment of the present invention in a process sequence.

도 6a는 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 배치도이다. 6A is a layout view of a thin film transistor array panel according to a second exemplary embodiment of the present invention.

도 6b 내지 도 6c는 각각 도 6a의 VIb-VIb'선, VIc-VIc'선에 대한 단면도이다. 6B to 6C are cross-sectional views taken along lines VIb-VIb 'and VIc-VIc' of FIG. 6A, respectively.

도 7a는 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 배치도이다. 7A is a layout view of a thin film transistor array panel according to a third exemplary embodiment of the present invention.

도 7b 내지 도 7d는 각각 도 7a의 ⅤIIb-ⅤIIb'선, ⅤIIc-VIIc'선, ⅤIId-VIId'선으로 절단한 단면도이다.7B to 7D are cross-sectional views taken along lines VIIb to VIIb ', VIIc-VIIc', and VIId-VIId 'of FIG. 7A, respectively.

도 8a 내지 도 12d는 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 공정 순서에 따라 도시한 단면도이다. 8A to 12D are cross-sectional views illustrating a method of manufacturing a thin film transistor array panel according to a third exemplary embodiment of the present invention in a process sequence.

도 13a는 본 발명의 제4 실시예에 따른 박막 트랜지스터 표시판의 배치도이다. 13A is a layout view of a thin film transistor array panel according to a fourth exemplary embodiment of the present invention.

도 13b 내지 도 13d는 각각 도 13a의 XIIIb-XIIIb'선, XIIIc-XIIIc'선, XIIId-XIIId'선에 대한 단면도이다. 13B to 13D are cross-sectional views taken along lines XIIIb-XIIIb ', XIIIc-XIIIc', and XIIId-XIIId 'of FIG. 13A, respectively.

도 14a는 본 발명의 제5 실시예에 따른 박막 트랜지스터 표시판의 배치도이다. 14A is a layout view of a thin film transistor array panel according to a fifth exemplary embodiment of the present invention.

도 14b 내지 도 14d는 각각 도 14a의 ⅩⅣb-ⅩⅣb′선, ⅩⅣc-ⅩⅣc′선, ⅩⅣd-ⅩⅣd′에 대한 단면도이다. 14B to 14D are cross-sectional views taken along the line XIVb-XIVb ', XIVc-XIVc', and XIVd-XIVd 'of FIG. 14A, respectively.

도 15a는 본 발명의 제6 실시예에 따른 박막 트랜지스터 표시판의 배치도이다. 15A is a layout view of a thin film transistor array panel according to a sixth exemplary embodiment of the present invention.

도 15b 내지 도 15e는 각각 도 15a의 ⅩⅤb-ⅩⅤb′선, ⅩⅤc-ⅩⅤc′선, ⅩⅤd-ⅩⅤd′, ⅩⅤe-ⅩⅤe′선에 대한 단면도이다. 15B to 15E are cross-sectional views taken along the lines XVb-XVb ', XVc-XVc', XVd-VVd, and XVe-VVe, respectively, of FIG. 15A.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

55 : 보조 연결선 56 : 리페어 바55: auxiliary connection line 56: repair bar

91 : 유지 전극선 연결 바 99 : 유지 접촉 보조 부재91: holding electrode wire connection bar 99: holding contact auxiliary member

95 : 게이트 접촉 보조 부재 97 : 데이터 접촉 보조 부재95: gate contact auxiliary member 97: data contact auxiliary member

110 : 절연 기판 121 : 게이트선110: insulated substrate 121: gate line

123 : 게이트 전극 125 : 게이트선의 끝부분123: gate electrode 125: end of gate line

131 : 유지 전극선 140 : 게이트 절연막131 sustain electrode line 140 gate insulating film

151, 154, 157, 159 : 반도체층 161, 162, 163, 165, 169 : 저항성 접촉층 151, 154, 157, 159: semiconductor layer 161, 162, 163, 165, 169: ohmic contact layer

171 : 데이터 선 173 : 소스 전극171: data line 173: source electrode

175 : 드레인 전극 177 : 유지 용량용 전극175: drain electrode 177: electrode for storage capacitor

179 : 데이터선의 끝부분 190 : 화소 전극179: end of data line 190: pixel electrode

Claims

Insulation board,

A gate line formed on the insulating substrate and including a gate electrode;

A storage electrode line formed on the insulating substrate,

A gate insulating film formed on the insulating substrate,

A semiconductor layer formed on the gate insulating film,

An ohmic contact layer formed on the semiconductor layer,

A data line formed on the gate insulating layer and having a source electrode contacting an upper portion of the ohmic contact layer and insulated from and intersecting the gate line;

A drain electrode facing the source electrode and formed to contact the upper portion of the ohmic contact layer;

A protective film formed on the data line and including a contact hole;

A pixel electrode formed on the passivation layer and electrically connected to the drain electrode through the contact hole;

A storage electrode line connecting bar connecting the storage electrode line;

An auxiliary connection line connecting the storage electrode line;

And a repair bar positioned on the same layer as the data line.

In claim 1,

The storage electrode line connecting bar is formed on the gate insulating film, and the protective film and the gate insulating film have a contact hole exposing the storage electrode line connecting bar and the storage electrode line, and are formed on the protective film, and the holding hole is formed through the contact hole. And a sustain contact member connecting an electrode line connection bar and the storage electrode line.

In claim 1,

The passivation layer and the gate insulating layer have a contact hole exposing the storage electrode line, and the auxiliary connection line is formed on the passivation layer, and is connected to the storage electrode line through the contact hole.

In claim 1,

The repair bar is formed on the gate insulating layer, and is disposed between the storage electrode line connection bar and the auxiliary connection line and crosses the storage electrode line.

In claim 4,

The auxiliary connecting line and the repair bar overlap each other.

In claim 5,

The passivation layer and the gate insulating layer have contact holes exposing the sustain electrode line, and the contact holes are formed in a through hole of the repair bar.

Insulation board,

A gate line formed on the insulating substrate and including a gate electrode;

A storage electrode line formed on the insulating substrate,

A gate insulating film formed on the gate line and the storage electrode line;

A semiconductor layer formed on the gate insulating film,

An ohmic contact layer formed on the semiconductor layer,

A data line and a drain electrode formed on the ohmic contact layer in the same planar pattern as the ohmic contact layer and including a source electrode;

A protective film formed on the data line and including a contact hole;

A storage electrode line connecting bar connecting the storage electrode line;

An auxiliary connection line connecting the storage electrode line;

And a repair bar positioned on the same layer as the data line.

In claim 7,

In claim 10,

The auxiliary connecting line and the repair bar overlap each other.

In claim 11,

Insulation board,

A gate line formed on the insulating substrate and including a gate electrode;

A storage electrode line formed on the insulating substrate,

A gate insulating film formed on the insulating substrate,

A semiconductor layer formed on the gate insulating film,

An ohmic contact layer formed on the semiconductor layer,

A data line formed on the gate insulating layer, having a source electrode in contact with an upper portion of the ohmic contact layer, and insulated from and intersecting the gate line;

A color filter formed on the data line and having a first contact hole exposing the drain electrode;

A protective film formed on the color filter and including a second contact hole overlapping the first contact hole to expose the drain electrode;

A pixel electrode formed on the passivation layer and connected to the drain electrode through the second contact hole;

A storage electrode line connecting bar connecting the storage electrode line;

An auxiliary connection line connecting the storage electrode line;

And a repair bar positioned on the same layer as the data line.

In claim 13,

The method of claim 16,

The auxiliary connecting line and the repair bar overlap each other.

The method of claim 17,

Insulation board,

A gate line formed on the insulating substrate and including a gate electrode;

A storage electrode line formed on the insulating substrate,

A gate insulating film formed on the gate line and the storage electrode line;

A semiconductor layer formed on the gate insulating film,

An ohmic contact layer formed on the semiconductor layer,

A color filter formed on the data line and having a first contact hole exposing the drain electrode,

A storage electrode line connecting bar connecting the storage electrode line;

An auxiliary connection line connecting the storage electrode line;

And a repair bar positioned on the same layer as the data line.

The method of claim 19,

The storage electrode line connecting bar is formed on the gate insulating film, and the protective film and the gate insulating film have a third contact hole exposing the storage electrode line connecting bar and the storage electrode line, and are formed on the protective film and are formed on the third contact hole. And a storage contact member connecting the storage electrode line connection bar and the storage electrode line to each other.

The method of claim 19,

The passivation layer and the gate insulating layer have a fourth contact hole exposing the storage electrode line, and the auxiliary connection line is formed on the passivation layer, and is connected to the storage electrode line through the fourth contact hole.

The method of claim 19,

The method of claim 22,

The auxiliary connecting line and the repair bar overlap each other.

The method of claim 23,

The passivation layer and the gate insulating layer have a fifth contact hole exposing the sustain electrode line, and the fifth contact hole is formed in a through hole of the repair bar.