KR100914292B1 - Method of fabricating the charge trapping layer having Silicon nanocrystal, and nonvolatile memory device and method of manufacturing the nonvolatile memory device using the same - Google Patents

Method of fabricating the charge trapping layer having Silicon nanocrystal, and nonvolatile memory device and method of manufacturing the nonvolatile memory device using the same Download PDF

Info

Publication number
KR100914292B1
KR100914292B1 KR1020070112951A KR20070112951A KR100914292B1 KR 100914292 B1 KR100914292 B1 KR 100914292B1 KR 1020070112951 A KR1020070112951 A KR 1020070112951A KR 20070112951 A KR20070112951 A KR 20070112951A KR 100914292 B1 KR100914292 B1 KR 100914292B1
Authority
KR
South Korea
Prior art keywords
silicon
heat treatment
film
gas
memory device
Prior art date
Application number
KR1020070112951A
Other languages
Korean (ko)
Other versions
KR20090046998A (en
Inventor
이기홍
주문식
박기선
김용탑
박재영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070112951A priority Critical patent/KR100914292B1/en
Publication of KR20090046998A publication Critical patent/KR20090046998A/en
Application granted granted Critical
Publication of KR100914292B1 publication Critical patent/KR100914292B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Abstract

실리콘-나노크리스탈을 갖는 전하트랩층을 형성하기 위해, 먼저 기판위에 비정질 실리콘막을 형성한다. 그리고 산화분위기 또는 질화분위기에서 비정질 실리콘막에 대한 열처리를 수행한다. 열처리는 실리콘-나노크리스탈 형성을 위한 1차 열처리와, 매트릭스 형성을 위한 2차 열처리를 포함할 수 있다. 그러면 1차 열처리에 의해 비정질 실리콘막 내부에는 실리콘-나노크리스탈이 형성되며, 2차 열처리에 의해 비정질 실리콘막은 산화 또는 질화되고, 결과적으로 실리콘-나노크리스탈을 갖는 실리콘옥사이드막 또는 실리콘나이트라이드막으로 이루어지는 전하트랩층이 형성된다.In order to form a charge trap layer having silicon-nanocrystals, an amorphous silicon film is first formed on a substrate. Then, heat treatment is performed on the amorphous silicon film in an oxidizing or nitriding atmosphere. The heat treatment may include primary heat treatment for silicon-nanocrystal formation and secondary heat treatment for matrix formation. Then, silicon-nanocrystal is formed inside the amorphous silicon film by the first heat treatment, and the amorphous silicon film is oxidized or nitrided by the second heat treatment, and as a result, a silicon oxide film or silicon nitride film having silicon-nanocrystal is formed. A charge trap layer is formed.

전하트랩층, 실리콘-나노크리스탈, 상 분리, 열처리 Charge Trap Layer, Silicon-Nano Crystal, Phase Separation, Heat Treatment

Description

실리콘 나노크리스탈을 갖는 전하트랩층 형성방법과, 이를 이용한 불휘발성 메모리소자 및 그 제조방법{Method of fabricating the charge trapping layer having Silicon nanocrystal, and nonvolatile memory device and method of manufacturing the nonvolatile memory device using the same}Method of fabricating the charge trapping layer having Silicon nanocrystal, and nonvolatile memory device and method of manufacturing the nonvolatile memory device using the same

본 발명은 반도체 메모리소자 제조방법에 관한 것으로서, 특히 실리콘 나노크리스탈(Silicon nonocrystal)을 갖는 전하트랩층 형성방법과, 이를 이용한 불휘발성 메모리소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor memory device, and more particularly, to a method of forming a charge trap layer having silicon nanocrystals, a nonvolatile memory device using the same, and a method of manufacturing the same.

불휘발성 메모리소자로 사용되고 있는 플로팅게이트 구조는 요구되는 성능에 부합하지 못하는 집적도로 인하여 한계를 나타내고 있으며, 이에 따라 최근에는 전하트랩층(charge trapping layer)을 갖는 불휘발성 메모리소자에 대한 관심이 증폭되고 있다. 전하트랩층을 갖는 불휘발성 메모리소자는, 기존의 플로팅게이트 대신에 전하트랩층을 채용하고 있다. 이와 같이 전하트랩층을 갖는 불휘발성 메모리소자의 예로는 SONOS(Silicon-Oxide-Nitride-Oxide-Silicon) 구조나 MANOS(Metal-Al2O3-Nitride-Oxide-Silicon) 구조가 있다.Floating gate structures, which are used as nonvolatile memory devices, have limitations due to the degree of integration that does not meet the required performance. Accordingly, interest in nonvolatile memory devices having a charge trapping layer has recently been amplified. have. A nonvolatile memory device having a charge trap layer employs a charge trap layer instead of a conventional floating gate. Examples of the nonvolatile memory device having the charge trap layer include a silicon-oxide-nitride-oxide-silicon (SONOS) structure or a metal-al 2 O 3 -nitride-oxide-silicon (MANOS) structure.

전하트랩층은 실리콘기판 내의 채널영역에 있다가 일정 조건하에서 터널링층을 관통하여 유입되는 전하(charge)들을 저장시키기 위한 층으로서, 이를 위해서는 전하트랩층 내에 일정 숫자 이상의 트랩사이트(trap site)들이 존재하여야 한다. 통상적으로 전하트랩층으로는, 비정질(amorphous) 실리콘나이트라이드막, 비정질 알루미늄나이트라이드막, 실리콘-나노크리스탈을 갖는 실리콘옥사이드막, 실리콘-나노크리스탈을 갖는 실리콘나이트라이드막 등이 사용된다. 특히 나노크리스탈을 갖는 경우, 나노크리스탈의 크기, 숫자 및 분포도에 의해 전하트랩층 내에 저장되는 전하의 양과 분포에 영향을 끼치고, 결과적으로는 메모리소자의 동작특성에도 영향을 끼친다.The charge trap layer is a layer for storing charges flowing in the channel region of the silicon substrate through the tunneling layer under a predetermined condition, and for this purpose, a predetermined number of trap sites exist in the charge trap layer. shall. Typically, as the charge trap layer, an amorphous silicon nitride film, an amorphous aluminum nitride film, a silicon oxide film having silicon-nanocrystals, a silicon nitride film having silicon-nanocrystals, or the like is used. In particular, in the case of having a nanocrystal, the size, number, and distribution of the nanocrystal affect the amount and distribution of charge stored in the charge trap layer, and consequently, the operation characteristics of the memory device.

현재 나노크리스탈을 갖는 실리콘나이트라이드막이나 나노크리스탈을 갖는 실리콘옥사이드막을 형성하기 위하여, 실리콘-리치(Silicon-rich) 실리콘나이트라이드막 또는 실리콘-리치 실리콘옥사이드막을 터널링층 위에 형성한 후에 고온에서 열처리를 장시간 수행하였다. 이와 같은 열처리에 의해, 실리콘-리 실리콘나이트라이드막 또는 실리콘-리치 실리콘옥사이드막 내부에 상분리(phase separation) 현상이 발생하고, 이 상분리 현상에 의해 실리콘나이트라이드 또는 실리콘옥사이드의 매트릭스(matrix) 내에 실리콘-나노크리스탈이 생성되었다. 그러나 이와 같은 방법에 의해 생성된 실리콘-나노크리스탈은 랜덤(random)하게 생성됨에 따라 크기 및 분포가 불균일하게 형성되는 경향이 있으며, 이에 따라 메모리소자의 동작특성을 열화시키는 원인으로 작용할 수도 있다.In order to form a silicon nitride film having a nanocrystal or a silicon oxide film having a nanocrystal, a silicon-rich silicon nitride film or a silicon-rich silicon oxide film is formed on the tunneling layer and then heat-treated at a high temperature. It was carried out for a long time. By such heat treatment, a phase separation phenomenon occurs in the silicon-li silicon nitride film or the silicon-rich silicon oxide film, and the phase separation phenomenon causes the silicon in the matrix of silicon nitride or silicon oxide. Nanocrystals have been created. However, silicon-nanocrystals produced by such a method tend to be non-uniform in size and distribution as they are randomly generated, and thus may act as a cause of deterioration of operating characteristics of the memory device.

본 발명이 해결하고자 하는 과제는, 전하트랩층 내부에 실리콘-나노크리스탈이 균일한 크기와 균일한 분포를 갖도록 하여 소자의 동작특성을 향상시킬 수 있도록 하는 실리콘 나노크리스을 갖는 전하트랩층 형성방법과, 이를 이용한 불휘발성 메모리소자 및 그 제조방법을 제공하는 것이다.The problem to be solved by the present invention is a method for forming a charge trap layer having silicon nanocrystals to improve the operating characteristics of the device by having a silicon nanocrystals of uniform size and uniform distribution inside the charge trap layer, It is to provide a nonvolatile memory device and a manufacturing method using the same.

실리콘-나노크리스탈을 갖는 전하트랩층을 형성하기 위해, 먼저 기판위에 비정질 실리콘막을 형성한다. 그리고 산화분위기 또는 질화분위기에서 비정질 실리콘막에 대한 열처리를 수행한다. 열처리는 실리콘-나노크리스탈 형성을 위한 1차 열처리와, 매트릭스 형성을 위한 2차 열처리를 포함할 수 있다. 그러면 1차 열처리에 의해 비정질 실리콘막 내부에는 실리콘-나노크리스탈이 형성되며, 2차 열처리에 의해 비정질 실리콘막은 산화 또는 질화되고, 결과적으로 실리콘-나노크리스탈을 갖는 실리콘옥사이드막 또는 실리콘나이트라이드막으로 이루어지는 전하트랩층이 형성된다.In order to form a charge trap layer having silicon-nanocrystals, an amorphous silicon film is first formed on a substrate. Then, heat treatment is performed on the amorphous silicon film in an oxidizing or nitriding atmosphere. The heat treatment may include primary heat treatment for silicon-nanocrystal formation and secondary heat treatment for matrix formation. Then, silicon-nanocrystal is formed inside the amorphous silicon film by the first heat treatment, and the amorphous silicon film is oxidized or nitrided by the second heat treatment, and as a result, a silicon oxide film or silicon nitride film having silicon-nanocrystal is formed. A charge trap layer is formed.

이를 이용해 불휘발성 메모리소자를 제조하기 위해서는, 먼저 기판위에 터널링층을 형성한다. 터널링층 위에 비정질 실리콘막을 형성한다. 산화분위기 또는 질화분위기에서 비정질 실리콘막에 대한 열처리를 수행하여 전하트랩층으로서 실리콘-나노크리스탈을 갖는 실리콘옥사이드막 또는 실리콘나이트라이드막을 형성한다. 전하트랩층 위에 차폐층을 형성한다. 그리고 차폐층 위에 컨트롤게이트전극을 형성 한다.In order to manufacture the nonvolatile memory device using this, a tunneling layer is first formed on a substrate. An amorphous silicon film is formed on the tunneling layer. Heat treatment is performed on the amorphous silicon film in an oxidizing atmosphere or a nitride atmosphere to form a silicon oxide film or a silicon nitride film having silicon-nanocrystals as a charge trap layer. A shielding layer is formed on the charge trap layer. The control gate electrode is formed on the shielding layer.

일 실시예에 따른 불휘발성 메모리소자는, 기판 위에 형성된 터널링층과, 터널링층 위에 형성되며 실리콘-나노크리스탈을 갖는 실리콘옥사이드막 또는 실리콘나이트라이드막과, 실리콘옥사이드막 또는 실리콘나이트라이드막상에 형성된 차폐층과, 그리고 차폐층 위에 형성된 컨트롤게이트전극을 포함한다.A nonvolatile memory device according to an embodiment includes a tunneling layer formed on a substrate, a silicon oxide film or silicon nitride film formed on the tunneling layer and having silicon-nanocrystal, and a shield formed on the silicon oxide film or silicon nitride film. And a control gate electrode formed over the shielding layer.

본 발명에 따르면, 실리콘-나노크리스탈을 균일한 크기로 형성할 수 있으며, 일반적인 상분리에 의하는 경우보다 형성되는 실리콘-나노크리스탈의 숫자를 증가시킬 수 있다. 이에 따라 높은 밀도의 전하트랩사이트를 전하트랩층 내에 균일하게 형성시킬 수 있으며, 결과적으로 메모리소자의 동작특성을 향상시키고 특성의 균일도를 증대시킬 수 있다.According to the present invention, silicon-nanocrystals can be formed in a uniform size, and the number of silicon-nanocrystals formed can be increased more than in the case of general phase separation. Accordingly, high-density charge trap sites can be uniformly formed in the charge trap layer, and as a result, the operating characteristics of the memory device can be improved and the uniformity of the characteristics can be increased.

도 1 내지 도 7은 본 발명의 일 실시예에 따른 실리콘-나노크리스탈을 갖는 전하트랩층 형성방법과, 이를 이용한 불휘발성 메모리소자 및 그 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.1 through 7 are cross-sectional views illustrating a method of forming a charge trap layer having a silicon nanocrystal, a nonvolatile memory device using the same, and a method of manufacturing the same.

도 1을 참조하면, 실리콘기판과 같은 기판(100) 위에 터널링층(110)을 형성한다. 터널링층(110)은 적어도 20Å 이상의 두께를 갖는 옥사이드막으로 형성한다. 옥사이드막 형성을 위해서는 열산화방법이나 라디컬산화(radical oxidation)방법을 사용할 수 있다. 터널링층(110)으로서 옥사이드막을 형성한 후에는 N2O 가스 또는 NO 가스 분위기에서의 열공정을 수행하여 옥사이드막을 질화처리할 수도 있다. 이 질화처리에 의해, 나이트로전(N)이 주로 기판(100)과 터널링막(110)의 계면에 배치되어 기판(100)과 터널링막(110) 사이의 계면 특성을 향상시킨다.Referring to FIG. 1, a tunneling layer 110 is formed on a substrate 100 such as a silicon substrate. The tunneling layer 110 is formed of an oxide film having a thickness of at least 20 GPa. In order to form an oxide film, a thermal oxidation method or a radical oxidation method may be used. After the oxide film is formed as the tunneling layer 110, the oxide film may be nitrided by performing a thermal process in an N 2 O gas or NO gas atmosphere. By this nitriding treatment, the nitrogen N is mainly disposed at the interface between the substrate 100 and the tunneling film 110 to improve the interface characteristics between the substrate 100 and the tunneling film 110.

도 2를 참조하면, 터널링층(110) 위에 비정질(amorphous) 실리콘막(122)을 형성한다. 비정질 실리콘막(122)은 대략 20Å 내지 100Å의 두께를 갖도록 형성한다. 비정질 실리콘막(122)은 화학기상증착(CVD; Chemical Vapor Deposition)방법을 사용하여 형성할 수 있지만, 이에 한정되는 것은 아니다. 반응가스로는 실레인(silane)과 H2 가스의 혼합가스를 사용한다. 실레인 대신에 디클로로 실레인(dicloro silane)을 사용할 수도 있다.Referring to FIG. 2, an amorphous silicon film 122 is formed on the tunneling layer 110. The amorphous silicon film 122 is formed to have a thickness of approximately 20 kPa to 100 kPa. The amorphous silicon film 122 may be formed using a chemical vapor deposition (CVD) method, but is not limited thereto. As the reaction gas, a mixed gas of silane and H 2 gas is used. Dichlorosilane may be used instead of silane.

도 3을 참조하면, 비정질 실리콘막(122)에 대한 1차 열처리를 수행한다. 1차 열처리는 후속으로 수행될 2차 열처리에 비해 상대적으로 낮은 온도, 예컨대 대략 400℃ 내지 700℃의 온도에서 수행한다. 그리고 열처리시 분위기는 환원분위기, 예컨대 진공 분위기, H2 분위기 또는 불활성 가스 분위기로 설정한다. 1차 열처리에 의해, 비정질 실리콘이 결정화되고, 따라서 비정질 실리콘막(122) 내부에는 실리콘-나노크리스탈(124)이 생성된다. 비정질 실리콘이 결정화되는 과정에서 실리콘-나노크리스탈(124)이 생성되므로 많은 수의 실리콘-나노크리스탈(124)을 생성시킬 수 있다.Referring to FIG. 3, a first heat treatment is performed on the amorphous silicon film 122. The primary heat treatment is carried out at a relatively low temperature, for example from about 400 ° C. to 700 ° C., compared to the second heat treatment to be performed subsequently. At the time of heat treatment, the atmosphere is set to a reducing atmosphere such as a vacuum atmosphere, an H 2 atmosphere, or an inert gas atmosphere. By the primary heat treatment, amorphous silicon is crystallized, and thus silicon-nanocrystal 124 is generated inside the amorphous silicon film 122. Since the silicon-nanocrystal 124 is generated in the process of amorphous silicon crystallization, a large number of silicon-nanocrystals 124 may be generated.

도 4를 참조하면, 1차 열처리를 수행한 후에 상대적으로 높은 온도, 예컨대 대략 700℃ 내지 1200℃의 온도에서의 2차 열처리를 수행한다. 2차 열처리는 산화분위기 또는 질화분위기에서 수행한다. 전하트랩층(120)을 실리콘옥사이드막으로 형성하고자 할 경우 산화분위기에서 2차 열처리를 수행하고, 전하트랩층(120)을 실리콘나이트라이드막으로 형성하고자 할 경우 질화분위기에서 2차 열처리를 수행한다. 산화분위기는 O2 가스 또는 H2O 가스를 이용하여 형성하며, 질화분위기는 N2 가스 또는 NH3 가스를 이용하여 형성한다. 2차 열처리에 의해 실리콘옥사이드막 또는 실리콘나이트라이드막의 매트릭스 상(matrix phase)이 형성되고, 실리콘-나노크리스탈(124)의 크기는 더욱 더 작아진다. 결과적으로 실리콘옥사이드막 또는 실리콘나이트라이드막의 매트릭스 상(matrix phase)으로 이루어지는 전하트랩층(120) 내부에 불연속적인 상으로 실리콘-나노크리스탈(124)이 존재하는 마이크로구조(microstructure)가 만들어진다. 실리콘-나노크리스탈(124)의 크기는 여러 공정조건들, 예컨대 비정질 실리콘막(도 2의 122)의 증착두께, 열처리 온도, 열처리 프로파일, 열처리 시간 등에 의해 제어가 가능한다. 예로서, 앞서 언급한 바와 같이, 저온의 환원분위기에서 1차 열처리를 수행하여 많은 수의 실리콘-나노크리스탈 핵(nucleus)을 형성한 후, 고온의 질화분위기나 산화분위기에서 2차 열처리를 수행하면 크기가 작으면서 균일하고 숫자가 많은 실리콘-나노크리스탈(124)을 포함하는 전하트랩층(120)을 형성할 수 있다.Referring to FIG. 4, after performing the first heat treatment, the second heat treatment is performed at a relatively high temperature, for example, a temperature of approximately 700 ° C. to 1200 ° C. FIG. Secondary heat treatment is carried out in an oxidizing or nitriding atmosphere. When the charge trap layer 120 is to be formed of a silicon oxide film, a secondary heat treatment is performed in an oxidizing atmosphere, and when the charge trap layer 120 is formed to be a silicon nitride film, a secondary heat treatment is performed in a nitride atmosphere. . The oxidation atmosphere is formed using O 2 gas or H 2 O gas, and the nitride atmosphere is formed using N 2 gas or NH 3 gas. By the secondary heat treatment, a matrix phase of the silicon oxide film or the silicon nitride film is formed, and the size of the silicon-nanocrystal 124 becomes even smaller. As a result, a microstructure in which the silicon-nanocrystal 124 is present as a discontinuous phase in the charge trap layer 120 formed of the matrix phase of the silicon oxide film or the silicon nitride film is formed. The size of the silicon-nanocrystal 124 can be controlled by various process conditions, for example, the deposition thickness of the amorphous silicon film (122 of FIG. 2), the heat treatment temperature, the heat treatment profile, the heat treatment time, and the like. For example, as mentioned above, when a large number of silicon-nanocrystal nucleus is formed by performing a first heat treatment in a low temperature reducing atmosphere, a second heat treatment is performed in a high temperature nitriding or oxidizing atmosphere. The charge trap layer 120 may be formed to include the silicon nanocrystal 124 which is small in size and uniform and high in number.

도 5를 참조하면, 전하트랩층(120) 위에 차폐층(blocking layer)(130)을 형성한다. 차폐층(130)은 대략 50Å 내지 300Å 두께의 알루미늄옥사이드(Al2O3)막으로 형성한다. 다른 예에서 차폐층(130)은 화학기상증착(CVD)방법을 이용한 실리콘옥사이드막으로 형성할 수도 있다. 차폐층(130)을 형성한 후에는 급속열처리(RTP; Rapid Thermal Processing)를 수행하여 밀집화(densification)시킬 수 있다.Referring to FIG. 5, a blocking layer 130 is formed on the charge trap layer 120. The shielding layer 130 is formed of an aluminum oxide (Al 2 O 3 ) film having a thickness of approximately 50 GPa to 300 GPa. In another example, the shielding layer 130 may be formed of a silicon oxide film using a chemical vapor deposition (CVD) method. After the shielding layer 130 is formed, densification may be performed by performing rapid thermal processing (RTP).

도 6을 참조하면, 차폐층(130) 위에 컨트롤게이트전극(140)을 형성한다. 컨트롤게이트전극(140)은 n형 불순물이 고농도, 예컨대 1×1019 내지 5×1020 atoms/㎤로 도핑된 폴리실리콘막으로 형성한다. 다른 예에서, 컨트롤게이트전극(140)은 일함수(work function)가 4.5eV 이상인 금속게이트, 예컨대 탄탈륨나이트라이드(TaN)막, 티타늄나이트라이드(TiN) 또는 텅스텐나이트라이드(WN)막으로 형성한다. 비록 도면에 나타내지는 않았지만, 컨트롤게이트전극(140) 위에 워드라인의 비저항을 낮추기 위해 저저항층(미도시)을 형성할 수도 있다. 컨트롤게이트전극(140)을 폴리실리콘막으로 형성한 경우, 저저항층은 텅스텐실리사이드(WSi)막이나, 텅스텐나이트라이드(WN)막/텅스텐실리사이드(WSi)막으로 형성한다. 컨트롤게이트전극(140)을 금속막으로 형성한 경우, 저저항층은 폴리실리콘막/텅스텐나이트라이드(WN)막/텅스텐실리사이드(WSi)막으로 형성한다.Referring to FIG. 6, the control gate electrode 140 is formed on the shielding layer 130. The control gate electrode 140 is formed of a polysilicon film doped with a high concentration of n-type impurities, for example, 1 × 10 19 to 5 × 10 20 atoms / cm 3. In another example, the control gate electrode 140 is formed of a metal gate having a work function of 4.5 eV or more, such as a tantalum nitride (TaN) film, a titanium nitride (TiN), or a tungsten nitride (WN) film. . Although not shown, a low resistance layer (not shown) may be formed on the control gate electrode 140 to lower the specific resistance of the word line. When the control gate electrode 140 is formed of a polysilicon film, the low resistance layer is formed of a tungsten silicide (WSi) film or a tungsten nitride (WN) film / tungsten silicide (WSi) film. When the control gate electrode 140 is formed of a metal film, the low resistance layer is formed of a polysilicon film / tungsten nitride (WN) film / tungsten silicide (WSi) film.

도 7을 참조하면, 전하트랩층(120), 차폐층(130) 및 컨트롤게이트전극(140)에 대한 통상의 패터닝을 수행하여 전하트랩층(120)을 갖는 게이트스택을 형성한다. 그리고 도면에 나타내지는 않았지만, 기판(100) 내에 불순물영역(미도시) 형성을 위한 이온주입을 수행한다.Referring to FIG. 7, normal patterning of the charge trap layer 120, the shielding layer 130, and the control gate electrode 140 may be performed to form a gate stack having the charge trap layer 120. Although not shown, ion implantation is performed to form an impurity region (not shown) in the substrate 100.

도 1 내지 도 7은 본 발명에 따른 실리콘-나노크리스탈을 갖는 전하트랩층 형성방법과, 이를 이용한 불휘발성 메모리소자 및 그 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.1 to 7 are cross-sectional views illustrating a method of forming a charge trap layer having a silicon nanocrystal, a nonvolatile memory device using the same, and a method of manufacturing the same.

Claims (15)

기판위에 비정질 실리콘막을 형성하는 단계; 및Forming an amorphous silicon film on the substrate; And 환원분위기에서 제1 온도조건으로 수행하는 제1 열처리 및 산화분위기 또는 질화분위기에서 상기 제1 온도조건보다 높은 제2 온도조건으로 수행하는 제2 열처리를 상기 비정질 실리콘막에 대해 수행하여 실리콘-나노크리스탈을 갖는 실리콘옥사이드막 또는 실리콘나이트라이드막을 형성하는 단계를 포함하는 전하트랩층 형성방법.Silicon-nanocrystal by performing a first heat treatment performed under a first temperature condition in a reducing atmosphere and a second heat treatment performed under a second temperature condition higher than the first temperature condition in an oxidizing atmosphere or a nitride atmosphere. A charge trap layer forming method comprising the step of forming a silicon oxide film or a silicon nitride film having a. 제1항에 있어서,The method of claim 1, 상기 비정질 실리콘막은 20Å 내지 100Å의 두께로 형성하는 전하트랩층 형성방법.The amorphous silicon film is a charge trap layer forming method to form a thickness of 20 ~ 100Å. 제1항에 있어서,The method of claim 1, 상기 비정질 실리콘막은 실레인 또는 디클로로 실레인과 수소가스의 혼합가스를 이용한 화학기상증착방법을 사용하여 형성하는 전하트랩층 형성방법.And the amorphous silicon film is formed using a chemical vapor deposition method using a mixture gas of silane or dichloro silane and hydrogen gas. 삭제delete 제1항에 있어서,The method of claim 1, 상기 제1 열처리의 제1 온도조건은 400℃ 내지 700℃이고, 상기 제2 열처리의 제2 온도조건은 700℃ 내지 1200℃인 전하트랩층 형성방법.The first temperature condition of the first heat treatment is 400 ℃ to 700 ℃, the second temperature condition of the second heat treatment is 700 to 1200 ℃ charge trap layer forming method. 삭제delete 제1항에 있어서,The method of claim 1, 상기 환원분위기는 진공, H2 가스 또는 불활성 가스를 이용하여 형성하고, 상기 산화분위기는 O2 가스 또는 H2O 가스를 이용하여 형성하며, 그리고 상기 질화분위기는 N2 가스 또는 NH3 가스를 이용하여 형성하는 전하트랩층 형성방법.The reducing atmosphere is formed using vacuum, H 2 gas or inert gas, the oxidation atmosphere is formed using O 2 gas or H 2 O gas, and the nitriding atmosphere is using N 2 gas or NH 3 gas. Charge trap layer forming method. 기판위에 터널링층을 형성하는 단계;Forming a tunneling layer on the substrate; 상기 터널링층 위에 비정질 실리콘막을 형성하는 단계; 및Forming an amorphous silicon film on the tunneling layer; And 환원분위기에서 제1 온도조건으로 수행하는 제1 열처리 및 산화분위기 또는 질화분위기에서 상기 제1 온도조건보다 높은 제2 온도조건으로 수행하는 제2 열처리를 상기 비정질 실리콘막에 대해 수행하여 전하트랩층으로서 실리콘-나노크리스탈을 갖는 실리콘옥사이드막 또는 실리콘나이트라이드막을 형성하는 단계;A first heat treatment carried out under a first temperature condition in a reducing atmosphere and a second heat treatment carried out under a second temperature condition higher than the first temperature condition in an oxidizing atmosphere or a nitriding atmosphere were performed on the amorphous silicon film as a charge trap layer. Forming a silicon oxide film or a silicon nitride film having silicon-nanocrystals; 상기 전하트랩층 위에 차폐층을 형성하는 단계; 및Forming a shielding layer on the charge trap layer; And 상기 차폐층 위에 컨트롤게이트전극을 형성하는 단계를 포함하는 불휘발성 메모리소자 제조방법.And forming a control gate electrode on the shielding layer. 제8항에 있어서,The method of claim 8, 상기 비정질 실리콘막은 20Å 내지 100Å의 두께로 형성하는 불휘발성 메모리소자 제조방법.The amorphous silicon film is a nonvolatile memory device manufacturing method to form a thickness of 20 ~ 100Å. 제8항에 있어서,The method of claim 8, 상기 비정질 실리콘막은 실레인 또는 디클로로 실레인과 수소가스의 혼합가스를 이용한 화학기상증착방법을 사용하여 형성하는 불휘발성 메모리소자 제조방법.The amorphous silicon film is formed using a chemical vapor deposition method using a mixed gas of silane or dichloro silane and hydrogen gas. 삭제delete 제8항에 있어서,The method of claim 8, 상기 제1 열처리의 제1 온도조건은 400℃ 내지 700℃이고, 상기 제2 열처리의 제2 온도조건은 700℃ 내지 1200℃인 불휘발성 메모리소자 제조방법.The first temperature condition of the first heat treatment is 400 ℃ to 700 ℃, the second temperature condition of the second heat treatment method of manufacturing a nonvolatile memory device. 삭제delete 제8항에 있어서,The method of claim 8, 상기 환원분위기는 진공, H2 가스 또는 불활성 가스를 이용하여 형성하고, 상기 산화분위기는 O2 가스 또는 H2O 가스를 이용하여 형성하며, 그리고 상기 질화분위기는 N2 가스 또는 NH3 가스를 이용하여 형성하는 불휘발성 메모리소자 제조방법.The reducing atmosphere is formed using vacuum, H 2 gas or inert gas, the oxidation atmosphere is formed using O 2 gas or H 2 O gas, and the nitriding atmosphere is using N 2 gas or NH 3 gas. Method for manufacturing a nonvolatile memory device formed by. 기판 위에 형성된 터널링층;A tunneling layer formed on the substrate; 상기 터널링층 위에 형성되며 실리콘-나노크리스탈을 갖는 실리콘옥사이드막 또는 실리콘나이트라이드막;A silicon oxide film or a silicon nitride film formed on the tunneling layer and having silicon-nanocrystal; 상기 실리콘옥사이드막 또는 실리콘나이트라이드막상에 형성된 차폐층; 및A shielding layer formed on the silicon oxide film or silicon nitride film; And 상기 차폐층 위에 형성된 컨트롤게이트전극을 포함하는 불휘발성 메모리소자.Nonvolatile memory device comprising a control gate electrode formed on the shielding layer.
KR1020070112951A 2007-11-07 2007-11-07 Method of fabricating the charge trapping layer having Silicon nanocrystal, and nonvolatile memory device and method of manufacturing the nonvolatile memory device using the same KR100914292B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070112951A KR100914292B1 (en) 2007-11-07 2007-11-07 Method of fabricating the charge trapping layer having Silicon nanocrystal, and nonvolatile memory device and method of manufacturing the nonvolatile memory device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070112951A KR100914292B1 (en) 2007-11-07 2007-11-07 Method of fabricating the charge trapping layer having Silicon nanocrystal, and nonvolatile memory device and method of manufacturing the nonvolatile memory device using the same

Publications (2)

Publication Number Publication Date
KR20090046998A KR20090046998A (en) 2009-05-12
KR100914292B1 true KR100914292B1 (en) 2009-08-27

Family

ID=40856563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070112951A KR100914292B1 (en) 2007-11-07 2007-11-07 Method of fabricating the charge trapping layer having Silicon nanocrystal, and nonvolatile memory device and method of manufacturing the nonvolatile memory device using the same

Country Status (1)

Country Link
KR (1) KR100914292B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050002252A (en) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 Method of manufacturing a semiconductor device
JP2005129708A (en) 2003-10-23 2005-05-19 Univ Nagoya Silicon nano crystal, manufacturing method thereof floating-gate memory capacitor structure and manufacturing method thereof
KR20070111616A (en) * 2006-05-18 2007-11-22 삼성전자주식회사 Nonvolatile memory device comprising si nanocrystal as floating gate and method of manufacturing the same
KR20070119944A (en) * 2006-06-16 2007-12-21 삼성전자주식회사 Method of forming silicon nano crystals and method of manufacturing memory device using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050002252A (en) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 Method of manufacturing a semiconductor device
JP2005129708A (en) 2003-10-23 2005-05-19 Univ Nagoya Silicon nano crystal, manufacturing method thereof floating-gate memory capacitor structure and manufacturing method thereof
KR20070111616A (en) * 2006-05-18 2007-11-22 삼성전자주식회사 Nonvolatile memory device comprising si nanocrystal as floating gate and method of manufacturing the same
KR20070119944A (en) * 2006-06-16 2007-12-21 삼성전자주식회사 Method of forming silicon nano crystals and method of manufacturing memory device using the same

Also Published As

Publication number Publication date
KR20090046998A (en) 2009-05-12

Similar Documents

Publication Publication Date Title
US9553175B2 (en) SONOS type stacks for nonvolatile charge trap memory devices and methods to form the same
US20080272424A1 (en) Nonvolatile Memory Device Having Fast Erase Speed And Improved Retention Characteristics And Method For Fabricating The Same
KR100890040B1 (en) Non-volatile memory device having charge trapping layer and method of fabricating the same
US8241974B2 (en) Nonvolatile memory device with multiple blocking layers and method of fabricating the same
US20080157185A1 (en) Non-Volatile Memory Device Having Charge Trapping Layer and Method for Fabricating the Same
JP4617574B2 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
US20060273411A1 (en) In-situ nitridation of high-k dielectrics
US6448166B2 (en) Method for forming a gate for semiconductor devices
US20070054453A1 (en) Methods of forming integrated circuit memory devices having a charge storing layer formed by plasma doping
KR100914292B1 (en) Method of fabricating the charge trapping layer having Silicon nanocrystal, and nonvolatile memory device and method of manufacturing the nonvolatile memory device using the same
US9406519B2 (en) Memory device structure and method
US7553720B2 (en) Non-volatile memory device and fabrication method thereof
KR101151153B1 (en) The Method of manufacturing a flash memory device
US8283224B2 (en) Ammonia pre-treatment in the fabrication of a memory cell
KR101070312B1 (en) Gate-electrode of semiconductor device including hardmask nitride and method for fabricating the same
KR101003491B1 (en) Non-volatile memory device having charge trapping layer and method of fabricating the same
KR100745604B1 (en) Semiconductor device and method of forming the same
KR20100011243A (en) Non volatile memory device with aluminium nitride and method for fabricating the same
KR100955680B1 (en) Method of fabricating non-volatile memory device
KR20100011482A (en) Method of forming a gate conductive film for semiconductor device
KR20080092540A (en) Method of manufacturing a non-volatile memory device
KR20090123327A (en) The method for manufacturing non-volatile memory device having charge trap layer
KR20090068001A (en) Non-volatile memory device having charge trap layer and the method for manufacturing the same
KR20090102420A (en) The method for manufacturing non-volatile memory device having charge trap layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee