KR101151153B1 - The Method of manufacturing a flash memory device - Google Patents

The Method of manufacturing a flash memory device Download PDF

Info

Publication number
KR101151153B1
KR101151153B1 KR1020080131296A KR20080131296A KR101151153B1 KR 101151153 B1 KR101151153 B1 KR 101151153B1 KR 1020080131296 A KR1020080131296 A KR 1020080131296A KR 20080131296 A KR20080131296 A KR 20080131296A KR 101151153 B1 KR101151153 B1 KR 101151153B1
Authority
KR
South Korea
Prior art keywords
film
insulating film
high dielectric
flash memory
memory device
Prior art date
Application number
KR1020080131296A
Other languages
Korean (ko)
Other versions
KR20100072786A (en
Inventor
손현철
고대홍
김용탑
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020080131296A priority Critical patent/KR101151153B1/en
Publication of KR20100072786A publication Critical patent/KR20100072786A/en
Application granted granted Critical
Publication of KR101151153B1 publication Critical patent/KR101151153B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 플래시 메모리 소자의 제조방법에 관한 것으로서, 반도체 기판 상에 제1 절연막 및 고유전막으로 이루어진 이중 구조의 터널 절연막을 형성하는 단계; 상기 터널 절연막 상에 제2 절연막, 블로킹막 및 도전막을 형성하는 단계; 및 상기 도전막, 블로킹막, 제2 절연막 및 터널 절연막을 식각하여 게이트를 형성하는 단계를 포함하고, 상기 고유전막은 하프늄-실리콘-옥시나이트라이드(Hafnium-Silicon-Oxynitried)로 형성하는 것을 특징으로 한다. The present invention relates to a method of manufacturing a flash memory device, the method comprising: forming a tunnel insulating film having a dual structure including a first insulating film and a high dielectric film on a semiconductor substrate; Forming a second insulating film, a blocking film, and a conductive film on the tunnel insulating film; And forming a gate by etching the conductive layer, the blocking layer, the second insulating layer, and the tunnel insulating layer, wherein the high-k dielectric layer is formed of hafnium-silicon-oxynitride. do.

터널 절연막, HfSiON, 이중 구조, SiO2, 고유전막, 누설 전류, 리텐션 Tunnel insulating film, HfSiON, double structure, SiO2, high dielectric film, leakage current, retention

Description

플래시 메모리 소자의 제조방법{The Method of manufacturing a flash memory device} The method of manufacturing a flash memory device

본 발명은 플래시 메모리 소자의 제조방법에 관한 것으로, 특히, SiO2막과, 하프늄-실리콘-옥시나이트라이드(Hafnium-Silicon-Oxynitried)로 형성된 고유전막으로 이루어진 이중막 구조의 터널 절연막을 형성하기 위한 플래시 메모리 소자의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a flash memory device, and more particularly, to forming a tunnel insulating film having a double film structure composed of a SiO 2 film and a high dielectric film formed of hafnium-silicon-oxynitride. A method of manufacturing a flash memory device.

일반적으로, 플래시 메모리 소자에서 게이트 형성 공정시 터널 절연막은 SiO2를 이용한 단일층으로 형성하고 있다. In general, the tunnel insulating film is formed of a single layer using SiO 2 in the gate forming process of a flash memory device.

그러나, 소자가 고집적화되어 감에 따라 터널 절연막의 두께가 8nm이하로 얇아지면서 정전용량(capacitance)을 일정한 값으로 유지하지 못해 누설 전류가 증가하는 문제가 발생하게 된다. 이로 인해, 저장된 전하가 터널 절연막을 통해 빠져나가는 리텐션(retention) 특성을 열화 시킨다.However, as the device becomes highly integrated, the thickness of the tunnel insulating layer becomes thinner than 8 nm, causing a problem in that the leakage current increases because the capacitance cannot be maintained at a constant value. This deteriorates the retention characteristic in which the stored charges escape through the tunnel insulating film.

이러한 문제를 해결하기 위해 유전 상수가 높고 SiO2보다 밴드갭(band-gap)이 큰 고유전 물질(high-k)을 이용한 터널 절연막 형성 공정에 대한 연구가 활발히 진행되고 있다. In order to solve this problem, studies on the tunneling insulating film formation process using a high-k dielectric material having a high dielectric constant and a band-gap larger than SiO 2 have been actively conducted.

그러나, 터널 절연막으로 고유전 물질을 형성할 경우, 소스 가스인 O3 가스 또는 H2O 가스를 이용한 원자층 증착(Atomic Layer Deposition; ALD) 방법을 사용하게 된다. 이때, 반도체 기판과 소스 가스인 O3 가스 또는 H2O 가스가 반응하여 반도체 기판과 고유전 물질 사이에 계면층(interfacial layer) 즉, SiO2막이 형성된다. 여기서, 반도체 기판과 고유전 물질 사이에 형성된 계면층(SiO2막)은 Si-O 간의 결합이 불안정하고 불순물 오염이 발생하여 막의 조밀 성이 떨어지게 된다. 이로 인해, 누설 전류(leakage current)가 증가하고, 반도체 기판 상부에 형성된 계면층(SiO2막)이 두꺼워져 프로그램 및 소거 속도를 감소시키는 문제점이 있다. However, when the high dielectric material is formed of the tunnel insulating layer, an atomic layer deposition (ALD) method using O 3 gas or H 2 O gas, which is a source gas, is used. In this case, the semiconductor substrate and the source gas O 3 gas or H 2 O gas react to form an interfacial layer, that is, an SiO 2 film, between the semiconductor substrate and the high dielectric material. Here, in the interfacial layer (SiO 2 film) formed between the semiconductor substrate and the high dielectric material, the bond between Si-O is unstable and impurity contamination occurs, resulting in poor film density. As a result, the leakage current increases, and the interface layer (SiO 2 film) formed on the semiconductor substrate becomes thick, thereby reducing the program and erase speeds.

또한, 고유전 물질에 비해 밴드갭(band-gap)이 큰 계면층(SiO2막)이 형성되어 저장된 전하가 터널 절연막을 통해 빠져나가는 리텐션 특성을 열화시키는 문제점이 있다. In addition, an interface layer (SiO 2 film) having a larger band-gap than that of a high dielectric material is formed, thereby degrading retention characteristics in which stored charges escape through the tunnel insulating film.

본 발명은 SiO2막과 하프늄-실리콘-옥시나이트라이드(Hafnium-Silicon-Oxynitried)로 형성된 고유전막으로 이루어진 이중막 구조의 터널 절연막을 형성하여 유효 산화 두께(Equivalent Oxide Thickness; EOT)를 낮추면서 두꺼운 물리적 산화 두께를 확보함으로써 리텐션(retention) 특성을 개선하는 플래시 메모리 소자의 제조방법을 제공한다. The present invention forms a double-layered tunnel insulating film consisting of a SiO 2 film and a high-k dielectric film formed of hafnium-silicon-oxynitride to reduce the effective oxide thickness (EOT) while reducing the effective physical thickness. A method of manufacturing a flash memory device that improves retention characteristics by securing an oxide thickness is provided.

본 발명의 일 실시 예에 따른 플래시 메모리 소자의 제조방법은, 반도체 기판 상에 제1 절연막 및 고유전막으로 이루어진 이중 구조의 터널 절연막을 형성하는 단계; 상기 터널 절연막 상에 제2 절연막, 블로킹막 및 도전막을 형성하는 단계; 및 상기 도전막, 블로킹막, 제2 절연막 및 터널 절연막을 식각하여 게이트를 형성하는 단계를 포함하고, 상기 고유전막은 하프늄-실리콘-옥시나이트라이드(Hafnium-Silicon-Oxynitried)로 형성하는 것을 특징으로 한다. A method of manufacturing a flash memory device according to an embodiment of the present invention may include forming a tunnel insulating film having a double structure including a first insulating film and a high dielectric film on a semiconductor substrate; Forming a second insulating film, a blocking film, and a conductive film on the tunnel insulating film; And forming a gate by etching the conductive layer, the blocking layer, the second insulating layer, and the tunnel insulating layer, wherein the high-k dielectric layer is formed of hafnium-silicon-oxynitride. do.

상기에서, 제1 절연막은 SiO2를 이용하여 10Å 내지 40Å의 두께로 형성한다. 제1 절연막은 열산화 공정 또는 래디컬(radical) 산화 공정으로 형성한다. 제1 절연막을 형성한 후 열공정을 실시하는 단계를 더 포함한다. 열공정은 N2O 가스 또는 NO 가스 분위기에서 실시한다.In the above description, the first insulating film is formed to a thickness of 10 GPa to 40 GPa using SiO 2 . The first insulating film is formed by a thermal oxidation process or a radical oxidation process. The method may further include performing a thermal process after forming the first insulating film. The thermal process is carried out in an N 2 O gas or NO gas atmosphere.

고유전막은 원자층 증착(Atomic Layer Deposition; ALD) 방법 또는 화학 기상 증착(Chemical Vapor Deposition; CVD) 방법을 이용하여 형성하는데, 750～1000℃의 고온에서 NH3 가스를 혼입한 가운데 후속 열처리하여 형성하는 것이 바람직하다. 고유전막은 5Å 내지 40Å의 유효 산화 두께(Equivalent Oxide Thickness; EOT)로 형성한다. 고유전막을 형성한 후 급속 열처리(Rapid Thermal Process; RTP) 공정을 실시하여 고유전막을 조밀화시킨다.The high-k dielectric layer is formed by using atomic layer deposition (ALD) or chemical vapor deposition (CVD), which is formed by subsequent heat treatment incorporating NH3 gas at a high temperature of 750 to 1000 ° C. It is preferable. The high dielectric film is formed to have an effective oxide thickness (EOT) of 5 kPa to 40 kPa. After forming the high dielectric film, a rapid thermal process (RTP) process is performed to densify the high dielectric film.

제2 절연막은 원자층 증착(ALD) 방법 또는 화학 기상 증착(CVD) 방법을 이용하여 형성한다. 제2 절연막은 20Å 내지 100Å의 두께로 형성한다. 제2 절연막은 화학량론적 비가 조절된 질화물 또는 실리콘이 풍부한 질화물로 이루어진 단일층으로 형성하거나 화학량론적 비가 조절된 질화물과 실리콘이 풍부한 질화물이 조합된 다층 구조로 형성한다. 제2 절연막은 HfO2, ZrO2, Nb2O5, La2O3, Pr2O3 또는 Nd2O3로 이루어진 고유전 물질로 형성한다.The second insulating film is formed using an atomic layer deposition (ALD) method or a chemical vapor deposition (CVD) method. The second insulating film is formed to a thickness of 20 kPa to 100 kPa. The second insulating film is formed of a single layer made of nitride or silicon-rich nitride having a controlled stoichiometric ratio, or formed of a multilayer structure in which nitride and silicon-rich nitride having a stoichiometric ratio controlled are combined. The second insulating film is formed of a high dielectric material composed of HfO 2 , ZrO 2 , Nb 2 O 5 , La 2 O 3 , Pr 2 O 3, or Nd 2 O 3 .

블로킹막은 Al2O3 또는 산화막을 이용하여 형성한다. 산화막은 화학적 기상 증착(CVD) 방법으로 형성한다. 블로킹막은 50Å 내지 300Å의 두께로 형성한다. 블로킹막을 형성한 후 급속 열처리(RTP) 공정을 실시하여 블로킹막을 조밀화시키는 단계를 더 포함한다. The blocking film is formed using Al 2 O 3 or an oxide film. The oxide film is formed by chemical vapor deposition (CVD). The blocking film is formed to a thickness of 50 kPa to 300 kPa. The method may further include densifying the blocking film by performing a rapid heat treatment (RTP) process after forming the blocking film.

도전막은 소노스(SONOS) 공정을 위해서는 폴리실리콘막으로, 마노스(MANOS) 공정을 위해서는 탄탈륨질화막(TaN)과 같은 금속 물질로 형성한다. 폴리실리콘막은 1E19/㎤ 내지 5E20/㎤의 농도로 형성한다. 금속 물질은 일함수(work function)가 4.5eV 내지 6V가 되는 물질로 형성한다. The conductive film is formed of a polysilicon film for the SONOS process and a metal material such as a tantalum nitride film (TaN) for the MANOS process. The polysilicon film is formed at a concentration of 1E 19 / cm 3 to 5E 20 / cm 3. The metal material is formed of a material having a work function of 4.5 eV to 6 V.

본 발명의 다른 실시 예에 따른 플래시 메모리 소자의 제조방법은, 반도체 기판 상에 절연막 및 고유전막으로 이루어진 이중 구조의 터널 절연막을 형성하는 단계; 상기 터널 절연막 상에 제1 도전막, 유전체막 및 제2 도전막을 형성하는 단계; 및 상기 제2 도전막, 유전체막, 제1 도전막 및 터널 절연막을 식각하여 게이트를 형성하는 단계를 포함하고, 상기 고유전막은 하프늄-실리콘-옥시나이트라이드(Hafnium-Silicon-Oxynitried)로 형성하는 것을 특징으로 한다. According to another aspect of the present invention, there is provided a method of manufacturing a flash memory device, the method including: forming a tunnel insulating film having a double structure including an insulating film and a high dielectric film on a semiconductor substrate; Forming a first conductive film, a dielectric film, and a second conductive film on the tunnel insulating film; And forming a gate by etching the second conductive layer, the dielectric layer, the first conductive layer, and the tunnel insulating layer, wherein the high-k dielectric layer is formed of hafnium-silicon-oxynitride. It is characterized by.

상기에서, 절연막은 SiO2를 이용하여 10Å 내지 40Å의 두께로 형성한다. 절연막은 열산화 공정 또는 래디컬 산화 공정으로 형성한다. 절연막을 형성한 후 열공정을 실시하는 단계를 더 포함한다. 열공정은 N2O 가스 또는 NO 가스 분위기에서 실시한다.In the above, the insulating film is formed to a thickness of 10 GPa to 40 GPa using SiO 2 . The insulating film is formed by a thermal oxidation process or a radical oxidation process. The method may further include performing a thermal process after forming the insulating film. The thermal process is carried out in an N 2 O gas or NO gas atmosphere.

고유전막은 원자층 증착(Atomic Layer Deposition; ALD) 방법 또는 화학 기상 증착(Chemical Vapor Deposition; CVD) 방법을 이용하여 형성하는데, 750～1000℃의 고온에서 NH3 가스를 혼입한 가운데 후속 열처리하여 형성하는 것이 바람직하다. 고유전막은 5Å 내지 40Å의 유효 산화 두께(EOT)로 형성한다. 고유전막을 형성한 후 급속 열처리(RTP) 공정을 실시하여 고유전막을 조밀화시키는 단계를 더 포함한다.The high-k dielectric layer is formed by using atomic layer deposition (ALD) or chemical vapor deposition (CVD), which is formed by subsequent heat treatment incorporating NH3 gas at a high temperature of 750 to 1000 ° C. It is preferable. The high dielectric film is formed with an effective oxide thickness (EOT) of 5 kPa to 40 kPa. After forming the high dielectric film, the method further includes densifying the high dielectric film by performing a rapid heat treatment (RTP) process.

제1 및 제2 도전막은 화학 기상 증착(CVD) 방법을 이용하여 형성한다. 제1 및 제2 도전막은 400Å 내지 2500Å의 두께로 형성한다. 제1 및 제2 도전막은 폴리실리콘막으로 형성한다. 폴리실리콘막은 1E19/㎤ 내지 5E20/㎤의 농도로 형성한다. 유전체막은 화학적 기상 증착(CVD) 방법을 이용하여 형성한다.The first and second conductive films are formed using a chemical vapor deposition (CVD) method. The first and second conductive films are formed to a thickness of 400 kPa to 2500 kPa. The first and second conductive films are formed of polysilicon films. The polysilicon film is formed at a concentration of 1E 19 / cm 3 to 5E 20 / cm 3. The dielectric film is formed using a chemical vapor deposition (CVD) method.

유전체막은 제1 산화막, 질화막 및 제2 산화막이 순차적으로 적층된 ONO 구조로 형성한다. 제1 산화막은 30Å 내지 60Å의 두께로, 질화막은 40Å 내지 70Å의 두께로, 제2 산화막은 30Å 내지 80Å의 두께로 형성한다. The dielectric film is formed in an ONO structure in which a first oxide film, a nitride film, and a second oxide film are sequentially stacked. The first oxide film has a thickness of 30 kPa to 60 kPa, the nitride film has a thickness of 40 kPa to 70 kPa, and the second oxide film has a thickness of 30 kPa to 80 kPa.

유전체막은 고유전 물질을 단일층으로 형성하거나, 고유전 물질-산화막, 산화막-고유전 물질로 이루어진 이중 구조로 형성하거나, 산화막-고유전 물질-산화막으로 이루어진 삼중 구조로 형성한다. 고유전 물질은 HfO2, HfSiOx, ZrO2, ZrAlOx, ZrSiOx, HfAlOx, La2O3, Pr2O3, Nd2O3, Al2O3, 또는 Nb2O5으로 형성한다. 유전체막을 형성한 후 열처리 공정을 실시하여 유전체막을 조밀화시키는 단계를 더 포함한다. The dielectric film is formed of a single layer of a high dielectric material, a double structure of a high dielectric material-oxide film, an oxide film-dielectric material, or a triple structure of an oxide film-dielectric material-oxide film. The high dielectric material is formed of HfO 2 , HfSiO x , ZrO 2 , ZrAlO x , ZrSiO x , HfAlO x , La 2 O 3 , Pr 2 O 3 , Nd 2 O 3 , Al 2 O 3 , or Nb 2 O 5 . The method may further include densifying the dielectric film by performing a heat treatment process after forming the dielectric film.

본 발명의 다른 실시 예에 따른 플래시 메모리 소자의 제조방법은, 반도체 기판 상에 절연막 및 고유전막으로 이루어진 이중 구조의 터널 절연막을 형성하는 단계; 상기 터널 절연막 상에 제1 도전막, 유전체막 및 제2 도전막을 형성하는 단계; 상기 유전체막을 형성한 후, 열처리 공정을 실시하여 상기 유전체막을 조밀화시키는 단계; 및 상기 제2 도전막, 유전체막, 제1 도전막 및 터널 절연막을 식각하여 게이트를 형성하는 단계를 포함하고, 상기 고유전막은 하프늄-실리콘-옥시나이트라이드(Hafnium-Silicon-Oxynitried)로 형성하는 것을 특징으로 한다. According to another aspect of the present invention, there is provided a method of manufacturing a flash memory device, the method including: forming a tunnel insulating film having a double structure including an insulating film and a high dielectric film on a semiconductor substrate; Forming a first conductive film, a dielectric film, and a second conductive film on the tunnel insulating film; After forming the dielectric film, performing a heat treatment process to densify the dielectric film; And forming a gate by etching the second conductive layer, the dielectric layer, the first conductive layer, and the tunnel insulating layer, wherein the high-k dielectric layer is formed of hafnium-silicon-oxynitride. It is characterized by.

상기에서, 상기 유전체막은 제1 산화막, 질화막 및 제2 산화막이 순차적으로 적층된 ONO 구조로 형성한다. 상기 제1 산화막은 30Å 내지 60Å의 두께로, 상기 질화막은 40Å 내지 70Å의 두께로, 상기 제2 산화막은 30Å 내지 80Å의 두께로 형성한다. 상기 유전체막은 고유전 물질을 단일층으로 형성하거나, 고유전 물질-산화막, 산화막-고유전 물질로 이루어진 이중 구조로 형성하거나, 산화막-고유전 물질-산화막으로 이루어진 삼중 구조로 형성한다. 상기 고유전 물질은 HfO2, HfSiOx, ZrO2, ZrAlOx, ZrSiOx, HfAlOx, La2O3, Pr2O3, Nd2O3, Al2O3, 또는 Nb2O5으로 형성한다. In the above, the dielectric film is formed in an ONO structure in which a first oxide film, a nitride film, and a second oxide film are sequentially stacked. The first oxide film has a thickness of 30 kPa to 60 kPa, the nitride film has a thickness of 40 kPa to 70 kPa, and the second oxide film has a thickness of 30 kPa to 80 kPa. The dielectric film may be formed of a single layer of a high dielectric material, a double structure of a high dielectric material-oxide film, an oxide film-dielectric material, or a triple structure of an oxide film-dielectric material-oxide film. The high dielectric material is formed of HfO 2 , HfSiO x , ZrO 2 , ZrAlO x , ZrSiO x , HfAlO x , La 2 O 3 , Pr 2 O 3 , Nd 2 O 3 , Al 2 O 3 , or Nb 2 O 5 do.

상술한 바와 같이 본 발명에 의한 효과는 다음과 같다.As described above, the effects of the present invention are as follows.

첫째, SiO2막과 고유전막으로 이루어진 이중 구조의 터널 절연막을 형성함으로써 유효 산화 두께(Equivalent Oxide Thickness; EOT)를 낮추면서 두꺼운 물리적 산화 두께를 확보할 수 있다. First, by forming a dual-layer tunnel insulating film composed of a SiO 2 film and a high dielectric film, it is possible to secure a thick physical oxide thickness while lowering an effective oxide thickness (EOT).

둘째, 고유전막을 이용한 이중 구조의 터널 절연막을 형성함으로써 누설 전류(leakage current)가 증가하는 것을 방지할 수 있다.Second, by forming a double-layer tunnel insulating film using a high dielectric film it can be prevented from increasing the leakage current (leakage current).

셋째, 고유전막을 이용한 이중 구조의 터널 절연막을 형성함으로써 반도체 기판 상부에 형성된 절연막이 두꺼워져 프로그램 및 소거 속도가 감소 되는 것을 방지할 수 있다.Third, by forming a tunnel insulating film having a dual structure using a high dielectric film, it is possible to prevent the insulating film formed on the semiconductor substrate from being thickened, thereby reducing the program and erase speed.

넷째, 고유전막을 이용한 이중 구조의 터널 절연막을 형성함으로써 저장된 전하가 터널 절연막을 통해 빠져나가는 리텐션(retention) 특성을 개선할 수 있다. Fourth, by forming a tunnel insulating film having a dual structure using a high dielectric film it is possible to improve the retention characteristics that the stored charge is discharged through the tunnel insulating film.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 6는 본 발명의 제1 실시 예에 따른 플래시 메모리 소자의 제조방법을 설명하기 위해 도시한 단면도로서, 셀 게이트 영역에 국한하여 공정 단계를 실시한다. 1 to 6 are cross-sectional views illustrating a method of manufacturing a flash memory device according to a first embodiment of the present invention, and the process steps are performed only in the cell gate region.

도 1을 참조하면, 반도체 기판(100) 상부에 고유전 물질(high k)을 이용한 이중 구조의 터널 절연막(102)을 형성한다. 여기서, 터널 절연막(102)의 이중 구조에 대해 설명하면 다음과 같다. Referring to FIG. 1, a tunnel insulating layer 102 having a dual structure using a high k material is formed on a semiconductor substrate 100. Here, the double structure of the tunnel insulating film 102 will be described.

먼저, 반도체 기판(100) 상부에 제1 절연막(102a)을 형성한다. 이때, 제1 절연막(102a)은 SiO2를 이용하여 10Å 내지 40Å의 두께로 형성한다. 제1 절연막(102a)은 열산화 공정 또는 래디컬(radical) 산화 공정으로 형성한다. First, the first insulating layer 102a is formed on the semiconductor substrate 100. At this time, the first insulating film 102a is formed to have a thickness of 10 kPa to 40 kPa using SiO 2 . The first insulating film 102a is formed by a thermal oxidation process or a radical oxidation process.

그런 다음, 반도체 기판(100)과 제1 절연막(102a) 사이의 계면 특성을 향상시키기 위해 N2O 가스 또는 NO 가스 분위기에서 열공정을 실시하여 질화 처리한다. 이때, 질소 가스는 반도체 기판(100)과 제1 절연막(102a) 계면에 모이게 된다. Then, in order to improve the interface characteristics between the semiconductor substrate 100 and the first insulating film 102a, a thermal process is performed in a N 2 O gas or a NO gas atmosphere to perform nitriding. At this time, the nitrogen gas is collected at the interface between the semiconductor substrate 100 and the first insulating film 102a.

도 2를 참조하면, 제1 절연막(102a) 상부에 하프늄-실리콘-옥시나이트라이드(Hafnium-Silicon-Oxynitried)를 이용하여 고유전막(102b)을 형성한다. 이때, 고유전막(102b)은 원자층 증착(Atomic Layer Deposition; ALD) 방법 또는 화학 기상 증착(Chemical Vapor Deposition; CVD) 방법을 이용하여 형성하는데, 750～1000℃의 고온에서 NH3 가스를 혼입한 가운데 후속 열처리하여 형성하는 것이 바람직하다. 보다 바람직하게는, 상기 고유전막(102b)는 5Å 내지 40Å의 유효 산화 두께(Equivalent Oxide Thickness; EOT)로 형성한다. Referring to FIG. 2, a high dielectric layer 102b is formed on the first insulating layer 102a by using hafnium-silicon-oxynitride. In this case, the high-k dielectric layer 102b is formed by using an atomic layer deposition (ALD) method or a chemical vapor deposition (CVD) method, in which NH3 gas is mixed at a high temperature of 750 to 1000 ° C. It is preferable to form by subsequent heat treatment. More preferably, the high dielectric film 102b is formed to have an effective oxide thickness (EOT) of 5 kPa to 40 kPa.

그런 다음, 급속 열처리(Rapid Thermal Process; RTP) 공정을 실시하여 고유전막(102b)을 조밀화시킨다. Then, a rapid thermal process (RTP) process is performed to densify the high dielectric film 102b.

이로써, 반도체 기판(100) 상부에 제1 절연막(102a) 및 고유전막(102b)으로 이루어진 이중 구조의 터널 절연막(102)이 형성된다. As a result, a double-walled tunnel insulating layer 102 including the first insulating layer 102a and the high-k dielectric layer 102b is formed on the semiconductor substrate 100.

고유전 물질의 조성에 따른 밴드갭(band-gap) 및 밴드 오프셋(band-offset)의 변화를 이용하여 고유전막(102b)의 높이를 조절할 수 있으며, 조성에 따른 유전율 변화를 이용하여 고유전막(102b)의 유효 산화 두께(EOT)를 낮추면서 두꺼운 물리적 산화 두께를 확보할 수 있다. 이로 인해, 프로그램 및 소거 속도를 향상시킬 수 있으며 리텐션(retention) 특성을 개선할 수 있다. The height of the high-k dielectric layer 102b can be adjusted by using a change in band-gap and band-offset according to the composition of the high-k dielectric material. It is possible to secure a thick physical oxidation thickness while lowering the effective oxidation thickness (EOT) of 102b). As a result, the program and erase speeds can be improved, and retention characteristics can be improved.

도 3를 참조하면, 이중 구조로 이루어진 터널 절연막(102) 상부에 제2 절연막(104)을 형성한다. 이때, 제2 절연막(104)은 원자층 증착(ALD) 방법 또는 화학 기상 증착(CVD) 방법을 이용하여 20Å 내지 100Å의 두께로 형성한다. 여기서, 제2 절연막(104)은 화학량론적 비가 조절된 질화물 또는 실리콘이 풍부한 질화물로 이루어진 단일층으로 형성하거나, 화학량론적 비가 조절된 질화물과 실리콘이 풍부한 질화물이 조합된 다층 구조로 형성한다. 또한, 제2 절연막(104)은 HfO2, ZrO2, Nb2O5, La2O3, Pr2O3 또는 Nd2O3로 이루어진 고유전 물질로 형성할 수 있다. Referring to FIG. 3, a second insulating film 104 is formed on the tunnel insulating film 102 having a double structure. In this case, the second insulating layer 104 is formed to a thickness of 20 kV to 100 kV using the atomic layer deposition (ALD) method or the chemical vapor deposition (CVD) method. Here, the second insulating film 104 is formed of a single layer made of nitride or silicon-rich nitride having a controlled stoichiometric ratio, or formed of a multilayered structure having a nitride and silicon-rich nitride having a stoichiometric ratio controlled. In addition, the second insulating layer 104 may be formed of a high dielectric material composed of HfO 2 , ZrO 2 , Nb 2 O 5 , La 2 O 3 , Pr 2 O 3, or Nd 2 O 3 .

제2 절연막(104)은 전하가 트랩핑되는 매체(electric charge trapping medium)로 사용된다. 전하 트랩핑 매체는 소노스(Silicon-Oxide-Nitride-Oxide-Silicon; SONOS)형 또는 마노스(Metal-Aluminate-Nitride-Oxide-Silicon; MANOS)형 플래시 메모리의 정보 저장을 위한 장소이다. The second insulating film 104 is used as an electric charge trapping medium. The charge trapping medium is a place for information storage of a Silicon-Oxide-Nitride-Oxide-Silicon (SONOS) type or a Metal-Aluminate-Nitride-Oxide-Silicon (MANOS) type flash memory.

따라서, 터널 절연막(102)을 제1 절연막(102a) 및 고유전막(102b)으로 이루어진 이중 구조로 형성함으로써 동일한 유효 산화 두께(EOT)에서도 물리적인 산화 두께를 증가시켜 제2 절연막(104)에 저장된 전하가 터널 절연막(102)을 통해 빠져나가는 리턴션 현상을 방지할 수 있다. Therefore, the tunnel insulating film 102 is formed in a double structure consisting of the first insulating film 102a and the high dielectric film 102b, thereby increasing the physical oxidation thickness even in the same effective oxide thickness (EOT) and stored in the second insulating film 104. It is possible to prevent a retraction phenomenon in which charges are discharged through the tunnel insulating layer 102.

도 4를 참조하면, 제2 절연막(104) 상부에 블로킹막(106)을 형성한다. 이때, 블로킹막(106)은 Al2O3 또는 산화막을 이용하여 50Å 내지 300Å의 두께로 형성한다. 여기서, 산화막은 화학적 기상 증착(CVD) 방법으로 형성한다. Referring to FIG. 4, a blocking film 106 is formed on the second insulating film 104. At this time, the blocking film 106 is formed to a thickness of 50 kPa to 300 kPa using Al 2 O 3 or an oxide film. Here, the oxide film is formed by a chemical vapor deposition (CVD) method.

그런 다음, 급속 열처리(RTP) 공정을 실시하여 블로킹막(106)을 조밀화시킨다. Then, a rapid heat treatment (RTP) process is performed to densify the blocking film 106.

도 5를 참조하면, 블로킹막(106) 상부에 도전막(108)을 형성한다. 이때, 도전막(108)은 소노스(SONOS) 공정을 위해서는 폴리실리콘막으로, 마노스(MANOS) 공정을 위해서는 탄탈륨질화막(TaN)과 같은 금속 물질로 형성한다. 여기서, 폴리실리콘막은 1E19/㎤ 내지 5E20/㎤의 농도로 하여 게이트 디플리션 효과(gate depletion effet)가 최소화될 수 있도록 형성하고, 금속 물질은 일함수(work function)가 4.5eV 내지 6V가 되는 물질로 형성한다. Referring to FIG. 5, a conductive film 108 is formed on the blocking film 106. In this case, the conductive film 108 is formed of a polysilicon film for a SONOS process and a metal material such as a tantalum nitride film (TaN) for a MANOS process. Here, the polysilicon film is formed to minimize the gate depletion effet by the concentration of 1E 19 / cm 3 to 5E 20 / cm 3, and the metal material has a work function of 4.5 eV to 6 V. It is formed of a substance.

도 6를 참조하면, 도전막(108) 상부에 게이트 전극의 비저항을 낮추기 위해 금속막(110)을 형성한다. 이때, 금속막(110)은 텅스텐 실리사이드(WSix), 텅스텐(W), 텅스텐 질화막(WN) 또는 폴리실리사이드(Poly Six)로 형성한다. Referring to FIG. 6, a metal film 110 is formed on the conductive film 108 to lower the specific resistance of the gate electrode. At this time, the metal film 110 is formed of tungsten silicide (WSix), tungsten (W), tungsten nitride film (WN) or polysilicide (Poly Six).

그런 다음, 금속막(110) 상부에 하드 마스크막을 형성한 후 하드 마스크막을 식각 마스크로 금속막(110), 도전막(108), 블로킹막(106), 제2 절연막(104) 및 터널 절연막(102)을 식각하여 게이트(112)를 형성한다. Then, after forming a hard mask film on the metal film 110, the metal film 110, the conductive film 108, the blocking film 106, the second insulating film 104 and the tunnel insulating film (using the hard mask film as an etching mask) 102 is etched to form gate 112.

상기와 같이, 제1 절연막(102a)과 고유전막(102b)으로 이루어진 이중 구조의 터널 절연막(102)을 형성함으로써 유효 산화 두께(EOT)를 낮추면서 두꺼운 물리적 산화 두께를 확보할 수 있다. As described above, by forming the tunnel insulating film 102 having a double structure including the first insulating film 102a and the high dielectric film 102b, the effective oxide thickness (EOT) can be reduced and the thick physical oxide thickness can be ensured.

이로 인하여, 누설 전류(leakage current)가 증가하는 것을 방지하고, 반도체 기판(100) 상부에 형성된 제1 절연막(102a)이 두꺼워져 프로그램 및 소거 속도가 감소 되는 것을 방지할 수 있다.As a result, the leakage current may be prevented from increasing, and the first insulating layer 102a formed on the semiconductor substrate 100 may be thickened to prevent the program and erase speeds from being reduced.

또한, 제2 절연막(104)에 저장된 전하가 터널 절연막(102)을 통해 빠져나가는 리텐션 특성을 개선할 수 있다. In addition, it is possible to improve retention characteristics in which charges stored in the second insulating layer 104 escape through the tunnel insulating layer 102.

도 7 내지 도 12는 본 발명의 다른 실시 예에 따른 플래시 메모리 소자의 제조방법을 설명하기 위해 도시한 단면도로서, 셀 게이트 영역에 국한하여 공정 단계를 실시한다. 7 to 12 are cross-sectional views illustrating a method of manufacturing a flash memory device according to another embodiment of the present invention, and the process steps are performed only in the cell gate region.

도 7를 참조하면, 반도체 기판(200) 상부에 다층 구조로 이루어진 터널 절연 막(202)을 형성한다. 여기서, 터널 절연막(202)의 다층 구조에 대해 설명하면 다음과 같다. Referring to FIG. 7, a tunnel insulation layer 202 having a multilayer structure is formed on the semiconductor substrate 200. Here, the multilayer structure of the tunnel insulating film 202 will be described.

먼저, 반도체 기판(200) 상부에 절연막(202a)을 형성한다. 이때, 절연막(202a)은 SiO2를 이용하여 10Å 내지 40Å의 두께로 형성한다. 절연막(202a)은 열산화 공정 또는 래디컬 산화 공정으로 형성한다. First, an insulating film 202a is formed on the semiconductor substrate 200. At this time, the insulating film 202a is formed to have a thickness of 10 kPa to 40 kPa using SiO 2 . The insulating film 202a is formed by a thermal oxidation process or a radical oxidation process.

그런 다음, 반도체 기판(200)과 절연막(202a) 사이의 계면 특성을 향상시키기 위해 N2O 가스 또는 NO 가스 분위기에서 열공정을 실시하여 질화 처리한다. 이때, 질소 가스는 반도체 기판(200)과 절연막(202a) 계면에 모이게 된다. Then, in order to improve the interfacial properties between the semiconductor substrate 200 and the insulating film 202a, a thermal process is performed in a N 2 O gas or a NO gas atmosphere to perform nitriding. At this time, the nitrogen gas is collected at the interface between the semiconductor substrate 200 and the insulating film 202a.

도 8를 참조하면, 절연막(202a) 상부에 하프늄-실리콘-옥시나이트라이드(Hafnium-Silicon-Oxynitried)를 이용하여 고유전막(202b)을 형성한다. 이때, 고유전막(202b)은 원자층 증착(ALD) 방법 또는 화학 기상 증착(CVD) 방법을 이용하여 이용하여 형성하는데, 750～1000℃의 고온에서 NH3 가스를 혼입한 가운데 후속 열처리하여 형성하는 것이 바람직하다. 보다 바람직하게는, 5Å 내지 40Å의 유효 산화 두께(EOT)로 형성한다. Referring to FIG. 8, a high dielectric film 202b is formed on the insulating film 202a by using hafnium-silicon-oxynitride. At this time, the high-k dielectric layer 202b is formed by using an atomic layer deposition (ALD) method or a chemical vapor deposition (CVD) method. desirable. More preferably, it is formed with an effective oxidation thickness (EOT) of 5 kPa to 40 kPa.

그런 다음, 급속 열처리(RTP) 공정을 실시하여 고유전막(202b)을 조밀화시킨다. Then, a rapid heat treatment (RTP) process is performed to densify the high dielectric film 202b.

이로써, 반도체 기판(200) 상부에 절연막(202a) 및 고유전막(202b)으로 이루어진 이중 구조의 터널 절연막(202)이 형성된다. As a result, a double-sided tunnel insulating film 202 including an insulating film 202a and a high dielectric film 202b is formed on the semiconductor substrate 200.

고유전 물질의 조성에 따른 밴드갭 및 밴드 오프셋의 변화를 이용하여 고유전막(202b)의 높이를 조절할 수 있으며, 조성에 따른 유전율 변화를 이용하여 고유전막(202b)의 유효 산화 두께(EOT)를 낮추면서 두꺼운 물리적 산화 두께를 확보할 수 있다. 이로 인해, 프로그램 및 소거 속도를 향상시킬 수 있으며 리텐션 특성을 개선할 수 있다. The height of the high-k dielectric layer 202b can be adjusted by using a change in band gap and band offset according to the composition of the high-k dielectric material. A lower physical thickness can be obtained while lowering. As a result, the program and erase speeds can be improved, and retention characteristics can be improved.

도 9를 참조하면, 이중 구조로 이루어진 터널 절연막(202) 상부에 플로팅 게이트용 제1 도전막(204)을 형성한다. 이때, 제1 도전막(204)은 화학 기상 증착(CVD) 방법을 이용하여 400Å 내지 2500Å 두께의 폴리실리콘막으로 형성한다. 여기서, 폴리실리콘막은 1E19/㎤ 내지 5E20/㎤의 농도로 형성한다. Referring to FIG. 9, a first conductive layer 204 for floating gate is formed on the tunnel insulating layer 202 having a double structure. At this time, the first conductive film 204 is formed of a polysilicon film having a thickness of 400 kV to 2500 kV using a chemical vapor deposition (CVD) method. Here, the polysilicon film is formed at a concentration of 1E 19 / cm 3 to 5E 20 / cm 3.

도 10를 참조하면, 제1 도전막(204) 상부에 IPD(Inter-poly Dielectric)로 불리는 유전체막(206)을 형성한다. 이때, 유전체막(206)은 화학적 기상 증착(CVD) 방법을 이용하여 제1 산화막(206a), 질화막(206b) 및 제2 산화막(206c)이 순차적으로 적층된 ONO 구조로 형성한다. 여기서, 제1 산화막(206a)은 30Å 내지 60Å의 두께로, 질화막(206b)은 40Å 내지 70Å의 두께로, 제2 산화막(206c)은 30Å 내지 80Å의 두께로 형성한다. Referring to FIG. 10, a dielectric film 206 called an inter-poly dielectric (IPD) is formed on the first conductive film 204. In this case, the dielectric film 206 is formed in an ONO structure in which the first oxide film 206a, the nitride film 206b, and the second oxide film 206c are sequentially stacked using a chemical vapor deposition (CVD) method. Here, the first oxide film 206a is formed to have a thickness of 30 kPa to 60 kPa, the nitride film 206b is formed to have a thickness of 40 kPa to 70 kPa, and the second oxide film 206c is formed to have a thickness of 30 kPa to 80 kPa.

또한, 유전체막(206)은 누설 전류를 감소시키고 커플링 비(coupling ratio)를 높이기 위해 고유전 물질을 단일층으로 형성하거나, 고유전 물질-산화막, 산화막-고유전 물질로 이루어진 이중 구조로 형성하거나, 산화막-고유전 물질-산화막으로 이루어진 삼중 구조로 형성할 수 있다. 이때, 고유전 물질은 HfO2, HfSiOx, ZrO2, ZrAlOx, ZrSiOx, HfAlOx, La2O3, Pr2O3, Nd2O3, Al2O3, 또는 Nb2O5으로 형성한다.In addition, the dielectric film 206 is formed of a single layer of a high dielectric material or a double structure made of a high dielectric material-oxide film and an oxide-high dielectric material to reduce leakage current and increase coupling ratio. Or a triple structure consisting of an oxide film, a high dielectric material, and an oxide film. At this time, the high dielectric material is HfO 2 , HfSiO x , ZrO 2 , ZrAlO x , ZrSiO x , HfAlO x , La 2 O 3 , Pr 2 O 3 , Nd 2 O 3 , Al 2 O 3 , or Nb 2 O 5 Form.

그런 다음, 열처리 공정을 실시하여 유전체막(206)을 조밀화시킨다. 이때, 열처리 공정은 유전체막(206) 중 제1 및 제2 산화막(206a 및 206c)의 특성을 향상시킨다. Then, a heat treatment process is performed to densify the dielectric film 206. In this case, the heat treatment process may improve characteristics of the first and second oxide films 206a and 206c of the dielectric film 206.

도 11를 참조하면, 유전체막(206) 상부에 컨트롤 게이트용 제2 도전막(208)을 형성한다. 이때, 제2 도전막(208)은 화학 기상 증착(CVD) 방법을 이용하여 400Å 내지 2500Å 두께의 폴리실리콘막으로 형성한다. 여기서, 폴리실리콘막은 1E19/㎤ 내지 5E20/㎤의 농도로 하여 게이트 디플리션 효과가 최소화될 수 있도록 형성한다. Referring to FIG. 11, a second conductive layer 208 for a control gate is formed on the dielectric layer 206. In this case, the second conductive film 208 is formed of a polysilicon film having a thickness of 400 GPa to 2500 GPa using a chemical vapor deposition (CVD) method. Here, the polysilicon film is formed to have a concentration of 1E 19 / cm 3 to 5E 20 / cm 3 so that the gate depletion effect can be minimized.

도 12를 참조하면, 제2 도전막(208) 상부에 게이트 전극의 비저항을 낮추기 위해 금속막(210)을 형성한다. 이때, 금속막(210)은 텅스텐 실리사이드(WSix), 텅스텐(W), 텅스텐 질화막(WN) 또는 폴리실리사이드(Poly Six)로 형성한다. Referring to FIG. 12, a metal film 210 is formed on the second conductive film 208 to lower the specific resistance of the gate electrode. In this case, the metal film 210 is formed of tungsten silicide (WSix), tungsten (W), tungsten nitride film (WN), or polysilicide (Poly Six).

그런 다음, 금속막(210) 상부에 하드 마스크막을 형성한 후 하드 마스크막을 식각 마스크로 금속막(210), 제2 도전막(208), 유전체막(206), 제1 도전막(204) 및 터널 절연막(202)을 식각하여 게이트(212)를 형성한다. Thereafter, a hard mask layer is formed on the metal layer 210, and then the metal layer 210, the second conductive layer 208, the dielectric layer 206, the first conductive layer 204, and the hard mask layer as an etch mask are used. The tunnel insulating layer 202 is etched to form a gate 212.

상기와 같이, 절연막(202a)과 고유전막(202b)으로 이루어진 이중 구조의 터널 절연막(202)을 형성함으로써 유효 산화 두께(EOT)를 낮추면서 두꺼운 물리적 산화 두께를 확보할 수 있다. As described above, by forming the tunnel insulating film 202 having a double structure including the insulating film 202a and the high dielectric film 202b, it is possible to secure a thick physical oxide thickness while lowering the effective oxide thickness (EOT).

이로 인하여, 누설 전류가 증가하는 것을 방지하고, 반도체 기판(200) 상부 에 형성된 절연막(202a)이 두꺼워져 프로그램 및 소거 속도가 감소 되는 것을 방지할 수 있다.As a result, an increase in leakage current can be prevented, and an insulating film 202a formed on the semiconductor substrate 200 can be thickened to prevent a decrease in program and erase speeds.

또한, 제1 도전막(204)에 저장된 전하가 터널 절연막(202)을 통해 빠져나가는 리텐션 특성을 개선할 수 있다. In addition, it is possible to improve retention characteristics in which charges stored in the first conductive layer 204 exit through the tunnel insulating layer 202.

본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다. Although the technical spirit of the present invention has been described in detail according to the above-described preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

도 1 내지 도 6는 본 발명의 제1 실시 예에 따른 플래시 메모리 소자의 제조방법을 설명하기 위해 나타낸 소자의 단면도이다.1 to 6 are cross-sectional views of a device for explaining a method of manufacturing a flash memory device according to a first embodiment of the present invention.

도 7 내지 도 12는 본 발명의 제2 실시 예에 따른 플래시 메모리 소자의 제조방법을 설명하기 위해 나타낸 소자의 단면도이다. 7 to 12 are cross-sectional views of devices illustrated to explain a method of manufacturing a flash memory device according to a second embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100, 200 : 반도체 기판 102, 202 : 터널 절연막100, 200: semiconductor substrate 102, 202: tunnel insulating film

102a : 제1 절연막 202a : 절연막102a: first insulating film 202a: insulating film

102b, 202b 고유전막 104 : 제2 절연막102b, 202b High dielectric film 104: Second insulating film

204 : 제1 도전막 106 : 블로킹막204: First conductive film 106: Blocking film

206 : 유전체막 206a : 제1 산화막 206: dielectric film 206a: first oxide film

206b : 질화막 206c : 제2 산화막 206b: nitride film 206c: second oxide film

108 : 도전막 208 : 제2 도전막 108: conductive film 208: second conductive film

110, 210 : 금속막 112, 212 : 게이트110, 210: metal film 112, 212: gate

Claims (26)

반도체 기판 상에 제1 절연막 및 고유전막으로 이루어진 이중 구조의 터널 절연막을 형성하고, 상기 고유전막을 형성한 후 급속 열처리(Rapid Thermal Process; RTP) 공정을 실시하여 상기 고유전막을 조밀화시키는 단계;Forming a tunnel insulating film having a double structure including a first insulating film and a high dielectric film on a semiconductor substrate, and densifying the high dielectric film by performing a rapid thermal process (RTP) after forming the high dielectric film; 상기 터널 절연막 상에 제2 절연막, 블로킹막 및 도전막을 형성하는 단계; 및 Forming a second insulating film, a blocking film, and a conductive film on the tunnel insulating film; And 상기 도전막, 블로킹막, 제2 절연막 및 터널 절연막을 식각하여 게이트를 형성하는 단계를 포함하고, Etching the conductive film, the blocking film, the second insulating film, and the tunnel insulating film to form a gate; 상기 고유전막은 하프늄-실리콘-옥시나이트라이드(Hafnium-Silicon-Oxynitride)로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.The high dielectric film is hafnium-silicon-oxynitride (Hafnium-Silicon-Oxynitride) method of manufacturing a flash memory device, characterized in that formed. 제1항에 있어서,The method of claim 1, 상기 제1 절연막은 SiO2를 이용하여 10Å 내지 40Å의 두께로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.The first insulating film is a method of manufacturing a flash memory device, characterized in that formed with a thickness of 10 ~ 40Å by using SiO 2 . 제1항에 있어서, The method of claim 1, 상기 제1 절연막을 형성한 후 열공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.And forming a first insulating film, and then performing a thermal process. 제3항에 있어서, The method of claim 3, 상기 열공정은 N2O 가스 또는 NO 가스 분위기에서 실시하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.The thermal process is a flash memory device manufacturing method, characterized in that carried out in an N 2 O gas or NO gas atmosphere. 제1항에 있어서, The method of claim 1, 상기 고유전막은 원자층 증착(Atomic Layer Deposition; ALD) 방법 또는 화학 기상 증착(Chemical Vapor Deposition; CVD) 방법을 이용하여 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.The high dielectric film is a method of manufacturing a flash memory device, characterized in that formed using the atomic layer deposition (ALD) method or chemical vapor deposition (CVD) method. 제5항에 있어서, The method of claim 5, 상기 고유전막은 750～1000℃의 고온에서 NH3 가스를 혼입한 가운데 후속 열처리하여 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법. The high dielectric film is a method of manufacturing a flash memory device, characterized in that formed by subsequent heat treatment while mixing NH3 gas at a high temperature of 750 ~ 1000 ℃. 제1항에 있어서, The method of claim 1, 상기 고유전막은 5Å 내지 40Å의 유효 산화 두께(Equivalent Oxide Thickness; EOT)로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.The high dielectric film is a method of manufacturing a flash memory device, characterized in that to form an effective oxide thickness (EOT) of 5 ~ 40Å. 삭제delete 제1항에 있어서, The method of claim 1, 상기 제2 절연막은 원자층 증착(ALD) 방법 또는 화학 기상 증착(CVD) 방법을 이용하여 20Å 내지 100Å의 두께로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.The second insulating film is a method of manufacturing a flash memory device, characterized in that to form a thickness of 20 ~ 100D by atomic layer deposition (ALD) method or chemical vapor deposition (CVD) method. 삭제delete 제1항에 있어서, The method of claim 1, 상기 제2 절연막은 HfO2, ZrO2, Nb2O5, La2O3, Pr2O3 또는 Nd2O3로 이루어진 고유전 물질로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.And the second insulating film is formed of a high dielectric material consisting of HfO 2 , ZrO 2 , Nb 2 O 5 , La 2 O 3 , Pr 2 O 3, or Nd 2 O 3 . 제1항에 있어서, The method of claim 1, 상기 블로킹막은 Al2O3 또는 산화막을 이용하여 50Å 내지 300Å의 두께로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.The blocking film is a method of manufacturing a flash memory device, characterized in that formed using a thickness of 50 Å to 300 Å using Al 2 O 3 or an oxide film. 제1항에 있어서, The method of claim 1, 상기 블로킹막을 형성한 후After forming the blocking film 급속 열처리(RTP) 공정을 실시하여 상기 블로킹막을 조밀화시키는 단계를 더 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.And performing a rapid heat treatment (RTP) process to densify the blocking film. 제1항에 있어서, The method of claim 1, 상기 도전막은 소노스(SONOS) 공정을 위해서는 폴리실리콘막으로, 마노스(MANOS) 공정을 위해서는 탄탈륨질화막(TaN)과 같은 금속 물질로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.The conductive film is a polysilicon film for the Sonos process, a method of manufacturing a flash memory device, characterized in that formed of a metal material such as tantalum nitride film (TaN) for the MANOS process. 제14항에 있어서, The method of claim 14, 상기 폴리실리콘막은 1E19/㎤ 내지 5E20/㎤의 농도로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.Wherein the polysilicon film is formed at a concentration of 1E 19 / cm 3 to 5E 20 / cm 3. 제14항에 있어서, The method of claim 14, 상기 금속 물질은 일함수(work function)가 4.5eV 내지 6V가 되는 물질로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.The metal material is a manufacturing method of a flash memory device, characterized in that formed by a work function (work function) 4.5eV to 6V material. 반도체 기판 상에 절연막 및 고유전막으로 이루어진 이중 구조의 터널 절연막을 형성하고, 상기 고유전막을 형성한 후 급속 열처리(Rapid Thermal Process; RTP) 공정을 실시하여 상기 고유전막을 조밀화시키는 단계;Forming a tunnel insulating film having a double structure including an insulating film and a high dielectric film on a semiconductor substrate, and densifying the high dielectric film by performing a rapid thermal process (RTP) after forming the high dielectric film; 상기 터널 절연막 상에 제1 도전막, 유전체막 및 제2 도전막을 형성하는 단계; 및 Forming a first conductive film, a dielectric film, and a second conductive film on the tunnel insulating film; And 상기 제2 도전막, 유전체막, 제1 도전막 및 터널 절연막을 식각하여 게이트를 형성하는 단계를 포함하고, Etching the second conductive film, the dielectric film, the first conductive film, and the tunnel insulating film to form a gate; 상기 고유전막은 하프늄-실리콘-옥시나이트라이드(Hafnium-Silicon-Oxynitride)로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.The high dielectric film is hafnium-silicon-oxynitride (Hafnium-Silicon-Oxynitride) method of manufacturing a flash memory device, characterized in that formed. 제17항에 있어서,The method of claim 17, 상기 절연막은 SiO2를 이용하여 10Å 내지 40Å의 두께로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.The insulating film is a method of manufacturing a flash memory device, characterized in that formed with a thickness of 10 ~ 40Å by using SiO 2 . 제17항에 있어서, The method of claim 17, 상기 절연막을 형성한 후After forming the insulating film N2O 가스 또는 NO 가스 분위기에서 열공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.A method of manufacturing a flash memory device comprising the step of performing a thermal process in an N 2 O gas or NO gas atmosphere. 제17항에 있어서, The method of claim 17, 상기 고유전막은 원자층 증착(Atomic Layer Deposition; ALD) 방법 또는 화학 기상 증착(Chemical Vapor Deposition; CVD) 방법을 이용하여 형성되며, 750～1000℃의 고온에서 NH3 가스를 혼입한 가운데 후속 열처리하여 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법. The high-k dielectric layer is formed using an atomic layer deposition (ALD) method or a chemical vapor deposition (CVD) method, and is formed by subsequent heat treatment incorporating NH 3 gas at a high temperature of 750 to 1000 ° C. Method for manufacturing a flash memory device, characterized in that. 삭제delete 반도체 기판 상에 절연막 및 고유전막으로 이루어진 이중 구조의 터널 절연막을 형성하고, 상기 고유전막을 형성한 후 급속 열처리(Rapid Thermal Process; RTP) 공정을 실시하여 상기 고유전막을 조밀화시키는 단계;;Forming a tunnel insulating film having a dual structure including an insulating film and a high dielectric film on a semiconductor substrate, and densifying the high dielectric film by performing a rapid thermal process (RTP) after forming the high dielectric film; 상기 터널 절연막 상에 제1 도전막, 유전체막 및 제2 도전막을 형성하는 단계; Forming a first conductive film, a dielectric film, and a second conductive film on the tunnel insulating film; 상기 유전체막을 형성한 후, 열처리 공정을 실시하여 상기 유전체막을 조밀화시키는 단계; 및After forming the dielectric film, performing a heat treatment process to densify the dielectric film; And 상기 제2 도전막, 유전체막, 제1 도전막 및 터널 절연막을 식각하여 게이트를 형성하는 단계를 포함하고, Etching the second conductive film, the dielectric film, the first conductive film, and the tunnel insulating film to form a gate; 상기 고유전막은 하프늄-실리콘-옥시나이트라이드(Hafnium-Silicon-Oxynitride)로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.The high dielectric film is hafnium-silicon-oxynitride (Hafnium-Silicon-Oxynitride) method of manufacturing a flash memory device, characterized in that formed. 제22항에 있어서, 23. The method of claim 22, 상기 유전체막은 제1 산화막, 질화막 및 제2 산화막이 순차적으로 적층된 ONO 구조로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.And the dielectric film is formed in an ONO structure in which a first oxide film, a nitride film and a second oxide film are sequentially stacked. 제23항에 있어서, 24. The method of claim 23, 상기 제1 산화막은 30Å 내지 60Å의 두께로, 상기 질화막은 40Å 내지 70Å의 두께로, 상기 제2 산화막은 30Å 내지 80Å의 두께로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법. Wherein the first oxide film is formed to a thickness of 30 to 60 microseconds, the nitride film is to 40 to 70 microseconds, and the second oxide film is formed to a thickness of 30 microseconds to 80 microseconds. 삭제delete 제22항에 있어서,23. The method of claim 22, 상기 고유전 물질은 HfO2, HfSiOx, ZrO2, ZrAlOx, ZrSiOx, HfAlOx, La2O3, Pr2O3, Nd2O3, Al2O3, 또는 Nb2O5으로 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.The high dielectric material is formed of HfO 2 , HfSiO x , ZrO 2 , ZrAlO x , ZrSiO x , HfAlO x , La 2 O 3 , Pr 2 O 3 , Nd 2 O 3 , Al 2 O 3 , or Nb 2 O 5 Method for manufacturing a flash memory device, characterized in that.
KR1020080131296A 2008-12-22 2008-12-22 The Method of manufacturing a flash memory device KR101151153B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080131296A KR101151153B1 (en) 2008-12-22 2008-12-22 The Method of manufacturing a flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080131296A KR101151153B1 (en) 2008-12-22 2008-12-22 The Method of manufacturing a flash memory device

Publications (2)

Publication Number Publication Date
KR20100072786A KR20100072786A (en) 2010-07-01
KR101151153B1 true KR101151153B1 (en) 2012-06-01

Family

ID=42635893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080131296A KR101151153B1 (en) 2008-12-22 2008-12-22 The Method of manufacturing a flash memory device

Country Status (1)

Country Link
KR (1) KR101151153B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9515086B2 (en) 2014-10-24 2016-12-06 Samsung Electronics Co., Ltd. Semiconductor device, electronic device, and method of fabricating the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101259551B1 (en) * 2011-06-09 2013-04-30 연세대학교 산학협력단 Flash memory device including tunnel insulation layer of high dielectric and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9515086B2 (en) 2014-10-24 2016-12-06 Samsung Electronics Co., Ltd. Semiconductor device, electronic device, and method of fabricating the same

Also Published As

Publication number Publication date
KR20100072786A (en) 2010-07-01

Similar Documents

Publication Publication Date Title
JP4594973B2 (en) Nonvolatile semiconductor memory device
US7851285B2 (en) Non-volatile memory device and method for fabricating the same
KR100890040B1 (en) Non-volatile memory device having charge trapping layer and method of fabricating the same
KR100932321B1 (en) Nonvolatile Memory Device and Manufacturing Method Thereof
US20080272424A1 (en) Nonvolatile Memory Device Having Fast Erase Speed And Improved Retention Characteristics And Method For Fabricating The Same
TWI435441B (en) A nonvolatile charge trap memory device including a deuterated gate cap layer to increase data retention and manufacturing method thereof
KR101033221B1 (en) Non-volatile memory device having charge trapping layer and method of fabricating the same
US8241974B2 (en) Nonvolatile memory device with multiple blocking layers and method of fabricating the same
JP4861204B2 (en) Semiconductor device and manufacturing method thereof
KR100729354B1 (en) Methods of manufacturing semiconductor device in order to improve the electrical characteristics of a dielectric
US20090096012A1 (en) Flash memory device and method of fabricating the same
US20080157181A1 (en) Non-volatile memory device and fabrication method thereof
JP5150606B2 (en) Nonvolatile semiconductor memory device
KR101151153B1 (en) The Method of manufacturing a flash memory device
KR100945923B1 (en) Nonvolatile memory device having charge trapping layer and method of fabricating the same
US7972927B2 (en) Method of manufacturing a nonvolatile semiconductor memory device
KR20100018751A (en) The method of manufacturing a flash memory device
KR20100018748A (en) The method of manufacturing a flash memory device
KR101096234B1 (en) Non-volatile memory device and method for fabricating the same
JP5372394B2 (en) Semiconductor device and manufacturing method thereof
KR101003491B1 (en) Non-volatile memory device having charge trapping layer and method of fabricating the same
KR20050061077A (en) Method for forming dielectric layer in semiconductor device
KR20100011244A (en) Non volatile memory device with multi blocking layer and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150522

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee