KR100955680B1 - Method of fabricating non-volatile memory device - Google Patents

Method of fabricating non-volatile memory device Download PDF

Info

Publication number
KR100955680B1
KR100955680B1 KR1020080032295A KR20080032295A KR100955680B1 KR 100955680 B1 KR100955680 B1 KR 100955680B1 KR 1020080032295 A KR1020080032295 A KR 1020080032295A KR 20080032295 A KR20080032295 A KR 20080032295A KR 100955680 B1 KR100955680 B1 KR 100955680B1
Authority
KR
South Korea
Prior art keywords
layer
control gate
film
gate layer
vapor deposition
Prior art date
Application number
KR1020080032295A
Other languages
Korean (ko)
Other versions
KR20090106901A (en
Inventor
이기홍
피승호
박기선
황선환
김용탑
이영욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080032295A priority Critical patent/KR100955680B1/en
Publication of KR20090106901A publication Critical patent/KR20090106901A/en
Application granted granted Critical
Publication of KR100955680B1 publication Critical patent/KR100955680B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors

Abstract

본 발명의 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법은, 기판 위에 터널링층을 형성하는 단계와, 터널링층 위에 전하트랩층을 형성하는 단계와, 전하트랩층 위에 차폐층을 형성하는 단계와, 차폐층 위에 물리기상증착(PVD) 방법에 의한 제1 컨트롤게이트층을 형성하는 단계와, 그리고 제1 컨트롤게이트층 위에 화학기상증착(CVD) 방법에 의한 제2 컨트롤게이트층을 형성하는 단계를 포함한다.A method of manufacturing a nonvolatile memory device having a charge trap layer according to the present invention may include forming a tunneling layer on a substrate, forming a charge trap layer on the tunneling layer, and forming a shielding layer on the charge trap layer; Forming a first control gate layer by a physical vapor deposition (PVD) method on the shielding layer, and forming a second control gate layer by a chemical vapor deposition (CVD) method on the first control gate layer. Include.

불휘발성 메모리소자, 전하트랩층, 컨트롤게이트층, 물리기상증착(PVD), 화학기상증착(CVD) Nonvolatile Memory Device, Charge Trap Layer, Control Gate Layer, Physical Vapor Deposition (PVD), Chemical Vapor Deposition (CVD)

Description

불휘발성 메모리소자의 제조방법{Method of fabricating non-volatile memory device}Manufacturing method of nonvolatile memory device {Method of fabricating non-volatile memory device}

본 발명은 불휘발성 메모리소자의 제조방법에 관한 것으로서, 특히 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a nonvolatile memory device, and more particularly, to a method of manufacturing a nonvolatile memory device having a charge trap layer.

데이터를 저장하기 위해 사용되는 메모리소자들은 휘발성(volatile) 메모리소자 및 불휘발성(non-volatile) 메모리소자로 구별될 수 있다. 전원공급이 중단됨에 따라, 휘발성 메모리소자는 저장된 데이터를 소실한다. 반면에 불휘발성 메모리소자는 전원공급이 중단되더라도 저장된 데이터를 유지한다. 따라서 이동전화시스템, 음악 및/또는 영상 데이터를 저장하기 위한 메모리카드, 및 그 밖의 다른 응용장치에서와 같이 전원을 항상 사용할 수 없거나, 종종 중단되거나, 또는 낮은 전력사용이 요구되는 상황에서 불휘발성 메모리소자가 폭넓게 사용된다.Memory devices used for storing data may be classified into volatile memory devices and non-volatile memory devices. As the power supply is interrupted, the volatile memory device loses the stored data. On the other hand, nonvolatile memory devices retain stored data even when power supply is interrupted. Thus, non-volatile memory in situations where power is not always available, often interrupted, or requires low power usage, such as in mobile phone systems, memory cards for storing music and / or video data, and other applications. Devices are widely used.

통상적으로 불휘발성 메모리소자의 셀 트랜지스터는 플로팅 게이트(floating gate) 구조를 갖는다. 여기서 플로팅 게이트 구조는, 셀 트랜지스터의 채널영역 위에 게이트절연막, 플로팅게이트전극, 게이트간절연막 및 컨트롤게이트전극이 순차적으로 적층되는 구조를 의미한다. 그런데 이와 같은 플로팅 게이트 구조로는 집적 도 증가에 따른 여러 가지 간섭(interference) 현상이 심하게 발생하며, 이로 인하여 소자의 집적도를 증가시키는데 한계를 나타내고 있다. 따라서 최근에는 집적도 증가에도 간섭 현상이 덜 발생하는 전하트랩층을 갖는 불휘발성 메모리소자에 대한 관심이 점점 증대되고 있다.Typically, a cell transistor of a nonvolatile memory device has a floating gate structure. Here, the floating gate structure refers to a structure in which a gate insulating film, a floating gate electrode, an inter-gate insulating film, and a control gate electrode are sequentially stacked on the channel region of the cell transistor. However, such a floating gate structure causes various interference phenomena due to the increase in the degree of integration, thereby limiting the increase in the degree of integration of the device. Therefore, in recent years, interest in nonvolatile memory devices having a charge trap layer having less interference even with increased integration has increased.

도 1은 일반적인 전하트랩층을 갖는 불휘발성 메모리소자를 나타내 보인 단면도이다. 도 1에 나타낸 바와 같이, 전하트랩층을 갖는 불휘발성 메모리소자(100)는, 채널영역(112)에 의해 이격되는 불순물영역(114)들을 갖는 기판(110)의 채널영역(112) 위에 터널링층(120), 전하트랩층(130), 차폐층(140) 및 컨트롤게이트층(150)이 순차적으로 적층된 구조를 갖는다. 컨트롤게이트층(150) 위에는 워드라인의 저항감소를 위한 저저항층(미도시)이 더 배치될 수도 있다. 터널링층(120)은 옥사이드막으로 형성할 수 있다. 전하트랩층(130)은 실리콘나이트라이드막으로 형성할 수 있다. 차폐층(140)은 알루미늄옥사이드(Al2O3)막으로 형성할 수 있다. 그리고 컨트롤게이트층(150)은 금속막으로 형성할 수 있다.1 is a cross-sectional view illustrating a nonvolatile memory device having a general charge trap layer. As shown in FIG. 1, a nonvolatile memory device 100 having a charge trap layer has a tunneling layer over a channel region 112 of a substrate 110 having impurity regions 114 spaced by a channel region 112. 120, the charge trap layer 130, the shielding layer 140, and the control gate layer 150 are sequentially stacked. A low resistance layer (not shown) for reducing the resistance of the word line may be further disposed on the control gate layer 150. The tunneling layer 120 may be formed of an oxide film. The charge trap layer 130 may be formed of a silicon nitride film. The shielding layer 140 may be formed of an aluminum oxide (Al 2 O 3 ) film. The control gate layer 150 may be formed of a metal film.

컨트롤게이트층(150)을 금속막으로 형성하는 방법으로는 화학기상증착(CVD; Chemical Vapor Deposition) 방법이나, 또는 물리기상증착(PVD; Physical Vapor Deposition) 방법을 사용할 수 있다. 일 예로 컨트롤게이트층(150)을 화학기상증착(CVD) 방법을 사용하여 티타늄나이트라이드(TiN)막으로 형성하는 경우, TiCl4 가스와 NH3 가스를 반응가스로 사용하고 증착온도는 대략 650℃로 설정할 수 있다. 그러나 이 경우 클로라인(Cl) 성분에 의해 차폐층(140)이 열화될 수 있다. 다른 예로 서 컨트롤게이트층(150)을 화학기상증착(CVD) 방법을 사용하여 탄탈륨나이트라이드(TaN)막으로 형성하는 경우에도 소스가스에 포함되는 카본(C) 성분에 의해 차폐층(140)이 열화될 수 있다. 이 외에도 컨트롤게이트층(150)을 화학기상증착(CVD) 방법을 이용해 금속막으로 증착하는 경우에는 물리기상증착(CVD)에 의해 증착하는 경우에 비하여 상대적으로 전하저장능력을 나타내는 리텐션(retention) 특성이 떨어지는 것으로 알려져 있다. 이에 반하여 컨트롤게이트층(150)을 물리기상증착(PVD) 방법을 이용해 금속막으로 증착하는 경우에는 리텐션 특성이 좋고 반응가스 성분에 의해 차폐층(140)이 열화되는 문제는 발생하지 않지만, 플라즈마에 의한 데미지로 인해 소거 특성의 열화와 같은 특성 열화 현상을 유발한다.As a method of forming the control gate layer 150 using a metal film, a chemical vapor deposition (CVD) method or a physical vapor deposition (PVD) method may be used. For example, when the control gate layer 150 is formed of a titanium nitride (TiN) film using a chemical vapor deposition (CVD) method, TiCl 4 gas and NH 3 gas are used as a reaction gas, and the deposition temperature is about 650 ° C. Can be set to However, in this case, the shielding layer 140 may be degraded by the chlorine (Cl) component. As another example, even when the control gate layer 150 is formed of a tantalum nitride (TaN) film using a chemical vapor deposition (CVD) method, the shielding layer 140 is formed by the carbon (C) component included in the source gas. May deteriorate. In addition, when the control gate layer 150 is deposited using a chemical vapor deposition (CVD) method as a metal film, a retention that exhibits a charge storage capability is relatively higher than that when the deposition of the control gate layer 150 is performed by physical vapor deposition (CVD). It is known to have poor properties. In contrast, when the control gate layer 150 is deposited using a physical vapor deposition (PVD) method on a metal film, the retention characteristics are good and the shielding layer 140 is not deteriorated by the reactive gas component. Damage caused by the material causes a characteristic deterioration phenomenon such as deterioration of the erase characteristic.

본 발명이 해결하고자 하는 과제는, 컨트롤게이트층 증착과정에서 반응가스 성분에 의한 차폐층의 열화를 방지하고 리텐션 특성과 소거 특성과 같은 동작 특성의 열화를 방지할 수 있도록 하는 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법을 제공하는 것이다.The problem to be solved by the present invention is to have a charge trap layer to prevent degradation of the shielding layer by the reaction gas component in the control gate layer deposition process and to prevent degradation of operating characteristics such as retention and erase characteristics. A method of manufacturing a nonvolatile memory device is provided.

본 발명에 따른 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법은, 기판 위에 터널링층을 형성하는 단계와, 터널링층 위에 전하트랩층을 형성하는 단계와, 전하트랩층 위에 차폐층을 형성하는 단계와, 차폐층 위에 물리기상증착(PVD) 방법에 의한 제1 컨트롤게이트층을 형성하는 단계와, 그리고 제1 컨트롤게이트층 위에 화학기상증착(CVD) 방법에 의한 제2 컨트롤게이트층을 형성하는 단계를 포함한다.A method of manufacturing a nonvolatile memory device having a charge trap layer according to the present invention includes forming a tunneling layer on a substrate, forming a charge trap layer on the tunneling layer, and forming a shielding layer on the charge trap layer. And forming a first control gate layer by a physical vapor deposition (PVD) method on the shielding layer, and forming a second control gate layer by a chemical vapor deposition (CVD) method on the first control gate layer. It includes.

상기 제1 컨트롤게이트층은, 티타늄나이트라이드(TiN)막, 탄탈륨나이트라이드(TaN)막 또는 텅스텐나이트라이드(WN)막으로 형성할 수 있다.The first control gate layer may be formed of a titanium nitride (TiN) film, a tantalum nitride (TaN) film, or a tungsten nitride (WN) film.

상기 제1 컨트롤게이트층은, 상기 제2 컨트롤게이트층 형성시 사용되는 반응가스 성분이 상기 차폐층으로 확산되는 것을 억제할 정도의 두께를 갖도록 형성할 수 있다.The first control gate layer may be formed to have a thickness such that the reaction gas component used in forming the second control gate layer is prevented from diffusing into the shielding layer.

상기 제1 컨트롤게이트층은 10Å 내지 90Å의 두께로 형성할 수 있다.The first control gate layer may be formed to a thickness of 10 Å to 90 Å.

상기 제2 컨트롤게이트층은 일함수가 4.0eV 이상의 금속막으로 형성할 수 있다.The second control gate layer may be formed of a metal film having a work function of 4.0 eV or more.

상기 제2 컨트롤게이트층은 티타늄나이트라이드(TiN)막 또는 탄탈륨나이트라이드(TaN)막으로 형성할 수 있다.The second control gate layer may be formed of a titanium nitride (TiN) film or a tantalum nitride (TaN) film.

본 발명에 따르면, 컨트롤게이트층을 물리기상증착(PVD) 방법을 사용하여 먼저 형성하고, 이 후 화학기상증착(CVD) 방법을 사용하여 형성함으로써, 화학기상증착(CVD) 방법에 의한 증착시 반응가스 성분에 의한 차폐층의 열화를 방지할 수 있으며, 특히 물리기상증착(PVD) 방법에 의해 증착되는 컨트롤게이트층의 두께를 얇게 함으로써 물리기상증착(PVD) 방법에 의한 증착시 플라즈마 데미지로 인한 소자의 동작특성의 열화도 방지할 수 있다는 이점이 제공된다.According to the present invention, the control gate layer is first formed by using a physical vapor deposition (PVD) method, and then formed by using a chemical vapor deposition (CVD) method, thereby reacting upon deposition by a chemical vapor deposition (CVD) method. Deterioration of the shielding layer due to the gas component can be prevented, and in particular, the thickness of the control gate layer deposited by the physical vapor deposition (PVD) method is reduced by the plasma damage during deposition by the physical vapor deposition (PVD) method. The advantage is also provided that the deterioration of the operating characteristics of?

도 2 내지 도 5는 본 발명에 따른 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법을 설명하기 위하여 나타내 보인 단면도들이다. 먼저 도 2를 참조하면, 실리콘기판과 같은 기판(210) 위에 터널링층(tunneling layer)(220)을 형성한다. 터널링층(220)은 적어도 20Å 이상의 두께를 갖는 옥사이드막으로 형성할 수 있다. 이 경우 옥사이드막은 열산화방법이나 라디컬 산화(radical oxidation) 방법을 사용하여 형성할 수 있다. 다음에 터널링층(220) 위에 전하트랩층(charge trapping layer)(230)을 형성한다. 전하트랩층(230)은 화학기상증착(CVD) 방법이나, 또는 원자층증착(ALD; Atomic Layer Deposition) 방법을 사용하여 나이트라이드막으로 형성할 수 있다. 다음에 전하트랩층(230) 위에 차폐층(blocking layer)(240)을 형성 한다. 차폐층(240)은 대략 50Å 내지 300Å 두께의 알루미늄옥사이드(Al2O3)막으로 형성할 수 있다. 다른 예에서는 차폐층(240)으로서 화학기상증착(CVD)에 의한 옥사이드막으로 형성할 수도 있다. 차폐층(240)을 형성한 후에는 급속열처리(RTP; Rapid Thermal Processing)를 수행하여 차폐층(240)에 대한 밀집화(densification)가 이루어지도록 할 수 있다.2 to 5 are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device having a charge trap layer according to the present invention. First, referring to FIG. 2, a tunneling layer 220 is formed on a substrate 210 such as a silicon substrate. The tunneling layer 220 may be formed of an oxide film having a thickness of at least 20 GPa. In this case, the oxide film may be formed using a thermal oxidation method or a radical oxidation method. Next, a charge trapping layer 230 is formed on the tunneling layer 220. The charge trap layer 230 may be formed of a nitride film using a chemical vapor deposition (CVD) method or an atomic layer deposition (ALD) method. Next, a blocking layer 240 is formed on the charge trap layer 230. The shielding layer 240 may be formed of an aluminum oxide (Al 2 O 3 ) film having a thickness of about 50 GPa to 300 GPa. In another example, the shielding layer 240 may be formed of an oxide film by chemical vapor deposition (CVD). After the shielding layer 240 is formed, rapid thermal processing (RTP) may be performed to allow densification of the shielding layer 240.

다음에 도 3을 참조하면, 차폐층(240) 위에 제1 컨트롤게이트층(251)을 형성하는데, 이 제1 컨트롤게이트층(251)은 물리기상증착(PVD) 방법을 이용하여 제1 금속막으로 형성한다. 일 예에서 제1 컨트롤게이트층(251)은 티타늄나이트라이드(TiN)막, 탄탈륨나이트라이드(TaN)막, 또는 텅스텐나이트라이드(WN)막으로 형성한다. 물리기상증착(PVD) 방법을 사용한 제1 컨트롤게이트층(251)의 형성은, 제1 컨트롤게이트층(251)의 두께가 플라즈마에 의한 데미지가 충분히 억제될 수 있을 정도의 두께, 예컨대 대략 10Å 내지 90Å의 두께가 되도록 수행한다. 이와 같이 제1 컨트롤게이트층(251)의 두께를 충분히 얇게 함으로써 충분히 낮은 증착율로 증착공정을 진행할 수 있으며, 결과적으로 플라즈마에 의한 데미지는 충분히 억제되도록 할 수 있다.Next, referring to FIG. 3, a first control gate layer 251 is formed on the shielding layer 240. The first control gate layer 251 is formed of a first metal film using a physical vapor deposition (PVD) method. To form. In one example, the first control gate layer 251 is formed of a titanium nitride (TiN) film, a tantalum nitride (TaN) film, or a tungsten nitride (WN) film. The formation of the first control gate layer 251 using the physical vapor deposition (PVD) method is such that the thickness of the first control gate layer 251 is such that the damage caused by plasma can be sufficiently suppressed, for example, approximately 10 kPa or more. The thickness is 90 mm. As described above, the thickness of the first control gate layer 251 is sufficiently thin to allow the deposition process to proceed at a sufficiently low deposition rate, and as a result, damage by plasma can be sufficiently suppressed.

다음에 도 4를 참조하면, 제1 컨트롤게이트층(251) 위에 제2 컨트롤게이트층(252)을 형성한다. 제2 컨트롤게이트층(252)은 제1 컨트롤게이트층(251)과 함께 컨트롤게이트층(250)을 구성한다. 제2 컨트롤게이트층(252)은 화학기상증착(CVD) 방법을 이용하여 제2 금속막으로 형성한다. 일 예에서 제2 컨트롤게이트층(252)은 일함수(work function)이 대략 4.0eV 이상이 되는 금속막, 예컨대 티타늄나이트라이드(TiN)막이나 탄탈륨나이트라이드(TaN)막으로 형성한다. 이 경우, 제2 컨트롤게이트층(252)은 제1 컨트롤게이트층(251)에 비하여 충분히 두껍게 형성하여, 제1 컨트롤게이트층(251)과 제2 컨트롤게이트층(252)의 전체 일함수가 충분한 크기가 되도록 한다. 화학기상증착(CVD) 방법을 이용하여 제2 컨트롤게이트층(252)을 형성하는 과정에서, 차폐층(240)을 열화시킬 수 있는 반응가스 성분, 예컨대 티타늄나이트라이드(TiN)막으로 형성하는 경우의 클로라인(Cl) 성분이나 탄탈륨나이트라이드(TaN)막으로 형성하는 경우의 카본(C) 성분은 제1 컨트롤게이트층(251)에 의해 차폐층(240)으로 확산되지 않는다.Referring to FIG. 4, a second control gate layer 252 is formed on the first control gate layer 251. The second control gate layer 252 together with the first control gate layer 251 constitutes the control gate layer 250. The second control gate layer 252 is formed of a second metal film using chemical vapor deposition (CVD). In one example, the second control gate layer 252 is formed of a metal film having a work function of about 4.0 eV or more, such as a titanium nitride (TiN) film or a tantalum nitride (TaN) film. In this case, the second control gate layer 252 is formed sufficiently thicker than the first control gate layer 251, so that the entire work function of the first control gate layer 251 and the second control gate layer 252 is sufficient. Make it size. In the process of forming the second control gate layer 252 using the chemical vapor deposition (CVD) method, the shielding layer 240 is formed of a reactive gas component capable of deteriorating, for example, a titanium nitride (TiN) film. The carbon (C) component in the case of forming a chlorine (Cl) component or a tantalum nitride (TaN) film is not diffused into the shielding layer 240 by the first control gate layer 251.

다음에 워드라인의 비저항을 감소시키기 위한 저저항층(미도시)을 컨트롤게이트층(250) 위에 형성할 수 있다. 저저항층으로는 텅스텐나이트라이드(WN)막/텅스텐(W)막 구조로 형성할 수 있다. 다음에 도 5에 나타낸 바와 같이, 소정의 하드마스크막패턴(미도시)을 이용한 게이트 패터닝을 수행한다.Next, a low resistance layer (not shown) for reducing the resistivity of the word line may be formed on the control gate layer 250. The low resistance layer can be formed in a tungsten nitride (WN) film / tungsten (W) film structure. Next, as shown in FIG. 5, gate patterning using a predetermined hard mask film pattern (not shown) is performed.

도 1은 일반적인 전하트랩층을 갖는 불휘발성 메모리소자를 나타내 보인 단면도이다.1 is a cross-sectional view illustrating a nonvolatile memory device having a general charge trap layer.

도 2 내지 도 5는 본 발명에 따른 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.2 to 5 are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device having a charge trap layer according to the present invention.

Claims (6)

기판 위에 터널링층을 형성하는 단계;Forming a tunneling layer over the substrate; 상기 터널링층 위에 전하트랩층을 형성하는 단계;Forming a charge trap layer on the tunneling layer; 상기 전하트랩층 위에 차폐층을 형성하는 단계;Forming a shielding layer on the charge trap layer; 상기 차폐층 위에 물리기상증착(PVD) 방법으로 금속막을 증착하여 제1 컨트롤게이트층을 형성하는 단계; 및Depositing a metal film on the shielding layer by physical vapor deposition (PVD) to form a first control gate layer; And 상기 제1 컨트롤게이트층 위에 화학기상증착(CVD) 방법으로 금속막을 증착하여 제2 컨트롤게이트층을 형성하는 단계를 포함하는 불휘발성 메모리소자의 제조방법.And depositing a metal film on the first control gate layer by chemical vapor deposition (CVD) to form a second control gate layer. 제1항에 있어서,The method of claim 1, 상기 제1 컨트롤게이트층은, 티타늄나이트라이드(TiN)막, 탄탈륨나이트라이드(TaN)막 또는 텅스텐나이트라이드(WN)막으로 형성하는 불휘발성 메모리소자의 제조방법.And the first control gate layer is formed of a titanium nitride (TiN) film, a tantalum nitride (TaN) film, or a tungsten nitride (WN) film. 삭제delete 제1항에 있어서,The method of claim 1, 상기 제1 컨트롤게이트층은 10Å 내지 90Å의 두께로 형성하는 불휘발성 메모리소자의 제조방법.The first control gate layer is a method of manufacturing a nonvolatile memory device having a thickness of 10 ~ 90Å. 제1항에 있어서,The method of claim 1, 상기 제2 컨트롤게이트층은 일함수가 4.0eV 이상의 금속막으로 형성하는 불휘발성 메모리소자의 제조방법.And wherein the second control gate layer is formed of a metal film having a work function of 4.0 eV or more. 제1항에 있어서,The method of claim 1, 상기 제2 컨트롤게이트층은 티타늄나이트라이드(TiN)막 또는 탄탈륨나이트라이드(TaN)막으로 형성하는 불휘발성 메모리소자의 제조방법.And wherein the second control gate layer is formed of a titanium nitride (TiN) film or a tantalum nitride (TaN) film.
KR1020080032295A 2008-04-07 2008-04-07 Method of fabricating non-volatile memory device KR100955680B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080032295A KR100955680B1 (en) 2008-04-07 2008-04-07 Method of fabricating non-volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080032295A KR100955680B1 (en) 2008-04-07 2008-04-07 Method of fabricating non-volatile memory device

Publications (2)

Publication Number Publication Date
KR20090106901A KR20090106901A (en) 2009-10-12
KR100955680B1 true KR100955680B1 (en) 2010-05-06

Family

ID=41536763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080032295A KR100955680B1 (en) 2008-04-07 2008-04-07 Method of fabricating non-volatile memory device

Country Status (1)

Country Link
KR (1) KR100955680B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548570B1 (en) 2003-11-12 2006-02-02 주식회사 하이닉스반도체 method for forming metal line of semiconductor device
JP2008010842A (en) * 2006-06-01 2008-01-17 Semiconductor Energy Lab Co Ltd Nonvolatile semiconductor memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548570B1 (en) 2003-11-12 2006-02-02 주식회사 하이닉스반도체 method for forming metal line of semiconductor device
JP2008010842A (en) * 2006-06-01 2008-01-17 Semiconductor Energy Lab Co Ltd Nonvolatile semiconductor memory

Also Published As

Publication number Publication date
KR20090106901A (en) 2009-10-12

Similar Documents

Publication Publication Date Title
KR100894098B1 (en) Nonvolatile memory device having fast erase speed and improoved retention charactericstics, and method of fabricating the same
KR100890040B1 (en) Non-volatile memory device having charge trapping layer and method of fabricating the same
KR100644405B1 (en) Gate structure of a non-volatile memory device and method of manufacturing the same
KR101033221B1 (en) Non-volatile memory device having charge trapping layer and method of fabricating the same
US20070272916A1 (en) Flash memory with deep quantum well and high-K dielectric
US20090004802A1 (en) Method of fabricating non-volatile memory device having charge trapping layer
US8044454B2 (en) Non-volatile memory device
USRE46389E1 (en) Nonvolatile memory device and method of forming the same
US7795159B2 (en) Charge trap layer for a charge trap semiconductor memory device and method of manufacturing the same
US20090096012A1 (en) Flash memory device and method of fabricating the same
US7820514B2 (en) Methods of forming flash memory devices including blocking oxide films
US20080157181A1 (en) Non-volatile memory device and fabrication method thereof
KR100945923B1 (en) Nonvolatile memory device having charge trapping layer and method of fabricating the same
KR100955680B1 (en) Method of fabricating non-volatile memory device
US7507627B2 (en) Method of fabricating nonvolatile memory device
US20080093657A1 (en) Nonvolatile memory devices and methods of fabricating the same
US11605643B2 (en) Semiconductor memory device and manufacturing method thereof
KR20080010514A (en) Method of forming a dielectric layer structure and method of forming a non-volatile memory device using the same
KR100914292B1 (en) Method of fabricating the charge trapping layer having Silicon nanocrystal, and nonvolatile memory device and method of manufacturing the nonvolatile memory device using the same
KR101003491B1 (en) Non-volatile memory device having charge trapping layer and method of fabricating the same
KR20090036979A (en) Method for fabricating non-volatile memory device having charge trapping layer
KR20090068002A (en) Method for fabricating non-volatile memory device having charge-trapping layer
KR20100031366A (en) Method for fabricating nonvolatile memory device
KR20110075395A (en) Methof for fabricating ono layer in flash memory device with sonos structure
KR20090102420A (en) The method for manufacturing non-volatile memory device having charge trap layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee