KR100913331B1 - 모스 트랜지스터 및 그의 제조 방법 - Google Patents
모스 트랜지스터 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR100913331B1 KR100913331B1 KR1020070095902A KR20070095902A KR100913331B1 KR 100913331 B1 KR100913331 B1 KR 100913331B1 KR 1020070095902 A KR1020070095902 A KR 1020070095902A KR 20070095902 A KR20070095902 A KR 20070095902A KR 100913331 B1 KR100913331 B1 KR 100913331B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- trench
- oxide film
- diffusion barrier
- mask layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000009792 diffusion process Methods 0.000 claims abstract description 28
- 230000004888 barrier function Effects 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 3
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001364 causal effect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910000464 lead oxide Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- YEXPOXQUZXUXJW-UHFFFAOYSA-N oxolead Chemical compound [Pb]=O YEXPOXQUZXUXJW-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
모스 트랜지스터 및 그의 제조 방법이 개시된다. 이 방법은 반도체 기판상에 패드 산화막과 마스크층을 순차적으로 적층하는 단계와, 패드 산화막과 마스크층을 패터닝하여 트렌치가 형성될 반도체 기판을 노출시키는 단계와, 마스크층을 이용하여 노출된 반도체 기판을 식각하여 트렌치를 형성하는 단계 및 트렌치를 포함하는 반도체 기판의 전면에 확산 방지막을 형성하는 단계를 구비하는 것을 특징으로 한다. 그러므로, 누설 전류를 감소시켜 제품의 특성을 향상시키는 효과를 갖는다.
모스 트랜지스터, 알루미나, 확산 방지막
Description
본 발명은 반도체 소자에 관한 것으로서, 특히 모스 트랜지스터 및 그의 제조 방법에 관한 것이다.
이하, 일반적인 모스(MOS:Metal Oxide Semiconductor) 트랜지스터의 누설 전류에 대해 첨부된 도면들을 참조하여 다음과 같이 설명한다.
도 1은 드레인 전압(Vd)이 0.1볼트인 경우 서브 임계(sub-threshold) 지역에서의 누설 전류를 설명하기 위한 NMOS 트랜지스터의 전류-전압 특성을 나타내는 그래프로서, 횡축은 게이트 전압(gate voltage)을 나타내며 단위는 볼트(volt)이고, 종축은 드레인 전류(drain current)를 나타내며 단위는 암페어(ampere)이다. 여기서, Hump는 누설 전류가 발생하는 경우를 나타내고, No Hump는 누설 전류가 발생하지 않은 경우를 나타낸다.
도 2는 엣지(edge) 트랜지스터 및 메인(main) 트랜지스터를 설명하기 위한 도면으로서, 굵은 화살표는 메인 트랜지스터를 나타내고, 가는 화살표는 엣지 트랜지스터를 나타낸다.
도 1에 도시된 NMOS 트랜지스터의 전압-전류 특성을 참조하면, 서브 임계 지역에서 누설 전류가 발생하는 경우와 누설 전류가 발생하지 않은 경우를 비교해 볼 수 있다. 이와 같은 서브 임계 영역에서 발생하는 누설 전류는 누설 전류가 발생하지 않은 경우보다 더 많은 전력 소모를 야기시킬 수 있다.
누설 전류를 일으키는 원인 공정으로는 여러 가지가 있을 수 있다. 원인 공정에 의해 도 2에 도시된 바와 같이 엣지 트랜지스터 또는 기생(parasitic) 트랜지스터가 형성된다. 엣지 트랜지스터 또는 기생 트랜지스터의 서브 임계 영역에서 낮은 임계 전압이 누설 전류를 일으키는 원인으로서 작용한다. 보다 구체적으로 살펴보면, 도 2에 도시된 바와 같이 엣지 트랜지스터가 만들어지는 원인으로서는,
첫 번째, STI(Shallow Trench Isolation)의 탑 코너(top corner)에서 게이트 산화막 박막(thinning)과
두 번째, 웰(well) 계면의 도펀트 예를 들면 보론(boron)이 후속 열공정에 의해서 필드 산화막쪽으로 격리(segregation)되어 엣지 트랜지스터는 낮은 웰 농도를 갖게 된다는 것
세 번째, 양(positive)(+) 또는 음(negative)(-) 전하가 게이트 산화막 또는 필드 산화막으로 트랩된다는 것
등이 있다.
일반적으로, STI를 형성하기 위한 에칭 이후에, 후속 고온 열공정인 STI 리니어 산화(linear oxidation) 공정, STI 갭필 이후의 치밀화(densification) 공정을 진행하면서 고 전압(HV:High Voltage) NMOS의 웰로 사용되는 보론이 리디어 산 화막 및 필드 산화막 쪽으로 이동하게 되어 도 2에 도시된 바와 같이 엣지 트랜지스터가 전술한 두 번째 원인에 의해 만들어져서 누설 전류가 증가하게 된다. 특히, HV NMOS의 경우는 웰(boron)의 농도가 다른 NMOS 소자 보다 낮기 때문에 후속 공정에 의해서 보론이 산화막쪽으로 이동할 경우 다른 NMOS 소자보다 더 많은 문제점을 야기시킬 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 누설 전류를 감소시킬 수 있는 모스 트랜지스터 및 그의 제조 방법을 제공하는 데 있다.
상기 과제를 이루기 위한 본 발명에 의한 모스 트랜지스터 제조 방법은, 반도체 기판상에 패드 산화막과 마스크층을 순차적으로 적층하는 단계와, 상기 패드 산화막과 상기 마스크층을 패터닝하여 트렌치가 형성될 상기 반도체 기판을 노출시키는 단계와, 상기 마스크층을 이용하여 상기 노출된 반도체 기판을 식각하여 상기 트렌치를 형성하는 단계와,상기 트렌치를 포함하는 상기 반도체 기판의 전면에 확산 방지막을 형성하는 단계, 상기 확산 방지막의 전면에 산화막을 형성하는 단계 및 상기 산화막을 포함한 상기 트렌치에 절연물질을 갭필하는 단계로 이루어지는 것이 바람직하다.
상기 다른 과제를 이루기 위한 본 발명에 의한 모스 트랜지스터는, 트렌치가 형성될 반도체 기판을 노출시키는 개구를 가지며, 상기 반도체 기판상에 순차적으로 적층되어 형성된 패드 산화막과 마스크층과, 상기 마스크층을 이용하여 상기 노출된 반도체 기판을 식각하여 형성된 상기 트렌치 및 상기 트렌치를 포함하는 상기 반도체 기판의 전면에 형성된 확산 방지막, 상기 확산방지막의 전면에 형성된 산화막 및 상기 산화막을 포함한 상기 트렌치 내에 갭필된 절연물로 구성되는 것이 바람직하다.
이상에서 설명한 바와 같이, 본 발명에 의한 모스 트랜지스터 및 그의 제조 방법은 누설 전류를 감소시켜 제품의 특성을 향상시키는 효과를 갖는다.
이하, 본 발명에 의한 모스 트랜지스터를 첨부한 도면을 참조하여 다음과 같이 설명한다.
도 3은 본 발명에 의한 모스 트랜지스터의 단면도이다. 본 발명에 의한 모스 트랜지스터는 반도체 기판(60A), 패드 산화막(62A), 마스크 층(64A), 확산 방지막(68), 산화막(70A) 및 평탄화된 절연막(72A)으로 구성된다.
도 3을 참조하면, 반도체 기판(60A)상에 패드 산화막(62A) 및 마스크층(64A)이 적층되어 있다. 이 때, 트렌치(63)는 패드 산화막(62A)과 마스크츠(64A)에 의해 노출된 반도체 기판을 마스크층(64A)을 이용하여 식각하므로 형성되어 있다. 확산 방지막(68)은 트렌치(63)를 포함하는 반도체 기판(60A)의 전면에 형성되어 있다.
본 발명의 일 실시예에 의하면, 도 3에 도시된 바와 같이, 확산 방지막(68)의 전면에서 트렌치(63)의 내벽에 산화막(70A)이 형성될 수도 있고, 본 발명의 다른 실시예에 의하면, 도 3에 도시된 바와 달리, 트렌치(63)를 포함하는 반도체 기판(60A)의 전면에 산화막(70A)이 형성된 후, 산화막(70A)의 전면에 확산 방지막(68)이 형성될 수도 있다.
도 3에 도시된 바와 같이, 확산 방지막(68)의 상부에 산화막(70A)이 형성되어 있을 경우, 트렌치(63)를 포함하는 산화막(70A)의 전면에 절연물이 갭필되고, 갭필된 절연물을 평탄화하여 평탄화된 절연막(72A)이 형성될 수 있다.
이하, 본 발명에 의한 모스 트랜지스터의 제조 방법의 실시예를 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 4a 내지 도 4g들은 본 발명에 의한 모스 트랜지스터 제조 방법의 공정 단 면도들이다.
도 4a를 참조하면, 반도체 기판(60)상에 패드 산화막(62)과 마스크층(64)을 순차적으로 적층한다. 여기서, 마스크층(64)은 질화막(nitride layer)이 될 수 있다. 이후, 반도체 기판(60)에서 트렌치(63)가 형성될 영역에 대응하는 마스크층(64)의 영역이 노출되도록, 사진 식각 공정을 이용하여 감광막을 패터닝하여, 감광막 패턴(66)을 마스크층(64)의 상부에 형성한다.
도 4b를 참조하면, 감광막 패턴(66)을 이용하여, 패드 산화막(62)과 마스크층(64)을 패터닝하여 트렌치가 형성될 반도체 기판을 노출시킨다. 즉, 감광막 패턴(66)을 식각 마스크로 이용하여, 패드 산화막(62)과 마스크층(64)을 식각하여 트렌치(63)가 형성될 반도체 기판(60)의 영역을 노출시킨다.
도 4c를 참조하면, 마스크층(64) 및 패드 산화막(62)을 식각 마스크로 이용하여, 노출된 반도체 기판을 식각하여 반도체 기판(60)의 내부에 트렌치(63)를 형성한다.
도 4d를 참조하면, 트렌치(63)를 포함하는 반도체 기판(60A)의 전면에 확산 방지막(68)을 형성한다. 본 발명의 실시예에 의하면, 트렌치(63)를 포함하는 반도체 기판(60A)의 전면에 열적 산화물(thermal Oxide)과 같은 안정적인 물질 특성을 갖는 AlXOY(여기서, X는 2이고, Y는 3일 수 있다.)등의 알루미나를 ALD(Atomic Layer Deposition) 방식으로 수십 Å 내지 수백 Å의 두께로 증착하여 확산 방지막(68)을 형성할 수 있다. Al2O3으로 된 확산 방지막(68)은 보론(boron)이 추후 갭필될 절연막(72A) 쪽으로 확산되는 것을 방지하는 역할을 한다. 따라서, 후속 열공정에서 고전압(HV:High Voltage) NMOS 트랜지스터 웰(boron)의 균일한 도핑 농도를 유지할 수 있도록 한다. 그러므로, 에지 트랜지스터의 형성을 방지하여 누설 전류를 감소시킬 수 있다.
도 4e를 참조하면, 확산 방지막(68)의 전면에 산화막(70)을 고온 열공정으로 형성한다.
도 4d 및 도 4e를 참조하면, 확산 방지막(68)을 형성한 후, 확산 방지막(68)의 상부에 산화막(70)을 형성한다. 이는 확산 방지막(68)과 이후 형성될 절연막(72A)간의 접착(adhesion)을 좋게 하기 위해서이다. 그러나, 본 발명의 다른 실시예에 의하면, 도 4f에 도시된 바와 같이, 트렌치(63)를 포함하는 반도체 기판(60A)의 전면에 산화막(70)을 형성한 후, 산화막(70)의 전면에 확산 방지막(68)을 형성할 수도 있다.
본 발명에 의하면, 산화막(70)은 900℃ 이상의 공정 조건에서 형성될 수 있고, ALD 방식의 Al2O3 증착은 300℃ 이하의 낮은 온도에서 수행될 수 있다. 이와 같이, ADL 방식으로 Al2O3를 증착하는 온도가 산화막(70)을 형성하기 위한 온도보다 낮기 때문에, 고전압 NMOS 트랜지스터 웰(boron)의 균일한 도핑 농도를 유지하는 데 보다 유지하다.
이하, 본 발명의 이해를 돕기 위해, 도 4d 및 도 4e에 도시된 바와 같이, 확산 방지막(68)이 형성된 후, 확산 방지막(68)의 상부에 산화막(70)이 형성되는 것 으로 가정하여 본 발명을 설명하지만, 도 4f에 도시된 바와 같이 산화막(70)을 형성한 이후 확산 방지막(68)을 형성한 경우에도 본 발명의 설명은 동일하게 적용될 수 있다.
도 4g를 참조하면, 산화막(70)의 상부에 Oxide와 같은 절연물(72)을 갭필하고, 갭필된 절연물(72)을 화학 기계적 연마(CMP:Chemical Mechanical Planarization) 방식에 의해 평탄화하여 도 3에 도시된 바와 같이 평탄화된 절연막(72A)을 형성한다. 이 때, CMP 공정의 정지층(stopping layer)로서 확산 방지막(68)이 이용될 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.
도 1은 NMOS 트랜지스터의 전류-전압 특성을 나타내는 그래프이다.
도 2는 엣지(edge) 트랜지스터 및 메인(main) 트랜지스터를 설명하기 위한 도면이다.
도 3은 본 발명에 의한 모스 트랜지스터의 단면도이다.
도 4a 내지 도 4g들은 본 발명에 의한 모스 트랜지스터 제조 방법의 공정 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명
60, 60A : 반도체 기판 62, 62A : 패드 산화막
63 : 트렌치 64, 64A : 마스크 층
66 : 감광막 패턴 68 : 확산 방지막
70, 70A : 산화막 72, 72A : 절연막
Claims (5)
- 반도체 기판상에 패드 산화막과 마스크층을 순차적으로 적층하는 단계;상기 패드 산화막과 상기 마스크층을 패터닝하여 트렌치가 형성될 상기 반도체 기판을 노출시키는 단계;상기 마스크층을 이용하여 상기 노출된 반도체 기판을 식각하여 상기 트렌치를 형성하는 단계;상기 트렌치를 포함하는 상기 반도체 기판의 전면에 확산 방지막을 형성하는 단계;상기 확산 방지막의 전면에 산화막을 형성하는 단계; 및상기 산화막을 포함한 상기 트렌치에 절연물질을 갭필하는 단계를 구비하는 것을 특징으로 하는 모스 트랜지스터 제조 방법.
- 삭제
- 삭제
- 제1 항에 있어서, 상기 트렌치를 포함하는 상기 반도체 기판의 전면에 알루미나를 ALD(Atomic Layer Deposition) 방식으로 증착하여 상기 확산 방지막을 형성하는 것을 특징으로 하는 모스 트랜지스터 제조 방법.
- 트렌치가 형성될 반도체 기판을 노출시키는 개구를 가지며, 상기 반도체 기판상에 순차적으로 적층되어 형성된 패드 산화막과 마스크층;상기 마스크층을 이용하여 상기 노출된 반도체 기판을 식각하여 형성된 상기 트렌치; 및상기 트렌치를 포함하는 상기 반도체 기판의 전면에 형성된 확산 방지막;상기 확산방지막의 전면에 형성된 산화막; 및상기 산화막을 포함한 상기 트렌치 내에 갭필된 절연물을 구비하는 것을 특징으로 하는 모스 트랜지스터.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070095902A KR100913331B1 (ko) | 2007-09-20 | 2007-09-20 | 모스 트랜지스터 및 그의 제조 방법 |
| TW097133187A TW200915438A (en) | 2007-09-20 | 2008-08-29 | MOS transistor and method for manufacturing the transistor |
| US12/202,936 US20090079013A1 (en) | 2007-09-20 | 2008-09-02 | Mos transistor and method for manufacturing the transistor |
| CNA2008101613337A CN101393870A (zh) | 2007-09-20 | 2008-09-19 | Mos晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070095902A KR100913331B1 (ko) | 2007-09-20 | 2007-09-20 | 모스 트랜지스터 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090030535A KR20090030535A (ko) | 2009-03-25 |
| KR100913331B1 true KR100913331B1 (ko) | 2009-08-20 |
Family
ID=40470727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070095902A KR100913331B1 (ko) | 2007-09-20 | 2007-09-20 | 모스 트랜지스터 및 그의 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20090079013A1 (ko) |
| KR (1) | KR100913331B1 (ko) |
| CN (1) | CN101393870A (ko) |
| TW (1) | TW200915438A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017161236A1 (en) * | 2016-03-17 | 2017-09-21 | Applied Materials, Inc. | Methods for gapfill in high aspect ratio structures |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108039337B (zh) * | 2017-11-29 | 2020-08-28 | 上海华力微电子有限公司 | Fdsoi工艺中浅沟槽隔离结构的形成方法 |
| US11133178B2 (en) | 2019-09-20 | 2021-09-28 | Applied Materials, Inc. | Seamless gapfill with dielectric ALD films |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010059737A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체장치의 소자분리막 형성방법 |
| KR20020002733A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체 소자의 콘택홀 매립 방법 |
| KR20020088595A (ko) * | 2001-05-18 | 2002-11-29 | 삼성전자 주식회사 | 반도체 장치의 소자분리 방법 |
| JP2004179301A (ja) | 2002-11-26 | 2004-06-24 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281063B1 (en) * | 2000-10-17 | 2001-08-28 | United Microelectronics Corp. | Method for manufacturing trench isolation |
| KR100363558B1 (ko) * | 2001-02-23 | 2002-12-05 | 삼성전자 주식회사 | 반도체 장치의 트렌치 격리 형성 방법 |
| US20020197823A1 (en) * | 2001-05-18 | 2002-12-26 | Yoo Jae-Yoon | Isolation method for semiconductor device |
| US6734082B2 (en) * | 2002-08-06 | 2004-05-11 | Chartered Semiconductor Manufacturing Ltd. | Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape |
-
2007
- 2007-09-20 KR KR1020070095902A patent/KR100913331B1/ko not_active IP Right Cessation
-
2008
- 2008-08-29 TW TW097133187A patent/TW200915438A/zh unknown
- 2008-09-02 US US12/202,936 patent/US20090079013A1/en not_active Abandoned
- 2008-09-19 CN CNA2008101613337A patent/CN101393870A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010059737A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체장치의 소자분리막 형성방법 |
| KR20020002733A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체 소자의 콘택홀 매립 방법 |
| KR20020088595A (ko) * | 2001-05-18 | 2002-11-29 | 삼성전자 주식회사 | 반도체 장치의 소자분리 방법 |
| JP2004179301A (ja) | 2002-11-26 | 2004-06-24 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017161236A1 (en) * | 2016-03-17 | 2017-09-21 | Applied Materials, Inc. | Methods for gapfill in high aspect ratio structures |
| US10192775B2 (en) | 2016-03-17 | 2019-01-29 | Applied Materials, Inc. | Methods for gapfill in high aspect ratio structures |
| US10811303B2 (en) | 2016-03-17 | 2020-10-20 | Applied Materials, Inc. | Methods for gapfill in high aspect ratio structures |
| US11488856B2 (en) | 2016-03-17 | 2022-11-01 | Applied Materials, Inc. | Methods for gapfill in high aspect ratio structures |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090079013A1 (en) | 2009-03-26 |
| KR20090030535A (ko) | 2009-03-25 |
| CN101393870A (zh) | 2009-03-25 |
| TW200915438A (en) | 2009-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8058161B2 (en) | Recessed STI for wide transistors | |
| US7955919B2 (en) | Spacer-less transistor integration scheme for high-K gate dielectrics and small gate-to-gate spaces applicable to Si, SiGe and strained silicon schemes | |
| US10056469B1 (en) | Gate cut integration and related device | |
| US8679923B2 (en) | Method for forming metal gate | |
| KR100214766B1 (ko) | 반도체 장치의 제조 방법 | |
| US6962862B2 (en) | Manufacturing method of semiconductor device | |
| TW201501243A (zh) | 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法 | |
| US9653560B1 (en) | Method of fabricating power MOSFET | |
| KR100913331B1 (ko) | 모스 트랜지스터 및 그의 제조 방법 | |
| TWI750375B (zh) | 溝槽閘極金氧半場效電晶體及其製造方法 | |
| KR20040060565A (ko) | 반도체 소자의 더미 게이트 및 도핑을 이용한 이중 게이트산화막 제조방법 | |
| KR100873356B1 (ko) | 고전압 트랜지스터의 제조방법 | |
| CN112259504A (zh) | 金属栅的制造方法 | |
| KR100817417B1 (ko) | 고전압 씨모스 소자 및 그 제조 방법 | |
| KR100658168B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR20040016070A (ko) | 게이트 스페이서가 포지티브 슬로프를 갖는 반도체 장치및 그의 제조방법 | |
| KR20040007949A (ko) | 반도체 소자의 제조 방법 | |
| CN111129153B (zh) | Ldmos的制作方法及ldmos器件 | |
| KR100562328B1 (ko) | 반도체 트랜지스터 소자 및 그 제조 방법 | |
| US20230215914A1 (en) | Semiconductor high-voltage device and manufacturing method thereof | |
| KR100632000B1 (ko) | 고전압소자의 게이트절연막 형성방법 | |
| US6753573B2 (en) | Semiconductor device having complementary MOS transistor | |
| KR20070002519A (ko) | 반도체 소자의 제조방법 | |
| KR100679833B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100459930B1 (ko) | 부분적으로 셀프 얼라인 된 살리사이드 콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120726 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |