KR100913202B1 - Phase change detection apparatus and method for demodulating fm signal - Google Patents

Phase change detection apparatus and method for demodulating fm signal Download PDF

Info

Publication number
KR100913202B1
KR100913202B1 KR1020090042563A KR20090042563A KR100913202B1 KR 100913202 B1 KR100913202 B1 KR 100913202B1 KR 1020090042563 A KR1020090042563 A KR 1020090042563A KR 20090042563 A KR20090042563 A KR 20090042563A KR 100913202 B1 KR100913202 B1 KR 100913202B1
Authority
KR
South Korea
Prior art keywords
signal
phase
multiplier
frequency
modulated signal
Prior art date
Application number
KR1020090042563A
Other languages
Korean (ko)
Inventor
채철수
임민수
Original Assignee
엘아이지넥스원 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지넥스원 주식회사 filed Critical 엘아이지넥스원 주식회사
Priority to KR1020090042563A priority Critical patent/KR100913202B1/en
Application granted granted Critical
Publication of KR100913202B1 publication Critical patent/KR100913202B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
    • H04L27/2276—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals using frequency multiplication or harmonic tracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

A device and a method for detecting phase change for demodulating a frequency modulated signal are provided to improve a signal processing speed by removing a divider with a long signal process delay time. A first signal delay unit(130) receives and delays the in-phase converted from the frequency modulated signal. A second signal delay unit(140) receives and delays the quadrature-phase signal transformed from the frequency-modulated signal. A first multiplier(150) multiplies the delayed in-phase signal by the quadrature-phase signal. A second multiplier(160) multiplies the delayed quadrature-phase signal by the in-phase signal. An adder(170) adds the result from the first multiplier to the result from the second multiplier. A third multiplier(180) multiplies the result from the adder by a predetermined gain index. The third multiplier outputs the modulation signal about the frequency modulated signal that is the multiplied result.

Description

주파수 변조된 신호의 복조를 위한 위상변화 검출 장치 및 방법{Phase change detection apparatus and method for demodulating FM signal}Phase change detection apparatus and method for demodulating FM modulated signal

본 발명은 주파수 변조된 신호의 복조를 위한 위상변화 검출 장치 및 방법에 관한 것이다. 보다 상세하게는 주파수 변조된 신호의 복조를 위한 위상변화 검출 과정이 고속으로 이루어지며 소형화가 가능한 주파수 변조된 신호의 복조를 위한 위상변화 검출 장치 및 방법에 관한 것이다.The present invention relates to an apparatus and method for detecting phase change for demodulation of a frequency modulated signal. More particularly, the present invention relates to a phase change detection apparatus and method for demodulating a frequency modulated signal that can be miniaturized and can be miniaturized.

일반적으로 주파수 변조(Frequency Modulation:FM)란 입력되는 기저대역 신호의 크기에 비례하여 반송파의 주파수를 변화시키는 방식으로써 현재 라디오나 무전기 등과 같은 무선 통신 장치에 많이 응용되고 있다. In general, frequency modulation (FM) is a method of changing a carrier frequency in proportion to the magnitude of an input baseband signal, and is widely applied to a wireless communication device such as a radio or a radio.

또한, 주파수 변조 방식은 송신기와 수신기의 국부 발진 주파수 차이에 의해 발생하는 주파수 오프셋에 의한 영향이 직류 오프셋으로 나타나므로 다른 방식에 비해 주파수 오프셋에 의한 신호왜곡을 보상하기 쉬운 장점을 갖는다.In addition, the frequency modulation scheme has an advantage of easily compensating for signal distortion due to the frequency offset since the influence of the frequency offset generated by the local oscillation frequency difference between the transmitter and the receiver is represented by the DC offset.

주파수 변조는 라디오 방송 외에도 무선 통신이나 음악 녹음과 같은 다른 여러 응용 분야에 널리 사용된다. 주파수 변조 시스템에서는 사인 반송파가 변조되어 그 순시 주파수가 반송 주파수와 차이를 갖게 되는데, 그 차이량은 변조파의 수시 진폭에 비례하며 변조된 반송파는 그 목적지에서 복조된다.Frequency modulation is widely used in many other applications besides radio broadcasting, such as wireless communications or music recording. In a frequency modulation system, the sinusoidal carrier is modulated so that its instantaneous frequency is different from the carrier frequency. The amount of difference is proportional to the amplitude of the modulated wave and the modulated carrier is demodulated at its destination.

주파수 변조된 신호를 복조하기 위한 방식으로써 최근에는 아날로그 방식 대신 디지털 방식이 주로 사용되며 이러한 디지털 방식을 디지털 주파수 변조 복조법이라고 한다. 상기 방법의 경우 복조하고자 하는 주파수 변조된 신호를 아날로그/디지털 변환기(Analog To Digital Converter:ADC)에 인가하여 소정의 주기율로 샘플링시킨다. As a method for demodulating a frequency modulated signal, a digital method is mainly used instead of an analog method recently, and this digital method is called a digital frequency modulation demodulation method. In this method, the frequency-modulated signal to be demodulated is applied to an analog-to-digital converter (ADC) to sample at a predetermined periodic rate.

그리고 샘플링된 주파수 변조된 신호가 동위상(In-phase : I) 신호와 직교 위상(Quadrature-phase : Q) 신호로 분리되는데, 여기서 Q 신호는 반송 주파수에서 90도 만큼 위상이 지연된 I 신호를 의미한다.The sampled frequency-modulated signal is separated into an in-phase (I) signal and a quadrature-phase (Q) signal, where the Q signal refers to an I signal having a phase delay of 90 degrees at a carrier frequency. do.

다음으로, 디지털 신호 처리기가 사용되어 상기 샘플링된 동위상 신호와 직교 위상 신호로부터 주파수 변조 신호의 변조파를 복구한다.Next, a digital signal processor is used to recover the modulated wave of the frequency modulated signal from the sampled in-phase signal and the quadrature signal.

주파수 변조된 신호는 아래의 수학식 1과 같이 나타낼 수 있다.The frequency modulated signal may be represented by Equation 1 below.

Figure 112009029253699-pat00001
Figure 112009029253699-pat00001

여기에서, s(t)는 주파수 변조된 신호, fc는 중심 주파수, Kf는 변조 지수, 및 m(τ)는 메세지 신호를 의미한다.Where s (t) is the frequency modulated signal, fc is the center frequency, Kf is the modulation index, and m (τ) is the message signal.

또한, 아날로그/디지털 변환기에 인가되어 소정의 주기율로 샘플링된 후 분리된 동위상 신호와 직교 위상 신호는 아래의 수학식 2와 수학식 3과 같이 나타낼 수 있다.In addition, the in-phase signal and the quadrature phase signal applied to the analog-to-digital converter and sampled at a predetermined periodic rate may be represented by Equations 2 and 3 below.

Figure 112009029253699-pat00002
Figure 112009029253699-pat00002

여기에서, Ir(t)는 동위상 신호, Kf는 변조 지수, m(k)는 메세지 신호, 및 Ts는 표본화 주파수를 의미한다.Here, Ir (t) is in-phase signal, Kf is modulation index, m (k) is message signal, and Ts is sampling frequency.

Figure 112009029253699-pat00003
Figure 112009029253699-pat00003

여기에서, Qr(t)는 직교위상 신호, Kf는 변조 지수, m(k)는 메세지 신호, 및 Ts는 표본화 주파수를 의미한다.Here, Qr (t) is a quadrature signal, Kf is a modulation index, m (k) is a message signal, and Ts is a sampling frequency.

도 1은 디지털 방식의 FM 복조 시스템에서 종래에 사용되던 위상변화 검출기의 블록도 이다.1 is a block diagram of a phase change detector conventionally used in a digital FM demodulation system.

여기에서, Ir(n)은 동위상 신호를 의미하고 Qr(n)은 직교위상 신호를 의미한다고 하자.Here, it is assumed that Ir (n) means in-phase signal and Qr (n) means quadrature signal.

도 1에 도시된 바와 같이 위상변화 검출기(1)는 제1 지연소자(2a), 제2 지연소자(2b), 제1 곱셈기(3a), 제2 곱셈기(3b), 제3 곱셈기(3c), 제4 곱셈기(3d), 제 1 덧셈기(4a), 제2 덧셈기(4b), 나눗셈기(5), 및 곱셈기(6)를 포함한다.As shown in FIG. 1, the phase change detector 1 includes a first delay element 2a, a second delay element 2b, a first multiplier 3a, a second multiplier 3b, and a third multiplier 3c. , A fourth multiplier 3d, a first adder 4a, a second adder 4b, a divider 5, and a multiplier 6.

동위상 신호는 제1 지연소자(2a)와 제3 곱셈기(3c)측으로 분기되어 제1 지연소자(2a)에서 지연된 후 제2 곱셉기(3b)로 출력되거나 제3 곱셈기(3c)로 출력된다.The in-phase signal is branched to the first delay element 2a and the third multiplier 3c, delayed by the first delay element 2a, and then output to the second multiplier 3b or to the third multiplier 3c. .

직교위상 신호는 제2 지연소자(2b)와 제4 곱셈기(3d)측으로 분기되어 제2 지 연소자(2b)에서 지연된 후 제1 곱셈기(3a)로 출력되거나 제4 곱셈기(3d)로 출력된다.The quadrature signal is branched to the second delay element 2b and the fourth multiplier 3d, delayed by the second branch combustor 2b, and then output to the first multiplier 3a or to the fourth multiplier 3d.

제1 곱셈기(3a)에서는 제1 지연소자(2a)에서 지연된 동위상 신호와 상기 직교위상 신호에 대한 곱연산을 수행하고 상기 곱연산에 따른 결과값을 출력하고, 제2 곱셈기(3b)에서는 제2 지연소자(2b)에서 지연된 직교위상 신호와 상기 동위상 신호에 대한 곱연산을 수행하고 상기 곱연산에 따른 결과값을 출력한다.The first multiplier 3a performs a multiplication on the in-phase signal and the quadrature signal delayed by the first delay element 2a and outputs a result value according to the multiplication, and the second multiplier 3b The delay operation 2b performs a multiplication on the delayed quadrature signal and the in-phase signal and outputs a result value according to the multiplication.

또한, 제3 곱셈기(3c)에서는 상기 동위상 신호에 대한 제곱연산을 수행하고 상기 제곱연산에 따른 결과값을 출력하고, 제4 곱셈기(3d)에서는 상기 직교위상 신호에 대한 제곱연산을 수행하고 상기 제곱연산에 따른 결과값을 출력한다.In addition, the third multiplier (3c) performs a square operation on the in-phase signal and outputs the result according to the square operation, and the fourth multiplier (3d) performs a square operation on the quadrature signal and Outputs the result of the square operation.

제1 덧셈기(4a)에서는 제1 곱셈기(3a)로부터 출력되는 결과값과 제2 곱셈기(3b)로부터 출력되는 결과값에 대한 합연산을 수행하고 상기 합연산에 따른 결과값을 출력하고, 제2 덧셈기(4b)에서는 제3 곱셈기(3c)로부터 출력되는 결과값과 제4 곱셈기(3d)로부터 출력되는 결과값에 대한 합연산을 수행하고 상기 합연산에 따른 결과값을 출력한다.The first adder 4a performs a sum operation on the result value output from the first multiplier 3a and the result value output from the second multiplier 3b, and outputs the result value according to the sum operation. The adder 4b performs a sum operation on the result value output from the third multiplier 3c and the result value output from the fourth multiplier 3d and outputs the result value according to the sum operation.

나눗셈기(5)에서는 제1 덧셈기(4a)로부터 출력된 결과값과 제2 덧셈기(4b)로부터 출력된 결과값에 대한 나누기 연산을 수행한 상기 나누기 연산에 따른 결과값을 출력한다.The divider 5 outputs a result value according to the division operation in which a division operation is performed on the result value output from the first adder 4a and the result value output from the second adder 4b.

제5 곱셈기(6)에서는 나눗셈기(5)로부터 출력된 결과값과 이득값에 대한 곱연산을 수행하고 상기 곱연산에 따른 결과값인 복조 신호를 출력한다.The fifth multiplier 6 performs a multiplication on the result value and the gain value output from the divider 5 and outputs a demodulation signal which is a result value according to the multiplication operation.

이때, 제5 곱셈기(6)로부터 출력된 최종 결과값인 복조 신호는 아래의 수학 식 1과 같이 나타낼 수 있다.In this case, the demodulation signal which is the final result value output from the fifth multiplier 6 may be represented by Equation 1 below.

Figure 112009029253699-pat00004
Figure 112009029253699-pat00004

여기에서, m(n)은 복조 신호, Kf는 변조 지수, Ts는 표본화 주파수, Ir(n)은 동위상 신호, 및 Qr(n)은 직교위상 신호를 의미한다.Here, m (n) is a demodulation signal, K f is a modulation index, T s is a sampling frequency, I r (n) is an in-phase signal, and Q r (n) is a quadrature signal.

종래에 사용되던 위상변화 검출기의 경우 FM 변조된 신호에 대한 복조 신호인 상기 수학식 4를 구현하기 위해 다수의 곱셈기와 나눗셈기가 요구되었다. In the conventional phase change detector, a plurality of multipliers and dividers are required to implement Equation 4, which is a demodulation signal for an FM modulated signal.

특히, 종래에 사용되던 위상변화 검출기에 포함되는 나눗셈기의 경우 디지털 화된 위상변화 검출기 상에서 많은 시간 지연을 발생시키며, 이는 광대역을 갖는 기저대역 신호를 높은 주파수로 표본화(sampling)하여 처리하는 과정이 용이하게 이루어지지 않는 문제점이 있었다.In particular, the divider included in the conventional phase shift detector generates a large time delay on the digitized phase shift detector, which facilitates a process of sampling and processing a baseband signal having a wide bandwidth at a high frequency. There was a problem that is not made.

또한, 실제로 위상변화 검출기를 구현하는 경우 다수의 곱셈기와 나눗셈기를 사용하는 경우 다수의 반도체 자원이 필요하여 저전력 소형 반도체를 필요로 하는 통신 장치에는 적합하지 않다는 문제점이 있다.In addition, when a phase change detector is actually implemented, when a plurality of multipliers and dividers are used, a plurality of semiconductor resources are required, which is not suitable for a communication device requiring a low power small semiconductor.

본 발명은 상기와 같은 문제점을 해결하고자 안출된 것으로 주파수 변조된 신호의 복조를 위한 위상변화 검출 과정이 고속으로 이루어지며 소형화가 가능한 주파수 변조된 신호의 복조를 위한 위상변화 검출 장치 및 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides a phase change detection apparatus and method for demodulating a frequency modulated signal that can be miniaturized and a phase change detection process for demodulating a frequency modulated signal is performed at high speed. For the purpose of

상기 목적을 달성하기 위한 본 발명에 따른 주파수 변조된 신호의 복조를 위한 위상변화 검출 장치는 주파수 변조된 신호의 복조를 위한 위상변화 검출 장치에 있어서, 상기 주파수 변조된 신호로부터 변환되는 동위상 신호를 입력받아 지연한 후 출력하는 제1 신호 지연부; 상기 주파수 변조된 신호로부터 변환되는 직교위상 신호를 입력받아 지연한 후 출력하는 제2 신호 지연부; 상기 지연된 동위상 신호와 상기 직교위상 신호에 대한 곱연산을 수행하고 상기 곱연산에 따른 결과값을 출력하는 제1 곱셈부; 상기 지연된 직교위상 신호와 상기 동위상 신호에 대한 곱연산을 수행하고 상기 곱연산에 따른 결과값을 출력하는 제2 곱셈부; 상기 제1 곱셈부에서 출력된 결과값과 상기 제2 곱셈부에 출력된 결과값에 대한 합연산을 수행하고 상기 합연산에 따른 결과값을 출력하는 덧셈부; 및 상기 덧셈부에서 출력된 결과값과 미리 결정되어 있는 이득 지수에 대한 곱연산을 수행하고 상기 곱연산에 따른 결과값인 상기 주파수 변조된 신호에 대한 복조 신호를 출력하는 제3 곱셈부를 포함하는 것을 특징으로 한다.A phase change detection apparatus for demodulating a frequency modulated signal according to the present invention for achieving the above object is a phase change detection apparatus for demodulation of a frequency modulated signal, the in-phase signal converted from the frequency modulated signal A first signal delay unit for receiving an input and delaying the output; A second signal delay unit configured to receive a delayed quadrature signal converted from the frequency-modulated signal and to output the delayed signal; A first multiplier that performs a multiplication on the delayed in-phase signal and the quadrature signal and outputs a result value according to the multiplication; A second multiplier configured to perform a multiplication operation on the delayed quadrature signal and the in-phase signal and output a result value according to the multiplication operation; An adder configured to perform a sum operation on the result value output from the first multiplier and the result value output to the second multiplier, and output a result value according to the sum operation; And a third multiplier configured to multiply a result value output from the adder and a predetermined gain index and output a demodulation signal for the frequency modulated signal which is a result value according to the multiply operation. It features.

또한, 본 발명에 따른 주파수 변조된 신호의 복조를 위한 위상변화 검출 방법은 주파수 변조된 신호의 복조를 위한 위상변화 검출 방법에 있어서, (a) 상기 주파수 변조된 신호로부터 변환되는 동위상 신호를 입력받아 지연한 후 출력하고 상기 주파수 변조된 신호로부터 변환되는 직교위상 신호를 입력받아 지연한 후 출력하는 단계; (b) 상기 지연된 직교위상 신호와 상기 동위상 신호에 대한 곱연산을 수행하여 상기 곱연산에 따른 결과값을 출력하고 상기 지연된 동위상 신호와 상기 직교위상 신호에 대한 곱연산을 수행하여 상기 곱연산에 따른 결과값을 출력하는 단계; c) 상기 출력된 상기 지연된 직교위상 신호와 상기 동위상 신호의 곱연산에 따른 결과값과 상기 출력된 상기 지연된 동위상 신호와 상기 직교위상 신호의 곱연산에 따른 결과값에 대한 합연산을 수행하여 상기 합연산에 따른 결과값을 출력하는 단계; 및 d) 상기 (c) 단계의 합연산에 따른 결과값과 미리 결정되어 있는 이득 지수에 대한 곱연산을 수행하여 상기 곱연산에 따른 결과값인 상기 주파수 변조된 신호에 대한 복조 신호를 출력하는 단계를 포함하는 것을 특징으로 한다.In addition, the phase change detection method for demodulation of a frequency modulated signal according to the present invention is a phase change detection method for demodulation of a frequency modulated signal, (a) input the in-phase signal converted from the frequency modulated signal Receiving and delaying and outputting the received quadrature signal converted from the frequency-modulated signal; (b) performing a multiplication on the delayed quadrature signal and the in-phase signal to output a result according to the multiplication operation, and performing a multiply operation on the delayed in-phase signal and the quadrature signal to perform the multiplication operation Outputting a result value according to the method; c) performing a sum operation on the result of the multiplication of the outputted delayed quadrature signal and the in-phase signal and the result of the multiplication of the outputted delayed in-phase signal and the quadrature signal; Outputting a result value according to the sum operation; And d) performing a multiply operation on the resultant value according to the sum operation of step (c) and a predetermined gain index and outputting a demodulated signal for the frequency modulated signal which is a resultant value of the multiply operation. Characterized in that it comprises a.

본 발명에 의하면 종래에 사용되던 위상변화 검출 장치와의 비교시에 성능의 저하없이 간략한 구성이 가능하여 디지털 칩의 형태로 구현시에 크기의 소형화와 전력 소모를 줄이는 것이 가능한 효과를 갖는다.According to the present invention, a simple configuration is possible without compromising performance in comparison with a phase change detection device used in the related art, and thus, it is possible to reduce the size and reduce power consumption when implemented in the form of a digital chip.

또한, 종래의 위상변화 검출 장치와의 비교시에 신호 처리 지연 시간이 상대적으로 큰 나눗셈기를 제거하여 구성하는 것이 가능하므로 고속 신호 처리가 가능한 효과를 갖는다.In addition, since a divider having a relatively large signal processing delay time can be removed and compared with a conventional phase change detection device, high-speed signal processing is possible.

이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세하게 설명한다. 우선 각 도면의 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호들을 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 실시될 수 있음은 물론이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. First of all, it is to be noted that the components of each drawing have the same reference numerals as much as possible even though they are shown in different drawings. In addition, in describing the present invention, when it is determined that the detailed description of the related well-known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted. In addition, preferred embodiments of the present invention will be described below, but the technical idea of the present invention may be implemented by those skilled in the art without being limited or limited thereto.

도 2는 본 발명의 바람직한 실시예에 따른 주파수 변조된 신호의 복조를 위한 위상 변화 검출 장치의 블록도 이다.2 is a block diagram of a phase change detection apparatus for demodulating a frequency modulated signal according to a preferred embodiment of the present invention.

도 2에 도시된 바와 같이 본 발명의 바람직한 실시예에 따른 주파수 변조된 신호의 복조를 위한 위상 변화 검출 장치(100)는 제1 노드(110), 제2 노드(120), 제1 신호 지연부(130), 제2 신호 지연부(140), 제1 곱셈부(150), 제2 곱셈부(160), 덧셈부(170), 제3 곱셈부(180), 및 이득 지수 출력부(190)를 포함한다.As shown in FIG. 2, the apparatus 100 for detecting phase change for demodulating a frequency modulated signal according to an exemplary embodiment of the present invention includes a first node 110, a second node 120, and a first signal delay unit. 130, the second signal delay unit 140, the first multiplier 150, the second multiplier 160, the adder 170, the third multiplier 180, and the gain index output unit 190. ).

여기에서, Ir(n)은 주파수 변조된 신호로부터 변환되는 동위상 신호라고 하며 Qr(n)은 주파수 변조된 신호로부터 변환되는 직교위상 신호라고 하자.Here, Ir (n) is called an in-phase signal converted from a frequency modulated signal and Qr (n) is a quadrature signal converted from a frequency modulated signal.

제1 노드(110)는 상기 동위상 신호를 입력받아 제1 신호 지연부(130)와 제2 곱셈기(160)측으로 분기한다.The first node 110 receives the in-phase signal and branches to the first signal delay unit 130 and the second multiplier 160.

제2 노드(120)는 상기 직교위상 신호를 입력받아 제2 신호 지연부(140)와 제1 곱셈기(150)측으로 분배한다.The second node 120 receives the quadrature signal and distributes it to the second signal delay unit 140 and the first multiplier 150.

제1 신호 지연부(130)는 상기 동위상 신호를 입력받아 지연한 후 제1 곱셈기(150)측으로 출력하고 제2 신호 지연부(140)는 상기 직교위상 신호를 입력받아 지연한 후 제2 곱셈기(160)측으로 출력한다.The first signal delay unit 130 receives and delays the in-phase signal, outputs the signal to the first multiplier 150, and the second signal delay unit 140 receives and delays the quadrature signal. Output to (160) side.

제1 곱셈부(150)는 제1 신호 지연부(130)로부터 출력되는 지연된 동위상 신호와 제2 노드(120)로부터 분기된 직교위상 신호에 대한 곱연산을 수행하고 상기 곱연산에 따른 결과값을 덧셈부(170)측으로 출력한다.The first multiplier 150 performs a multiplication on the delayed in-phase signal output from the first signal delay unit 130 and the quadrature signal branched from the second node 120, and the result value according to the multiplication operation. Is output to the adder 170.

제2 곱셈부(160)는 제2 신호 지연부(140)로부터 출력되는 지연된 직교위상 신호와 제1 노드(110)로부터 분기된 동위상 신호에 대한 곱연산을 수행하고 상기 곱연산에 따른 결과값을 덧셈부(170)측으로 출력한다.The second multiplier 160 performs a multiplication on the delayed quadrature signal output from the second signal delay unit 140 and the in-phase signal branched from the first node 110, and the result value according to the multiplication operation. Is output to the adder 170.

덧셈부(170)는 제1 곱셈부(150)로부터 출력되는 상기 곱연산에 따른 결과값과 제2 곱셈부(160)로부터 출력되는 상기 곱연산에 따른 결과값에 대한 합연산을 수행하고 상기 합연산에 따른 결과값을 제3 곱셈부(180)측으로 출력한다.The adder 170 performs a sum operation on the result value according to the multiplication operation output from the first multiplier 150 and the result value according to the multiplication operation output from the second multiplier 160 and performs the sum. The result value according to the operation is output to the third multiplier 180.

제3 곱셈부(180)는 덧셈부(170)로부터 출력되는 상기 합연산에 따른 결과값과 미리 결정되어 있는 이득 지수에 대한 곱연산을 수행하고 상기 곱연산에 따른 결과값인 상기 주파수 변조된 신호에 대한 복조 신호를 출력한다.The third multiplier 180 multiplies a result value according to the sum operation and a predetermined gain index output from the adder 170 and the frequency modulated signal which is a result value according to the multiplication operation. Output a demodulation signal for.

이득 지수 출력부(190)는 본 발명의 주파수 변조된 신호의 복조를 위상변화 검출 장치(100)의 구조를 간단하게 하기 위한 상기 미리 결정되어 있는 이득 지수를 제3 곱셈부(180)측으로 출력한다.The gain index output unit 190 outputs the predetermined gain index to the third multiplier 180 to simplify demodulation of the frequency modulated signal according to the present invention. .

이때, 상기 이득 지수는 아래의 수학식 5와 같이 나타낼 수 있다.In this case, the gain index may be expressed as Equation 5 below.

Figure 112009029253699-pat00005
Figure 112009029253699-pat00005

여기에서, GN은 이득지수, Kf는 변조 지수, Ts는 표본화 주파수, Ir(n)은 동위상 신호, 및 Qr(n)은 직교위상 신호를 의미한다.Here, G N is a gain index, K f is a modulation index, T s is a sampling frequency, I r (n) is an in-phase signal, and Q r (n) is a quadrature signal.

이때, 상기 수학식 2와 상기 수학식 3에서와 같이 동위상 신호Ir(n)과 직교위상 신호 Qr(n)은 각각 코사인 함수와 사인 함수로 표현될 수 있으므로 삼각함수 공식에 의해 Ir 2(n)+Qr 2(n)=1 과 같다.In this case, the equations (2) and the mathematical Qr quadrature signal and the in-phase signal Ir (n), as shown in the formula 3 (n) is I r 2 by the trigonometric function formula can be represented in each of the cosine function and the sine function ( n) + Q r 2 (n) = 1.

따라서, 상기 수학식 5는 아래의 수학식 6과 같이 간략화될 수 있다.Therefore, Equation 5 may be simplified as shown in Equation 6 below.

Figure 112009029253699-pat00006
Figure 112009029253699-pat00006

여기에서, GN은 이득지수, Kf는 변조 지수, 및 Ts는 표본화 주파수를 의미한다.Where G N is the gain index, K f is the modulation index, and T s is the sampling frequency.

일반적으로 디지털 신호를 처리하는 장치는 고정 소수점 연산을 수행한다. 만약 표본화 주파수 Ts와 변조 지수 Kf가 정해져 있다면 이득지수는 상수 값을 가지게 된다. In general, devices that process digital signals perform fixed-point arithmetic. If the sampling frequency T s and the modulation index K f are defined, the gain index has a constant value.

따라서, 본 발명의 바람직한 실시예에 따른 주파수 변조된 신호의 복조를 위 한 위상 변화 검출 장치(100)로부터 최종 출력되는 상기 주파수 변조된 신호에 대한 복조 신호는 아래의 수학식 7과 같이 나타낼 수 있다.Therefore, a demodulation signal for the frequency modulated signal finally output from the phase change detection apparatus 100 for demodulation of the frequency modulated signal according to an exemplary embodiment of the present invention may be represented by Equation 7 below. .

Figure 112009029253699-pat00007
Figure 112009029253699-pat00007

여기에서, m(n)은 복조 신호, Kf는 변조 지수, Ts는 표본화 주파수, Ir(n)은 동위상 신호, 및 Qr(n)은 직교위상 신호를 의미한다.Here, m (n) is a demodulation signal, K f is a modulation index, T s is a sampling frequency, I r (n) is an in-phase signal, and Q r (n) is a quadrature signal.

또한, 본 발명의 바람직한 실시예에 따른 주파수 변조된 신호의 복조를 위한 위상 변화 검출 장치(100)는 제3 곱셈부(180)로부터 출력되는 최종 출력값인 상기 주파수 변조된 신호에 대한 복조 신호의 진폭을 조절하는 것이 가능한데, 상기와 같은 주파수 변조된 신호에 대한 복조 신호의 진폭 조절이 가능한 이유는 아래와 같다.In addition, the phase change detection apparatus 100 for demodulating the frequency modulated signal according to the preferred embodiment of the present invention, the amplitude of the demodulated signal for the frequency modulated signal which is the final output value output from the third multiplier 180. It is possible to adjust the amplitude of the demodulation signal for the frequency-modulated signal as described above.

상기 수학식 6의 이득지수 GN은 상수 값을 갖는다. 이때, 상기 이득 지수값은 출력 신호의 진폭에만 영향을 주므로 주파수 변조된 신호에 대한 복조를 하기 위해서 반드시 일정한 값을 가져야 하는 것은 아니다.The gain index G N of Equation 6 has a constant value. In this case, since the gain index value only affects the amplitude of the output signal, it is not necessary to have a constant value in order to demodulate the frequency modulated signal.

따라서, 상기 이득 지수를 조절하여 상기 주파수 변조된 신호에 대한 복조 신호의 진폭을 조절할 수 있으며 상기 조절된 이득 지수는 아래의 수학식 8과 같이 나타낼 수 있다.Accordingly, the amplitude of the demodulated signal for the frequency modulated signal may be adjusted by adjusting the gain index, and the adjusted gain index may be expressed by Equation 8 below.

Figure 112009029253699-pat00008
Figure 112009029253699-pat00008

여기에서, GT는 조절된 이득 지수, A는 진폭 조절을 위한 임의의 상수, Kf는 변조 지수, 및 Ts는 표본화 주파수를 의미한다.Where G T is the adjusted gain index, A is any constant for amplitude adjustment, K f is the modulation index, and T s is the sampling frequency.

따라서, 본 발명의 주파수 변조된 신호의 복조를 위한 위상 변화 검출 장치(100)는 표본화 주파수와 변조 지수를 고려하지 않고도 진폭 조절을 위한 임의의 상수값에 따라 상기 이득 지수를 조절하여 주파수 변조된 신호에 대한 복조 신호의 진폭을 조절하는 것이 가능해진다.Accordingly, the phase change detection apparatus 100 for demodulating the frequency modulated signal according to the present invention adjusts the gain index according to a constant value for amplitude adjustment without considering the sampling frequency and the modulation index. It becomes possible to adjust the amplitude of the demodulated signal for.

본 발명의 주파수 변조된 신호의 복조를 위한 위상 변화 검출 장치(100)는 종래에 사용되던 위상 변화 검출 장치와의 비교시에 성능의 저하 없이 덧셈기, 곱셈기, 및 나눗셈기의 개수를 줄여 구성하는 것이 가능하므로 본 발명의 주파수 변조된 신호의 복조를 위한 위상 변화 검출 장치(110)를 디지털화하여 FPGA(Field Programmable Gate Array)나 ASIC(Application Specific Integrated Circuit) 등과 같은 칩의 형태로 구현할 경우 소형화가 용이하고 전력 소모를 줄일 수 있는 효과를 갖는다.The phase change detection apparatus 100 for demodulating the frequency modulated signal of the present invention is configured to reduce the number of adders, multipliers, and dividers without degrading performance in comparison with the phase change detection apparatus used in the related art. Therefore, when the phase change detection device 110 for demodulating the frequency modulated signal of the present invention is digitized and implemented in the form of a chip such as a field programmable gate array (FPGA) or an application specific integrated circuit (ASIC), it is easy to miniaturize. It has the effect of reducing power consumption.

또한, 종래에 사용되던 위상 변화 검출 장치의 신호 처리 과정에서 지연 현상을 야기하던 나눗셈기를 제거한 상태로 구성하여 고속 신호 처리가 가능하므로 광대역을 갖는 기저대역 신호를 높은 주파수로 표본화(sampling)하여 처리하는 과 정을 용이하게 수행할 수 있는 효과를 갖는다.In addition, since high-speed signal processing is possible by configuring a divider that causes a delay in a signal processing process of a phase change detection device used in the related art, high-speed signal processing is performed by sampling a baseband signal having a wide bandwidth at a high frequency. It has the effect that the process can be easily performed.

도 3은 본 발명의 바람직한 실시예에 따른 주파수 변조된 신호의 복조를 위한 위상변화 검출 방법의 순서도 이다.3 is a flow chart of a phase change detection method for demodulating a frequency modulated signal according to a preferred embodiment of the present invention.

도 3에 도시된 바와 같이 본 발명의 바람직한 실시예에 따른 주파수 변조된 신호의 복조를 위한 위상변화 검출 방법은 주파수 변조된 신호의 복조를 위한 위상변화 검출 장치(100)에서 시계열적으로 수행되는 하기 단계들을 포함한다.As shown in FIG. 3, a phase change detection method for demodulating a frequency modulated signal according to an exemplary embodiment of the present invention may be performed in time series in a phase change detection apparatus 100 for demodulation of a frequency modulated signal. Steps.

S10에서 제1 신호 지연부(130)는 동위상 신호를 입력받아 지연한 후 출력하고 제2 신호 지연부(140)는 직교위상 신호를 입력받아 지연한 후 출력한다.In S10, the first signal delay unit 130 receives and delays an in-phase signal and outputs the delayed signal, and the second signal delay unit 140 receives and delays the quadrature signal.

S20에서 제1 곱셈부(150)는 제1 신호 지연부(130)로부터 출력되는 지연된 동위상 신호와 상기 직교위상 신호에 대한 곱연산을 수행하여 상기 곱연산에 따른 결과값을 출력하고 제2 곱셈부(160)는 제2 신호 지연부(140)로부터 출력되는 직교위상 신호와 상기 동위상 신호에 대한 곱연산을 수행하여 상기 곱연산에 따른 결과값을 출력한다.In operation S20, the first multiplier 150 performs a multiplication on the delayed in-phase signal output from the first signal delay unit 130 and the quadrature signal, outputs a result value according to the multiplication operation, and performs a second multiplication. The unit 160 performs a multiplication on the quadrature signal and the in-phase signal output from the second signal delay unit 140 and outputs a result value according to the multiplication.

S30에서 덧셈부(170)는 제1 곱셈부(150)로부터 출력되는 상기 곱연산에 따른 결과값과 제2 곱셈부(160)로부터 출력되는 상기 곱연산에 따른 결과값에 대한 합연산을 수행하여 상기 합연산에 따른 결과값을 출력한다.In S30, the adder 170 performs a sum operation on the result value according to the multiplication operation output from the first multiplier 150 and the result value according to the multiplication operation output from the second multiplication unit 160. The result value according to the sum operation is output.

S40에서 제3 곱셈부(180)가 덧셈부(170)로부터 출력되는 상기 합연산에 따른 결과값과 미리 결정되어 있는 이득 지수에 대한 곱연산을 수행하고 상기 곱연산에 따른 결과값인 상기 주파수 변조된 신호에 대한 복조 신호를 출력하면 종료가 이루어진다.In operation S40, the third multiplier 180 performs a multiplication on the result of the sum operation output from the adder 170 and a predetermined gain index, and the frequency modulation is a result of the multiplication. The output is terminated by outputting a demodulation signal for the signal.

본 발명의 주파수 변조된 신호의 복조를 위한 위상변화 검출 방법은 종래에 사용되던 주파수 변조된 신호의 복조를 위한 위상 변화 검출 방법과의 비교시에 주파수 변조된 신호에 대한 동일한 복조 신호를 출력하면서도 곱연산, 합연산, 및 나눗셈 연산의 회수를 감소시키는 것이 가능하여 주파수 변조된 신호에 대한 고속 신호 처리가 가능한 효과를 갖는다.The phase change detection method for demodulating the frequency modulated signal of the present invention outputs the same demodulated signal for the frequency modulated signal in comparison with the phase change detection method for demodulating the frequency modulated signal used in the prior art. It is possible to reduce the number of operations, summation, and division operations, so that high-speed signal processing for frequency-modulated signals is possible.

이상의 설명은 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경, 및 치환이 가능할 것이다. 따라서 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면들에 의해서 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical idea of the present invention, and various modifications, changes, and substitutions may be made by those skilled in the art without departing from the essential characteristics of the present invention. It will be possible. Accordingly, the embodiments disclosed in the present invention and the accompanying drawings are not intended to limit the technical spirit of the present invention but to describe the present invention, and the scope of the technical idea of the present invention is not limited by the embodiments and the accompanying drawings. . The scope of protection of the present invention should be interpreted by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

본 발명에 의하면 주파수 변조된 신호의 복조를 위한 위상변화 검출 장치의 소형화와 전력 소모를 줄이는 것이 가능하므로 디지털 방식의 FPGA(Field Programmable Gate Array) 또는 ASIC(Application Specific Integrated Circuit) 등으로 구현하여 저전력 소형 반도체를 필요로 하는 통신 장치에 활용할 수 있다.According to the present invention, it is possible to reduce the size and power consumption of the phase change detection device for demodulating the frequency-modulated signal. It can be utilized for communication devices requiring a semiconductor.

도 1은 디지털 방식의 FM 복조 시스템에서 종래에 사용되던 위상변화 검출기의 블록도,1 is a block diagram of a phase change detector conventionally used in a digital FM demodulation system,

도 2는 본 발명의 바람직한 실시예에 따른 주파수 변조된 신호의 복조를 위한 위상 변화 검출 장치의 블록도, 및2 is a block diagram of a phase change detection apparatus for demodulating a frequency modulated signal according to a preferred embodiment of the present invention, and

도 3은 본 발명의 바람직한 실시예에 따른 주파수 변조된 신호의 복조를 위한 위상변화 검출 방법의 순서도 이다.3 is a flow chart of a phase change detection method for demodulating a frequency modulated signal according to a preferred embodiment of the present invention.

<도면의 주요 부위에 대한 간단한 설명><Brief description of the main parts of the drawings>

(1) : 위상변화 검출기 (2a) : 제1 지연소자(1): phase change detector (2a): first delay element

(2b) : 제2 지연소자 (3a) : 제1 곱셈기(2b): second delay element (3a): first multiplier

(3b) : 제2 곱셈기 (3c) : 제3 곱셈기(3b): second multiplier (3c): third multiplier

(3d) : 제4 곱셈기 (4a) : 제1 덧셈기(3d): Fourth Multiplier (4a): First Adder

(4b) : 제2 덧셈기 (5) : 나눗셈기(4b): second adder (5): divider

(6) : 제5 곱셈기 (6): fifth multiplier

(100) : 주파수 변조된 신호의 복조를 위한 위상변화 검출 장치(100): Phase change detection device for demodulation of frequency modulated signal

(110) : 제1 노드 (120) : 제2 노드110: first node 120: second node

(130) : 제1 신호 지연부 (140) : 제2 신호 지연부130: first signal delay unit 140: second signal delay unit

(150) : 제1 곱셈부 (160) : 제2 곱셈부150: first multiplier 160: second multiplier

(170) : 덧셈부 (180) : 제3 곱셈부(170): adder 180: third multiplier

(190) : 이득 지수 출력부190: gain index output unit

Claims (9)

주파수 변조된 신호의 복조를 위한 위상변화 검출 장치에 있어서,A phase change detection device for demodulating a frequency modulated signal, 상기 주파수 변조된 신호로부터 변환되는 동위상 신호를 입력받아 지연한 후 출력하는 제1 신호 지연부;A first signal delay unit receiving and delaying an in-phase signal converted from the frequency-modulated signal and outputting the delayed phase signal; 상기 주파수 변조된 신호로부터 변환되는 직교위상 신호를 입력받아 지연한 후 출력하는 제2 신호 지연부;A second signal delay unit configured to receive a delayed quadrature signal converted from the frequency-modulated signal and to output the delayed signal; 상기 지연된 동위상 신호와 상기 직교위상 신호에 대한 곱연산을 수행하고 상기 곱연산에 따른 결과값을 출력하는 제1 곱셈부;A first multiplier that performs a multiplication on the delayed in-phase signal and the quadrature signal and outputs a result value according to the multiplication; 상기 지연된 직교위상 신호와 상기 동위상 신호에 대한 곱연산을 수행하고 상기 곱연산에 따른 결과값을 출력하는 제2 곱셈부;A second multiplier configured to perform a multiplication operation on the delayed quadrature signal and the in-phase signal and output a result value according to the multiplication operation; 상기 제1 곱셈부에서 출력된 결과값과 상기 제2 곱셈부에 출력된 결과값에 대한 합연산을 수행하고 상기 합연산에 따른 결과값을 출력하는 덧셈부; 및An adder configured to perform a sum operation on the result value output from the first multiplier and the result value output to the second multiplier, and output a result value according to the sum operation; And 상기 덧셈부에서 출력된 결과값과 미리 결정되어 있는 이득 지수에 대한 곱연산을 수행하고 상기 곱연산에 따른 결과값인 상기 주파수 변조된 신호에 대한 복조 신호를 출력하는 제3 곱셈부를 포함하는 것을 특징으로 하는 주파수 변조된 신호의 복조를 위한 위상변화 검출 장치.And a third multiplier configured to multiply a result value output from the adder and a predetermined gain index and output a demodulation signal for the frequency modulated signal which is a result value according to the multiply operation. A phase change detection device for demodulating a frequency modulated signal. 제 1항에 있어서,The method of claim 1, 상기 미리 결정되어 있는 이득 지수를 상기 제3 곱셈부 측으로 출력하는 이 득 지수 출력부를 더 포함하는 것을 특징으로 하는 주파수 변조된 신호의 복조를 위한 위상변화 검출 장치.And a gain index output unit for outputting the predetermined gain index to the third multiplier side. 제 1항에 있어서,The method of claim 1, 상기 이득 지수는 상수값을 갖는 것을 특징으로 하는 주파수 변조된 신호의 복조를 위한 위상변화 검출 장치.The gain index has a constant value, characterized in that the phase change detection device for demodulation of the frequency modulated signal. 제 1항에 있어서,The method of claim 1, 상기 이득 지수는 하기 수학식으로 표현되는 것을 특징으로 하는 주파수 변조된 신호의 복조를 위한 위상변화 검출 장치.The gain index is a phase change detection device for demodulation of the frequency modulated signal, characterized in that represented by the following equation. [수학식][Equation]
Figure 112009029253699-pat00009
Figure 112009029253699-pat00009
 여기에서, GN은 이득 지수, Kf는 변조 지수, Ts는 표본화 주파수, Ir(n)은 동위상 신호, 및 Qr(n)은 직교위상 신호를 의미한다.Here, G N is a gain index, K f is a modulation index, T s is a sampling frequency, I r (n) is an in-phase signal, and Q r (n) is a quadrature signal. 제 1항에 있어서,The method of claim 1, 상기 주파수 변조된 신호에 대한 복조 신호는 상기 이득 지수를 조절하는 것에 의해 진폭 조절이 가능한 것을 특징으로 하는 주파수 변조된 신호의 복조를 위 한 위상변화 검출 장치.Demodulation signal for the frequency-modulated signal is a phase change detection device for demodulation of the frequency-modulated signal, characterized in that the amplitude can be adjusted by adjusting the gain index. 제 1항에 있어서,The method of claim 1, 상기 동위상 신호를 상기 제1 신호 지연부와 상기 제2 곱셈부 측으로 분기하는 제1 노드와 상기 직교위상 신호를 상기 제2 신호 지연부와 상기 제1 곱셈부측으로 분기하는 제2 노드를 더 포함하는 것을 특징으로 하는 주파수 변조된 신호의 복조를 위한 위상변화 검출 장치.And a first node for branching the in-phase signal to the first signal delayer and the second multiplier, and a second node for branching the quadrature signal to the second signal delayer and the first multiplier. And a phase change detection device for demodulating the frequency modulated signal. 주파수 변조된 신호의 복조를 위한 위상변화 검출 방법에 있어서,In the phase change detection method for demodulation of a frequency modulated signal, (a) 상기 주파수 변조된 신호로부터 변환되는 동위상 신호를 입력받아 지연한 후 출력하고 상기 주파수 변조된 신호로부터 변환되는 직교위상 신호를 입력받아 지연한 후 출력하는 단계;(a) receiving and delaying an in-phase signal converted from the frequency-modulated signal and outputting the delayed signal; (b) 상기 지연된 직교위상 신호와 상기 동위상 신호에 대한 곱연산을 수행하여 상기 곱연산에 따른 결과값을 출력하고 상기 지연된 동위상 신호와 상기 직교위상 신호에 대한 곱연산을 수행하여 상기 곱연산에 따른 결과값을 출력하는 단계;(b) performing a multiplication on the delayed quadrature signal and the in-phase signal to output a result according to the multiplication operation, and performing a multiply operation on the delayed in-phase signal and the quadrature signal to perform the multiplication operation Outputting a result value according to the method; (c) 상기 출력된 상기 지연된 직교위상 신호와 상기 동위상 신호의 곱연산에 따른 결과값과 상기 출력된 상기 지연된 동위상 신호와 상기 직교위상 신호의 곱연산에 따른 결과값에 대한 합연산을 수행하여 상기 합연산에 따른 결과값을 출력하는 단계; 및(c) performing a sum operation on the result of the multiplication of the outputted delayed quadrature signal and the in-phase signal and the result of the multiplication of the outputted delayed in-phase signal and the quadrature signal; Outputting a result value according to the sum operation; And (d) 상기 (c) 단계의 합연산에 따른 결과값과 미리 결정되어 있는 이득 지수 에 대한 곱연산을 수행하여 상기 곱연산에 따른 결과값인 상기 주파수 변조된 신호에 대한 복조 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 주파수 변조된 신호의 복조를 위한 위상변화 검출 방법.(d) performing a multiply operation on the resultant value according to the summation operation of step (c) and a predetermined gain index and outputting a demodulated signal for the frequency modulated signal which is a resultant value of the multiplication operation; Phase detection method for demodulating the frequency modulated signal comprising a. 제 7항에 있어서,The method of claim 7, wherein 상기 (d) 단계에서 상기 미리 결정되어 있는 이득 지수는 상수인 것을 특징으로 하는 주파수 변조된 신호의 복조를 위한 위상변화 검출 방법.And wherein said predetermined gain index in step (d) is a constant. 제 7 항에 있어서,The method of claim 7, wherein 상기 (d) 단계에서 상기 주파수 변조된 신호에 대한 복조 신호는 상기 이득 지수를 조절하는 것에 의해 진폭 조절이 가능한 것을 특징으로 하는 주파수 변조된 신호의 복조를 위한 위상변화 검출 방법.And demodulating the demodulated signal with respect to the frequency modulated signal in step (d), by controlling the gain index.
KR1020090042563A 2009-05-15 2009-05-15 Phase change detection apparatus and method for demodulating fm signal KR100913202B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090042563A KR100913202B1 (en) 2009-05-15 2009-05-15 Phase change detection apparatus and method for demodulating fm signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090042563A KR100913202B1 (en) 2009-05-15 2009-05-15 Phase change detection apparatus and method for demodulating fm signal

Publications (1)

Publication Number Publication Date
KR100913202B1 true KR100913202B1 (en) 2009-08-24

Family

ID=41210038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090042563A KR100913202B1 (en) 2009-05-15 2009-05-15 Phase change detection apparatus and method for demodulating fm signal

Country Status (1)

Country Link
KR (1) KR100913202B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960039596A (en) * 1995-04-13 1996-11-25 이데이 노부유끼 Frequency modulated signal demodulation circuit and communication terminal equipment employing it
US5625364A (en) 1994-07-08 1997-04-29 Lockheed Sanders, Inc. Apparatus and method for finding a signal emission source
US20040165651A1 (en) 1995-09-11 2004-08-26 Yasuo Ohgoshi Code division multiple access mobile communication system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625364A (en) 1994-07-08 1997-04-29 Lockheed Sanders, Inc. Apparatus and method for finding a signal emission source
KR960039596A (en) * 1995-04-13 1996-11-25 이데이 노부유끼 Frequency modulated signal demodulation circuit and communication terminal equipment employing it
KR100406224B1 (en) 1995-04-13 2004-04-08 소니 가부시끼 가이샤 Frequency modulation signaling inquiry and communication terminal equipment employing it
US20040165651A1 (en) 1995-09-11 2004-08-26 Yasuo Ohgoshi Code division multiple access mobile communication system

Similar Documents

Publication Publication Date Title
JP4492264B2 (en) Quadrature detector and quadrature demodulator and sampling quadrature demodulator using the same
JP5304083B2 (en) Frequency offset monitoring device and coherent optical receiver
FI98584B (en) A method and circuit arrangement for processing a received signal
US5787123A (en) Receiver for orthogonal frequency division multiplexed signals
JP2006148854A (en) Multicarrier receiver and transmitter with delay correcting function
JP2018524903A (en) Sampling rate synchronization between transmitter and receiver
EP2124407A1 (en) Signal processing method, signal processing device, radio reception device, and communication reception device
KR100758302B1 (en) Apparatus and Method for Phase Recovery and I/Q Imbalance Compensation in a quadrature demodulating receiver
KR20060121126A (en) Bandpass sampling receiver and the sampling method
CN103916199A (en) Device and method for time delay and phase adjustment of antenna signal
JP3982662B2 (en) Reception method and high-frequency signal receiver
EP1388942A2 (en) Conversion circuit, tuner and demodulator
KR100913202B1 (en) Phase change detection apparatus and method for demodulating fm signal
KR100891819B1 (en) Direct sampling type wireless reciever and method using the same thereof
KR101394769B1 (en) Amplifier
KR100959229B1 (en) Data receiving device
JP4214635B2 (en) Digital radio equipment
US12047049B2 (en) Filter that minimizes in-band noise and maximizes detection sensitivity of exponentially-modulated signals
KR20050106094A (en) Receiver and method for concurrent receiving of multiple channels
RU2405243C1 (en) Demodulator of am and ft signals
JP4807451B2 (en) Quadrature detector and quadrature demodulator and sampling quadrature demodulator using the same
JP4637661B2 (en) Modulation signal demodulator
JP3643109B2 (en) Data receiving device
JP4382095B2 (en) Wireless receiver and digital demodulation method
KR100630681B1 (en) An Angle doubling Auto Frequency Control circuit with stable frequency offset and an Advanced Television Systems Committee Digital Television demodulator

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120620

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130708

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150803

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee