KR100630681B1 - An Angle doubling Auto Frequency Control circuit with stable frequency offset and an Advanced Television Systems Committee Digital Television demodulator - Google Patents

An Angle doubling Auto Frequency Control circuit with stable frequency offset and an Advanced Television Systems Committee Digital Television demodulator Download PDF

Info

Publication number
KR100630681B1
KR100630681B1 KR1020040021243A KR20040021243A KR100630681B1 KR 100630681 B1 KR100630681 B1 KR 100630681B1 KR 1020040021243 A KR1020040021243 A KR 1020040021243A KR 20040021243 A KR20040021243 A KR 20040021243A KR 100630681 B1 KR100630681 B1 KR 100630681B1
Authority
KR
South Korea
Prior art keywords
signal
branch
output
frequency
branch signal
Prior art date
Application number
KR1020040021243A
Other languages
Korean (ko)
Other versions
KR20050096005A (en
Inventor
짱준링
강기동
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040021243A priority Critical patent/KR100630681B1/en
Publication of KR20050096005A publication Critical patent/KR20050096005A/en
Application granted granted Critical
Publication of KR100630681B1 publication Critical patent/KR100630681B1/en

Links

Images

Classifications

    • D—TEXTILES; PAPER
    • D21—PAPER-MAKING; PRODUCTION OF CELLULOSE
    • D21H—PULP COMPOSITIONS; PREPARATION THEREOF NOT COVERED BY SUBCLASSES D21C OR D21D; IMPREGNATING OR COATING OF PAPER; TREATMENT OF FINISHED PAPER NOT COVERED BY CLASS B31 OR SUBCLASS D21G; PAPER NOT OTHERWISE PROVIDED FOR
    • D21H27/00—Special paper not otherwise provided for, e.g. made by multi-step processes
    • D21H27/30—Multi-ply
    • D21H27/32—Multi-ply with materials applied between the sheets
    • D—TEXTILES; PAPER
    • D21—PAPER-MAKING; PRODUCTION OF CELLULOSE
    • D21H—PULP COMPOSITIONS; PREPARATION THEREOF NOT COVERED BY SUBCLASSES D21C OR D21D; IMPREGNATING OR COATING OF PAPER; TREATMENT OF FINISHED PAPER NOT COVERED BY CLASS B31 OR SUBCLASS D21G; PAPER NOT OTHERWISE PROVIDED FOR
    • D21H27/00—Special paper not otherwise provided for, e.g. made by multi-step processes
    • D21H27/18—Paper- or board-based structures for surface covering
    • D21H27/22—Structures being applied on the surface by special manufacturing processes, e.g. in presses

Abstract

안정한 주파수 오프셋 특성을 가지는 AD-AFC 회로 및 ATSC DTV 복조기가 개시된다. 상기 AD-AFC 회로는, 소정의 기준신호에 대하여 밴드 나치 필터기능을 수행하는 필터블록, 상기 필터블록의 출력데이터에 대하여 소정의 연산을 가하는 앵글 더블링 블록 및 상기 앵글 더블링 블록의 출력데이터를 이용하여 상기 기준신호에 포함된 주파수 오프셋에 대한 정보를 가지는 에러신호를 출력하는 주파수 판별장치를 구비한다. 상기 ATSC DTV 복조기는, 상기 AD-AFC 회로를 내장하여 ATSC DTV의 트랜스미터를 통하여 전달된 신호를 복원한다. 상기 AD-AFC 회로는 상기 ATSC DTV 복조기에 사용될 때, 그 효용가치가 최대로 된다. Disclosed are an AD-AFC circuit and an ATSC DTV demodulator having stable frequency offset characteristics. The AD-AFC circuit uses a filter block that performs a band Nazi filter function on a predetermined reference signal, an angle doubling block that performs a predetermined operation on the output data of the filter block, and an output data of the angle doubling block. And a frequency discriminating device for outputting an error signal having information on the frequency offset included in the reference signal. The ATSC DTV demodulator has a built-in AD-AFC circuit to restore the signal transmitted through the transmitter of the ATSC DTV. When the AD-AFC circuit is used in the ATSC DTV demodulator, its useful value is maximized.

Description

안정한 주파수 오프셋 특성을 가지는 ＡＤ-ＡＦＣ 회로 및 ＡＴＳＣ ＤＴＶ 복조기.{An Angle doubling Auto Frequency Control circuit with stable frequency offset and an Advanced Television Systems Committee Digital Television demodulator}An angle doubling auto frequency control circuit with stable frequency offset and an Advanced Television Systems Committee Digital Television demodulator

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 종래의 ATSC DTV 복조기(Advanced Television Systems Committee Digital Television demodulator)의 블록 다이어그램이다. 1 is a block diagram of a conventional ATSC DTV demodulator (Advanced Television Systems Committee Digital Television demodulator).

도 2는 도 1에 도시된 AD-AFC(171)의 회로도이다. 2 is a circuit diagram of the AD-AFC 171 shown in FIG.

도 3은 본 발명의 일 실시 예에 따른 ATSC DTV 복조기의 블록 다이어그램이다. 3 is a block diagram of an ATSC DTV demodulator according to an embodiment of the present invention.

도 4는 도 3에 도시된 AD-AFC 회로의 블록 다이어그램이다. 4 is a block diagram of the AD-AFC circuit shown in FIG.

본 발명은 ATSC DTV에 관한 것으로서, 특히, ATSC DTV의 복조기(Advanced Television Systems Committee Digital Television demodulator) 및 상기 복조기에 사용되는 AD-AFC 회로(Angle Doubling Auto Frequency Control circuit)에 관한 것이다. The present invention relates to ATSC DTV, and more particularly, to an ATSC DTV demodulator (Advanced Television Systems Committee Digital Television demodulator) and an AD-AFC circuit (Angle Doubling Auto Frequency Control circuit) used in the demodulator.

DPSK(Differential Phase Shift keying) 신호를 트랙킹(tracking)하기에 적당한 AD-AFC 루프(loop)에 대해서는, 나탈리(F. D. Natali.)의 논문(AFC Tracking Algorithm. IEEE Trans. On Commun., Vol. COM-32, No.8, Aug. 1984, pp.935-947)을 참조하면 쉽게 이해할 수 있다. For an AD-AFC loop suitable for tracking a DPSK (Differential Phase Shift Keying) signal, see AF Tracking Algorithm. IEEE Trans.On Commun., Vol. COM- 32, No. 8, Aug. 1984, pp. 935-947).

상기 AD-AFC 루프가 ATSC DTV 복조기에 적용될 때, AWGN(Additive White Gaussian Noise)의 주파수 오프셋 값과 다중경로(multipath) 채널들의 주파수 오프셋(offset) 값이 서로 큰 차이가 나기 때문에, 상기 ATSC DTV 복조기는 불안정하게 된다. When the AD-AFC loop is applied to an ATSC DTV demodulator, the ATSC DTV demodulator has a large difference between the frequency offset value of AWGN and the frequency offset value of multipath channels. Becomes unstable.

도 1은 종래의 ATSC DTV 복조기의 블록 다이어그램이다. 1 is a block diagram of a conventional ATSC DTV demodulator.

도 1을 참조하면, 상기 ATSC DTV 복조기(100)는, ADC(110), PPF(120), 곱셈블록(130), 저역통과 필터블록(140, low pass filter block), 업 컨버터(150, up converter), STR(160) 및 주파수 복원장치(170)를 구비한다. Referring to FIG. 1, the ATSC DTV demodulator 100 includes: an ADC 110, a PPF 120, a multiplication block 130, a low pass filter block 140, an up converter 150, up converter), STR (160) and frequency recovery device (170).

ADC(Analog to Digital Converter, 110)는, ATSC DTV 전송기(미도시)로부터 전송되어온 아날로그 신호 R(t)를 디지털 신호로 변환시킨다. An analog to digital converter (ADC) 110 converts an analog signal R (t) transmitted from an ATSC DTV transmitter (not shown) into a digital signal.

PPF(Poly Phase Filter, 120)는, ADC(110)에서 출력되는 디지털 신호를 수신하여, 샘플링 주파수

Figure 112004012931734-pat00001
로 샘플링 된 신호
Figure 112004012931734-pat00002
을 생성시킨다. 여기서,
Figure 112004012931734-pat00003
는 샘플링 시간이고,
Figure 112004012931734-pat00004
이며, n은 정수이다. PPF(120)의 동작은, STR(Symbol timing recovery, 160)의 출력신호에 의하여 제어된다. The poly phase filter (PPF) 120 receives a digital signal output from the ADC 110 and receives a sampling frequency.
Figure 112004012931734-pat00001
Sampled as
Figure 112004012931734-pat00002
Creates. here,
Figure 112004012931734-pat00003
Is the sampling time,
Figure 112004012931734-pat00004
And n is an integer. The operation of the PPF 120 is controlled by an output signal of a symbol timing recovery (STR) 160.

곱셈블록(130)은, 제1곱셈기(131) 및 제2곱셈기(132)를 구비한다. The multiplication block 130 includes a first multiplier 131 and a second multiplier 132.

제1곱셈기(131)는, 샘플링 된 신호

Figure 112004012931734-pat00005
및 제1정현파 신호(fs1)를 곱하여, 샘플링 된 신호
Figure 112004012931734-pat00006
와 위상이 동일한(In Phase) 제1가지신호
Figure 112004012931734-pat00007
을 출력한다. 제2곱셈기(132)는, 샘플링 된 신호
Figure 112004012931734-pat00008
및 제2정현파 신호(fs2)를 곱하여, 샘플링 된 신호
Figure 112004012931734-pat00009
와 위상이 90도 차이가 나는(Quadrature) 제2가지신호
Figure 112004012931734-pat00010
을 출력한다. The first multiplier 131 is a sampled signal
Figure 112004012931734-pat00005
And the sampled signal by multiplying the first sinusoidal wave signal fs1.
Figure 112004012931734-pat00006
First signal in phase with in phase
Figure 112004012931734-pat00007
Outputs The second multiplier 132 is a sampled signal
Figure 112004012931734-pat00008
And a sampled signal by multiplying the second sinusoidal wave signal fs2.
Figure 112004012931734-pat00009
Quadrature signal with 90 degrees out of phase
Figure 112004012931734-pat00010
Outputs

저역통과 필터블록(low pass filter block, 140)은, 제1저역통과필터(141) 및 제2저역통과필터(142)를 구비한다. The low pass filter block 140 includes a first low pass filter 141 and a second low pass filter 142.

제1저역통과필터(141)는, 제1가지신호

Figure 112004012931734-pat00011
에 포함된 소정의 저주파 신호만을 통과시킨 제3가지신호
Figure 112004012931734-pat00012
을 출력한다. 제2저역통과필터(142)는, 제2가지신호
Figure 112004012931734-pat00013
에 포함된 소정의 저주파 신호만을 통과시킨 제4가지신호
Figure 112004012931734-pat00014
을 출력한다. The first low pass filter 141 has a first branch signal.
Figure 112004012931734-pat00011
The third signal passing only a predetermined low frequency signal included in the
Figure 112004012931734-pat00012
Outputs The second low pass filter 142 has a second signal.
Figure 112004012931734-pat00013
Fourth signal passing only a predetermined low frequency signal included in the
Figure 112004012931734-pat00014
Outputs

업 컨버터(150)는, 제3가지신호

Figure 112004012931734-pat00015
및 제4가지신호
Figure 112004012931734-pat00016
을 이용하여 샘플링 된 신호
Figure 112004012931734-pat00017
의 실수 성분을 추출한 신호
Figure 112004012931734-pat00018
을 STR(160) 및 주파수 복원장치(170)에 전송하고, 허수 성분을 추출한 신호
Figure 112004012931734-pat00019
을 주파수 복원장치(170)에 전송한다. The up converter 150 has a third signal.
Figure 112004012931734-pat00015
And fourth signal
Figure 112004012931734-pat00016
Sampled using
Figure 112004012931734-pat00017
The signal extracted from the real component of
Figure 112004012931734-pat00018
Is transmitted to the STR (160) and the frequency recovery device 170, the imaginary component extracted signal
Figure 112004012931734-pat00019
Is transmitted to the frequency recovery apparatus 170.

STR(160)은, 실수성분신호

Figure 112004012931734-pat00020
를 이용하여 샘플링 주파수를 제어하는 제어신호(C1)를 출력한다. STR 160 is a real component signal
Figure 112004012931734-pat00020
Outputs a control signal (C1) for controlling the sampling frequency.

주파수 복원장치(170)는, AD-AFC(171), 위상 판별장치(172, phase discriminator), 덧셈기(173), 루프필터(174), NCO(Number Controlled Oscillator, 175) 및 위상 이동장치(176, phase shifter)를 구비한다. The frequency recovery unit 170 includes an AD-AFC 171, a phase discriminator 172, an adder 173, a loop filter 174, a number controlled oscillator 175, and a phase shifter 176. and a phase shifter.

AD-AFC(171)는, 제3가지신호

Figure 112004012931734-pat00021
및 제4가지신호
Figure 112004012931734-pat00022
을 수신하여 주파수의 오프셋에 대응하는 에러신호
Figure 112004012931734-pat00023
을 출력한다. 위상 판별장치(172)는, 실수성분신호
Figure 112004012931734-pat00024
및 허수성분신호
Figure 112004012931734-pat00025
을 이용하여 위상을 판별한다. 덧셈기(173)는, AD-AFC(171)의 출력신호 및 위상 판별장치의 출력신호를 더한다. 루프필터(174)는, 덧셈기(173)의 출력신호에 포함된 고주파 잡음 성분을 제거한다. AD-AFC 171, the third signal
Figure 112004012931734-pat00021
And fourth signal
Figure 112004012931734-pat00022
Receives an error signal corresponding to the offset of the frequency
Figure 112004012931734-pat00023
Outputs The phase discriminator 172 is a real component signal
Figure 112004012931734-pat00024
And imaginary component signals
Figure 112004012931734-pat00025
Use to determine the phase. The adder 173 adds the output signal of the AD-AFC 171 and the output signal of the phase discriminator. The loop filter 174 removes high frequency noise components included in the output signal of the adder 173.

NCO(Number Controlled Oscillator, 175)는, 루프필터(174)의 출력신호에 따라 주파수가 결정되는 제1정현파 신호(fs1, fixed frequency sinusoidal signal)

Figure 112004012931734-pat00026
)를 출력한다. The NCO (Number Controlled Oscillator) 175 is a first sine wave signal (fs1, fixed frequency sinusoidal signal) whose frequency is determined according to the output signal of the loop filter 174.
Figure 112004012931734-pat00026
)

위상 이동장치(phase shifter, 176)는, 제1정현파 신호(fs1)의 위상을 90도 이동시킨 제2정현파 신호(fs2)

Figure 112004012931734-pat00027
)를 출력한다. 여기서
Figure 112004012931734-pat00028
는 ATSC DTV의 트랜스미터(transmitter, 미도시)와 상기 복조기(100) 사이의 주파수 오프셋(frequency offset) 및 위상 오프셋(phase offset)을 각각 나타낸다. The phase shifter 176 includes a second sinusoidal wave signal fs2 in which the phase of the first sinusoidal wave signal fs1 is shifted by 90 degrees.
Figure 112004012931734-pat00027
) here
Figure 112004012931734-pat00028
Denotes a frequency offset and a phase offset between a transmitter (not shown) of the ATSC DTV and the demodulator 100, respectively.

도 2는 도 1에 도시된 AD-AFC(171)의 회로도이다. 2 is a circuit diagram of the AD-AFC 171 shown in FIG.

도 2를 참조하면, AD-AFC(171)는, 앵글 더블링 블록(210, angle doubling block) 및 주파수 판별장치(220, frequency discriminator)를 구비한다. Referring to FIG. 2, the AD-AFC 171 includes an angle doubling block 210 and a frequency discriminator 220.

앵글 더블링 블록(210)은, 수신된 제3가지신호

Figure 112004012931734-pat00029
및 제4가지신호
Figure 112004012931734-pat00030
의 전력(power)에 소정의 연산을 수행하여 구한 제5가지신호
Figure 112004012931734-pat00031
을 출력하는 제1앵글 더블링 서브블록(211) 및 수신된 제3가지신호
Figure 112004012931734-pat00032
및 제4가지신호
Figure 112004012931734-pat00033
에 소정의 다른 연산을 수행하여 구한 제6가지신호
Figure 112004012931734-pat00034
을 출력하는 제2앵글 더블링 서브블록(212)을 구비한다. The angle doubling block 210 receives the received third kind of signal.
Figure 112004012931734-pat00029
And fourth signal
Figure 112004012931734-pat00030
Fifth signal obtained by performing a predetermined operation on power of
Figure 112004012931734-pat00031
A first angle doubling subblock 211 and a third signal received
Figure 112004012931734-pat00032
And fourth signal
Figure 112004012931734-pat00033
Sixth signal obtained by performing a predetermined other operation
Figure 112004012931734-pat00034
And a second angle doubling subblock 212 for outputting the same.

주파수 판별장치(220)는, 제1지연기(221, delay unit), 제2지연기(223), 제3곱셈기(222), 제4곱셈기(224) 및 제2덧셈기(225)를 구비한다. 제1지연기(221)는, 제5가지신호

Figure 112004012931734-pat00035
을 소정의 시간(T) 지연시켜 출력한다. 제2지연기(223)는, 제6가지신호 을 소정의 시간(T) 지연시켜 출력한다. 제3곱셈기(222)는, 제1지연기(221)의 출력신호 및 제6가지신호
Figure 112004012931734-pat00037
을 곱한다. 제4곱셈기(224)는, 제2지연기(223)의 출력신호 및 제5가지신호
Figure 112004012931734-pat00038
을 곱한다. 제2덧셈기(225)는, 제3곱셈기(222) 및 제4곱셈기(224)의 출력신호를 더하여 구한 에러신호
Figure 112004012931734-pat00039
을 출력한다. The frequency discriminator 220 includes a first delay unit 221, a second delay unit 223, a third multiplier 222, a fourth multiplier 224, and a second adder 225. . The first delay unit 221 is a fifth signal
Figure 112004012931734-pat00035
Is output by delaying a predetermined time (T). The second delay unit 223 is a sixth signal Is output by delaying a predetermined time (T). The third multiplier 222 outputs an output signal of the first delay unit 221 and a sixth signal.
Figure 112004012931734-pat00037
Multiply by The fourth multiplier 224, the output signal and the fifth signal of the second delay unit 223
Figure 112004012931734-pat00038
Multiply by The second adder 225 is an error signal obtained by adding the output signals of the third multiplier 222 and the fourth multiplier 224.
Figure 112004012931734-pat00039
Outputs

이하에서 ATSC DTV 복조기에 대하여 보다 자세하게 설명한다. Hereinafter, the ATSC DTV demodulator will be described in more detail.

Figure 112004012931734-pat00040
이 DPSK 신호라 하면,
Figure 112004012931734-pat00041
은 일반적으로 수학식 1과 같은 형태로 표시될 수 있다.
Figure 112004012931734-pat00040
If this DPSK signal,
Figure 112004012931734-pat00041
In general, may be represented in the form of Equation 1.

Figure 112004012931734-pat00042
Figure 112004012931734-pat00042

여기서,

Figure 112004012931734-pat00043
, A는 크기(Amplitude),
Figure 112004012931734-pat00044
는 ATSC DTV 트랜스미터(transmitter)의 캐리어 주파수(carrier frequency)이다.
Figure 112004012931734-pat00045
은 AWGN(Additive White Gaussian Noise)를 샘플링 주파수
Figure 112004012931734-pat00046
로 샘플링 한 신호의 임의의 시간
Figure 112004012931734-pat00047
에서의 값이다. here,
Figure 112004012931734-pat00043
, A is amplitude,
Figure 112004012931734-pat00044
Is the carrier frequency of the ATSC DTV transmitter.
Figure 112004012931734-pat00045
Sampling Frequency Additive White Gaussian Noise (AWGN)
Figure 112004012931734-pat00046
Any time of the signal sampled by
Figure 112004012931734-pat00047
The value at.

상기 AD-AFC 루프가 ATSC DTV 복조기에 적용될 때, 수신된 등가(equivalent) IF(Intermediate Frequency) 신호

Figure 112004012931734-pat00048
는 수학식 2와 같이 표시할 수 있다. Received equivalent intermediate frequency (IF) signal when the AD-AFC loop is applied to an ATSC DTV demodulator
Figure 112004012931734-pat00048
May be expressed as in Equation 2.

Figure 112004012931734-pat00049
Figure 112004012931734-pat00049

여기서

Figure 112004012931734-pat00050
및
Figure 112004012931734-pat00051
은, ATSC DTV 변조기(100)에 전송된 신호의 실수부분(Real part) 및 허수부분(Imaginary part)에 대한 임의의 시간
Figure 112004012931734-pat00052
에서의 잔류측파대(Vestigial Side Band) 값을 나타낸다. here
Figure 112004012931734-pat00050
And
Figure 112004012931734-pat00051
Is any time for the real part and the imaginary part of the signal transmitted to the ATSC DTV modulator 100.
Figure 112004012931734-pat00052
The residual side band value at.

AD-AFC(171)의 출력인 에러신호

Figure 112004012931734-pat00053
는 일반적으로 수학식 3과 같이 표시할 수 있다. Error signal output from AD-AFC 171
Figure 112004012931734-pat00053
In general, may be expressed as in Equation 3.

Figure 112004012931734-pat00054
Figure 112004012931734-pat00054

여기서 T는 도 1에서의 제1지연기(221, delay unit) 및 제2지연기(222)의 지연성분을 나타낸다. T denotes delay components of the first delay unit 221 and the second delay unit 222 in FIG. 1.

수학식 3을 참조하면, 수학식 2의 구성요소인 AWGN

Figure 112004012931734-pat00055
은, 수학식 3에 표시된 에러신호
Figure 112004012931734-pat00056
의 평균 특성(mean characteristics)에는 영향을 미치지 않는 것을 알 수 있으므로, 수학식을 보다 간단하게 하기 위하여, 이 후에 유도(derivation)되는 수학식에서는 생략될 것이다. Referring to Equation 3, AWGN which is a component of Equation 2
Figure 112004012931734-pat00055
Is an error signal shown in equation (3).
Figure 112004012931734-pat00056
It can be seen that does not affect the mean characteristics of, in order to simplify the equation, it will be omitted in the following equation (derivation).

곱셈블록(130)에서의 연산 결과로 얻어진 제1가지신호

Figure 112004012931734-pat00057
및 제2가지신호
Figure 112004012931734-pat00058
는, 신호
Figure 112004012931734-pat00059
에 포함된 I(In phase) 신호 및 Q(Quadrature) 신호의 가지신호(branch signal)들로서, 각각 수학식 4 및 5로 표시할 수 있다. First signal obtained as a result of the operation in the multiplication block 130
Figure 112004012931734-pat00057
And second signal
Figure 112004012931734-pat00058
Signal
Figure 112004012931734-pat00059
Branch signals of the I (In phase) signal and the Q (Quadrature) signal included in Equation (4) and (5), respectively.

Figure 112004012931734-pat00060
Figure 112004012931734-pat00060

Figure 112004012931734-pat00061
Figure 112004012931734-pat00061

도 1을 참조하면, 수학식 4 및 5에 표시된 신호들의 고 주파수 성분은, 저역통 과 필터블록(140)을 구성하는 제1저역통과필터(141) 및 제2저역통과필터(142)를 각각 통과하면서 제거된다. 따라서, 제1저역통과필터(141)로부터 출력되는 제3가지신호

Figure 112004012931734-pat00062
및 제2저역통과필터(142)로부터 출력되는 제4가지신호
Figure 112004012931734-pat00063
는, 수학 식 4 및 수학식 5의 신호의 고주파 성분인
Figure 112004012931734-pat00064
를 포함하는 항은 모두 제거되고, 저 주파수 성분만이 포함된 신호가 된다. Referring to FIG. 1, the high frequency components of the signals represented by Equations 4 and 5 may include the first low pass filter 141 and the second low pass filter 142 constituting the low pass filter block 140, respectively. Removed as it passes. Therefore, the third signal output from the first low pass filter 141
Figure 112004012931734-pat00062
And fourth signals output from the second low pass filter 142.
Figure 112004012931734-pat00063
Is a high frequency component of the signal of equations (4) and (5).
Figure 112004012931734-pat00064
All terms including are removed, resulting in a signal containing only low frequency components.

저역통과 필터블록(140)의 출력신호 제3가지신호

Figure 112004012931734-pat00065
및 제4가지신호
Figure 112004012931734-pat00066
는 수학식 6 및 7로 표시된다. The third signal output signal of the low pass filter block 140
Figure 112004012931734-pat00065
And fourth signal
Figure 112004012931734-pat00066
Is represented by equations (6) and (7).

Figure 112004012931734-pat00067
Figure 112004012931734-pat00067

Figure 112004012931734-pat00068
Figure 112004012931734-pat00068

앵글 더블링 블록(angle doubling block, 50)의 제5가지신호

Figure 112004012931734-pat00069
및 제6가지신호
Figure 112004012931734-pat00070
는, 수학식 8 및 수학식 9와 같이 표시할 수 있다. The fifth signal of the angle doubling block 50
Figure 112004012931734-pat00069
And the sixth signal
Figure 112004012931734-pat00070
Can be expressed as in Equations 8 and 9.

Figure 112004012931734-pat00071
Figure 112004012931734-pat00071

Figure 112004012931734-pat00072
Figure 112004012931734-pat00072

상기 위상이 일치하는(In phase) 제3가지신호

Figure 112004012931734-pat00073
및 위상이 90도(degree) 차이가 나는(Quadrature) 제4가지신호
Figure 112004012931734-pat00074
가 주파수 판별장치(170)의 AD-AFC(171)에 입력되었을 때, 수학식 10에 표시된 에러신호
Figure 112004012931734-pat00075
을 얻는다. The third kind of signal in phase
Figure 112004012931734-pat00073
And the fourth signal having a phase difference of 90 degrees.
Figure 112004012931734-pat00074
Is input to the AD-AFC 171 of the frequency discriminator 170, the error signal shown in equation (10)
Figure 112004012931734-pat00075
Get

Figure 112004012931734-pat00076
Figure 112004012931734-pat00076

Figure 112004012931734-pat00077
Figure 112004012931734-pat00077

수학식 10에서

Figure 112004012931734-pat00078
가 공통으로 곱하여지는 두 번째 항(term)은, 주파수 오프셋 (
Figure 112004012931734-pat00079
)에 대한 예측 및 제어가 가능한, 다시 말하면, 바람직한 에러 신호(desired error signal)를 나타낸다. 그러나 오프셋은, 수학식 10을 참조하면,
Figure 112004012931734-pat00080
가 공통으로 곱하여지는 첫 번째 항에 의해서도 발생한다. In equation (10)
Figure 112004012931734-pat00078
The second term, where is multiplied in common, is the frequency offset (
Figure 112004012931734-pat00079
), That is, a desired error signal is indicated. However, the offset, referring to Equation 10,
Figure 112004012931734-pat00080
Is also caused by the first term multiplied by.

AWGN 및 다중경로채널(multi pass channel)에 종래의 AD-AFC 루프를 적용하면 AWGN에 대한 오프셋 값 및 다중경로채널에서의 오프셋 값이 서로 큰 차이가 나기 때문에, AD-AFC 루프를 적용하는 ATSC DTV의 복조기는 불안정하게 된다. When the conventional AD-AFC loop is applied to the AWGN and the multi pass channel, the offset value of the AWGN and the offset value of the multipath channel are greatly different from each other. Therefore, the ATSC DTV using the AD-AFC loop is applied. Demodulator becomes unstable.

따라서

Figure 112004012931734-pat00081
가 공통으로 곱하여지는 항은 그대로 두더라도,
Figure 112004012931734-pat00082
가 공통으로 곱하여지는 항을 상기 에러신호 성분에서 제거할 수 있다면, ATSC DTV의 복조기는 주파수 오프셋에 대하여 안정할 수 있다. therefore
Figure 112004012931734-pat00081
The terms that are multiplied in common remain unchanged,
Figure 112004012931734-pat00082
If the common multiplication term can be removed from the error signal component, the demodulator of the ATSC DTV can be stable with respect to the frequency offset.

본 발명이 이루고자하는 기술적 과제는, 안정한 주파수 오프셋 특성을 가지는 AD-AFC 회로(Angle Doubling Auto Frequency Control circuit)를 제공하는데 있 다. An object of the present invention is to provide an AD-AFC circuit (Angle Doubling Auto Frequency Control circuit) having a stable frequency offset characteristics.

본 발명이 이루고자하는 다른 기술적 과제는, 주파수 오프셋 특성이 안정한 ATSC DTV(Advanced Television Systems Committee Digital Television) 복조기를 제공하는데 있다.
Another object of the present invention is to provide an ATSC DTV (Advanced Television Systems Committee Digital Television) demodulator with stable frequency offset characteristics.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 AD-AFC 회로는, 필터블록, 앵글 더블링 블록 및 주파수 판별장치를 구비한다. AD-AFC circuit according to the present invention for achieving the above technical problem is provided with a filter block, an angle doubling block and a frequency discriminating device.

상기 필터블록은, 소정의 입력신호와 위상이 동일한 성분만을 추출한 제1가지신호(branch signal) 및 상기 입력신호와 위상이 90도 차이가 나는 성분만을 추출한 제2가지신호를 수신하여, 각각 소정의 주파수 영역만을 통과시킨 제3가지신호 및 제4가지신호를 출력한다. 상기 앵글 더블링 블록은, 수신된 상기 제3가지신호 및 상기 제4가지신호에 각각 소정의 앵글 더블링 연산을 수행하여 제5가지신호 및 제6가지신호를 출력한다. 상기 주파수 판별장치는, 수신된 상기 제5가지신호 및 상기 제6가지신호를 이용하여 상기 입력신호에 포함된 주파수 오프셋의 정도를 나타내는 에러신호를 출력한다. The filter block receives a first branch signal that extracts only a component having a phase in phase with a predetermined input signal and a second branch signal that extracts only a component having a phase difference of 90 degrees from the input signal. A third branch signal and a fourth branch signal that pass only the frequency domain are output. The angle doubling block performs a predetermined angle doubling operation on the received third branch signal and the fourth branch signal, respectively, and outputs a fifth branch signal and a sixth branch signal. The frequency discriminating apparatus outputs an error signal indicating the degree of frequency offset included in the input signal by using the received fifth branch signal and the sixth branch signal.

상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 ATSC DTV 복조기는, ATSC DTV demodulator according to the present invention for achieving the above another technical problem,

AD 변환기(ADC), 다중 위상 필터(PPF), 곱셈블록, 저역통과 필터블록, 업 컨버터, 심볼 타이밍 복원회로(Symbol Timing Recovery, STR) 및 캐리어 복원장치를 구비한다. An AD converter, a multi-phase filter (PPF), a multiplication block, a low pass filter block, an up converter, a symbol timing recovery circuit (STR), and a carrier recovery device.

상기 AD 변환기는, 전송된 아날로그 신호를 디지털 신호로 변환한다. 상기 PPF는, 소정의 제어신호에 따라, 상기 AD 변환기의 출력신호에 대하여, 샘플링 주파수

Figure 112004012931734-pat00083
로, 샘플링 한 샘플링 된 신호(sampled signal)를 출력한다. 상기 곱셈블록은, 상기 샘플링 된 신호, 주파수가 고정된 제1정현파 신호(sinusoidal signal) 및 주파수가 고정된 제2정현파 신호를 수신하여 제1가지신호(branch signal) 및 제2가지신호를 출력한다. 상기 저역통과 필터블록은, 수신한 상기 제1가지신호 및 제2가지신호 중 소정의 저 주파수 신호만을 필터링 한다. 상기 업 컨버터는, 상기 저역통과 필터블록의 출력신호들을 이용하여 상기 샘플링 된 신호의 실수성분신호 및 허수성분신호를 추출하여 출력한다. 상기 STR은, 상기 실수성분신호를 수신하여 샘플링 주파수를 제어하는 상기 제어신호를 출력한다. 상기 캐리어 복원장치는, 상기 실수성분신호, 상기 허수성분신호, 상기 제1가지신호 및 상기 제2가지신호를 수신하여 상기 제1정현파신호 및 상기 제2정현파 신호를 출력한다. The AD converter converts the transmitted analog signal into a digital signal. The PPF has a sampling frequency with respect to an output signal of the AD converter in accordance with a predetermined control signal.
Figure 112004012931734-pat00083
Outputs a sampled sampled signal. The multiplication block receives the sampled signal, a first sinusoidal signal having a fixed frequency, and a second sinusoidal signal having a fixed frequency, and outputs a first branch signal and a second branch signal. . The low pass filter block filters only a predetermined low frequency signal of the received first branch signal and the second branch signal. The up converter extracts a real component signal and an imaginary component signal of the sampled signal using the output signals of the low pass filter block. The STR outputs the control signal for controlling the sampling frequency by receiving the real component signal. The carrier recovery apparatus receives the real component signal, the imaginary component signal, the first branch signal and the second branch signal, and outputs the first sinusoidal wave signal and the second sinusoidal wave signal.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.DETAILED DESCRIPTION In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings that illustrate preferred embodiments of the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.

도 3은 본 발명의 일 실시 예에 따른 ATSC DTV 복조기(Advanced Television Systems Committee Digital Television demodulator)의 블록 다이어그램이다. 3 is a block diagram of an ATSC DTV demodulator (Advanced Television Systems Committee Digital Television demodulator) according to an embodiment of the present invention.

도 3을 참조하면, 상기 복조기는, ADC(310), PPF(320, 다중 위상 필터), 곱셈블록(330), 저역통과 필터블록(340), 업 컨버터(350), STR(360, 심볼 타이밍 복원회로) 및 캐리어 복원장치(370)를 구비한다. Referring to FIG. 3, the demodulator includes an ADC 310, a PPF 320, a multi-phase filter, a multiplication block 330, a low pass filter block 340, an up converter 350, and a STR 360. Recovery circuit) and a carrier recovery device 370.

ADC(310, Analog to Digital Converter)는, 전송된 아날로그 신호 R(t)를 디지털 신호로 변환한다. An analog-to-digital converter (ADC 310) converts the transmitted analog signal R (t) into a digital signal.

PPF(320, Poly Phase Filter)는, 제어신호(C1)에 따라, ADC(31)의 출력신호에 대하여, 샘플링 주파수

Figure 112004012931734-pat00084
로, 샘플링 한 샘플링 된 신호(sampled signal)
Figure 112004012931734-pat00085
을 출력한다. The PPF 320 (Poly Phase Filter) has a sampling frequency with respect to the output signal of the ADC 31 according to the control signal C1.
Figure 112004012931734-pat00084
Sampled signal
Figure 112004012931734-pat00085
Outputs

곱셈블록(330)은, 제1곱셈기(331) 및 제2곱셈기(332)를 구비한다. The multiplication block 330 includes a first multiplier 331 and a second multiplier 332.

제1곱셈기(331)는, 샘플링 된 신호

Figure 112004012931734-pat00086
및 제1정현파 신호(fs1, sinusoidal signal)를 곱하여 제1가지신호(branch signal)
Figure 112004012931734-pat00087
을 출력한다. 제2곱셈기(332)는, 샘플링 된 신호
Figure 112004012931734-pat00088
및 제2정현파 신호(fs2)를 곱하여 제2가지신호
Figure 112004012931734-pat00089
을 출력한다. The first multiplier 331 is a sampled signal
Figure 112004012931734-pat00086
And a first branch signal by multiplying the first sinusoidal signal fs1.
Figure 112004012931734-pat00087
Outputs The second multiplier 332 is a sampled signal
Figure 112004012931734-pat00088
And a second signal by multiplying the second sinusoidal wave signal fs2.
Figure 112004012931734-pat00089
Outputs

저역통과 필터블록(340)은, 제1저역통과필터(341) 및 제2저역통과필터(342)를 구비한다. The low pass filter block 340 includes a first low pass filter 341 and a second low pass filter 342.

제1저역통과필터(341)는, 제1가지신호

Figure 112004012931734-pat00090
의 소정의 저주파수 성분만을 통과시킨다. 제2저역통과필터(342)는, 제2가지신호
Figure 112004012931734-pat00091
의 소정의 저주파수 성분만을 통과시킨다. The first low pass filter 341 has a first branch signal.
Figure 112004012931734-pat00090
Pass only a predetermined low frequency component of. The second low pass filter 342 has a second signal.
Figure 112004012931734-pat00091
Pass only a predetermined low frequency component of.

업 컨버터(350)는, 저역통과 필터블록(340)의 출력신호들을 이용하여 상기 샘플링 된 신호

Figure 112004012931734-pat00092
의 실수성분신호
Figure 112004012931734-pat00093
및 허수성분신호
Figure 112004012931734-pat00094
을 추출하여 출력한다. The up converter 350 uses the output signals of the low pass filter block 340 to sample the sampled signal.
Figure 112004012931734-pat00092
Real component signal of
Figure 112004012931734-pat00093
And imaginary component signals
Figure 112004012931734-pat00094
Extract and print

STR(360)은, 실수성분신호

Figure 112004012931734-pat00095
을 수신하여 샘플링 주파수를 제어하는 제어신호(C1)를 출력한다. STR 360 is a real component signal
Figure 112004012931734-pat00095
Receives and outputs a control signal C1 for controlling the sampling frequency.

캐리어 복원장치(370, carrier recovery unit)는, 실수성분신호

Figure 112004012931734-pat00096
, 허수성분신호
Figure 112004012931734-pat00097
, 제1가지신호
Figure 112004012931734-pat00098
및 상기 제2가지신호
Figure 112004012931734-pat00099
을 수신하여 제1정현파신호(fs1) 및 상기 제2정현파 신호(fs2)를 출력한다. 캐리어 복원장치(370)는, 상기 기능을 수행하기 위하여, AD-AFC 블록(371), PD(372, Phase Discriminator), 덧셈기(373), 루프필터(374), NCO(375) 및 위상 이동기(376)를 구비한다. The carrier recovery unit 370 is a real component signal.
Figure 112004012931734-pat00096
Imaginary component signal
Figure 112004012931734-pat00097
, First signal
Figure 112004012931734-pat00098
And the second signal
Figure 112004012931734-pat00099
The first sinusoidal wave signal fs1 and the second sinusoidal wave signal fs2 are output. In order to perform the above functions, the carrier decompression device 370 includes an AD-AFC block 371, a PD 372 (Phase Discriminator), an adder 373, a loop filter 374, an NCO 375, and a phase shifter ( 376).

AD-AFC(Angle Doubling Auto Frequency Control) 블록(371)은, 제1가지신호

Figure 112004012931734-pat00100
및 제2가지신호
Figure 112004012931734-pat00101
을 수신하여 샘플링 된 신호
Figure 112004012931734-pat00102
의 주파수 오프셋에 관한 정보를 가지고 있는 제1에러신호
Figure 112004012931734-pat00103
을 출력한다. AD-AFC (Angle Doubling Auto Frequency Control) block 371 is a first signal
Figure 112004012931734-pat00100
And second signal
Figure 112004012931734-pat00101
Receive the sampled signal
Figure 112004012931734-pat00102
First error signal containing information about the frequency offset of
Figure 112004012931734-pat00103
Outputs

PD(372, 위상 판별장치)는, 실수성분신호

Figure 112004012931734-pat00104
및 허수성분신호
Figure 112004012931734-pat00105
을 수신하여 위상을 판별한다. The PD 372 (phase discrimination device) is a real component signal.
Figure 112004012931734-pat00104
And imaginary component signals
Figure 112004012931734-pat00105
To determine the phase.

덧셈기(373)는, 제1에러신호

Figure 112004012931734-pat00106
및 위상 판별장치(372)의 출력신호를 더한다. The adder 373 receives the first error signal.
Figure 112004012931734-pat00106
And an output signal of the phase discriminator 372.

루프필터(374)는, 덧셈기(373)의 출력신호의 고주파 성분을 필터링 하여 제2에러신호

Figure 112004012931734-pat00107
을 출력한다. The loop filter 374 filters the high frequency components of the output signal of the adder 373 to generate a second error signal.
Figure 112004012931734-pat00107
Outputs

NCO(375, Number Controlled Oscillator)는, 제2에러신호

Figure 112004012931734-pat00108
에 따라 발진주파수(oscillating frequency)가 결정되는 제1정현파 신호(fs1)를 출력한다. NCO (375, Number Controlled Oscillator) is a second error signal
Figure 112004012931734-pat00108
The first sinusoidal wave signal fs1 having an oscillating frequency determined according to the output is output.

위상 이동기(376, phase shifter)는, 제1정현파 신호(fs1)의 위상을 소정의 각도로 이동시킨 제2정현파 신호(fs2)를 출력한다. The phase shifter 376 outputs a second sinusoidal wave signal fs2 obtained by shifting the phase of the first sinusoidal wave signal fs1 at a predetermined angle.

여기서, 제1정현파 신호는

Figure 112004012931734-pat00109
이고, 제2정현파 신호는
Figure 112004012931734-pat00110
로 표시할 수 있다. Here, the first sinusoidal signal is
Figure 112004012931734-pat00109
And the second sinusoidal signal is
Figure 112004012931734-pat00110
Can be displayed as

도 4는 도 3에 도시된 AD-AFC 회로의 블록 다이어그램이다. 4 is a block diagram of the AD-AFC circuit shown in FIG.

도 4를 참조하면, 상기 AD-AFC 회로(371)는, 필터블록(430), 앵글 더블링 블록(410, angle doubling block), 주파수 판별장치(420, frequency discriminator)를 구비한다. Referring to FIG. 4, the AD-AFC circuit 371 includes a filter block 430, an angle doubling block 410, and a frequency discriminator 420.

필터블록(430)은, 제1가지신호

Figure 112004012931734-pat00111
에 대하여 밴드 나치(band notch) 필터링 하여 제3가지신호
Figure 112004012931734-pat00112
을 출력하는 제1필터서브블록(431) 및 제2가지신호
Figure 112004012931734-pat00113
에 대하여 밴드 나치 필터링 하여 제4가지신호
Figure 112004012931734-pat00114
을 출력하는 제2필터서브블록(435)을 구비한다. Filter block 430, the first branch signal
Figure 112004012931734-pat00111
The third signal by band notch filtering on
Figure 112004012931734-pat00112
First filter sub block 431 and a second signal
Figure 112004012931734-pat00113
Fourth Signal by Nazi Filtering on Band
Figure 112004012931734-pat00114
It is provided with a second filter sub block 435 for outputting.

제1필터서브블록(431)은, 제1가지신호

Figure 112004012931734-pat00115
의 소정의 저주파수 성분만을 통과시키는 제3저역통과필터(432), 제1가지신호
Figure 112004012931734-pat00116
의 소정의 고주파수 성분만을 통과시키는 제1고역통과필터(433) 및 제3저역통과필터(432)의 출력신호 및 상기 제1고역통과필터(433)의 출력신호를 더하여 제3가지신호
Figure 112004012931734-pat00117
을 출력하는 제1덧셈기(434)를 구비한다. 제2필터서브블록(435)은, 제2가지신호
Figure 112004012931734-pat00118
의 소정의 저주파수 성분만을 통과시키는 제4저역통과필터(436), 제2가지신호
Figure 112004012931734-pat00119
의 소정의 고주파수 성분만을 통과시키는 제2고역통과필터(437) 및 제4저역통과필터(436)의 출력신호 및 제2고역통과필터(437)의 출력신호를 더하여 제4가지신호
Figure 112004012931734-pat00120
을 출력하는 제2덧셈기(438)를 구비한다. The first filter sub block 431 has a first branch signal.
Figure 112004012931734-pat00115
A third low pass filter 432 for passing only a predetermined low frequency component of the first branch signal
Figure 112004012931734-pat00116
A third signal is obtained by adding the output signals of the first high pass filter 433 and the third low pass filter 432 and the output signals of the first high pass filter 433 to pass only a predetermined high frequency component of?
Figure 112004012931734-pat00117
A first adder 434 for outputting the same. The second filter sub block 435 has a second signal.
Figure 112004012931734-pat00118
Fourth low pass filter 436 for passing only a predetermined low frequency component of the second signal
Figure 112004012931734-pat00119
Fourth signal by adding the output signal of the second high pass filter 437 and the fourth low pass filter 436 and the second high pass filter 437 passing only a predetermined high frequency component of
Figure 112004012931734-pat00120
A second adder 438 for outputting is provided.

앵글 더블링 블록(410)은, 제3가지신호

Figure 112004012931734-pat00121
및 제4가지신호
Figure 112004012931734-pat00122
의 전력(power)에 대하여 소정의 연산을 수행하여 제5가지신호
Figure 112004012931734-pat00123
을 출력하는 제1앵글 더블링 서브블록(411) 및 제3가지신호
Figure 112004012931734-pat00124
및 제4가지신호
Figure 112004012931734-pat00125
에 대하여 소정의 다른 연산을 수행하여 제6가지신호
Figure 112004012931734-pat00126
을 출력하는 제2앵글 더블링 서브블록(412)을 구비한다. The angle doubling block 410 has a third signal
Figure 112004012931734-pat00121
And fourth signal
Figure 112004012931734-pat00122
The fifth signal by performing a predetermined operation on the power of
Figure 112004012931734-pat00123
First angle doubling subblock 411 and a third signal
Figure 112004012931734-pat00124
And fourth signal
Figure 112004012931734-pat00125
Sixth signal by performing some other operation on
Figure 112004012931734-pat00126
And a second angle doubling subblock 412 for outputting the same.

제3가지신호

Figure 112004012931734-pat00127
, 제4가지신호
Figure 112004012931734-pat00128
, 제5가지신호
Figure 112004012931734-pat00129
및 제6가지신호
Figure 112004012931734-pat00130
들 사이의 관계는, 수학식 11 및 수학식 12와 같이 표시할 수 있다. Third kind signal
Figure 112004012931734-pat00127
, Fourth signal
Figure 112004012931734-pat00128
, Fifth signal
Figure 112004012931734-pat00129
And the sixth signal
Figure 112004012931734-pat00130
The relationship between them can be expressed as in Equations (11) and (12).

Figure 112004012931734-pat00131
Figure 112004012931734-pat00131

Figure 112004012931734-pat00132
Figure 112004012931734-pat00132

주파수 판별장치(420)는, 제1지연기(421), 제2지연기(423), 제3곱셈기(422), 제4곱셈기(424) 및 덧셈기(425)를 구비한다. The frequency discriminator 420 includes a first delay unit 421, a second delay unit 423, a third multiplier 422, a fourth multiplier 424, and an adder 425.

제1지연기(421)는, 제5가지신호

Figure 112004012931734-pat00133
의 위상을 소정의 시간 지연시킨다. The first delay unit 421 is a fifth signal
Figure 112004012931734-pat00133
Delay the phase of the predetermined time.

제2지연기(423)는, 제6가지신호

Figure 112004012931734-pat00134
의 위상을 소정의 시간 지연시킨다. The second delay unit 423, the sixth signal
Figure 112004012931734-pat00134
Delay the phase of the predetermined time.

제3곱셈기(422)는, 제1지연기(421)의 출력신호 및 제6가지신호

Figure 112004012931734-pat00135
을 곱한다. The third multiplier 422 outputs an output signal of the first delay unit 421 and a sixth signal.
Figure 112004012931734-pat00135
Multiply by

제4곱셈기(424)는, 제2지연기(423)의 출력신호 및 제5가지신호

Figure 112004012931734-pat00136
을 곱한다. The fourth multiplier 424 outputs the output signal of the second delay unit 423 and the fifth signal.
Figure 112004012931734-pat00136
Multiply by

덧셈기(425)는, 제3곱셈기(422) 및 제4곱셈기(424)의 출력신호를 더하여 제1에러신호

Figure 112004012931734-pat00137
을 출력한다. The adder 425 adds output signals of the third multiplier 422 and the fourth multiplier 424 to add a first error signal.
Figure 112004012931734-pat00137
Outputs

상기 소정의 시간(T)은, The predetermined time T is

Figure 112004012931734-pat00138
이며,
Figure 112004012931734-pat00138
Is,

Figure 112004012931734-pat00139
는, ATSC DTV 트랜스미터(Advanced Television Systems Committee Digital Television Transmitter)의 캐리어 주파수인이다. ATSC DTV 트랜스미터의 캐리어 주파수
Figure 112004012931734-pat00140
는,
Figure 112004012931734-pat00139
Is the carrier frequency of the ATSC DTV transmitter (Advanced Television Systems Committee Digital Television Transmitter). Carrier Frequency of ATSC DTV Transmitters
Figure 112004012931734-pat00140
Is,

Figure 112004012931734-pat00141
이며,
Figure 112004012931734-pat00141
Is,

Figure 112004012931734-pat00142
는, 샘플링 주파수이다. 샘플링 주파수가 캐리어 주파수의 4배의 주파수를 가질 때 본 발명의 효과가 가장 확실하게 나타난다.
Figure 112004012931734-pat00142
Is the sampling frequency. The effect of the present invention is most evident when the sampling frequency has a frequency four times the carrier frequency.

필터블록에서 출력되는 실제의 제3가지신호

Figure 112004012931734-pat00143
및 제4가지신호
Figure 112004012931734-pat00144
는, 수학식 13 및 수학식 14와 같이 표시될 수 있다. Actual third signal output from the filter block
Figure 112004012931734-pat00143
And fourth signal
Figure 112004012931734-pat00144
May be represented as in Equation 13 and Equation 14.

Figure 112004012931734-pat00145
Figure 112004012931734-pat00145

Figure 112004012931734-pat00146
Figure 112004012931734-pat00146

Figure 112004012931734-pat00147
Figure 112004012931734-pat00147

Figure 112004012931734-pat00148
Figure 112004012931734-pat00148

제3가지신호

Figure 112004012931734-pat00149
및 제4가지신호
Figure 112004012931734-pat00150
을 이용하여 생성시킨 제5가지신호
Figure 112004012931734-pat00151
및 제6가지신호
Figure 112004012931734-pat00152
을 주파수 판별장치(420)에 입력시켜 얻은 제1에러신호
Figure 112004012931734-pat00153
는, 수학식 15와 같이 표시될 수 있다. Third kind signal
Figure 112004012931734-pat00149
And fourth signal
Figure 112004012931734-pat00150
Fifth signal generated using
Figure 112004012931734-pat00151
And the sixth signal
Figure 112004012931734-pat00152
Error signal obtained by inputting the signal to the frequency discriminator 420
Figure 112004012931734-pat00153
May be expressed as in Equation 15.

Figure 112004012931734-pat00154
Figure 112004012931734-pat00155
Figure 112004012931734-pat00154
Figure 112004012931734-pat00155

+ 고주파성분(high frequency components)+ High frequency components

본 발명의 일 실시 예에 따른 ATSC DTV 복조기(200)의 내부 신호인 에러신호를 표시하는 수학식 15 및 종래의 기술에 따른 ATSC DTV 복조기(100)의 내부 신호인 에러신호를 표시하는 수학식 10을 비교하면, 코사인(cosine)과 곱하여지는 수학식 10의 앞쪽의 항이 수학식 15에는 없음을 알 수 있다. 대신 수학식 15에는 고주파성분(high frequency components)이 존재한다. Equation 15 for displaying an error signal that is an internal signal of the ATSC DTV demodulator 200 and Equation 10 for displaying an error signal that is an internal signal of the ATSC DTV demodulator 100 according to the related art. In comparison, it can be seen that the front term of Equation 10, which is multiplied by the cosine, does not exist in Equation 15. Instead, high frequency components are present in Equation 15.

이는, 제5가지신호

Figure 112004012931734-pat00156
및 제6가지신호
Figure 112004012931734-pat00157
의 고주파 성분이, 주파수 판별장치(420)를 구성하는 제1지연기(421) 및 제2지연기(423)에 정의된 지연시간
Figure 112004012931734-pat00158
에 의하여 서로 상쇄되고, 그 과정에서 코사인 항이 고 주파수 성분(high frequency components)으로 흡수되었기 때문이다. This is the fifth signal
Figure 112004012931734-pat00156
And the sixth signal
Figure 112004012931734-pat00157
The high frequency component of the delay time defined in the first delay unit 421 and the second delay unit 423 constituting the frequency discriminator 420.
Figure 112004012931734-pat00158
This is because the cosine terms are absorbed as high frequency components in the process.

수학식 15에 표시된 고주파성분(high frequency components)은, 루프 필터(374)에 의하여 제거된다. 루프필터(374)의 출력신호인 제2에러신호

Figure 112004012931734-pat00159
는 수학식 16과 같이 표시할 수 있다. The high frequency components shown in Equation 15 are removed by the loop filter 374. Second error signal that is an output signal of the loop filter 374
Figure 112004012931734-pat00159
May be expressed as in Equation 16.

Figure 112004012931734-pat00160
Figure 112004012931734-pat00161
Figure 112004012931734-pat00160
Figure 112004012931734-pat00161

NCO(375)에 입력되는 제2에러신호

Figure 112004012931734-pat00162
는, AWGN 및 다중 경로 채널에서 주파수 오프셋에 특히 안정적인 신호이다. Second error signal input to NCO 375
Figure 112004012931734-pat00162
Is a signal that is particularly stable at frequency offset in AWGN and multipath channels.

본 발명의 핵심 아이디어는, 수신된 신호의 고주파 성분을 이용하여 AD-AFC 루프가 ATSC DTV 복조기에 적용될 때 발생하는 불안정한 성분들을 중화(counteract)시키는 것이다. 이를 구현하기 위하여, AD-AFC 루프를 구성하는 필터블록(230)의 특성을 변경하여 주파수 판별장치(270)의 출력신호인 에러신호의 구성성분 중에서 주파수 오프셋에 대하여 부정적 영향을 끼치는 항을 제거하는 것이다. The key idea of the present invention is to counteract the unstable components that occur when the AD-AFC loop is applied to an ATSC DTV demodulator using the high frequency components of the received signal. In order to implement this, by changing the characteristics of the filter block 230 constituting the AD-AFC loop to remove the term that negatively affects the frequency offset from the components of the error signal that is the output signal of the frequency discriminator 270 will be.

ATSC(Advanced Television Systems Committee) DTV 복조기에 대한 파일럿(pilot) 또는 파일럿이 없는(pilotless) 캐리어 복원은, 본 발명에 따른 AD-AFC 루프의 주파수 획득(acquisition) 범위를 넓힘(enlarge)으로써 구현될 수 있다. Pilot or pilotless carrier reconstruction for an Advanced Television Systems Committee (ATSC) DTV demodulator can be implemented by enlarging the frequency acquisition range of the AD-AFC loop according to the present invention. have.

이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, the optimum embodiment has been disclosed in the drawings and the specification. Although specific terms have been used herein, they are used only for the purpose of describing the present invention and are not intended to limit the scope of the invention as defined in the claims or the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상술한 바와 같이 본 발명에 따른 안정한 주파수 오프셋 특성을 가지는 AD-AFC 회로(Angle Doubling Auto Frequency Control circuit) 및 주파수 오프셋 특성이 안정한 ATSC DTV(Advanced Television Systems Committee Digital Television) 복조기는, 주파수 오프셋에 대하여 안정한 특성을 가지기 때문에 주파수 및 위상을 빠른 시간 내에 트랙킹 할 수 있게 하는 장점이 있다. As described above, an AD-AFC circuit (Angle Doubling Auto Frequency Control circuit) having a stable frequency offset characteristic and an ATSC DTV (Advanced Television Systems Committee Digital Television) demodulator having a stable frequency offset characteristic are stable with respect to frequency offset. Because of its characteristics, it has the advantage of allowing fast tracking of frequency and phase.

Claims (19)

소정의 입력신호와 위상이 동일한 성분만을 추출한 제1가지신호(branch signal) 및 상기 입력신호와 위상이 90도 차이가 나는 성분만을 추출한 제2가지신호를 수신하여, 각각 소정의 주파수 영역만을 통과시킨 제3가지신호 및 제4가지신호를 출력하는 필터블록; Receiving a first branch signal which extracts only a component having a phase identical to a predetermined input signal and a second signal extracting only a component having a phase difference of 90 degrees from the input signal, and passing only a predetermined frequency region, respectively. A filter block for outputting a third branch signal and a fourth branch signal; 수신된 상기 제3가지신호 및 상기 제4가지신호에 각각 소정의 앵글 더블링 연산을 수행하여 제5가지신호 및 제6가지신호를 출력하는 앵글 더블링 블록; 및 An angle doubling block for outputting a fifth branch signal and a sixth branch signal by performing a predetermined angle doubling operation on the received third branch signal and the fourth branch signal; And 수신된 상기 제5가지신호 및 상기 제6가지신호를 이용하여 상기 입력신호에 포함된 주파수 오프셋의 정도를 나타내는 에러신호를 출력하는 주파수 판별장치를 구비하는 것을 특징으로 하는 AD-AFC 회로(Angle Doubling Auto Frequency Control Circuit). AD-AFC circuit (Angle Doubling) characterized in that it comprises a frequency discriminating device for outputting an error signal indicating the degree of the frequency offset included in the input signal by using the received fifth and sixth signal; Auto Frequency Control Circuit). 제1항에 있어서, 상기 필터블록은, The method of claim 1, wherein the filter block, 수신된 상기 제1가지신호에 대하여 밴드 나치(band notch) 필터링 하여 상기 제3가지신호를 출력하는 제1필터서브블록; 및 A first filter sub block configured to output band-noch filtering on the received first branch signal and output the third branch signal; And 수신된 상기 제2가지신호에 대하여 밴드 나치 필터링 하여 상기 제4가지신호를 출력하는 제2필터서브블록을 구비하는 것을 특징으로 하는 AD-AFC 회로. And a second filter sub block configured to output the fourth branch signal by performing band-nazi filtering on the received second branch signal. 제2항에 있어서, 상기 제1필터서브블록은, The method of claim 2, wherein the first filter sub block, 상기 제1가지신호의 소정의 저주파수 성분만을 통과시키는 제1저역통과필터; A first low pass filter for passing only a predetermined low frequency component of the first branch signal; 상기 제1가지신호의 소정의 고주파수 성분만을 통과시키는 제1고역통과필터; 및 A first high pass filter for passing only a predetermined high frequency component of the first branch signal; And 상기 제1저역통과필터의 출력신호 및 상기 제1고역통과필터의 출력신호를 더하여 상기 제3가지신호를 출력하는 제1덧셈기를 구비하며, A first adder configured to output the third signal by adding an output signal of the first low pass filter and an output signal of the first high pass filter, 상기 제2필터서브블록은, The second filter sub block is, 상기 제2가지신호의 소정의 저주파수 성분만을 통과시키는 제2저역통과필터; A second low pass filter for passing only a predetermined low frequency component of the second branch signal; 상기 제2가지신호의 소정의 고주파수 성분만을 통과시키는 제2고역통과필터; 및 A second high pass filter for passing only a predetermined high frequency component of the second branch signal; And 상기 제2저역통과필터의 출력신호 및 상기 제2고역통과필터의 출력신호를 더하여 상기 제4가지신호를 출력하는 제2덧셈기를 구비하는 것을 특징으로 하는 AD-AFC 회로. And a second adder for outputting the fourth signal by adding the output signal of the second low pass filter and the output signal of the second high pass filter. 제1항에 있어서, 상기 앵글 더블링 블록은, The method of claim 1, wherein the angle doubling block, 상기 제3가지신호 및 상기 제4가지신호의 전력에 대하여 소정의 앵글 더블링 연산을 수행하여 상기 제5가지신호를 출력하는 제1앵글 더블링 서브블록; 및 A first angle doubling subblock configured to perform a predetermined angle doubling operation on the power of the third branch signal and the fourth branch signal to output the fifth branch signal; And 상기 제3가지신호 및 상기 제4가지신호에 대하여 소정의 다른 앵글 더블링 연산을 수행하여 상기 제6가지신호를 출력하는 제2앵글 더블링 서브블록을 구비하며, And a second angle doubling subblock configured to perform a predetermined different angle doubling operation on the third branch signal and the fourth branch signal, and output the sixth branch signal. 상기 제5가지신호
Figure 112004012931734-pat00163
는, The fifth signal
Figure 112004012931734-pat00163
Is,
Figure 112004012931734-pat00164
로 주어지고,
Figure 112004012931734-pat00164
Given by 상기 제6가지신호
Figure 112004012931734-pat00165
는, The sixth signal
Figure 112004012931734-pat00165
Is,
Figure 112004012931734-pat00166
로 주어지며,
Figure 112004012931734-pat00166
Given by
Figure 112004012931734-pat00167
는 제3가지신호 및 제4가지신호인 것을 특징으로 하는 AD-AFC 회로.
Figure 112004012931734-pat00167
AD-AFC circuit, characterized in that the third signal and the fourth signal. 제 1항에 있어서, 주파수 판별장치는, The method of claim 1, wherein the frequency discriminator, 상기 제5가지신호의 위상을 소정의 시간 지연시키는 제1지연기; A first delay unit for delaying a phase of the fifth branch signal by a predetermined time; 상기 제6가지신호의 위상을 소정의 시간 지연시키는 제2지연기; A second delayer for delaying a phase of the sixth signal for a predetermined time; 상기 제1지연기의 출력신호 및 상기 제6가지신호를 곱하는 제3곱셈기; A third multiplier that multiplies the output signal of the first delay unit by the sixth signal; 상기 제2지연기의 출력신호 및 상기 제5가지신호를 곱하는 제4곱셈기; 및 A fourth multiplier that multiplies the output signal of the second delay unit by the fifth branch signal; And 상기 제3곱셈기 및 상기 제4곱셈기의 출력신호를 더하여 상기 에러신호를 출력하는 덧셈기를 구비하는 것을 특징으로 하는 AD-AFC 회로. And an adder for adding the output signals of the third multiplier and the fourth multiplier to output the error signal. 제5항에 있어서, 상기 소정의 시간(T)은, The method according to claim 5, wherein the predetermined time T is,
Figure 112004012931734-pat00168
이며,
Figure 112004012931734-pat00168
Is,
Figure 112004012931734-pat00169
는, ATSC DTV 트랜스미터(Advanced Television Systems Committee Digital Television Transmitter)의 캐리어 주파수인 것을 특징으로 하는 AD-AFC 회로.
Figure 112004012931734-pat00169
Is an carrier frequency of an ATSC DTV transmitter (Advanced Television Systems Committee Digital Television Transmitter). 제4항에 있어서, 상기 ATSC DTV 트랜스미터의 캐리어 주파수
Figure 112004012931734-pat00170
는, 5. The carrier frequency of claim 4, wherein the carrier frequency of the ATSC DTV transmitter
Figure 112004012931734-pat00170
Is,
Figure 112004012931734-pat00171
이며,
Figure 112004012931734-pat00171
Is,
Figure 112004012931734-pat00172
는, 샘플링 주파수인 것을 특징으로 하는 AD-AFC 회로.
Figure 112004012931734-pat00172
Is an sampling frequency, wherein the AD-AFC circuit. 전송된 아날로그 신호를 디지털 신호로 변환하는 AD 변환기(Analog to Digital Converter); An analog-to-digital converter (AD converter) for converting a transmitted analog signal into a digital signal; 소정의 제어신호에 따라, 상기 AD 변환기의 출력신호에 대하여, 샘플링 주파 수
Figure 112004012931734-pat00173
로, 샘플링 한 샘플링 된 신호(sampled signal)를 출력하는 다중 위상 필터(poly phase filter); Sampling frequency with respect to the output signal of the AD converter according to a predetermined control signal
Figure 112004012931734-pat00173
A poly phase filter configured to output a sampled sampled signal; 상기 샘플링 된 신호, 주파수가 고정된 제1정현파 신호(sinusoidal signal) 및 제2정현파 신호를 수신하여 제1가지신호(branch signal) 및 제2가지신호를 출력하는 곱셈블록; A multiplication block configured to receive the sampled signal, a first sinusoidal signal having a fixed frequency, and a second sinusoidal signal and output a first branch signal and a second branch signal; 수신한 상기 제1가지신호 및 제2가지신호 중 소정의 저 주파수 신호만을 필터링 하는 저역통과 필터블록(low frequency filter block); A low frequency filter block for filtering only a predetermined low frequency signal among the received first branch signal and the second branch signal; 상기 저역통과 필터블록의 출력신호들을 이용하여 상기 샘플링 된 신호의 실수성분신호 및 허수성분신호를 출력하는 업 컨버터; An up converter for outputting a real component signal and an imaginary component signal of the sampled signal using the output signals of the low pass filter block; 상기 실수성분신호를 수신하여 샘플링 주파수를 제어하는 상기 제어신호를 출력하는 STR(Symbol Timing Recovery); 및 Symbol Timing Recovery (STR) for receiving the real component signal and outputting the control signal for controlling a sampling frequency; And 상기 실수성분신호, 상기 허수성분신호, 상기 제1가지신호 및 상기 제2가지신호를 수신하여 상기 제1정현파신호 및 상기 제2정현파 신호를 출력하는 캐리어 복원장치(carrier recovery unit)를 구비하는 것을 특징으로 하는 ATSC DTV 복조기. And a carrier recovery unit configured to receive the real component signal, the imaginary component signal, the first branch signal and the second branch signal, and output the first sinusoidal wave signal and the second sinusoidal wave signal. ATSC DTV demodulator characterized by. 제8항에 있어서, 상기 곱셈블록은, The method of claim 8, wherein the multiplication block, 상기 샘플링 된 신호 및 상기 제1정현파 신호를 곱하여 상기 제1가지신호를 출력하는 제1곱셈기; 및 A first multiplier outputting the first branch signal by multiplying the sampled signal and the first sinusoidal signal; And 상기 샘플링 된 신호 및 상기 제2정현파 신호를 곱하여 상기 제2가지신호를 출력하는 제2곱셈기를 구비하며, A second multiplier for multiplying the sampled signal and the second sinusoidal signal to output the second branch signal, 상기 저역통과 필터블록은, The low pass filter block, 상기 제1가지신호의 저주파수(low frequency) 성분만을 통과시키는 제1저역통과필터; 및 A first low pass filter for passing only low frequency components of the first branch signal; And 상기 제2가지신호의 저주파수(high frequency) 성분만을 통과시키는 제2저역통과필터를 구비하는 것을 특징으로 하는 ATSC DTV 복조기. And a second low pass filter for passing only a low frequency component of the second signal. 제8항에 있어서, 상기 캐리어 복원장치는, The method of claim 8, wherein the carrier recovery device, 상기 제1가지신호 및 상기 제2가지신호를 수신하여 상기 샘플링 된 신호의 주파수 오프셋에 관한 정보를 가지고 있는 에러신호를 출력하는 AD-AFC(Angle Doubling Auto Frequency Control) 블록; An Ang Doubling Auto Frequency Control (AD-AFC) block for receiving the first branch signal and the second branch signal and outputting an error signal having information on a frequency offset of the sampled signal; 상기 실수성분신호 및 상기 허수성분신호를 수신하여 위상을 판별하는 PD(Phase Discriminator); A PD (Phase Discriminator) for determining a phase by receiving the real component signal and the imaginary component signal; 상기 에러신호 및 상기 PD의 출력신호를 더하는 덧셈기; An adder for adding the error signal and the output signal of the PD; 상기 덧셈기의 출력신호를 필터링 하여 제2에러신호를 출력하는 루프필터; A loop filter filtering the output signal of the adder and outputting a second error signal; 상기 제2에러신호에 따라 발진주파수(oscillating frequency)가 결정되는 상기 제1정현파 신호를 출력하는 NCO(Number Controlled Oscillator); A number controlled oscillator (NCO) for outputting the first sinusoidal signal whose oscillating frequency is determined according to the second error signal; 상기 제1정현파 신호의 위상을 소정의 각도로 이동시킨 상기 제2정현파 신호를 출력하는 위상 이동기(phase shifter)를 구비하는 것을 특징으로 하는 ATSC DTV 복조기. And a phase shifter for outputting the second sinusoidal wave signal shifted in phase with the first sinusoidal wave signal at a predetermined angle. 제10항에 있어서, 상기 AD-AFC 블록은, The method of claim 10, wherein the AD-AFC block, 상기 제1가지신호 및 상기 제2가지신호를 수신하여 소정의 주파수 영역만을 통과시킨 제3가지신호 및 제4가지신호를 출력하는 필터블록; A filter block receiving the first branch signal and the second branch signal and outputting a third branch signal and a fourth branch signal passing only a predetermined frequency range; 수신된 상기 제3가지신호 및 상기 제4가지신호를 이용하여 제5가지신호 및 제6가지신호를 출력하는 앵글 더블링 블록; 및 An angle doubling block configured to output a fifth branch signal and a sixth branch signal by using the received third branch signal and the fourth branch signal; And 수신된 상기 제5가지신호 및 상기 제6가지신호를 이용하여 상기 에러신호를 출력하는 주파수 판별장치를 구비하는 것을 특징으로 하는 ATSC DTV 복조기. And a frequency discriminating device for outputting the error signal by using the received fifth and sixth signals. 제11항에 있어서, 상기 필터블록은, The method of claim 11, wherein the filter block, 수신된 상기 제1가지신호에 대하여 밴드 나치(band notch) 필터링 하여 상기 제3가지신호를 출력하는 제1필터서브블록; 및 A first filter sub block configured to output band-noch filtering on the received first branch signal and output the third branch signal; And 수신된 상기 제2가지신호에 대하여 밴드 나치 필터링 하여 상기 제4가지신호를 출력하는 제2필터서브블록을 구비하는 것을 특징으로 하는 ATSC DTV 복조기. And a second filter sub block configured to output the fourth branch signal by performing band-nazi filtering on the received second branch signal. 제12항에 있어서, 상기 제1필터서브블록은, The method of claim 12, wherein the first filter sub block, 상기 제1가지신호의 소정의 저주파수 성분만을 통과시키는 제3저역통과필터; A third low pass filter for passing only a predetermined low frequency component of the first branch signal; 상기 제1가지신호의 소정의 고주파수 성분만을 통과시키는 제1고역통과필터; 및 A first high pass filter for passing only a predetermined high frequency component of the first branch signal; And 상기 제3저역통과필터의 출력신호 및 상기 제1고역통과필터의 출력신호를 더하여 상기 제3가지신호를 출력하는 제1덧셈기를 구비하며, A first adder configured to output the third branch signal by adding an output signal of the third low pass filter and an output signal of the first high pass filter, 상기 제2필터서브블록은, The second filter sub block is, 상기 제2가지신호의 소정의 저주파수 성분만을 통과시키는 제4저역통과필터; A fourth low pass filter for passing only a predetermined low frequency component of the second branch signal; 상기 제2가지신호의 소정의 고주파수 성분만을 통과시키는 제2고역통과필터; 및 A second high pass filter for passing only a predetermined high frequency component of the second branch signal; And 상기 제4저역통과필터의 출력신호 및 상기 제2고역통과필터의 출력신호를 더하여 상기 제4가지신호를 출력하는 제2덧셈기를 구비하는 것을 특징으로 하는 ATSC DTV 복조기. And a second adder for adding the output signal of the fourth low pass filter and the output signal of the second high pass filter to output the fourth branch signal. 제11항에 있어서, 상기 앵글 더블링 블록은, The method of claim 11, wherein the angle doubling block, 상기 제3가지신호 및 상기 제4가지신호의 전력에 대하여 소정의 연산을 수행하여 상기 제5가지신호를 출력하는 제1앵글 더블링 서브블록; 및 A first angle doubling subblock which outputs the fifth branch signal by performing a predetermined operation on the power of the third branch signal and the fourth branch signal; And 상기 제3가지신호 및 상기 제4가지신호에 대하여 소정의 다른 연산을 수행하여 상기 제6가지신호를 출력하는 제2앵글 더블링 서브블록을 구비하며, And a second angle doubling subblock configured to output the sixth branch signal by performing some other operation on the third branch signal and the fourth branch signal. 상기 제5가지신호
Figure 112004012931734-pat00174
는, The fifth signal
Figure 112004012931734-pat00174
Is,
Figure 112004012931734-pat00175
로 주어지고,
Figure 112004012931734-pat00175
Given by 상기 제6가지신호
Figure 112004012931734-pat00176
는, The sixth signal
Figure 112004012931734-pat00176
Is,
Figure 112004012931734-pat00177
로 주어지며,
Figure 112004012931734-pat00177
Given by
Figure 112004012931734-pat00178
및
Figure 112004012931734-pat00179
는 제3가지신호 및 제4가지신호인 것을 특징으로 하는 ATSC DTV 복조기.
Figure 112004012931734-pat00178
And
Figure 112004012931734-pat00179
ATSC DTV demodulator, characterized in that the third signal and the fourth signal. 제 11항에 있어서, 주파수 판별장치는, The method of claim 11, wherein the frequency discriminating device, 상기 제5가지신호의 위상을 소정의 시간 지연시키는 제1지연기; A first delay unit for delaying a phase of the fifth branch signal by a predetermined time; 상기 제6가지신호의 위상을 소정의 시간 지연시키는 제2지연기; A second delayer for delaying a phase of the sixth signal for a predetermined time; 상기 제1지연기의 출력신호 및 상기 제6가지신호를 곱하는 제3곱셈기; A third multiplier that multiplies the output signal of the first delay unit by the sixth signal; 상기 제2지연기의 출력신호 및 상기 제5가지신호를 곱하는 제4곱셈기; 및 A fourth multiplier that multiplies the output signal of the second delay unit by the fifth branch signal; And 상기 제3곱셈기 및 상기 제4곱셈기의 출력신호를 더하여 상기 에러신호를 출력하는 덧셈기를 구비하는 것을 특징으로 하는 ATSC DTV 복조기. And an adder for adding the output signals of the third multiplier and the fourth multiplier to output the error signal. 제15항에 있어서, 상기 소정의 시간(T)은, The method of claim 15, wherein the predetermined time T is
Figure 112004012931734-pat00180
이며,
Figure 112004012931734-pat00180
Is,
Figure 112004012931734-pat00181
는, ATSC DTV 트랜스미터(Advanced Television Systems Committee Digital Television Transmitter)의 캐리어 주파수인 것을 특징으로 하는 ATSC DTV 복조기.
Figure 112004012931734-pat00181
ATSC DTV demodulator, characterized in that the carrier frequency of the ATSC DTV transmitter (Advanced Television Systems Committee Digital Television Transmitter). 제16항에 있어서, 상기 ATSC DTV 트랜스미터의 캐리어 주파수
Figure 112004012931734-pat00182
는, 17. The carrier frequency of claim 16, wherein the carrier frequency of the ATSC DTV transmitter
Figure 112004012931734-pat00182
Is,
Figure 112004012931734-pat00183
이며,
Figure 112004012931734-pat00183
Is,
Figure 112004012931734-pat00184
는, 샘플링 주파수인 것을 특징으로 하는 ATSC DTV 복조기.
Figure 112004012931734-pat00184
ATSC DTV demodulator, characterized in that the sampling frequency. 제10항에 있어서, 상기 소정의 각도는, The method of claim 10, wherein the predetermined angle is, 90도 인 것을 특징으로 하는 ATSC DTV 복조기. ATSC DTV demodulator, characterized in that it is 90 degrees. 제8항 내지 제10항 중 어느 한 항에 있어서, 상기 제1정현파 신호는, The method according to any one of claims 8 to 10, wherein the first sinusoidal signal,
Figure 112004012931734-pat00185
이고,
Figure 112004012931734-pat00185
ego, 상기 2정현파 신호는, The 2 sinusoidal signal,
Figure 112004012931734-pat00186
이며,
Figure 112004012931734-pat00186
Is,
Figure 112004012931734-pat00187
는 ASTC DTV 트랜스미터의 캐리어 주파수이며,
Figure 112004012931734-pat00188
는 상기 ATSC DTV 트랜스미터와 상기 ATSC DTV 복조기 사이의 주파수 오프셋(frequency offset) 및 위상 오프셋(phase offset)인 것을 특징으로 하는 ATSC DTV 복조기.
Figure 112004012931734-pat00187
Is the carrier frequency of the ASTC DTV transmitter,
Figure 112004012931734-pat00188
Is a frequency offset and a phase offset between the ATSC DTV transmitter and the ATSC DTV demodulator.
KR1020040021243A 2004-03-29 2004-03-29 An Angle doubling Auto Frequency Control circuit with stable frequency offset and an Advanced Television Systems Committee Digital Television demodulator KR100630681B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040021243A KR100630681B1 (en) 2004-03-29 2004-03-29 An Angle doubling Auto Frequency Control circuit with stable frequency offset and an Advanced Television Systems Committee Digital Television demodulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040021243A KR100630681B1 (en) 2004-03-29 2004-03-29 An Angle doubling Auto Frequency Control circuit with stable frequency offset and an Advanced Television Systems Committee Digital Television demodulator

Publications (2)

Publication Number Publication Date
KR20050096005A KR20050096005A (en) 2005-10-05
KR100630681B1 true KR100630681B1 (en) 2006-10-02

Family

ID=37276240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040021243A KR100630681B1 (en) 2004-03-29 2004-03-29 An Angle doubling Auto Frequency Control circuit with stable frequency offset and an Advanced Television Systems Committee Digital Television demodulator

Country Status (1)

Country Link
KR (1) KR100630681B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104901754B (en) * 2015-05-18 2017-03-22 中国航空无线电电子研究所 Channel monitoring system based on channelization frequency spectrum perception

Also Published As

Publication number Publication date
KR20050096005A (en) 2005-10-05

Similar Documents

Publication Publication Date Title
US5440268A (en) AFC circuit for QPSK demodulator
US7397300B2 (en) FSK demodulator system and method
EP0656706B1 (en) Synchronisation of OFDM signals
KR100457924B1 (en) Quadrature demodulating apparatus for compensating gain and phase imbalances between in-phase and quadrature-phase components
KR100348259B1 (en) VSB receiver
KR100487328B1 (en) Apparatus for recovering carrier
JPH07321862A (en) Digitally modulated wave demodulator
Baeuerle et al. Low-complexity real-time receiver for coherent Nyquist-FDM signals
KR100505669B1 (en) Demodulator circuit of digital television and method thereof
KR100630681B1 (en) An Angle doubling Auto Frequency Control circuit with stable frequency offset and an Advanced Television Systems Committee Digital Television demodulator
KR20040061087A (en) Apparatus for recovering carrier
KR101035665B1 (en) Digital modulation circuit and digital modulation method, digital demodulation circuit and digital demodulation method, generation circuit and generation method of carrier for demodulation, generation circuit and generation method of bit clock for demodulation
KR100594269B1 (en) A frequency phase locked loop circuit and a Advanced Television Systems Committee Digital Television demodulator using the same.
KR100959229B1 (en) Data receiving device
US7457375B2 (en) Timing extractor, timing extraction method, and demodulator having the timing extractor
KR20040031319A (en) Apparatus for recovering carrier
KR20030071045A (en) Apparatus for recovering carrier
KR100539255B1 (en) A Cross Product Auto Frequency Control Loop with stable frequency offset.
JP3643109B2 (en) Data receiving device
GB2318229A (en) Costas loop carrier recovery circuit
KR100463502B1 (en) HD Digital's Digital Demodulator
KR101092440B1 (en) Carrier Recovery apparatus and digital broadcasting receiver using the same
JP4637661B2 (en) Modulation signal demodulator
KR100290869B1 (en) apparatus for detection frequency off-set sign of demodulation
KR100913202B1 (en) Phase change detection apparatus and method for demodulating fm signal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee