JP4214635B2

JP4214635B2 - Digital radio equipment

Info

Publication number: JP4214635B2
Application number: JP27465699A
Authority: JP
Inventors: 昌治松浦
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 1999-09-28
Filing date: 1999-09-28
Publication date: 2009-01-28
Anticipated expiration: 2019-09-28
Also published as: JP2001103104A

Description

【０００１】
【発明の属する技術分野】
本発明は、送信デ−タに４相位相変調処理をしてベースバンド変調信号Ｉ、Ｑを作成し、Ｄ／Ａ（ディジタル／アナログ）変換部でアナログ信号に変換し、アナログ直交変調部で変調したのち電力増幅器で増幅して送信信号を作成し、この送信信号の一部をフィードバックして復調し、この復調信号から電力増幅器で生じた歪成分を検出して歪成分を打ち消すための歪補償係数を算出し、ベースバンド変調信号Ｉ、Ｑに乗算して送信信号の隣接チャネル漏洩電力を抑圧するようにしたディジタル無線装置に関するものである。
【０００２】
【従来の技術】
近年、ディジタル移動無線通信分野では、隣接チャネルの周波数間隔を小さくしてチャネル容量を増加させるために、送信信号の狭帯域化が進められている。このような周波数利用効率の向上を実現するために、変調スペクトラム帯域幅の小さな変調方式が望まれ、ＰＳＫ（Phase Shift Keying）方式、ＱＡＭ（Quadr-ature Amplitude Modulation）方式等の線形変調方式が採用されるようになってきた。この線形変調方式を無線通信に適用する場合、送信部の電力増幅器の振幅特性及び位相特性の直線性が求められ、隣接チャネル漏洩電力を抑圧することが重要である。
一方、電力増幅器を使用する際に重要な点は、電力効率の点でできるだけ高い動作点（飽和点に近い領域）で動作させることであり、非線形歪みによる隣接チャネル漏洩電力の増加が考えられる。また、線形性に劣る電力増幅器を用いて電力効率の向上を図る場合（例えば、小型の無線装置で電力効率の向上を図る場合）には、非線形歪みによる隣接チャネル漏洩電力がますます増加してしまう。従って、電力増幅器の非線形特性によって発生する歪みを補正する技術が必須になってくる。すなわち、電力増幅器の入力電力振幅対出力電力振幅特性、入力電力振幅対位相回転量（又は群遅延量）特性の歪みにより発生する送信信号の歪みを補正する技術が必須になってくる。
この歪補正技術として、アナログ方式ではカルテシアン、フィードフォワード等、多数の歪補正方式が提案されているが、これらのアナログ方式は回路規模が大きくなって小型化、省電力化を図ることができないという問題点があり、帰還ゲインを非常に大きくしなければならないため回路の安定を図るための位相調整が難しいという問題点があった。
【０００３】
最近では、ディジタル信号処理プロセッサ（以下、単にＤＳＰという。）の進歩によりディジタル信号処理技術で歪み補正する方式が可能となり、ディジタル信号処理による様々な非線形歪み補正方式が提案されている。なかでも、送信信号の一部をフィードバックしてこれを復調してＤＳＰに取り込み、この復調信号から電力増幅器の歪み量を検出し、ディジタル適応フィルタ技術であるＬＭＳ（Least Mean Square）アルゴリズムを用いた歪補償処理を行う研究、開発が盛んである。
このようなＬＭＳアルゴリズムを用いた歪補正方式による従来の回路は、図２に示すように構成されていた。
【０００４】
図２に示した従来回路はＤＳＰ１０と送信側ＲＦ（Radio Frequency）部１２を具備し、ＤＳＰ１０は送信系１４と復調系１６を具備している。
送信系１４内には、π／４シフトＱＰＳＫ（Quadrature Phase Shift Keying）マッピング部（以下、単にπ／４-ＱＰＳＫマッピング部という）１８、ルートナイキストフィルタ２０、電力計算部２２、歪補償係数算出部２４、歪補償処理部２６及びクロック生成部２８を設けている。
送信側ＲＦ部１２内には、Ｄ／Ａ変換部３０、３２、アナログ直交変調部３４、電力増幅器（以下、ＰＡという）３６、方向性結合器３８、周波数変換部４０、アナログ直交復調部４２、フィードバック用のＡ／Ｄ（アナログ／ディジタル）変換部４４、４６、ＬＮＡ（ローノイズアンプ）４８、周波数変換部５０、アナログ直交復調部５２、受信用のＡ／Ｄ変換部５４、５６及びＲＦ信号生成部５８を設けている。
復調系１６内には、ＢＰＦ（バンドパスフィルタ）６０、６２及びベースバンド復調部６４を設けている。
【０００５】
クロック生成部２８は、クロック発振源（図示省略）と、このクロック発振器で発生したクロックの基準発振周波数をそれぞれに対応した整数分の１に分周して周波数ｆｓ１、ｆｓ２ａ、ｆｓ３ａの信号を生成し、サンプリングクロックとしてＤ／Ａ変換部３０、３２、フィードバック用のＡ／Ｄ変換部４４、４６、受信用のＡ／Ｄ変換部５４、５６に出力する分周器（図示省略）とで構成されている。
また、ＲＦ信号生成部５８は、基準発振周波数ｆｒｅｆの基準発振信号（ＲＦ信号）を発生する基準発振源（図示省略）と、この基準発振源で発生した基準発振信号に位相同期した信号を生成し、搬送波信号としてアナログ直交変調部３４、４２、５２に出力し、周波数変換用の信号として周波数変換部４０、５０に出力するＰＬＬ（位相同期ループ）回路とで構成されている。
【０００６】
そして、送信デ−タがＤＳＰ１０に取り込まれると、π／４-ＱＰＳＫマッピング部１８及びルートナイキストフィルタ２０によってベースバンド変調信号Ｉ１、Ｑ１が生成し、歪補償処理部２６による複素積和演算処理で歪補償されて送信側ＲＦ部１２に出力する。
送信側ＲＦ部１２では、歪補償処理部２６で歪補償されたベースバンド変調信号Ｉ２、Ｑ２が、Ｄ／Ａ変換部３０、３２（サンプリングクロック周波数ｆｓ１）でアナログ信号に変換され、アナログ直交変調部３４で直交変調処理され、ＰＡ３６で所定電力に増幅されて送信信号となり、方向性結合器３８を経由した後にアンテナ６６から出力する。
ＰＡ３６から出力した送信信号の一部は、方向性結合器３８で取り出され、周波数変換部４０によって所定の周波数ＦＩ１に周波数変換（ダウンコンバート）され、アナログ直交復調部４２及びフィードバック用のＡ／Ｄ変換部４４、４６によって復調信号Ｉ３、Ｑ３が復調され、ＤＳＰ１０にフィードバックされる。ＤＳＰ１０では、歪補償係数算出部２４により、電力計算部２２で求めた電力値Ｐに応じて、まずベースバンド変調信号Ｉ１、Ｑ１をリファレンス信号として送信側ＲＦ部１２からフィードバックされた復調信号Ｉ３、Ｑ３に対する誤差成分（すなわち歪成分）が検出され、ついで、この誤差成分を打ち消すための歪補償係数が算出される。この歪補償係数は電力値Ｐに応じて歪補償処理部２６でベースバンド変調信号Ｉ１、Ｑ１に乗算（複素数積和演算）され、送信信号の隣接チャネル漏洩電力が抑圧される。
【０００７】
また、アンテナ６８で受信された受信信号は、ＬＮＡ（ローノイズアンプ）４８で増幅され、周波数変換部５０で所定の周波数ＦＩ２に周波数変換（ダウンコンバート）され、アナログ直交復調部５２でアナログ信号が復調され、この復調信号は受信用のＡ／Ｄ変換部５４、５６でディジタルの復調信号Ｉ、Ｑに変換されＤＳＰ１０に入力する。
ＤＳＰ１０では、入力した復調信号Ｉ、ＱがＢＰＦ６０、６２で対応した周波数帯域に制限されてベースバンド復調部６４に入力して復調処理され、このベースバンド復調部６４から受信データが出力する。
【０００８】
【発明が解決しようとする課題】
しかしながら、図２に示した従来回路は、フィードバック系を構成するアナログ直交復調部４２、Ａ／Ｄ変換部４４、４６によって歪補償特性が著しく劣化するという問題点があった。
すなわち、アナログ直交復調部４２は９０°移相器、乗算器等の線形性に乏しい部品で構成されているので、Ｉ／Ｑ直交誤差やＩ／Ｑゲイン誤差が生じ、歪補償特性を劣化させる。例えば、ＲＦ信号生成部５８から出力する再生用の搬送波（基準信号）の位相を９０°移相する９０°移相器には通常±２°程度の誤差があり、Ｉ／Ｑ直交誤差が生じ、復調Ｉ／Ｑ信号に振幅誤差が生じていた。
また、直交復調後のＩ／Ｑ信号をＡ／Ｄ変換部４４、４６の入力レンジに合わせるためにＤＣバイアス回路が必要になるが、ここで生じるバイアス電圧誤差によってＤＣオフセットが発生していた。
【０００９】
また、図２に示した従来回路は、フィードバック系ではアナログ直交復調部４２を用いて２種類の復調信号Ｉ３、Ｑ３を復調し、受信系ではアナログ直交復調部５２を用いて２種類の復調信号Ｉ、Ｑを復調していたので、送信側ＲＦ部１２内にフィードバック用として２つのＡ／Ｄ変換部４４、４６が必要になるとともに、受信用として２つのＡ／Ｄ変換部５４、５６が必要となり、回路規模が大きくなり小型化しくいという問題点があった。
また、ＤＳＰ１０にクロック生成部２８を設け、送信側ＲＦ部１２にＲＦ信号生成部５８を設け、クロック生成部２８で生成したサンプリングクロックをＤ／Ａ変換部３０、３２、Ａ／Ｄ変換部４４、４６、５４、５６に出力し、ＲＦ信号生成部５８で生成した搬送波信号をアナログ直交変調部３４、アナログ直交復調部４２、５２に出力するとともに周波数変換用の信号を周波数変換部４０、５０に出力していたので、送信信号とフィードバック信号の同期がとれず、正確な誤差検出ができないという問題点があった。
【００１０】
本発明は、上述の問題点に鑑みてなされたもので、直交復調処理の直交誤差やゲイン誤差を皆無として歪補償特性の向上を図ることができるとともに、小型化及び省電力化を図ることができるディジタル無線装置を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
本発明は、送信デ−タに４相位相変調処理をしてベースバンド変調信号Ｉ、Ｑを作成し、Ｄ／Ａ変換部（サンプリングクロック周波数ｆｓ１）でアナログ信号に変換し、アナログ直交変調部で変調したのち電力増幅器で増幅して送信信号を作成し、この送信信号の一部をフィードバックして復調し、この復調信号から電力増幅器で生じた歪成分を検出して歪成分を打ち消すための歪補償係数を算出し、ベースバンド変調信号Ｉ、Ｑに乗算して送信信号の隣接チャネル漏洩電力を抑圧するようにしたディジタル無線装置において、フィードバックした送信信号を周波数ＦＩ１の第１ＩＦ信号（中間周波数信号）に変換する第１周波数変換部と、第１ＩＦ信号を周波数ｆｓ２（ｆｓ２はｆｓ１の２倍以上でＦＩ１×４／ｍに等しい条件を満たす周波数を表す。ｍは３以上の奇数を表す。）のサンプリングクロックで標本化してディジタル信号に変換する第１Ａ／Ｄ変換部と、この第１Ａ／Ｄ変換部の出力信号にディジタル直交復調処理をして互いに直交する復調信号を出力する第１ディジタル直交復調部と、この第１ディジタル直交復調部の出力する復調信号からエンベロープ成分を取り出して歪成分検出用の復調信号とするローパスフィルタとを具備し、Ｄ／Ａ変換部に出力する周波数ｆｓ１のサンプリングクロックと、第１Ａ／Ｄ変換部に出力する周波数ｆｓ２のサンプリングクロックと、アナログ直交変調部に出力する搬送波信号と、第１周波数変換部に出力する周波数変換用の信号とを共通の基準発振源から生成する信号生成部を設け、周波数ｆｓ１を送信データの送信シンボルレートの２倍以上に設定してなることを特徴とする。
【００１２】
フィードバックした送信信号は、第１周波数変換部で周波数ＦＩ１の第１ＩＦ信号に変換され、第１Ａ／Ｄ変換部でディジタル信号に変換される。この第１Ａ／Ｄ変換部のサンプリング周波数ｆｓ２は、送信信号を作成するＤ／Ａ変換部のサンプリング周波数ｆｓ１の２倍以上で、かつ第１ＩＦ信号の周波数ＦＩ１の４／ｍ（ｍは３以上の奇数を表す。）倍に設定されている。すなわち、ｆｓ２＝ＦＩ１×４／ｍの条件とｆｓ２≧ｆｓ１の条件とを満たすサンプリング周波数ｆｓ２で第１ＩＦ信号を標本化（すなわちアンダーサンプリング）することによって、第１ＩＦ信号の情報デ−タ成分が保持されたまま、サンプリング周波数ｆｓ２の１／４の周波数にダウンコンバートされた信号を第１Ａ／Ｄ変換部で生成して出力することができる。
このため、ディジタル直交復調部、ローパスフィルタの処理速度を低く抑えることができ、ＤＳＰのディジタル信号処理で扱うことができる。したがって、直交復調部の直交誤差やゲイン誤差を皆無として歪補償特性の向上を図ることができるとともに、使用デバイスの軽減等により小型化・省電力化を図ることができる。
しかも、Ｄ／Ａ変換部に出力する周波数ｆｓ１のサンプリングクロックと、第１Ａ／Ｄ変換部に出力する周波数ｆｓ２のサンプリングクロックと、アナログ直交変調部に出力する搬送波信号と、第１周波数変換部に出力する周波数変換用の信号とを、信号生成部によって共通の基準発振源から生成するようにしたので、送信信号とフィードバック信号を同期させることができ、電力増幅器の非線形特性で生じた誤差の検出を正確に行うことができる。
【００１３】
信号生成部の構成を簡単にするために、信号生成部を、基準発振周波数ｆｒｅｆの基準発振信号を発生する基準発振源と、この基準発振源で発生した基準発振信号の基準発振周波数ｆｒｅｆを１／Ｎ１倍（Ｎ１は１以上の整数）に分周して周波数ｆｓ１の信号を生成し、サンプリングクロックとしてＤ／Ａ変換部に出力する第１分周器と、基準発振信号の基準発振周波数ｆｒｅｆを１／Ｎ２倍（Ｎ２は１以上の整数）に分周して周波数ｆｓ２の信号を生成し、サンプリングクロックとして第１Ａ／Ｄ変換部に出力する第２分周器と、基準発振信号に位相同期した信号を生成し搬送波信号としてアナログ直交変調部に出力する第１ＰＬＬ回路と、基準発振信号に位相同期した信号を生成し周波数変換用の信号として第１周波数変換部に出力する第２ＰＬＬ回路とで構成する。
【００１４】
ディジタル無線装置の受信部の小型化及び省電力化を図るために、受信信号を周波数ＦＩ２の第２ＩＦ信号（中間周波数信号）に変換する第２周波数変換部と、第２ＩＦ号を周波数ｆｓ３（ｆｓ３はｆｓ１の２倍以上でＦＩ２×４／ｎに等しい条件を満たす周波数を表す。ｎは３以上の奇数を表す。）のサンプリングクロックで標本化してディジタル信号に変換する第２Ａ／Ｄ変換部と、この第２Ａ／Ｄ変換部の出力信号にディジタル直交復調処理をして互いに直交する復調信号を出力する第２ディジタル直交復調部と、この第２ディジタル直交復調部の出力する２種類の復調信号について対応した周波数帯域を選択して出力するチャネル選択フィルタと、このチャネル選択フィルタの出力信号に基づいて受信データを復調するベースバンド復調部とを具備し、信号生成部は、第２周波数変換部に出力する周波数変換用の信号と、第２Ａ／Ｄ変換部に出力する周波数ｆｓ３のサンプリングクロックとを共通の基準発振源から生成する。
【００１５】
ディジタル無線装置の受信部の小型化及び省電力化を図るとともに、信号生成部の構成を簡単にするために、信号生成部を、基準発振周波数ｆｒｅｆの基準発振信号を発生する基準発振源と、この基準発振源で発生した基準発振信号の基準発振周波数ｆｒｅｆを１／Ｎ１倍（Ｎ１は１以上の整数）に分周して周波数ｆｓ１の信号を生成し、サンプリングクロックとしてＤ／Ａ変換部に出力する第１分周器と、基準発振信号の基準発振周波数ｆｒｅｆを１／Ｎ２倍（Ｎ２は１以上の整数）に分周して周波数ｆｓ２の信号を生成し、サンプリングクロックとして第１Ａ／Ｄ変換部に出力する第２分周器と、基準発振信号の基準発振周波数ｆｒｅｆを１／Ｎ３倍（Ｎ３は１以上の整数）に分周して周波数ｆｓ３の信号を生成し、サンプリングクロックとして第２Ａ／Ｄ変換部に出力する第３分周器と、基準発振信号に位相同期した信号を生成し搬送波信号としてアナログ直交変調部に出力する第１ＰＬＬ回路と、基準発振信号に位相同期した信号を生成し周波数変換用の信号として第１周波数変換部に出力する第２ＰＬＬ回路と、基準発振信号に位相同期した信号を生成し周波数変換用の信号として第２周波数変換部に出力する第３ＰＬＬ回路とで構成する。
【００１６】
業務用のディジタル無線装置に利用できるようにするために、基準発振源で発生する基準発振信号の基準発振周波数ｆｒｅｆをチャネル間隔のｋ倍（ｋは１以上の整数）に設定し、第１ＩＦ信号の周波数ＦＩ１をチャネル間隔のｑ倍（ｑは１以上の整数）に設定するか、又は基準発振源で発生する基準発振信号の基準発振周波数ｆｒｅｆをチャネル間隔のｋ倍に設定し、第１ＩＦ信号の周波数ＦＩ１をチャネル間隔のｑ倍に設定し、第２ＩＦ信号の周波数ＦＩ２をチャネル間隔のｒ倍（ｒは１以上の整数）に設定する。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態例を図面により説明する。
図１は本発明によるディジタル無線装置の一実施形態例を示すもので、図２と同一部分は同一符号とし説明を省略又は簡略する。
図１において、１０ａはＤＳＰ、１２ａは送信側ＲＦ部である。
前記ＤＳＰ１０ａは送信系１４ａと復調系１６ａを具備している。
前記送信系１４ａには、図２のＤＳＰ１０と同様にπ／４-ＱＰＳＫマッピング部１８、ルートナイキストフィルタ２０、電力計算部２２、歪補償係数算出部２４及び歪補償処理部２６が設けられているとともに、ディジタル直交復調部７０及びＬＰＦ（ローパスフィルタ）７２、７４が設けられている。
前記送信側ＲＦ部１２ａには、図２の送信側ＲＦ部１２と同様にＤ／Ａ変換部３０、３２、アナログ直交変調部３４、ＰＡ３６、方向性結合器３８、ＬＮＡ４８及び第１、第２周波数変換部４０、５０が設けられるとともに、第１、第２Ａ／Ｄ変換部７６、７８及び信号生成部８０が設けられている。
前記復調系１６ａには、ディジタル直交復調部８２、チャネル選択フィルタ８４、８６及びベースバンド復調部８８が設けられている。
【００１８】
前記信号生成部８０は基準発振源９０、第１、第２、第３分周器９１、９２、９３及び第１、第２、第３ＰＬＬ回路９４、９５、９６で構成されている。
前記基準発振源９０は基準発振周波数ｆｒｅｆ（例えばｆｒｅｆ＝１９．２ＭＨｚ）の基準発振信号（ＲＦ信号）を発生する。この基準発振周波数ｆｒｅｆはチャネル間隔（例えば６．２５ｋＨｚ）のｋ倍（ｋは１以上の整数で、例えばｋ＝３０７２）に設定されている。
前記第１、第２、第３分周器９１、９２、９３は、前記基準発振源９０で発生した基準発振信号の基準発振周波数ｆｒｅｆを１／Ｎ１、１／Ｎ２、１／Ｎ３倍（Ｎ１、Ｎ２、Ｎ３は正の整数を表す）に分周して周波数ｆｓ１（例えばＮ１＝４００の場合は４８ｋＨｚ）、ｆｓ２（例えばＮ２＝８０の場合は２４０ｋＨｚ）、ｆｓ３（例えばＮ３＝９６の場合は２００ｋＨｚ）の信号を生成し、サンプリングクロックとして前記Ｄ／Ａ変換部３０、３２、第１Ａ／Ｄ変換部７６、第２Ａ／Ｄ変換部７８に出力する。
ここで、前記Ｄ／Ａ変換部３０、３２へのサンプリングクロック周波数ｆｓ１は、標本化定理を満たすためオーバーサンプリングしなければならないので、送信シンボルレートのｐ倍（ｐは２以上の整数）に設定されている。
前記第１ＰＬＬ回路９４は基準発振周波数ｆｒｅｆの基準発振信号に位相同期した信号を生成し搬送波信号として前記アナログ直交変調部３４に出力し、前記第２、第３ＰＬＬ９５、９６は基準発振周波数ｆｒｅｆの基準発振信号に位相同期した信号を生成し周波数変換用（ビートダウン用）の信号として前記第１、第２周波数変換部４０、５０に出力する。
【００１９】
前記第１周波数変換部４０は、前記方向性結合器３８でフィードバックされた送信信号の周波数を周波数変換（ダウンコンバート）して周波数ＦＩ１（例えば３００ｋＨｚ）の第１ＩＦ信号を出力する。この第１ＩＦ信号の周波数ＦＩ１はチャネル間隔（例えば６．２５ｋＨｚ）のｑ倍（ｑは１以上の整数で、例えばｑ＝４８の場合は３００ｋＨｚ）となるように、前記第２ＰＬＬ９５から前記第１周波数変換部４０へ出力する周波数変換用の信号の周波数（局部発振周波数）が設定されている。
前記第１Ａ／Ｄ変換部７６は、前記第１周波数変換部４０から出力した第１ＩＦ信号をサンプリング周波数ｆｓ２でサンプリングして、フィードバック用のＩＦ信号（以下、単にＦＢＩＦ信号という）を出力する。このサンプリング周波数ｆｓ２は次ぎの（１）式を満たすとともに、前記Ｄ／Ａ変換部３０、３２のサンプリング周波数ｆｓ１の２倍以上の整数倍に設定されている。
ｆｓ２＝ＦＩ１×４／ｍ…（１）
（１）式においてｍは３以上の奇数（３、５、７、…）を表し、第１ＩＦ信号をナイキスト周波数（ＦＩ１の２倍以上の周波数）以下のサンプリング周波数でサンプリング（以下、単にアンダーサンプリングという。）していることを表している。
また、ｆｓ２をｆｓ１の２倍以上に設定したのは、送信側ＲＦ部１２ａから出力する送信信号（歪成分を含む）を忠実に検出するためには、フィードバック側の第１Ａ／Ｄ変換部７６のサンプリング周波数ｆｓ２を、送信側のサンプリング周波数ｆｓ１の２倍以上に設定しておく必要があるからである。
【００２０】
前記ディジタル直交復調部７０は、前記第１Ａ／Ｄ変換部７６から出力するＦＢＩＦ信号に、９０°の位相差をもったＩ側とＱ側のディジタルローカル信号（以下、単にＬｏ信号という。）を順次乗算して互いに直交する復調信号Ｉ４、Ｑ４を出力する。
前記ＬＰＦ７２、７４は、前記ディジタル直交復調部７０の直交復調処理で得られた復調信号Ｉ４、Ｑ４からｆｓ２／２及びｆｓ２／４の周波数成分を除去してエンベロープ成分を取り出すとともに、ＤＣオフセットの影響を軽減する。すなわち、「０」振幅成分が２／ｆｓ２の周期で交互に混入している復調信号Ｉ４、Ｑ４からｆｓ２／２の周波数成分を除去することによってエンベロープ成分（情報デ−タ信号成分）のみを取り出し、ＤＣオフセット成分の直交復調処理で発生するｆｓ２／４の周波数成分を除去することによってＤＣオフセットの影響を軽減する。
前記歪補償係数算出部２４は、前記ＰＡ３６で生じた歪み量を検出し、この歪み量を打ち消すための歪補償係数を算出して前記歪補償処理部２６へ出力する。
【００２１】
前記第２周波数変換部５０は、前記アンテナ６８で受信され前記ＬＮＡ４８で増幅された受信信号の周波数を周波数変換（ダウンコンバート）して周波数ＦＩ２の第２ＩＦ信号を出力する。この第２ＩＦ信号の周波数ＦＩ２はチャネル間隔（例えば６．２５ｋＨｚ）のｒ倍（ｒは１以上の整数で、例えばｒ＝７２の場合は４５０ｋＨｚ）となるように、前記前記第３ＰＬＬ９６から前記第２周波数変換部５０へ出力する周波数変換用の信号の周波数（局部発振周波数）が設定されている。
前記第２Ａ／Ｄ変換部７８は、前記第２周波数変換部５０から出力した第２ＩＦ信号をサンプリング周波数ｆｓ３でサンプリングして、受信用のＩＦ信号（以下、単にＲＩＦ信号という）を出力する。このサンプリング周波数ｆｓ３は次ぎの（２）式を満たすように設定されている。
ｆｓ３＝ＦＩ２×４／ｎ…（２）
（２）式においてｎは３以上の奇数（３、５、７、…）を表し、第２ＩＦ信号をナイキスト周波数（ＦＩ２の２倍以上の周波数）以下のサンプリング周波数でサンプリング（以下、単にアンダーサンプリングという。）していることを表している。
【００２２】
前記ディジタル直交復調部８２は、前記ディジタル直交復調部７０と同様に構成され、前記第２Ａ／Ｄ変換部７８から出力するＲＩＦ信号に９０°の位相差をもったＩ側とＱ側のディジタルローカル信号を順次乗算して互いに直交する復調信号Ｉａ、Ｑａを出力する。
前記チャネル選択フィルタ８４、８６は、入力した復調信号Ｉａ、Ｑａのうちの対応した周波数帯域成分を選択して出力する。
前記ベースバンド復調部８８は、前記チャネル選択フィルタ８４、８６から出力した信号に対してベースバンド復調処理を行い受信データを復調する。
【００２３】
つぎに図１の作用を説明する。
説明の便宜上、下記条件（Ａ）の場合であって、基準発振源９０で発生する基準発振信号の周波数ｆｒｅｆが１９．２ＭＨｚ（＝６．２５ｋＨｚ×３０７２（ｋ＝３０７２の場合））、第１、第２、第３分周器９１、９２、９３で設定されるサンプリングクロックの周波数ｆｓ１が４８ｋＨｚ、ｆｓ２が２４０ｋＨｚ、ｆｓ３が２００ｋＨｚ（Ｎ１＝４００、Ｎ２＝８０、Ｎ３＝９６の場合）、第１、第２、第３ＰＬＬ回路９４、９５、９６で設定される第１、第２ＩＦ信号の周波数ＦＩ１が３００ｋＨｚ、ＦＩ２が４５０ｋＨｚ（ｑ＝４８、ｒ＝７２の場合）の場合を例にとって説明する。
条件（Ａ）
（１）送受信シンボルレート：４．８ｋシンボル／ｓｅｃ
（２）送受信ビットレート：９．６ｋビット／ｓｅｃ
（３）変復調方式：π／４シフトＱＰＳＫ
（４）チャネル間隔：６．２５ｋＨｚ
【００２４】
（１）送信デ−タがＤＳＰ１０ａに取り込まれると、π／４-ＱＰＳＫマッピング部１８及びルートナイキストフィルタ２０によってベースバンド変調信号Ｉ１、Ｑ１が生成し、歪補償処理部２６による複素積和演算処理で歪み補正されたベースバンド変調信号Ｉ２、Ｑ２が送信側ＲＦ部１２ａに出力する。
送信側ＲＦ部１２ａでは、歪補償処理部２６で歪補償されたベースバンド変調信号Ｉ２、Ｑ２が、Ｄ／Ａ変換部３０、３２（サンプリングクロック周波数ｆｓ１＝４８ｋＨｚ）でアナログ信号に変換され、アナログ直交変調部３４で直交変調され、ＰＡ３６で所定電力に増幅されて送信信号となり、方向性結合器３８を経由した後にアンテナ６６から基地局等へ出力する。
【００２５】
（２）ＰＡ３６から出力した送信信号の一部は、方向性結合器３８で取り出され、第１周波数変換部４０で周波数ＦＩ１（＝３００ｋＨｚ）の第１ＩＦ信号にダウンコンバージョンされ、第１Ａ／Ｄ変換部７６に入力する。
第１Ａ／Ｄ変換部７６は、第１ＩＦ信号をサンプリング周波数ｆｓ２（＝２４０ｋＨｚ）でアンダーサンプリングしてＦＢＩＦ信号を生成し、ＤＳＰ１０ａ内のディジタル直交復調部７０へ出力する。
【００２６】
（３）第１Ａ／Ｄ変換部７６から出力するＦＢＩＦ信号は、ディジタル直交復調部７０の直交復調処理によって、９０°の位相差をもったＩ側Ｌｏ信号とＱ側Ｌｏ信号が順次乗算され、互いに直交する復調信号Ｉ４、Ｑ４として出力する。Ｉ側Ｌｏ信号は、期間１／ｆｓ２（位相差９０°に相当）毎に「＋１」、「０」、「−１」、「０」の状態の信号となり、４状態で１周期（４／ｆｓ２）を構成する。Ｑ側Ｌｏ信号は、Ｉ側Ｌｏ信号に対して９０°位相が遅れた（又は進んだ）「０」、「＋１」、「０」、「−１」の４状態で１周期を構成する。
このため、ディジタル直交復調部７０では、ＦＢＩＦ信号の１サンプル毎に、Ｉ側Ｌｏ信号（Ｑ側Ｌｏ信号）を順次繰り返して乗算することによって直交復調処理が行われ、ＦＢＩＦ信号と同様の周波数ｆｓ２／４のＬｏ信号（Ｑ側Ｌｏ信号はＩ側Ｌｏ信号に対して９０°位相が遅れた（又は進んだ）信号）との乗算結果としてベースバンド復調信号Ｉ４、Ｑ４が生成される。このベースバンド復調信号Ｉ４、Ｑ４は、Ｉ側Ｌｏ信号、Ｑ側Ｌｏ信号とも期間２／ｆｓ２毎に「０」信号が存在する。
このように、ディジタル直交復調部７０で直交復調処理されたベースバンド復調信号Ｉ４、Ｑ４には、期間２／ｆｓ２毎に「０」信号が存在するので、送信側ＲＦ部１２ａから出力する送信信号（歪成分を含む）を忠実に検出するためには、前記（２）における第１Ａ／Ｄ変換部７６のアンダーサンプリング周波数ｆｓ２は送信側のサンプリング周波数ｆｓ１の２倍以上に設定されていなければならず、ｆｓ１＝４８ｋＨｚ、ｆｓ２＝２４０ｋＨｚはこれを満たしている。
【００２７】
（４）ディジタル直交復調部７０から出力した復調信号Ｉ４、Ｑ４は、ＬＰＦ７２、７４によってｆｓ２／２及びｆｓ２／４の周波数成分が除去され、エンベロープ成分が取り出されるとともに、ＤＣオフセットの影響が軽減される。
すなわち、直交復調処理で得られた復調信号Ｉ４、Ｑ４は期間２／ｆｓ２毎に「０」信号となるので、例えばディジタルＦＩＲフィルタで形成されたＬＰＦ７２、７４によって、ｆｓ２／２の周波数成分を除去（情報デ−タ信号帯域は通過）し、エンベロープ成分が抽出される。ディジタルフィルタ処理は畳み込み演算となるため、交互に「０」信号が存在する波形をフィルタリングすると、信号振幅が１／２となるため、ＬＰＦ７２、７４でフィルタ処理された信号を図示を省略した増幅器などを用いて振幅を２倍して歪補償係数算出部２４へ出力しなければならない。
【００２８】
（５）上記の通り、ＬＰＦ７２、７４でｆｓ２／２の周波数成分を除去することにより、情報デ−タ成分を復調できるが、さらにｆｓ２／４の周波数成分を除去することによりフィードバック側のＤＣオフセット成分（第１Ａ／Ｄ変換部７６の入力信号のバイアス電圧誤差）による特性劣化を防止することができる。
【００２９】
（６）基地局から送信された信号がアンテナ６８で受信されると、この受信信号はＬＮＡ４８で増幅され、第２周波数変換部５０によるダウンコンバージョンで周波数ＦＩ２（＝４５０ｋＨｚ）の第２ＩＦ信号に変換され、第２Ａ／Ｄ変換部７８に入力する。
第２Ａ／Ｄ変換部７８では、第２ＩＦ信号を周波数ｆｓ３（＝２００ｋＨｚ）のサンプリングクロックで標本化してＲＩＦ信号を生成し、ＤＳＰ１０ａ内のディジタル直交復調部８２へ出力する。
【００３０】
（７）第２Ａ／Ｄ変換部７８から出力するＲＩＦ信号がディジタル直交復調部８２に入力すると、ディジタル直交復調部７０と同様の直交復調処理によって互いに直交した復調信号Ｉａ、Ｑａが得られ，チャネル選択フィルタ８４、８６に入力する。
このチャネル選択フィルタ８４、８６では、復調信号Ｉａ、Ｑａのうちの対応した周波数帯域成分が選択され、ベースバンド復調部８８に入力し、このベースバンド復調部８８でのベースバンド復調処理で受信データが復調される。
【００３１】
前記実施形態例では、下記の条件（Ａ）の場合であって、基準発振周波数信号の周波数ｆｒｅｆが１９．２ＭＨｚの場合で、且つ下記の条件（Ｂ）で、Ｎ１＝４００、ｐ＝１０、Ｎ２＝８０、ｍ＝５、Ｎ３＝９６、ｎ＝９、ｑ＝４８、ｑ＝７２とおいた場合（すなわち、ｆｓ１＝４８ｋＨｚ、ｆｓ２＝２４０ｋＨｚ、ｆｓ３＝２００ｋＨｚ、ＦＩ１＝３００ｋＨｚ、ＦＩ２＝４５０ｋＨｚの場合）について説明したが、本発明はこれに限るものでないこと勿論である。
条件（Ａ）
（１）送受信シンボルレート：４．８ｋシンボル／ｓｅｃ
（２）送受信ビットレート：９．６ｋビット／ｓｅｃ
（３）変復調方式：π／４シフトＱＰＳＫ
（４）チャネル間隔：６．２５ｋＨｚ
の場合において、

【００３２】
すなわち、条件（Ａ）において、送受信シンボルレートが４．８ｋシンボル／ｓｅｃ以外の値で、送受信ビットレートが送受信シンボルレートの２倍で、変復調方式が４相位相変復調方式で、チャネル間隔が６．２５ｋＨｚ以外の値の場合において、条件（Ｂ）でＮ１を４００以外で１以上の整数、ｐを１０以外で２以上の整数、Ｎ２を８０以外の整数、ｍを５以外で３以上の奇数、Ｎ３を９６以外で１以上の整数、ｎを９以外の３以上の奇数、ｑを４８以外の１以上の整数、ｑを７２以外の１以上の整数とおいた場合についても本発明を利用することができる。
【００３３】
前記実施形態例では、信号生成部を送信側ＲＦ部内に形成した場合について説明したが、本発明はこれに限るものでなく、信号生成部をＤＳＰ内に形成した場合についても利用することができる。
例えば、図１の送信側ＲＦ部１２ａ内に信号生成部８０を形成する代わりに、ＤＳＰ１０ａ内に信号生成部８０ａ（図示省略）を形成し、この信号生成部８０ａがクロック発振源を共通の基準発振源として、Ｄ／Ａ変換部に出力する周波数ｆｓ１のサンプリングクロックと、第１、第２Ａ／Ｄ変換部に出力する周波数ｆｓ２、ｆｓ３のサンプリングクロックと、アナログ直交変調部に出力する搬送波信号と、第１、第２周波数変換部に出力する周波数変換用の信号とを生成するように構成した場合についても利用することができる。
【００３４】
前記実施形態例では、信号生成部の構成を簡単にするために、信号生成部を基準発振源、第１、第２、第３分周器及び第１、第２、第３ＰＬＬ回路で構成し、第１、第２、第３分周器で基準発振源で発生した基準発振信号の基準発振周波数ｆｒｅｆを１／Ｎ１、１／Ｎ２、１／Ｎ３倍（すなわち整数分の１）に分周して周波数ｆｓ１、ｆｓ２、ｆｓ３の信号を生成し、サンプリングクロックとしてＤ／Ａ変換部、第１Ａ／Ｄ変換部、第２Ａ／Ｄ変換部に出力し、第１ＰＬＬ回路で基準発振信号に位相同期した信号を生成し搬送波信号としてアナログ直交変調部に出力し、第２、第３ＰＬＬ回路で基準発振信号に位相同期した信号を生成し周波数変換用信号として第１、第２周波数変換部に出力する場合について説明したが、本発明はこれに限るものでなく、信号生成部が、Ｄ／Ａ変換部に出力する周波数ｆｓ１のサンプリングクロックと、第１、第２Ａ／Ｄ変換部に出力する周波数ｆｓ２、ｆｓ３のサンプリングクロックと、アナログ直交変調部に出力する搬送波信号と、第１、第２周波数変換部に出力する周波数変換用の信号とを共通の基準発振源から生成するものについて本発明を利用することができる。
【００３５】
前記実施形態例では、ディジタル無線装置の送信部及び受信部に本発明を利用した場合について説明したが、本発明はこれに限るものでなく、ディジタル無線装置の送信部にだけ本発明を利用したものについても成立する。
このとき、信号生成部を、基準発振源、第１、第２分周器及び第１、第２ＰＬＬ回路で構成した場合には、信号生成部の構成を簡単にすることができる。
【００３６】
【発明の効果】
本発明は、フィードバックした送信信号を周波数ＦＩ１の第１ＩＦ信号に変換する第１周波数変換部と、第１ＩＦ信号を周波数ｆｓ２で標本化してディジタル信号に変換する第１Ａ／Ｄ変換部と、この第１Ａ／Ｄ変換部の出力信号にディジタル直交復調処理をして互いに直交する復調信号を出力するディジタル直交復調部と、このディジタル直交復調部の出力する復調信号からエンベロープ成分を取り出して歪成分検出用の復調信号とするローパスフィルタとを具備し、第１Ａ／Ｄ変換部のサンプリング周波数ｆｓ２を、送信信号を作成するＤ／Ａ変換部のサンプリング周波数ｆｓ１の２倍以上で、かつ第１ＩＦ信号の周波数ＦＩ１の４／ｍ（ｍは３以上の奇数）倍に設定した。このため、第１ＩＦ信号の情報デ−タ成分が保持されたまま、サンプリング周波数ｆｓ２の１／４の周波数にダウンコンバートされた信号を第１Ａ／Ｄ変換部で生成して出力することができ、ディジタル直交復調部、ローパスフィルタの処理速度を低く抑えることができ、ディジタル直交復調処理びローパスフィルタをＤＳＰで実現することができる。したがって、直交復調部の直交誤差やゲイン誤差を皆無として歪補償特性の向上を図ることができるとともに、使用デバイスの軽減等により小型化・省電力化を図ることができる。
しかも、Ｄ／Ａ変換部に出力する周波数ｆｓ１のサンプリングクロック、第１Ａ／Ｄ変換部に出力する周波数ｆｓ２のサンプリングクロック、アナログ直交変調部に出力する搬送波信号、第１周波数変換部に出力する周波数変換用の信号の全てを、信号生成部によって共通の基準発振源から生成するようにしたので、送信信号とフィードバック信号を同期させることができ、電力増幅器の非線形特性で生じた誤差の検出を正確に行うことができる。
【００３７】
信号生成部を基準発振源、第１、第２分周器及び第１、第２ＰＬＬ回路で構成し、基準発振源で周波数ｆｒｅｆの基準発振信号を発生させ、第１、第２分周器で基準発振信号の基準発振周波数ｆｒｅｆを１／Ｎ１、１／Ｎ２倍（すなわち整数分の１）に分周して周波数ｆｓ１、ｆｓ２の信号を生成し、サンプリングクロックとしてＤ／Ａ変換部、第１Ａ／Ｄ変換部に出力し、第１ＰＬＬ回路で基準発振信号に位相同期した信号を生成し搬送波信号としてアナログ直交変調部に出力し、第２ＰＬＬ回路で基準発振信号に位相同期した信号を生成し周波数変換用の信号として第１周波数変換部に出力するようにした場合には、送信部及びフィードバック部に本発明を利用したディジタル無線装置の信号生成部の構成を簡単にすることができる。
【００３８】
受信信号を周波数ＦＩ２の第２ＩＦ信号に変換する第２周波数変換部と、第２ＩＦ号を周波数ｆｓ３のサンプリングクロックで標本化してディジタル信号に変換する第２Ａ／Ｄ変換部と、この第２Ａ／Ｄ変換部の出力信号にディジタル直交復調処理をして互いに直交する復調信号を出力する第２ディジタル直交復調部と、この第２ディジタル直交復調部の出力する２種類の復調信号について対応した周波数帯域を選択して出力するチャネル選択フィルタと、このチャネル選択フィルタの出力信号に基づいて受信データを復調するベースバンド復調部とを具備し、第２周波数変換部に出力する周波数変換用の信号と、第２Ａ／Ｄ変換部に出力する周波数ｆｓ３のサンプリングクロックとを、信号生成部によって共通の基準発振源から生成するように構成した場合には、送信部、フィードバック部及び受信部に本発明を利用したディジタル無線装置の信号生成部の構成を簡単にすることができる。
【００３９】
基準発振源で発生する基準発振信号の基準発振周波数ｆｒｅｆをチャネル間隔のｋ倍（ｋは１以上の整数）に設定し、第１ＩＦ信号の周波数ＦＩ１をチャネル間隔のｑ倍（ｑは１以上の整数）に設定するか、又は基準発振源で発生する基準発振信号の基準発振周波数ｆｒｅｆをチャネル間隔のｋ倍に設定し、第１ＩＦ信号の周波数ＦＩ１をチャネル間隔のｑ倍に設定し、第２ＩＦ信号の周波数ＦＩ２をチャネル間隔のｒ倍（ｒは１以上の整数）に設定した場合には、本発明を業務用のディジタル無線装置に利用することができる。
【図面の簡単な説明】
【図１】本発明によるディジタル無線装置の一実施形態例を示すブロック図である。
【図２】従来例を示すブロック図である。
【符号の説明】
１０、１０ａ…ＤＳＰ、１２、１２ａ…送信側ＲＦ部、１４、１４ａ…送信系、１６、１６ａ…復調系、１８…π／４-ＱＰＳＫマッピング部（ディジタル直交変調処理部の一例）、２０…ルートナイキストフィルタ（ルートナイキスト処理部の一例）、２２…電力計算部、２４…歪補償係数算出部、２６…歪補償処理部、３０、３２…Ｄ／Ａ変換部、３４…アナログ直交変調部、３６…ＰＡ（電力増幅器）、３８…方向性結合器、４０…第１周波数変換部、４８…ＬＮＡ（ローノイズアンプ）、５０…第２周波数変換部、６６、６８…アンテナ、７０、８２…ディジタル直交復調部、７２、７４…ＬＰＦ（ローパスフィルタ）、７６…第１Ａ／Ｄ変換部、７８…第２Ａ／Ｄ変換部、８０…信号生成部、８４、８６…チャネル選択フィルタ、８８…ベースバンド復調部、９０…基準発振源、９１…第１分周器、９２…第２分周器、９３…第３分周器、９４…第１ＰＬＬ回路、９５…第２ＰＬＬ回路、９６…第３ＰＬＬ回路、ＦＢＩＦ…フィードバック用のＩＦ信号（中間周波数信号）、ＦＩ１…第１ＩＦ信号の周波数、ＦＩ２…第２ＩＦ信号の周波数、ｆｒｅｆ…基準発振周波数、ｆｓ１…Ｄ／Ａ変換部３０、３２のサンプリングクロック周波数、ｆｓ２…第１Ａ／Ｄ変換部７６のサンプリングクロック周波数（アンダーサンプリングクロック周波数）、ｆｓ３…第２Ａ／Ｄ変換部７８のサンプリングクロック周波数（アンダーサンプリングクロック周波数）、第１ＩＦ、第２ＩＦ…中間周波数信号、ＲＩＦ…受信用のＩＦ信号（中間周波数信号）。[0001]
BACKGROUND OF THE INVENTION
In the present invention, four-phase phase modulation processing is performed on transmission data to generate baseband modulated signals I and Q, which are converted into analog signals by a D / A (digital / analog) converter, and analog quadrature modulators After modulation, the signal is amplified by a power amplifier to create a transmission signal, a part of the transmission signal is fed back and demodulated, and distortion for canceling the distortion component by detecting the distortion component generated by the power amplifier from the demodulated signal. The present invention relates to a digital radio apparatus that calculates a compensation coefficient and multiplies baseband modulated signals I and Q to suppress adjacent channel leakage power of a transmission signal.
[0002]
[Prior art]
In recent years, in the digital mobile radio communication field, in order to increase the channel capacity by reducing the frequency interval between adjacent channels, the transmission signal has been narrowed. In order to realize such improved frequency utilization efficiency, a modulation method with a small modulation spectrum bandwidth is desired, and linear modulation methods such as PSK (Phase Shift Keying) method and QAM (Quadr-ature Amplitude Modulation) method are adopted. It has come to be. When this linear modulation method is applied to wireless communication, linearity of the amplitude characteristic and phase characteristic of the power amplifier of the transmitter is required, and it is important to suppress adjacent channel leakage power.
On the other hand, when using the power amplifier, it is important to operate at an operating point as high as possible (region close to the saturation point) in terms of power efficiency, and an increase in adjacent channel leakage power due to nonlinear distortion can be considered. In addition, when power efficiency is improved using a power amplifier with poor linearity (for example, when power efficiency is improved with a small wireless device), the adjacent channel leakage power due to nonlinear distortion increases more and more. End up. Therefore, a technique for correcting the distortion generated by the nonlinear characteristic of the power amplifier becomes essential. That is, a technique for correcting the distortion of the transmission signal caused by the distortion of the input power amplitude vs. output power amplitude characteristic and the input power amplitude vs. phase rotation amount (or group delay amount) characteristic of the power amplifier becomes indispensable.
As this distortion correction technique, many distortion correction methods such as Cartesian and feedforward have been proposed as analog methods, but these analog methods have a large circuit scale and cannot be reduced in size and power consumption. There is a problem that the phase adjustment for stabilizing the circuit is difficult because the feedback gain has to be very large.
[0003]
Recently, with the advancement of digital signal processors (hereinafter simply referred to as DSPs), distortion correction methods using digital signal processing techniques have become possible, and various nonlinear distortion correction methods using digital signal processing have been proposed. In particular, a part of the transmission signal is fed back, demodulated and taken into the DSP, the distortion amount of the power amplifier is detected from the demodulated signal, and the LMS (Least Mean Square) algorithm, which is a digital adaptive filter technique, is used. Research and development for distortion compensation processing is active.
A conventional circuit based on such a distortion correction method using the LMS algorithm is configured as shown in FIG.
[0004]
The conventional circuit shown in FIG. 2 includes a DSP 10 and a transmission side RF (Radio Frequency) unit 12, and the DSP 10 includes a transmission system 14 and a demodulation system 16.
In the transmission system 14, a π / 4 shift QPSK (Quadrature Phase Shift Keying) mapping unit (hereinafter simply referred to as π / 4-QPSK mapping unit) 18, a root Nyquist filter 20, a power calculation unit 22, and a distortion compensation coefficient calculation unit 24, a distortion compensation processing unit 26 and a clock generation unit 28 are provided.
In the transmission-side RF unit 12, D /

A conversion units

30 and 32, an analog quadrature modulation unit 34, a power amplifier (hereinafter referred to as PA) 36, a directional coupler 38, a frequency conversion unit 40, and an analog quadrature demodulation unit 42. A / D (analog / digital) converters 44 and 46 for feedback, LNA (low noise amplifier) 48, frequency converter 50, analog orthogonal demodulator 52, A /

D converters

54 and 56 for reception, and RF signal A generation unit 58 is provided.
In the demodulation system 16, BPFs (band pass filters) 60 and 62 and a baseband demodulation unit 64 are provided.
[0005]
The clock generation unit 28 divides the clock oscillation source (not shown) and the reference oscillation frequency of the clock generated by this clock oscillator by an integer corresponding to each to generate signals of frequencies fs1, fs2a, and fs3a. The D /

A converters

30 and 32, the feedback A / D converters 44 and 46, and the frequency dividers (not shown) output to the receiving A /

D converters

54 and 56 as sampling clocks. Has been.
The RF signal generator 58 generates a reference oscillation source (not shown) that generates a reference oscillation signal (RF signal) having a reference oscillation frequency fref, and a signal that is phase-synchronized with the reference oscillation signal generated by the reference oscillation source. The signal is output to the analog

quadrature modulation units

34, 42, and 52 as a carrier wave signal and is output to the

frequency conversion units

40 and 50 as a signal for frequency conversion.
[0006]
When the transmission data is taken into the DSP 10, baseband modulation signals I 1 and Q 1 are generated by the π / 4-QPSK mapping unit 18 and the root Nyquist filter 20, and a complex product sum calculation process is performed by the distortion compensation processing unit 26. The distortion is compensated and output to the transmission side RF unit 12.
In the transmission-side RF unit 12, the baseband modulation signals I2 and Q2 subjected to distortion compensation by the distortion compensation processing unit 26 are converted into analog signals by the D / A conversion units 30 and 32 (sampling clock frequency fs1), and analog quadrature modulation is performed. The signal is orthogonally modulated by the unit 34, amplified to a predetermined power by the PA 36, becomes a transmission signal, and is output from the antenna 66 after passing through the directional coupler 38.
A part of the transmission signal output from the PA 36 is taken out by the directional coupler 38 and frequency-converted (down-converted) to a predetermined frequency FI1 by the frequency converter 40, and the analog quadrature demodulator 42 and the feedback A / D. Demodulated signals I3 and Q3 are demodulated by the converters 44 and 46 and fed back to the DSP 10. In the DSP 10, according to the power value P obtained by the power calculation unit 22 by the distortion compensation coefficient calculation unit 24, first, the demodulated signal I3 fed back from the transmission-side RF unit 12 using the baseband modulation signals I1 and Q1 as reference signals, An error component (ie, distortion component) for Q3 is detected, and then a distortion compensation coefficient for canceling this error component is calculated. The distortion compensation coefficient is multiplied by the baseband modulation signals I1 and Q1 (complex product sum operation) by the distortion compensation processing unit 26 according to the power value P, and the adjacent channel leakage power of the transmission signal is suppressed.
[0007]
The received signal received by the antenna 68 is amplified by an LNA (low noise amplifier) 48, frequency-converted (down-converted) to a predetermined frequency FI2 by a frequency converter 50, and an analog signal is demodulated by an analog orthogonal demodulator 52. The demodulated signals are converted into digital demodulated signals I and Q by the receiving A /

D converters

54 and 56 and input to the DSP 10.
In the DSP 10, the input demodulated signals I and Q are limited to the frequency bands corresponding to the BPFs 60 and 62, input to the baseband demodulator 64, and demodulated, and received data is output from the baseband demodulator 64.
[0008]
[Problems to be solved by the invention]
However, the conventional circuit shown in FIG. 2 has a problem that the distortion compensation characteristic is significantly deteriorated by the analog quadrature demodulation unit 42 and the A / D conversion units 44 and 46 constituting the feedback system.
That is, the analog quadrature demodulator 42 is composed of components with poor linearity, such as a 90 ° phase shifter and a multiplier. Therefore, an I / Q quadrature error and an I / Q gain error occur, and the distortion compensation characteristic is deteriorated. . For example, a 90 ° phase shifter that shifts the phase of a carrier wave for reproduction (reference signal) output from the RF signal generator 58 by 90 ° usually has an error of about ± 2 °, and an I / Q quadrature error occurs. An amplitude error occurred in the demodulated I / Q signal.
In addition, a DC bias circuit is required to adjust the I / Q signal after quadrature demodulation to the input range of the A / D converters 44 and 46, but a DC offset occurs due to a bias voltage error generated here.
[0009]
The conventional circuit shown in FIG. 2 demodulates two types of demodulated signals I3 and Q3 using the analog quadrature demodulator 42 in the feedback system, and two types of demodulated signals using the analog quadrature demodulator 52 in the reception system. Since I and Q are demodulated, two A / D converters 44 and 46 are required for feedback in the transmission-side RF unit 12, and two A /

D converters

54 and 56 are used for reception. There is a problem that the circuit scale becomes large and it is difficult to reduce the size.
Further, the DSP 10 is provided with a clock generation unit 28, the transmission-side RF unit 12 is provided with an RF signal generation unit 58, and the sampling clock generated by the clock generation unit 28 is converted into D /

A conversion units

30 and 32 and an A / D conversion unit 44. , 46, 54, and 56, and the carrier wave signal generated by the RF signal generation unit 58 is output to the analog quadrature modulation unit 34 and analog

quadrature demodulation units

42 and 52, and the signal for frequency conversion is output to the

frequency conversion units

40 and 50. Therefore, there is a problem in that the transmission signal and the feedback signal cannot be synchronized and accurate error detection cannot be performed.
[0010]
The present invention has been made in view of the above-described problems, and it is possible to improve distortion compensation characteristics by eliminating the quadrature error and gain error of the quadrature demodulation process, and to achieve downsizing and power saving. An object of the present invention is to provide a digital radio device that can be used.
[0011]
[Means for Solving the Problems]
In the present invention, four-phase phase modulation processing is performed on transmission data to generate baseband modulated signals I and Q, which are converted into analog signals by a D / A converter (sampling clock frequency fs1), and an analog quadrature modulator After the signal is modulated in step, it is amplified by a power amplifier to create a transmission signal, a part of this transmission signal is fed back and demodulated, and the distortion component generated by the power amplifier is detected from this demodulated signal to cancel the distortion component. In a digital radio apparatus that calculates a distortion compensation coefficient and multiplies the baseband modulation signals I and Q to suppress adjacent channel leakage power of the transmission signal, the feedback signal is transmitted to the first IF signal (intermediate frequency) of the frequency FI1. A first frequency converter that converts the first IF signal to a frequency fs2 (fs2 is equal to or more than twice fs1 and equals FI1 × 4 / m). A first A / D conversion unit that samples a digital signal by sampling with a sampling clock of 3), and a digital orthogonal demodulation process on the output signal of the first A / D conversion unit. A first digital quadrature demodulator that outputs demodulated signals orthogonal to each other, and a low-pass filter that extracts an envelope component from the demodulated signal output from the first digital quadrature demodulator and uses it as a demodulated signal for distortion component detection The sampling clock of frequency fs1 output to the D / A converter, the sampling clock of frequency fs2 output to the first A / D converter, the carrier signal output to the analog quadrature modulator, and the first frequency converter A signal generation unit that generates a frequency conversion signal to be output from a common reference oscillation source is provided, and the frequency fs1 is set as a transmission symbol of transmission data. It is characterized by being set to at least twice the rate.
[0012]
The fed back transmission signal is converted into a first IF signal having a frequency FI1 by the first frequency converter, and converted to a digital signal by the first A / D converter. The sampling frequency fs2 of the first A / D conversion unit is at least twice the sampling frequency fs1 of the D / A conversion unit that creates the transmission signal, and 4 / m (m is 3 or more) of the frequency FI1 of the first IF signal. It represents an odd number.) It is set to double. That is, the information data component of the first IF signal is retained by sampling the first IF signal at the sampling frequency fs2 that satisfies the condition of fs2 = FI1 × 4 / m and the condition of fs2 ≧ fs1 (that is, undersampling). As it is, the first A / D converter can generate and output a signal that has been down-converted to a quarter of the sampling frequency fs2.
For this reason, the processing speed of the digital quadrature demodulator and the low-pass filter can be kept low, and can be handled by DSP digital signal processing. Therefore, it is possible to improve the distortion compensation characteristic by eliminating the quadrature error and gain error of the quadrature demodulator, and to reduce the size and power consumption by reducing the number of devices used.
In addition, the sampling clock of the frequency fs1 output to the D / A converter, the sampling clock of the frequency fs2 output to the first A / D converter, the carrier signal output to the analog quadrature modulator, and the first frequency converter Since the signal for frequency conversion to be output is generated from a common reference oscillation source by the signal generator, the transmission signal and the feedback signal can be synchronized, and errors caused by the nonlinear characteristics of the power amplifier can be detected. Can be done accurately.
[0013]
In order to simplify the configuration of the signal generation unit, the signal generation unit includes a reference oscillation source that generates a reference oscillation signal having a reference oscillation frequency fref and a reference oscillation frequency fref of the reference oscillation signal generated by the reference oscillation source. / N1 times (N1 is an integer equal to or greater than 1), generates a signal of frequency fs1, outputs it as a sampling clock to the D / A converter, and a reference oscillation frequency fref of the reference oscillation signal Is divided by 1 / N2 times (N2 is an integer equal to or greater than 1) to generate a signal of frequency fs2, which is output as a sampling clock to the first A / D converter, and a phase of the reference oscillation signal A first PLL circuit that generates a synchronized signal and outputs it as a carrier wave signal to the analog quadrature modulation unit, and a signal that is phase-synchronized with the reference oscillation signal and outputs the signal as a frequency conversion signal to the first frequency conversion unit It is composed of a 2PLL circuit.
[0014]
In order to reduce the size and power consumption of the receiver of the digital radio apparatus, a second frequency converter that converts the received signal into a second IF signal (intermediate frequency signal) of frequency FI2, and a second IF of frequency fs3 (fs3 Represents a frequency satisfying a condition that is equal to FI2 × 4 / n at least twice fs1, and n represents an odd number of 3 or more). A second digital quadrature demodulating unit that outputs a quadrature demodulated signal by performing digital quadrature demodulation processing on the output signal of the second A / D conversion unit, and two kinds of demodulated signals output from the second digital quadrature demodulating unit A channel selection filter that selects and outputs the frequency band corresponding to the baseband that demodulates the received data based on the output signal of this channel selection filter The signal generator generates a frequency conversion signal output to the second frequency converter and a sampling clock of the frequency fs3 output to the second A / D converter from a common reference oscillation source. To do.
[0015]
In order to reduce the size and power consumption of the receiving unit of the digital radio apparatus and simplify the configuration of the signal generating unit, the signal generating unit includes a reference oscillation source that generates a reference oscillation signal having a reference oscillation frequency fref, The reference oscillation frequency fref of the reference oscillation signal generated by this reference oscillation source is divided by 1 / N1 times (N1 is an integer of 1 or more) to generate a signal of frequency fs1, and the signal is supplied to the D / A converter as a sampling clock A first frequency divider for output and a reference oscillation frequency fref of the reference oscillation signal are divided by 1 / N2 times (N2 is an integer of 1 or more) to generate a signal of frequency fs2, and the first A / D is used as a sampling clock. The second frequency divider output to the converter and the reference oscillation frequency fref of the reference oscillation signal are divided by 1 / N3 times (N3 is an integer of 1 or more) to generate a signal of frequency fs3, and the sampling clock A third frequency divider that outputs to the second A / D converter, a first PLL circuit that generates a signal that is phase-synchronized with the reference oscillation signal and outputs the signal as a carrier signal to the analog quadrature modulation unit, and phase-synchronized with the reference oscillation signal A second PLL circuit that generates a signal and outputs the signal as a signal for frequency conversion to the first frequency converter, and a third PLL that generates a signal phase-synchronized with the reference oscillation signal and outputs the signal as a signal for frequency conversion to the second frequency converter It consists of a circuit.
[0016]
In order to make it usable for a commercial digital radio apparatus, the reference oscillation frequency fref of the reference oscillation signal generated by the reference oscillation source is set to k times the channel interval (k is an integer of 1 or more), and the first IF signal Is set to q times the channel interval (q is an integer equal to or greater than 1), or the reference oscillation frequency fref of the reference oscillation signal generated by the reference oscillation source is set to k times the channel interval, and the first IF signal Is set to q times the channel interval, and the frequency FI2 of the second IF signal is set to r times the channel interval (r is an integer equal to or greater than 1).
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 shows an embodiment of a digital radio apparatus according to the present invention. The same parts as those in FIG.
In FIG. 1, 10a is a DSP and 12a is a transmission side RF unit.
The DSP 10a includes a transmission system 14a and a demodulation system 16a.
In the transmission system 14a, a π / 4-QPSK mapping unit 18, a root Nyquist filter 20, a power calculation unit 22, a distortion compensation coefficient calculation unit 24, and a distortion compensation processing unit 26 are provided in the same manner as the DSP 10 in FIG. In addition, a digital orthogonal demodulator 70 and LPFs (low-pass filters) 72 and 74 are provided.
Similarly to the transmission-side RF unit 12 of FIG. 2, the transmission-side RF unit 12 a includes D /

A conversion units

30 and 32, an analog quadrature modulation unit 34, a PA 36, a directional coupler 38, an LNA 48, and first and second components.

Frequency converters

40 and 50 are provided, and first and second A /

D converters

76 and 78 and a signal generator 80 are provided.
The demodulation system 16a is provided with a digital orthogonal demodulator 82, channel selection filters 84 and 86, and a baseband demodulator 88.
[0018]
The signal generator 80 includes a reference oscillation source 90, first, second, and

third frequency dividers

91, 92, and 93 and first, second, and

third PLL circuits

94, 95, and 96.
The reference oscillation source 90 generates a reference oscillation signal (RF signal) having a reference oscillation frequency fref (for example, fref = 19.2 MHz). The reference oscillation frequency fref is set to k times the channel interval (for example, 6.25 kHz) (k is an integer of 1 or more, for example, k = 3072).
The first, second and

third frequency dividers

91, 92 and 93 multiply the reference oscillation frequency fref of the reference oscillation signal generated by the reference oscillation source 90 by 1 / N1, 1 / N2, 1 / N3 times (N1). , N2, and N3 represent positive integers, and frequency fs1 (for example, 48 kHz when N1 = 400), fs2 (for example, 240 kHz when N2 = 80), fs3 (for example, when N3 = 96) 200 kHz) and is output to the D /

A converters

30 and 32, the first A / D converter 76, and the second A / D converter 78 as a sampling clock.
Here, since the sampling clock frequency fs1 to the D /

A converters

30 and 32 must be oversampled to satisfy the sampling theorem, it is set to p times the transmission symbol rate (p is an integer of 2 or more). Has been.
The first PLL circuit 94 generates a signal that is phase-synchronized with a reference oscillation signal having a reference oscillation frequency fref, and outputs the signal to the analog quadrature modulation unit 34 as a carrier wave signal. The second and

third PLLs

95 and 96 are reference signals having a reference oscillation frequency fref. A signal that is phase-synchronized with the oscillation signal is generated and output to the first and

second frequency converters

40 and 50 as a signal for frequency conversion (for beat down).
[0019]
The first frequency converter 40 frequency-converts (down-converts) the frequency of the transmission signal fed back by the directional coupler 38 and outputs a first IF signal having a frequency FI1 (for example, 300 kHz). The frequency of the first IF signal FI1 is q times the channel interval (for example, 6.25 kHz) (q is an integer equal to or greater than 1, for example, 300 kHz when q = 48). The frequency (local oscillation frequency) of the frequency conversion signal output to the conversion unit 40 is set.
The first A / D converter 76 samples the first IF signal output from the first frequency converter 40 at the sampling frequency fs2, and outputs a feedback IF signal (hereinafter simply referred to as an FBIF signal). The sampling frequency fs2 satisfies the following equation (1) and is set to an integer multiple of twice or more the sampling frequency fs1 of the D /

A converters

30 and 32.
fs2 = FI1 × 4 / m (1)
In Equation (1), m represents an odd number (3, 5, 7,...) Of 3 or more, and the first IF signal is sampled at a sampling frequency equal to or lower than the Nyquist frequency (a frequency that is at least twice FI1) (hereinafter simply referred to as undersampling). ")".
Also, fs2 is set to be twice or more than fs1 in order to faithfully detect the transmission signal (including distortion component) output from the transmission side RF unit 12a, the first A / D conversion unit 76 on the feedback side. This is because the sampling frequency fs2 needs to be set to be twice or more the sampling frequency fs1 on the transmission side.
[0020]
The digital quadrature demodulator 70 adds an I-side and Q-side digital local signal (hereinafter simply referred to as a Lo signal) having a 90 ° phase difference to the FBIF signal output from the first A / D converter 76. Demodulated signals I4 and Q4 that are orthogonally multiplied and output sequentially are output.
The

LPFs

72 and 74 remove the frequency components of fs2 / 2 and fs2 / 4 from the demodulated signals I4 and Q4 obtained by the quadrature demodulation processing of the digital quadrature demodulator 70, extract the envelope components, and influence of the DC offset Reduce. That is, only the envelope component (information data signal component) is extracted by removing the frequency component of fs2 / 2 from the demodulated signals I4 and Q4 in which the “0” amplitude component is alternately mixed in a cycle of 2 / fs2. The influence of the DC offset is reduced by removing the frequency component of fs2 / 4 generated in the orthogonal demodulation processing of the DC offset component.
The distortion compensation coefficient calculation unit 24 detects a distortion amount generated in the PA 36, calculates a distortion compensation coefficient for canceling the distortion amount, and outputs the distortion compensation coefficient to the distortion compensation processing unit 26.
[0021]
The second frequency converter 50 performs frequency conversion (down-conversion) on the frequency of the received signal received by the antenna 68 and amplified by the LNA 48, and outputs a second IF signal having a frequency FI2. The frequency of the second IF signal FI2 is r times the channel spacing (for example, 6.25 kHz) (r is an integer equal to or greater than 1, for example, 450 kHz when r = 72). The frequency (local oscillation frequency) of the signal for frequency conversion output to the frequency conversion unit 50 is set.
The second A / D converter 78 samples the second IF signal output from the second frequency converter 50 at the sampling frequency fs3 and outputs a reception IF signal (hereinafter simply referred to as a RIF signal). This sampling frequency fs3 is set so as to satisfy the following equation (2).
fs3 = FI2 × 4 / n (2)
In equation (2), n represents an odd number (3, 5, 7,...) Of 3 or more, and the second IF signal is sampled at a sampling frequency equal to or lower than the Nyquist frequency (a frequency that is twice or more of FI2) (hereinafter simply referred to as undersampling). ")".
[0022]
The digital quadrature demodulating unit 82 is configured in the same manner as the digital quadrature demodulating unit 70, and the RIF signal output from the second A / D conversion unit 78 has a 90 ° phase difference between the I-side and Q-side digital locals. The signals are sequentially multiplied to output orthogonal demodulated signals Ia and Qa.
The channel selection filters 84 and 86 select and output corresponding frequency band components of the input demodulated signals Ia and Qa.
The baseband demodulation unit 88 performs baseband demodulation processing on the signals output from the channel selection filters 84 and 86 and demodulates received data.
[0023]
Next, the operation of FIG. 1 will be described.
For convenience of explanation, the frequency fref of the reference oscillation signal generated by the reference oscillation source 90 is 19.2 MHz (= 6.25 kHz × 3072 (when k = 3072)), the first condition, when the following condition (A) is satisfied. The sampling clock frequencies fs1 set by the second and

third frequency dividers

91, 92, 93 are 48 kHz, fs2 is 240 kHz, and fs3 is 200 kHz (when N1 = 400, N2 = 80, N3 = 96), An example in which the frequency FI1 of the first and second IF signals set by the first, second, and

third PLL circuits

94, 95, and 96 is 300 kHz and FI2 is 450 kHz (when q = 48 and r = 72) will be described. .
Condition (A)
(1) Transmission / reception symbol rate: 4.8 k symbols / sec
(2) Transmission / reception bit rate: 9.6 kbit / sec
(3) Modulation / demodulation method: π / 4 shift QPSK
(4) Channel spacing: 6.25 kHz
[0024]
(1) When transmission data is taken into the DSP 10a, baseband modulation signals I1 and Q1 are generated by the π / 4-QPSK mapping unit 18 and the root Nyquist filter 20, and a complex product sum calculation process is performed by the distortion compensation processing unit 26. The baseband modulation signals I2 and Q2 whose distortion has been corrected in step S1 are output to the transmission-side RF unit 12a.
In the transmission-side RF unit 12a, the baseband modulation signals I2 and Q2 that have been subjected to distortion compensation by the distortion compensation processing unit 26 are converted into analog signals by the D / A conversion units 30 and 32 (sampling clock frequency fs1 = 48 kHz). The signal is orthogonally modulated by the orthogonal modulation unit 34 and amplified to a predetermined power by the PA 36 to be a transmission signal, which is output from the antenna 66 to the base station or the like after passing through the directional coupler 38.
[0025]
(2) A part of the transmission signal output from the PA 36 is taken out by the directional coupler 38, down-converted to the first IF signal having the frequency FI1 (= 300 kHz) by the first frequency converter 40, and the first A / D conversion is performed. To the unit 76.
The first A / D converter 76 undersamples the first IF signal at the sampling frequency fs2 (= 240 kHz) to generate an FBIF signal, and outputs the FBIF signal to the digital quadrature demodulator 70 in the DSP 10a.
[0026]
(3) The FBIF signal output from the first A / D conversion unit 76 is sequentially multiplied by the I-side Lo signal and the Q-side Lo signal having a phase difference of 90 ° by the quadrature demodulation processing of the digital quadrature demodulation unit 70, Output as demodulated signals I4 and Q4 orthogonal to each other. The I-side Lo signal becomes a signal of “+1”, “0”, “−1”, “0” every period 1 / fs2 (corresponding to a phase difference of 90 °), and one period (4 / fs2). The Q-side Lo signal constitutes one cycle in four states of “0”, “+1”, “0”, and “−1” that are delayed (or advanced) by 90 ° with respect to the I-side Lo signal.
For this reason, the digital quadrature demodulation unit 70 performs quadrature demodulation processing by sequentially repeating and multiplying the I-side Lo signal (Q-side Lo signal) for each sample of the FBIF signal, and has the same frequency fs2 as that of the FBIF signal. Baseband demodulated signals I4 and Q4 are generated as a result of multiplication with the / 4 Lo signal (the Q-side Lo signal is a signal whose phase is delayed (or advanced) by 90 ° with respect to the I-side Lo signal). The baseband demodulated signals I4 and Q4 have “0” signals for each period 2 / fs2 in both the I-side Lo signal and the Q-side Lo signal.
As described above, since the baseband demodulated signals I4 and Q4 subjected to the quadrature demodulation processing by the digital quadrature demodulating unit 70 include the “0” signal every period 2 / fs2, the transmission signal output from the transmission-side RF unit 12a. In order to faithfully detect (including distortion components), the undersampling frequency fs2 of the first A / D conversion unit 76 in (2) must be set to at least twice the sampling frequency fs1 on the transmission side. Fs1 = 48 kHz and fs2 = 240 kHz satisfy this.
[0027]
(4) From the demodulated signals I4 and Q4 output from the digital quadrature demodulator 70, the frequency components of fs2 / 2 and fs2 / 4 are removed by the LPFs 72 and 74, the envelope components are extracted, and the influence of the DC offset is reduced. The
That is, since the demodulated signals I4 and Q4 obtained by the orthogonal demodulation process become “0” signals every period 2 / fs2, for example, the frequency components of fs2 / 2 are removed by the LPFs 72 and 74 formed by the digital FIR filter. (The information data signal band passes), and the envelope component is extracted. Since the digital filter processing is a convolution operation, if a waveform in which “0” signals exist alternately is filtered, the signal amplitude is halved, so that the signals filtered by the LPFs 72 and 74 are omitted from the illustration. Must be doubled and output to the distortion compensation coefficient calculation unit 24.
[0028]
(5) As described above, the information data component can be demodulated by removing the fs2 / 2 frequency component by the LPFs 72 and 74, but the feedback side DC offset can be further removed by removing the fs2 / 4 frequency component. It is possible to prevent deterioration of characteristics due to components (bias voltage error of the input signal of the first A / D converter 76).
[0029]
(6) When the signal transmitted from the base station is received by the antenna 68, the received signal is amplified by the LNA 48 and converted to the second IF signal of the frequency FI2 (= 450 kHz) by down-conversion by the second frequency converter 50. And input to the second A / D converter 78.
The second A / D converter 78 samples the second IF signal with a sampling clock having a frequency fs3 (= 200 kHz) to generate an RIF signal, and outputs the RIF signal to the digital quadrature demodulator 82 in the DSP 10a.
[0030]
(7) When the RIF signal output from the second A / D converter 78 is input to the digital orthogonal demodulator 82, demodulated signals Ia and Qa orthogonal to each other are obtained by the orthogonal demodulation processing similar to that of the digital orthogonal demodulator 70. Input to selection filters 84 and 86.
In the channel selection filters 84 and 86, the corresponding frequency band components of the demodulated signals Ia and Qa are selected, input to the baseband demodulator 88, and received data by the baseband demodulation processing in the baseband demodulator 88. Is demodulated.
[0031]
In the above embodiment, N1 = 400, p = 10, under the following condition (A), when the frequency fref of the reference oscillation frequency signal is 19.2 MHz and under the following condition (B): When N2 = 80, m = 5, N3 = 96, n = 9, q = 48, q = 72 (ie, fs1 = 48 kHz, fs2 = 240 kHz, fs3 = 200 kHz, FI1 = 300 kHz, FI2 = 450 kHz) However, the present invention is not limited to this.
Condition (A)
(1) Transmission / reception symbol rate: 4.8 k symbols / sec
(2) Transmission / reception bit rate: 9.6 kbit / sec
(3) Modulation / demodulation method: π / 4 shift QPSK
(4) Channel spacing: 6.25 kHz
In the case of

[0032]
That is, under the condition (A), the transmission / reception symbol rate is a value other than 4.8 k symbols / sec, the transmission / reception bit rate is twice the transmission / reception symbol rate, the modulation / demodulation method is the four-phase modulation / demodulation method, and the channel interval is 6. In the case of a value other than 25 kHz, in condition (B), N1 is an integer of 1 or more other than 400, p is an integer of 2 or more other than 10, N2 is an integer other than 80, m is an odd number of 3 or more other than 5, The present invention is also used when N3 is other than 96 and is an integer of 1 or more, n is an odd number of 3 or more other than 9, q is an integer of 1 or more other than 48, and q is an integer of 1 or more other than 72. Can do.
[0033]
In the above-described embodiment, the case where the signal generation unit is formed in the transmission-side RF unit has been described. However, the present invention is not limited to this, and the case where the signal generation unit is formed in the DSP can also be used. .
For example, instead of forming the signal generation unit 80 in the transmission-side RF unit 12a of FIG. 1, a signal generation unit 80a (not shown) is formed in the DSP 10a, and the signal generation unit 80a uses a clock oscillation source as a common reference. As an oscillation source, a sampling clock of frequency fs1 output to the D / A converter, sampling clocks of frequencies fs2 and fs3 output to the first and second A / D converters, and a carrier wave signal output to the analog quadrature modulator In addition, the present invention can also be used in the case where it is configured to generate a frequency conversion signal to be output to the first and second frequency conversion units.
[0034]
In the embodiment, in order to simplify the configuration of the signal generation unit, the signal generation unit is configured with a reference oscillation source, first, second, and third frequency dividers, and first, second, and third PLL circuits. The reference oscillation frequency fref of the reference oscillation signal generated at the reference oscillation source by the first, second, and third dividers is divided by 1 / N1, 1 / N2, and 1 / N3 times (that is, 1 / integer). Then, signals of frequencies fs1, fs2, and fs3 are generated, output as sampling clocks to the D / A converter, the first A / D converter, and the second A / D converter, and phase-synchronized with the reference oscillation signal by the first PLL circuit. Is generated and output as a carrier wave signal to the analog quadrature modulation unit, and the second and third PLL circuits generate signals that are phase-synchronized with the reference oscillation signal and output the signals as frequency conversion signals to the first and second frequency conversion units. However, the present invention is not limited to this. Instead, the signal generation unit outputs a sampling clock of frequency fs1 output to the D / A conversion unit, sampling clocks of frequencies fs2 and fs3 output to the first and second A / D conversion units, and an analog quadrature modulation unit. The present invention can be used for generating a carrier signal to be output and a signal for frequency conversion to be output to the first and second frequency converters from a common reference oscillation source.
[0035]
In the above-described embodiment, the case where the present invention is used for the transmission unit and the reception unit of the digital radio apparatus has been described. However, the present invention is not limited to this, and the present invention is used only for the transmission unit of the digital radio apparatus. The same holds true for things.
At this time, when the signal generation unit is configured by the reference oscillation source, the first and second frequency dividers, and the first and second PLL circuits, the configuration of the signal generation unit can be simplified.
[0036]
【The invention's effect】
The present invention includes a first frequency converter that converts the fed back transmission signal into a first IF signal having a frequency FI1, a first A / D converter that samples the first IF signal at a frequency fs2 and converts it into a digital signal, A digital quadrature demodulator that performs digital quadrature demodulation processing on the output signal of the 1A / D converter and outputs demodulated signals that are orthogonal to each other, and extracts an envelope component from the demodulated signal output from the digital quadrature demodulator and detects distortion components A sampling frequency fs2 of the first A / D conversion unit is more than twice the sampling frequency fs1 of the D / A conversion unit that creates the transmission signal and the frequency of the first IF signal It was set to 4 / m (m is an odd number of 3 or more) times FI1. For this reason, while the information data component of the first IF signal is retained, a signal down-converted to a quarter of the sampling frequency fs2 can be generated and output by the first A / D converter, The processing speed of the digital quadrature demodulator and the low-pass filter can be kept low, and the digital quadrature demodulator and the low-pass filter can be realized by a DSP. Therefore, it is possible to improve the distortion compensation characteristic by eliminating the quadrature error and gain error of the quadrature demodulator, and to reduce the size and power consumption by reducing the number of devices used.
Moreover, the sampling clock of frequency fs1 output to the D / A converter, the sampling clock of frequency fs2 output to the first A / D converter, the carrier signal output to the analog quadrature modulator, and the frequency output to the first frequency converter Since all the signals for conversion are generated from a common reference oscillation source by the signal generator, it is possible to synchronize the transmission signal and feedback signal, and accurately detect errors caused by the nonlinear characteristics of the power amplifier. Can be done.
[0037]
The signal generator is composed of a reference oscillation source, first and second frequency dividers, and first and second PLL circuits. The reference oscillation source generates a reference oscillation signal having a frequency fref, and the first and second frequency dividers The reference oscillation frequency fref of the reference oscillation signal is divided by 1 / N1 and 1 / N2 times (that is, 1 / integer) to generate signals of frequencies fs1 and fs2, and a D / A converter, 1A Output to the / D converter, generates a signal phase-synchronized with the reference oscillation signal by the first PLL circuit, outputs it as a carrier wave signal to the analog quadrature modulation unit, and generates a signal phase-synchronized with the reference oscillation signal by the second PLL circuit When the signal for conversion is output to the first frequency converter, the configuration of the signal generator of the digital radio apparatus using the present invention for the transmitter and the feedback unit can be simplified.
[0038]
A second frequency converter that converts the received signal into a second IF signal of frequency FI2, a second A / D converter that samples the second IF with a sampling clock of frequency fs3 and converts it into a digital signal, and this second A / D A second digital quadrature demodulating unit that performs digital quadrature demodulation processing on the output signal of the conversion unit and outputs demodulated signals orthogonal to each other, and frequency bands corresponding to the two types of demodulated signals output by the second digital quadrature demodulating unit A channel selection filter for selecting and outputting, and a baseband demodulating unit for demodulating received data based on an output signal of the channel selection filter, a frequency conversion signal output to the second frequency conversion unit, The sampling clock of frequency fs3 output to the 2A / D converter is generated from the common reference oscillation source by the signal generator. When configured, it can be simplified transmission unit, of the signal generator of the digital radio apparatus utilizing the present invention in the feedback unit and a receiving unit configured.
[0039]
The reference oscillation frequency fref of the reference oscillation signal generated by the reference oscillation source is set to k times the channel interval (k is an integer of 1 or more), and the frequency FI1 of the first IF signal is set to q times the channel interval (q is 1 or more). The reference oscillation frequency fref of the reference oscillation signal generated by the reference oscillation source is set to k times the channel interval, the frequency FI1 of the first IF signal is set to q times the channel interval, and the second IF When the signal frequency FI2 is set to r times the channel interval (r is an integer equal to or greater than 1), the present invention can be used for a commercial digital radio apparatus.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating an embodiment of a digital radio apparatus according to the present invention.
FIG. 2 is a block diagram showing a conventional example.
[Explanation of symbols]
10, 10a ... DSP, 12, 12a ... Transmitting side RF unit, 14, 14a ... Transmission system, 16, 16a ... Demodulation system, 18 ... π / 4-QPSK mapping unit (an example of digital quadrature modulation processing unit), 20 ... Root Nyquist filter (an example of Root Nyquist processing unit), 22 ... Power calculation unit, 24 ... Distortion compensation coefficient calculation unit, 26 ... Distortion compensation processing unit, 30, 32 ... D / A conversion unit, 34 ... Analog quadrature modulation unit, 36 ... PA (power amplifier), 38 ... directional coupler, 40 ... first frequency converter, 48 ... LNA (low noise amplifier), 50 ... second frequency converter, 66, 68 ... antenna, 70, 82 ... digital Quadrature demodulator, 72, 74 ... LPF (low pass filter), 76 ... first A / D converter, 78 ... second A / D converter, 80 ... signal generator, 84,86 ... channel selection Select filter, 88 ... Baseband demodulator, 90 ... Reference oscillation source, 91 ... First frequency divider, 92 ... Second frequency divider, 93 ... Third frequency divider, 94 ... First PLL circuit, 95 ... Second PLL Circuit 96 ... third PLL circuit FBIF ... IF signal (intermediate frequency signal) for feedback, FI1 ... frequency of the first IF signal, FI2 ... frequency of the second IF signal, fref ... reference oscillation frequency, fs1 ... D /

A converter

30 and 32 sampling clock frequencies, fs2... Sampling clock frequency (undersampling clock frequency) of the first A / D converter 76, fs3... Sampling clock frequency (undersampling clock frequency) of the second A / D converter 78, first IF , Second IF ... intermediate frequency signal, RIF ... receiving IF signal (intermediate frequency signal).

Claims

Four-phase phase modulation processing is performed on the transmission data to generate baseband modulated signals I and Q, which are converted into analog signals by the D / A converter (sampling clock frequency fs1) and modulated by the analog quadrature modulator. A transmission signal is amplified by a power amplifier, a part of the transmission signal is fed back and demodulated, a distortion component generated by the power amplifier is detected from the demodulated signal, and a distortion compensation coefficient for canceling the distortion component is obtained. In the digital radio apparatus that calculates and multiplies the baseband modulation signals I and Q to suppress adjacent channel leakage power of the transmission signal, the feedback transmission signal is converted into a first IF signal (intermediate frequency signal) of frequency FI1. A first frequency conversion unit that converts the first IF signal to a frequency fs2 (where fs2 is equal to or more than twice fs1 and equals FI1 × 4 / m). M represents an odd number of 3 or more.) A first A / D conversion unit that samples with a sampling clock and converts it to a digital signal, and performs a digital orthogonal demodulation process on the output signal of the first A / D conversion unit. A first digital quadrature demodulator that outputs demodulated signals orthogonal to each other, and a low-pass filter that extracts an envelope component from the demodulated signal output from the first digital quadrature demodulator and uses it as a demodulated signal for distortion component detection. A sampling clock of frequency fs1 output to the D / A converter, a sampling clock of frequency fs2 output to the first A / D converter, a carrier signal output to the analog quadrature modulator, and the first frequency A signal generation unit that generates a frequency conversion signal to be output to the conversion unit from a common reference oscillation source is provided, and the frequency fs1 is transmitted. A digital radio apparatus characterized by being set to at least twice the transmission symbol rate of communication data.

The signal generator unit generates a reference oscillation signal having a reference oscillation frequency fref and a reference oscillation frequency fref of the reference oscillation signal generated by the reference oscillation source by 1 / N1 times (N1 is an integer of 1 or more). A first frequency divider that divides and generates a signal of frequency fs1 and outputs it as a sampling clock to the D / A converter, and a reference oscillation frequency fref of the reference oscillation signal is multiplied by 1 / N2 (N2 is 1 or more) A second frequency divider that generates a signal of frequency fs2 by dividing it into an integer) and outputs it as a sampling clock to the first A / D converter, and a signal that is phase-synchronized with the reference oscillation signal and analog as a carrier signal A first PLL circuit that outputs to the quadrature modulation unit and a second PLL circuit that generates a signal phase-synchronized with the reference oscillation signal and outputs the signal to the first frequency conversion unit as a frequency conversion signal Motomeko 1 digital radio device according.

A second frequency conversion unit for converting the received signal into a second IF signal (intermediate frequency signal) of frequency FI2, and the second IF of frequency fs3 (fs3 is equal to FI2 × 4 / n with fs3 being at least twice fs1) A second A / D conversion unit that samples the digital signal by sampling with a sampling clock of n), and digital quadrature demodulation processing on the output signal of the second A / D conversion unit. A second digital quadrature demodulating section that outputs demodulated signals orthogonal to each other, a channel selection filter that selects and outputs corresponding frequency bands for the two types of demodulated signals output from the second digital quadrature demodulating section, A baseband demodulator that demodulates received data based on the output signal of the channel selection filter, and the signal generator outputs to the second frequency converter. A signal for frequency conversion of the first 2A / D and sampling clock frequency fs3 output to the converter formed by generation from a common reference oscillator source according to claim 1 digital radio device according.

The signal generator unit generates a reference oscillation signal having a reference oscillation frequency fref and a reference oscillation frequency fref of the reference oscillation signal generated by the reference oscillation source by 1 / N1 times (N1 is an integer of 1 or more). A first frequency divider that divides and generates a signal of frequency fs1 and outputs it as a sampling clock to the D / A converter, and a reference oscillation frequency fref of the reference oscillation signal is multiplied by 1 / N2 (N2 is 1 or more) A second frequency divider that generates a signal of frequency fs2 by dividing the frequency into an integer) and outputs the signal to the first A / D converter as a sampling clock; and the reference oscillation frequency fref of the reference oscillation signal is multiplied by 1 / N3 (N3 Is an integer greater than or equal to 1) to generate a signal of frequency fs3, a third frequency divider that outputs to the second A / D converter as a sampling clock, and a signal that is phase-synchronized with the reference oscillation signal A first PLL circuit that outputs to the analog quadrature modulation unit as a transmission signal; a second PLL circuit that generates a signal phase-synchronized with the reference oscillation signal and outputs the signal to the first frequency conversion unit as a frequency conversion signal; and the reference oscillation 4. The digital radio apparatus according to claim 3, further comprising a third PLL circuit that generates a signal phase-synchronized with the signal and outputs the signal to the second frequency conversion unit as a signal for frequency conversion.

The reference oscillation frequency fref of the reference oscillation signal generated by the reference oscillation source is set to k times the channel interval (k is an integer of 1 or more), and the frequency FI1 of the first IF signal is set to q times the channel interval (q is 1 or more). The digital radio apparatus according to claim 2, wherein the digital radio apparatus is set to an integer.

The reference oscillation frequency fref of the reference oscillation signal generated by the reference oscillation source is set to k times the channel interval (k is an integer of 1 or more), and the frequency FI1 of the first IF signal is set to q times the channel interval (q is 1 or more). 5. A digital radio apparatus according to claim 4, wherein the frequency FI2 of the second IF signal is set to r times the channel interval (r is an integer of 1 or more).