KR100912822B1 - 고체 전해질 메모리 소자 및 그 제조방법 - Google Patents
고체 전해질 메모리 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100912822B1 KR100912822B1 KR1020070119623A KR20070119623A KR100912822B1 KR 100912822 B1 KR100912822 B1 KR 100912822B1 KR 1020070119623 A KR1020070119623 A KR 1020070119623A KR 20070119623 A KR20070119623 A KR 20070119623A KR 100912822 B1 KR100912822 B1 KR 100912822B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- antimony
- solid electrolyte
- atomic
- telelium
- Prior art date
Links
- 239000007784 solid electrolyte Substances 0.000 title claims abstract description 124
- 238000000034 method Methods 0.000 title claims description 26
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 72
- 229910001199 N alloy Inorganic materials 0.000 claims abstract description 68
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 30
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 26
- 239000000956 alloy Substances 0.000 claims abstract description 26
- 239000010949 copper Substances 0.000 claims abstract description 24
- 229910052787 antimony Inorganic materials 0.000 claims abstract description 23
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims abstract description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052802 copper Inorganic materials 0.000 claims abstract description 19
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052709 silver Inorganic materials 0.000 claims abstract description 18
- 239000004332 silver Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000000203 mixture Substances 0.000 claims abstract description 14
- 229910021645 metal ion Inorganic materials 0.000 claims description 45
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 14
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 12
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 239000012298 atmosphere Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000006104 solid solution Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 description 23
- 239000007772 electrode material Substances 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000011810 insulating material Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- 231100000331 toxic Toxicity 0.000 description 2
- 230000002588 toxic effect Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- HTRSGQGJZWBDSW-UHFFFAOYSA-N [Ge].[Se] Chemical compound [Ge].[Se] HTRSGQGJZWBDSW-UHFFFAOYSA-N 0.000 description 1
- GSUVLAOQQLOGOJ-UHFFFAOYSA-N [S].[Ge] Chemical compound [S].[Ge] GSUVLAOQQLOGOJ-UHFFFAOYSA-N 0.000 description 1
- KGHMFMDJVUVBRY-UHFFFAOYSA-N antimony copper Chemical compound [Cu].[Sb] KGHMFMDJVUVBRY-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 231100000701 toxic element Toxicity 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명의 고체 전해질 메모리 소자는 기판 상에 형성된 제1 전극층과, 제1 전극층 상에 은(Ag)-안티몬(Sb)-텔레륨(Te)-질소(N) 합금 또는 구리(Cu)--안티몬-텔레륨-질소 합금으로 구성된 고체 전해질층과, 고체 전해질층 상에 형성된 제2 전극층을 포함하여 이루어진다. 고체 전해질층을 구성하는 은-안티몬-텔레륨-질소 합금은 은(Ag) 15-90 원자(atomic)%, 안티몬(Sb) 4-30 원자(atomic)%, 텔레륨(Te) 5-30 원자(atomic)% 및 질소 1-25(atomic)%의 조성을 가진다. 고체 전해질층을 구성하는 구리-안티몬-텔레륨-질소 합금은 구리 15-90 원자(atomic)%, 안티몬 4-30 원자(atomic)%, 텔레륨 5-30 원자(atomic)% 및 질소 1-25(atomic)%의 조성을 가진다.
Description
본 발명은 메모리 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 고체 전해질 메모리 소자 및 그 제조방법에 관한 것이다.
불휘발성 메모리 소자의 대부분을 점유하고 있는 플래쉬(Flash) 메모리 소자는 실리콘 공정을 기반으로 하는 저비용의 장점을 살려 개발되었다. 플래쉬 메모리 소자는 최근 휴대폰 등의 모바일 기기의 폭발적인 수요 증가에 힘입어 그 시장규모가 휘발성 및 비휘발성 메모리 소자를 통틀어 시장 규모가 가장 큰 디램(DRAM) 소자마저도 조만간 추월할 기세에 있다.
그러나, 플래쉬 메모리 소자는 정보의 저장에 비교적 높은 전압을 사용해야 한다는 점과 정보의 반복 저장 횟수가 제한된다는 점 때문에 이를 극복하기 위한 차세대 불휘발성 메모리 소자의 연구 개발이 활발히 이루어지고 있다.
차세대 불휘발성 메모리 소자는 크게 두 가지 형태로 나눌 수 있다. 첫번째는 커패시터형 메모리 소자이며, 두번째는 레지스터형 메모리 소자이다. 커패시터형 메모리 소자의 예로는 강유전체 재료를 이용한 강유전체 메모리 소자가 대표적 이다. 강유전제 메모리 소자의 경우 고집적화의 어려움 및 파괴 독출(destructive read out)등의 치명적인 결함을 가지고 있다.
레지스터형 불휘발성 메모리 소자는 자기 터널 접합 메모리 소자를 들 수 있다. 자기램(Magnetic RAM, MRAM)으로 불리는 자기 터널 접합 메모리 소자의 경우, 두 자성 재료 사이에 매우 얇은 절연층을 삽입한 형태의 소자 구조를 가지고 있다.
자기 터널 접합 메모리 소자는 절연층을 둘러싼 두 자성 재료의 스핀 분극 방향을 제어하여 정보를 저장한다. 자기 터널 접합 메모리 소자는 스핀 분극 방향이 동일한 경우와 상이한 경우 사이의 절연층을 통과하는 터널 전류의 크기, 즉 저항의 크기로부터 저장된 정보의 종류를 판독하는 방식이다. 이에 따라, 자기 터널 접합 메모리 소자는 좁은 센싱 마진 및 고집적화의 어려움 등의 단점을 가지고 있다.
본 발명이 해결 하고자는 하는 과제는 상술한 불휘발성 메모리 소자의 단점을 극복할 수 있는 새로운 레지스터형 불휘발성 메모리 소자로써 고체 전해질 메모리 소자를 제공하는 데 있다.
또한, 본 발명이 해결하고자 하는 다른 과제는 상술한 고체 전해질 메모리 소자를 제조하는데 적합한 제조방법을 제공하는 데 있다.
상술한 과제를 해결하기 위하여, 본 발명의 일 예에 의한 고체 전해질 메모리 소자는 기판 상에 형성된 제1 전극층과, 제1 전극층 상에 형성되고 은-안티몬-텔레륨-질소 합금 또는 구리--안티몬-텔레륨-질소 합금으로 구성된 고체 전해질층과, 고체 전해질층 상에 형성된 제2 전극층을 포함하여 이루어진다. 고체 전해질층을 구성하는 은-안티몬-텔레륨-질소 합금은 은(Ag) 15-90원자(atomic)%, 안티몬(Sb) 4-30 원자(atomic)%, 텔레륨(Te) 5-30 원자(atomic)% 및 질소(N) 1-25(atomic)%의 조성으로 이루어진다. 고체 전해질층을 구성하는 구리-안티몬-텔레륨-질소 합금은 구리 15-90원자(atomic)%, 안티몬 4-30 원자(atomic)%, 텔레륨 5-30 원자(atomic)% 및 질소 1-25(atomic)%의 조성으로 이루어진다.
삭제
고체 전해질층을 구성하는 은-안티몬-텔레륨-질소 합금이나 구리-안티몬-텔레륨-질소 합금에 더하여 B, P, Al, Ga, 및 Ge 중의 하나 혹은 그 이상을 1-5 원자(atomic)%가 더 포함되어 은(Ag) 또는 구리 10-90원자(atomic)%, 안티몬(Sb) 4- 30 원자(atomic)%, 텔레륨(Te) 4-30 원자(atomic)% 및 질소(N) 1-25(atomic)%의 조성을 가질 수 있다.
고체 전해질층 및 제2 전극층 사이에 은 또는 구리로 금속 이온 공급층이 더 형성되어 있을 수 있다. 제1 전극층 상에는 제1 전극층의 일부를 노출하는 홀을 구비하는 절연층이 형성되어 있고, 홀을 매립하면서 제1 전극층 및 절연층 상에 고체 전해질층이 형성되어 있을 수 있다.
상술한 다른 과제를 달성하기 위하여, 본 발명의 고체 전해질 메모리 소자는기판 상에 제1 전극층을 형성하는 것을 포함한다. 제1 전극층 상에 안티몬-텔레륨-질소 합금층을 형성한다. 안티몬-텔레륨-질소 합금층 상에 은 또는 구리로 금속 이온 공급층을 형성한다. 금속 이온 공급층 상에 제2 전극층을 형성한다. 금속 이온 공급층을 구성하는 은 또는 구리가 상기 안티몬-텔레륨-질소 합금층으로 확산하여 고체 전해질층을 형성한다.
안티몬-텔레륨-질소 합금층은 진공 챔버안을 질소 분위기로 한 상태에서 제1 전극층 상에 안티몬-텔레륨-합금층을 증착하여 형성할 수 있다. 안티몬-텔레륨-질소 합금층은 진공 챔버안을 질소 가스, 암모니아 가스 또는 질소 가스나 암모니아 가스의 혼합 가스 분위기로 한 상태에서 안티몬-텔레륨-합금층을 증착하여 형성할 수 있다.
안티몬-텔레륨-질소 합금층은 질소가 첨가된 안티몬-텔레륨-합금으로 구성된 스퍼터 타켓을 이용하거나, 안티몬-텔레륨 합금층을 증착시 질소가 첨가된 금속 스퍼터 타켓을 이용하여 형성할 수 있다.
안티몬-텔레륨-질소 합금층은 안티몬 19-45원자(atomic)%, 텔레륨 25-80 원자(atomic)%, 질소 1-30원자(atomic)%의 조성을 갖게 형성할 수 있다. 안티몬-텔레륨-질소 합금층은 B, P, Al, Ga, 및 Ge 중의 하나 혹은 그 이상을 1-5 원자(atomic)%가 더 포함되어 안티몬 18-45원자(atomic)%, 텔레륨 20-80 원자(atomic)%, 질소 1-30원자(atomic)%일 수 있다.
금속 이온 공급층을 형성한 후에, 상기 금속 이온 공급층의 금속 이온의 확산이 용이하도록 열처리 공정 또는 광 조사 공정을 더 수행할 수 있다.
금속 이온 공급층이 안티몬-텔레륨-질소 합금층으로 완전히 확산하여 고용체를 형성할 수 있다. 금속 이온 공급층중 일부가 안티몬-텔레륨-질소 합금층으로 확산하여 고용체를 형성할 수 있다.
본 발명은 고체 전해질로써 은-안티몬-텔레륨-질소 합금 또는 구리-안티몬-텔레륨-질소 합금을 이용하는 고체 전해질 메모리 소자이다. 은-안티몬-텔레륨 합금 또는 구리-안티몬-텔레륨 합금은 구성 원소들이 유독성을 갖지 않고 있어 안정적이고, 제조시 200℃ 이상의 고온 공정이 가능하다. 이에 따라, 본 발명은 불휘발성, 고속 동작 및 고집적이 가능한 고체 전해질 메모리 소자의 실용화에 매우 유리하다.
더욱이, 본 발명의 고체 전해질은 은-안티몬-텔레륨 합금 또는 구리-안티몬-텔레륨 합금에 질소가 포함되어 있다. 고체 전해질에 질소가 더 포함될 경우, 고체 전해질 소자의 온 저항값을 낮추어 고체 전해질 메모리 소자를 안정화시킬 수 있 다. 또한, 본 발명은 온 저항값이 낮추어짐에 따라 온/오프 저항비 마진을 높여 고체 전해질 메모리 소자의 실용화를 더욱 앞당길 수 있다.
먼저, 프로그램어블 금속 배선 셀 메모리(Programmable Metalization Cell Memory) 또는 PMCM 등으로 불리고 있는 고체 전해질 메모리 소자의 경우, 불휘발성, 고속 동작 및 고집적이 가능하다는 장점을 지니고 있어 플래쉬 메모리 소자와 같은 불휘발성 메모리 소자를 대체할 수 있다. 고체 전해질 메모리 소자의 경우, 고체 전해질 내에서의 도전 링크(Conduction Link) 형성 여부에 따라 유발되는 저항의 차를 이용한 레지스터형 메모리 소자이다.
고체 전해질 메모리 소자는 동작 원리를 다음과 같다. 초기엔 고체 전해질은 고저항을 갖는다. 양(positive)의 인가 전압을 가하여 양의 임계 전압에 도달하면 고체 전해질 내에 도전 링크(Conducting Link)가 순식간에 형성되어 고체 전해질은 마치 금속과 같이 순간적으로 전류가 잘 흐르며 낮은 저항값을 갖게 된다. 양의 임계 전압 이상의 인가전압에서도 계속 낮은 저항값을 갖는다. 이후 음(negative)의 인가 전압을 가하면 초기엔 낮은 저항값을 가지나 음의 임계 전압에 도달하면, 순식간에 도전 링크(Conducting Link)가 소멸되어 금석성을 잃게 되며 높은 저항값을 갖게 된다. 이후에도 계속 높은 저항값을 유지하게 된다.
따라서, 고체 전해질 메모리 소자는 2개의 상이한 도전 상태, 즉 저항 상태를 갖는다. 고체 전해질 메모리 소자는 2개의 도전 상태를 "로직 0" 또는 "로직 1"의 메모리 상태로 할당된다. 고체 전해질 메모리 소자의 메모리 상태는 고체 전해 질에 판독 전압을 인가하고 이를 통해 흐르는 전류를 평가하여 검출한다.
고체 전해질 소자를 구현할 때 고체 전해질층의 재료의 선택이 가장 중요하다. 고체 전해질 소자를 구현할 때 고체 전해질층으로 다양한 재료를 선택할 수 있다. 고체 전해질층의 재료로 게르마늄-황(Ge-S) 합금은 황 원소 자체의 유독성이 있어 구현하기도 어렵고, 산업에 적용하기가 어렵다. 또한, 고체 전해질층의 재료로 게르마늄-셀레늄(Ge-Se) 합금은 셀레늄 원소가 200℃ 이상의 고온 공정 적용이 불가하다는 문제로 인하여 실제로 산업에 적용하기가 어렵다.
이에 따라, 본 발명의 고체 전해질 메모리 소자는 원소들이 유독성을 갖지 않고 있어 안정적이고 제조시 200℃ 이상의 고온 공정이 가능한 은-안티몬-텔레륨 합금 또는 구리-안티몬-텔레륨 합금을 고체 전해질층으로 처음으로 채용한다.
더 나아가, 본 발명의 고체 전해질은 은-안티몬-텔레륨 합금 또는 구리-안티몬-텔레륨 합금에 질소가 더 포함되어 있다. 고체 전해질에 질소가 더 포함될 경우, 고체 전해질 소자의 온 저항값을 낮추어 고체 전해질 메모리 소자를 안정화시킬 수 있다. 또한, 본 발명은 온 저항값이 낮추어짐에 따라 온/오프 저항비 마진을 높여 고체 전해질 메모리 소자의 실용화를 더욱 앞당길 수 있다. 이에 대하여는 후에 보다 상세하게 설명한다.
은-안티몬-텔레륨-질소 합금 또는 구리-안티몬-텔레륨-질소 합금의 구체적인 조성은 아래에 설명한다. 이와 같이 본 발명의 고체 전해질 메모리 소자는 최초로 고체 전해질로 은-안티몬-텔레륨-질소 합금 또는 구리-안티몬-텔레륨-질소 합금을 채용함으로써 실용화를 더욱 앞당길 수 있다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되는 것으로 해석되어서는 안 된다. 아래 도면에서, 동일한 참조번호는 동일한 부재를 나타낸다.
이하에 도시한 고체 전해질 메모리 소자는 기판 상에 하나의 단위 고체 전해질 메모리 소자만을 편의상 도시한 것이다. 물론, 본 발명의 사상을 이용하여 기판에 단위 고체 전해질 메모리 소자들을 복수개 집적하여 구현할 수도 있다.
도 1은 본 발명의 제1 실시예에 따른 고체 전해질 메모리 소자의 단면도이다.
구체적으로, 본 발명의 고체 전해질 메모리 소자는 기판(100), 예컨대 실리콘 기판 상의 분리 절연층(101) 상에 제1 전극층(106)이 형성되어 있다. 분리 절연층(101)은 실리콘 산화막으로 형성한다. 제1 전극층(106)은 텅스텐(W), 알루미늄(Al), 구리(Cu) 또는 티타늄텅스텐(TiW)으로 구성할 수 있다. 제1 전극층(106)은 10nm∼5㎛의 두께로 구성한다.
제1 전극층(106) 상에는 제1 전극층(106)의 일부를 노출하는 홀(114)을 갖는 절연층(112)이 형성되어 있다. 홀의 직경은 10nm∼5㎛로 구성한다. 절연층(112)은 실리콘 산화막으로 구성한다. 절연층(112)은 10nm∼5㎛의 두께로 구성한다. 홀(114)을 매립하면서 제1 전극층(106) 및 절연층(112) 상에는 고체 전해질층(128)이 형성되어 있다. 고체 전해질층(128)은 은(Ag)-안티몬(Sb)-텔레륨(Te)-질소 합금 또는 구리(Cu)-안티몬(Sb)-텔레륨(Te)-질소 합금으로 구성한다.
고체 전해질층(128)을 구성하는 은(Ag)-안티몬(Sb)-텔레륨(Te)-질소 합금은 은 15-90 원자(atomic)%, 안티몬 4-30 원자(atomic)%, 텔레륨 5-30 원자(atomic)%, 질소 1-25(atomic)%의 조성을 갖는다. 고체 전해질층(128)을 구성하는 구리-안티몬-텔레륨-질소 합금은 구리 15-90 원자(atomic)%, 안티몬 4-30 원자(atomic)%, 텔레륨 5-30 원자(atomic)% 및 질소 1-25(atomic)%의 조성을 갖는다.
그리고, 고체 전해질층(128)을 구성하는 은-안티몬-텔레륨-질소 합금이나 구리-안티몬-텔레륨-질소 합금에 더하여 B, P, Al, Ga, 및 Ge 중의 하나 혹은 그 이상을 1-5 원자(atomic)%가 더 포함되어, 은(Ag) 또는 구리 10-90원자(atomic)%, 안티몬(Sb) 4-30 원자(atomic)%, 텔레륨(Te) 4-30 원자(atomic)% 및 질소(N) 1-25(atomic)%의 조성이 될 수 있다.
고체 전해질층(128) 상에 은 또는 구리로 금속 이온 공급층(130)이 형성되어 있다. 금속 이온 공급층(130) 상에 제2 전극층(132)이 형성되어 있다. 제2 전극층(132)은 제1 전극층(106)과 동일한 물질로 구성한다. 제2 전극층(132)은 10nm∼5㎛의 두께로 구성한다.
도 2는 본 발명의 제2 실시예에 의한 고체 전해질 메모리 소자의 단면도이 다.
구체적으로, 본 발명의 제2 실시예에 의한 고체 전해질 메모리 소자는 금속 이온 공급층(130)이 형성되지 않은 것을 제외하고는 제1 실시예와 동일하다. 즉, 본 발명의 제2 실시예에 의한 고체 전해질 메모리 소자는 제1 전극층(106) 상에 고체 전해질층(128) 및 제2 전극층(132)이 순차적으로 형성되어 구성된다.
도 3 내지 도 8은 도 1의 고체 전해질 메모리 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다. 이하에서 설명하는 것은 도 1의 고체 전해질 메모리 소자를 제조하는 방법의 일 예를 설명한 것이다. 필요에 따라 다양한 실시예가 있을 수 있다.
도 3을 참조하면, 기판(100), 예컨대 실리콘 기판 상에 제1 전극 물질층(102)을 형성한다. 제1 전극 물질층(102)은 텅스텐(W), 알루미늄(Al), 구리(Cu) 또는 티타늄텅스텐(TiW)으로 형성한다. 제1 전극 물질층(102)은 10nm∼5㎛의 두께로 형성한다. 제1 전극 물질층(102) 상에 사진공정을 이용하여 제1 포토레지스트 패턴(104)을 형성한다.
도 4를 참조하면, 제1 포토레지스트 패턴(104)을 식각 마스크로 이용하여 제1 전극 물질층(102)을 식각하여 제1 전극층(106)을 형성한다. 즉, 제1 전극층(106)은 기판(100) 상에 제1 전극 물질층(102)을 형성한 후, 사진식각공정으로 패터닝함으로써 형성한다.
도 5를 참조하면, 제1 포토레지스트 패턴(104)을 제거한다. 이어서, 제1 전극층(106)이 형성된 기판(100)의 전면에 절연 물질층(108)을 형성한다. 즉, 제1 전 극층(106)을 완전히 덮도록 기판(100)의 전면에 절연 물질층(108)을 형성한다. 절연 물질층(108)은 실리콘 산화막으로 구성한다. 절연 물질층(108)은 10nm∼5㎛의 두께로 구성한다. 절연 물질층(108) 상에 사진공정을 이용하여 제2 포토레지스트 패턴(110)을 형성한다.
도 6을 참조하면, 제2 포토레지스트 패턴(110)을 식각 마스크로 이용하여 절연 물질층(108)을 식각하여 제1 전극층(106)의 일부를 노출하는 홀(114)을 갖는 절연층(112)을 형성한다. 즉, 절연층(112) 및 홀(114)은 제1 전극층(106) 및 기판(100) 상에 절연 물질층(108)을 형성한 후, 사진식각공정으로 패터닝함으로써 형성한다.
도 7을 참조하면, 제2 포토레지스트 패턴(110)을 제거한다. 이어서, 홀(114)을 매립하면서 제1 전극층(106) 및 절연층(112) 상에 안티몬(Sb)-텔레륨-질소 합금층(116)을 형성한다. 안티몬(Sb)-텔레륨-질소 합금층(116)은 1nm∼5㎛의 두께로 형성한다. 안티몬-텔레륨-질소 합금층(116)은 안티몬 19-45 원자(atomic)%, 텔레륨 25-80원자(atomic)%, 질소 1-30원자(atomic)%의 조성으로 형성한다.
안티몬-텔레륨-질소 합금층(116)은 B, P, Al, Ga 및 Ge 중의 하나 혹은 그 이상을 1-5 원자(atomic)%가 더 포함되어 안티몬 18-45원자(atomic)%, 텔레륨 20-80 원자(atomic)%, 및 질소 1-30원자(atomic)%가 될 수 있다.
안티몬-텔레륨-질소 합금층(116)은 진공 챔버안을 질소 분위기로 한 상태에서 제1 전극층(106) 상에 안티몬-텔레륨 합금을 증착하여 형성할 수 있다. 안티몬-텔레륨-질소 합금층(116)은 진공 챔버안을 질소 가스 및/또는 암모니아 가스 분위 기로 하여 안티몬-텔레륨 합금을 증착하여 형성한다. 즉, 안티몬-텔레륨-질소 합금층(116)은 진공 챔버안을 질소 가스, 암모니아 가스 또는 질소 가스나 암모니아 가스의 혼합 가스 분위기로 한 상태에서 안티몬-텔레륨-합금층을 증착하여 형성할 수 있다.
질소 가스 분위기의 경우, 질소 가스(N2)/아르곤 가스(Ar) 및 질소 가스(N2)의 혼합 가스의 가스 흐름량(Flow rate)의 비(N2/Ar+N2)는 1-60%로 한다. 암모니아 가스 분위기의 경우, 암모니아 가스(NH3)/아르곤 가스(Ar) 및 암모니아 가스(NH3)의 혼합 가스의 가스 흐름량(Flow rate)의 비(NH3/Ar+NH3)는 1-60%로 한다.
또는, 질소 가스 및 암모니아 가스 분위기의 경우, 질소 가스의 가스 흐름량은 1-30%, 암모니아 가스의 가스 흐름량은 1-30%, 아르곤 가스의 가스 흐름량은 40-98%로 한다. 위에서 언급한 가스 흐름량은 SCCM(standard cubic centimeters) 단위를 갖는다.
안티몬-텔레륨-질소 합금층(116)은 질소가 첨가된 안티몬-텔레륨-합금으로 구성된 스퍼터 타켓을 이용하여 제1 전극층(106) 상에 스퍼터링 방식으로 증착하여 형성할 수 도 있다. 또는, 안티몬-텔레륨-질소 합금층(116)은 안티몬-텔레륨 합금층을 증착시 질소가 첨가된 금속 스퍼터 타켓을 이용하여 형성할 수 있다. 즉, 안티몬-텔레륨-질소 합금층(116)은 안티몬-텔레륨 합금층을 증착시 질소가 첨가된 금속 스퍼터 타켓을 동시에 증착하여 형성할 수 있다. 이외에도 다양한 방식으로 안티몬-텔레륨-질소 합금층(116)을 형성할 수 있다.
안티몬-텔레륨-질소 합금층(116) 상에 금속 이온 공급 물질층(118) 및 제2 전극 물질층(120)을 순차적으로 형성한다. 금속 이온 공급 물질층(118)은 1nm∼5㎛의 두께로 형성한다. 금속 이온 공급 물질층(118)은 은(Ag) 또는 구리(Cu)로 형성한다. 금속 이온 공급 물질층(118) 상에 제2 전극 물질층(120)을 형성한다. 제2 전극 물질층(120)은 제1 전극 물질층(106)과 동일한 물질 및 동일한 두께로 형성한다.
금속 이온 공급 물질층(118) 형성 후에, 금속 이온 공급 물질층(118) 내의 금속 이온이 안티몬-텔레륨-질소 합금층(116)으로 확산한다. 더하여, 금속 이온 공급 물질층(118) 형성 후에, 금속 이온 공급 물질층(118) 내의 금속 이온이 안티몬-텔레륨-질소 합금층(116)으로 확산이 용이하게 일어날 수 있도록 열처리 공정 또는 광 조사 공정을 더 수행할 수 있다. 광 조사 공정은 금속 이온 공급 물질층(118)을 자외선 등의 광에 노출시키는 공정이다. 계속하여, 제2 전극 물질층(120) 상에 사진공정을 이용하여 제3 포토레지스트 패턴(122)을 형성한다.
도 8을 참조하면, 제3 포토레지스트 패턴(122)을 식각마스크로 제2 전극 물질층(120), 금속 이온 공급 물질층(118), 안티몬-텔레륨-질소 합금층(116)을 식각하여 제2 전극층(132), 금속 이온 공급층(130) 및 고체 전해질층(128)을 형성한다.
도 7 및 8에서는 금속 이온 공급 물질층(118)중 일부, 즉 일부의 금속 이온이 안티몬-텔레륨-질소 합금층(116)으로 확산하여 고체 전해질층(128)을 형성하고, 도 7의 금속 이온 공급 물질층(118)의 두께가 줄어서 도 8의 금속 이온 공급층(130)을 형성하는 것을 모식적으로 도시한 것이다.
예컨대, 도 7에서 금속 이온 공급 물질층(118)의 두께를 300nm로 형성하고, 안티몬-텔레륨-질소 합금층(116)의 두께를 200nm로 형성할 경우, 도 8과 같이 금속 이온 공급층(130) 두께는 150nm로 감소하고, 300nm 중 나머지 150nm는 안티몬-텔레륨-질소 합금층에 확산하여 금속이온-안티몬-텔레륨 합금의 고체 전해질층(128)을 형성한다.
도 8은 도 1의 제조방법을 설명하기 위하여 제공된 것이다. 물론, 도 7과 같은 구조에서 금속 이온 공급 물질층(118) 전부가 안티몬-텔레륨-질소 합금층(116)으로 완전히 확산하여 고용체를 형성할 경우, 도 2와 같이 금속 이온 공급층(130)이 존재하지 않는다. 예컨대, 금속 이온 공급 물질층(118)의 두께를 50nm로 형성하고, 안티몬-텔레륨-질소 합금층(116)의 두께를 200nm로 형성할 경우, 금속 이온 공급 물질층(118) 모두는 안티몬-텔레륨-질소 합금층(116)으로 확산하여 도 2와 같은 구조를 갖게 된다. 다음에, 제3 포토레지스트 패턴(122)을 제거하여 최종적으로 고체 전해질 메모리 소자를 완성한다.
도 9 및 도 10은 도 1 및 도 2에 도시한 고체 전해질 메모리 소자의 전기적 특성을 도시한 그래프이다.
구체적으로, 도 9 및 도 10은 도 1 및 도 2에 도시한 고체 전해질 메모리 소자를 제작한 후 열처리하지 않은 경우의 전기적 특성이다. 도 9는 고체 전해질 소자의 전압 및 전류 특성을 도시한 것이고, 도 10은 고체 전해질 소자의 저항 및 전압 특성을 도시한 것이다. 도 9 및 도 10의 그래프 안에서, 실선으로 표시한 라인은 제2 전극층(132)에 인가하는 전압을 0V에서 3V로 상향한 것을 도시한 것이고, 점선으로 표시한 것은 제2 전극층(132)에 인가하는 전압을 3V에서 -3V로 하향한 것 을 도시한 것이다.
고체 전해질층(128)은 초기에 106 오옴(Ohm) 이상의 높은 저항값을 가진다. 제2 전극층(132)에 전압을 양(+, positive)의 방향으로 증가시키면 임계 전압, 약 1.8V에서 고체 전해질층에 이온의 형태로 고용되어 있던 금속 이온의 움직임 및 도움으로 고체 전해질층 내에 도전 링크(Conducting Link)가 순간 형성되어 낮은 저항값, 예컨대 103 오옴(Ohm)을 갖게 된다.
임계 전압 이후에는 전류를 잘 통하게 되며 전류 및 전압 그래프에서 기울기가 일정한 오옴(Ohm)의 법칙을 따르게 된다. 다만, 고체 전해질 메모리 소자의 테스트시 과도한 전류가 흐르는 것을 막기 위해 전류 한도(Current Compliance)를 걸어준다. 본 실시예에서는 1mA 전류 한도를 걸어 주었으므로, 1mA 까지만 전류가 흐른다.
이후 제2 전극층(132)의 인가전압을 음(-, negative)의 방향으로 감소시키면, 초기엔 오옴의 법칙을 따른다. 이때에도 전류 한도는 걸려있다. 약 -1.2V의 임계 전압에서는 금속 이온의 움직임 및 도움으로 도전 링크가 순간 소멸되어 106 오옴(Ohm) 이상의 높은 저항값을 가져 전류가 흐르지 않는다.
앞서 설명한 바와 같이 본 발명의 고체 전해질 메모리 소자는 2개의 상이한 도전 상태, 즉 고저항 및 저저항 상태를 갖는다. 고체 전해질 메모리 소자는 2개의 도전 상태를 "로직 0" 또는 "로직 1"의 메모리 상태로 할당한다. 물론, 고체 전해질 메모리 소자의 메모리 상태는 고체 전해질층에 판독 전압을 인가하고 이를 통해 흐르는 전류를 평가하여 검출한다.
도 11 및 도 12는 본 발명에 따라 질소 주입 유무에 따른 고체 전해질 메모리 소자의 저항을 도시한 도면이다.
구체적으로, 도 11은 도 1 및 도 2와 같이 질소가 주입된 고체 전해질층을 갖는 고체 전해질 메모리 소자의 전압 및 저항 특성을 도시한 것이다. 도 12는 도 11과 비교를 위한 것으로 질소가 주입되지 않은 고체 전해질층을 갖는 고체 전해질 메모리 소자의 전압 및 저항 특성을 도시한 것이다. 그리고, 도 11 및 도 12는 고체 전해질 메모리 소자 제작 후 200℃에서 열처리한 경우의 전압 및 저항 특성을 측정한 것이다.
도 11 및 도 12는 제2 전극층(132)에 인가하는 전압을 3V에서 0V로 하향하면서 저항을 측정한 것으로, "a" 및 "c"는 1차로 고체 전해질 메모리 소자를 테스트한 것이고, "b" 및 "d"는 1차로 고체 전해질 메모리 소자를 테스트한 후, 다시 2차로 고체 전해질 메모리 소자를 테스트한 것이다.
도 11 및 도 12에서, 전류 한도 영역은 앞서 설명한 바와 같이 고체 전해질 메모리 소자의 테스트시 과도한 전류가 흐르는 것을 막기 위해 전류 한도(Current Compliance), 즉 1mA를 걸어준 상태에서 테스트한 것이다. 도 11 및 도 12에서, 전류 한도 영역은 1차 및 2차 테스트 결과가 겹쳐진 상태로 표시된다.
도 11에 도시한 바와 같이 고체 전해질층에 질소가 포함되어 있을 경우, 온 저항 영역의 온 저항은 약 500옴(Ohm)임을 알 수 있다. 이에 반하여, 도 12에 도시한 바와 같이 고체 전해질층에 질소가 포함되어 있지 않을 경우 온 저항 영역의 온 저항은 약 1000옴 이상임을 알 수 있다.
따라서, 고체 전해질층에 질소가 더 포함될 경우, 고체 전해질 소자의 온 저항값을 낮추어 고체 전해질 메모리 소자를 안정화시킬 수 있다. 또한, 본 발명의 고체 전해질 메모리 소자는 온 저항값이 낮추어짐에 따라 온/오프 저항비 마진을 높일 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 기술적 개념 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
도 1은 본 발명의 제1 실시예에 따른 고체 전해질 메모리 소자의 단면도이다.
도 2는 본 발명의 제2 실시예에 의한 고체 전해질 메모리 소자의 단면도이다.
도 3 내지 도 8은 도 1의 고체 전해질 메모리 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다.
도 9 및 도 10은 도 1 및 도 2에 도시한 고체 전해질 메모리 소자의 전기적 특성을 도시한 그래프이다.
도 11 및 도 12는 본 발명에 따라 질소 주입 유무에 따른 고체 전해질 메모리 소자의 저항을 도시한 도면이다.
Claims (13)
- 기판 상에 형성된 제1 전극층;상기 제1 전극층 상에 형성되고 은-안티몬-텔레륨-질소 합금 또는 구리--안티몬-텔레륨-질소 합금으로 구성된 고체 전해질층; 및상기 고체 전해질층 상에 형성된 제2 전극층을 포함하여 이루어지고,상기 고체 전해질층을 구성하는 은-안티몬-텔레륨-질소 합금은 은(Ag) 15-90원자(atomic)%, 안티몬(Sb) 4-30 원자(atomic)%, 텔레륨(Te) 5-30 원자(atomic)% 및 질소(N) 1-25(atomic)%의 조성을 갖고,상기 고체 전해질층을 구성하는 구리-안티몬-텔레륨-질소 합금은 구리 15-90원자(atomic)%, 안티몬 4-30 원자(atomic)%, 텔레륨 5-30 원자(atomic)% 및 질소 1-25(atomic)%의 조성을 갖는 것을 특징으로 하는 고체 전해질 메모리 소자.
- 삭제
- 제1항에 있어서, 상기 고체 전해질층을 구성하는 은-안티몬-텔레륨-질소 합금이나 구리-안티몬-텔레륨-질소 합금에 더하여 B, P, Al, Ga, 및 Ge 중의 하나 혹은 그 이상을 1-5 원자(atomic)%가 더 포함되어 은(Ag) 또는 구리 10-90원자(atomic)%, 안티몬(Sb) 4-30 원자(atomic)%, 텔레륨(Te) 4-30 원자(atomic)% 및 질소(N) 1-25(atomic)%의 조성을 갖는 것을 특징으로 하는 고체 전해질 메모리 소 자.
- 제1항에 있어서, 상기 고체 전해질층 및 제2 전극층 사이에 은 또는 구리로 금속 이온 공급층이 더 형성되어 있는 것을 특징으로 하는 고체 전해질 메모리 소자.
- 제1항에 있어서, 상기 제1 전극층 상에는 상기 제1 전극층의 일부를 노출하는 홀을 구비하는 절연층이 형성되어 있고, 상기 홀을 매립하면서 상기 제1 전극층 및 상기 절연층 상에 상기 고체 전해질층이 형성되어 있는 것을 특징으로 하는 고체 전해질 메모리 소자.
- 기판 상에 제1 전극층을 형성하는 단계;상기 제1 전극층 상에 안티몬-텔레륨-질소 합금층을 형성하는 단계;상기 안티몬-텔레륨-질소 합금층 상에 은 또는 구리로 금속 이온 공급층을 형성하는 단계; 및상기 금속 이온 공급층 상에 제2 전극층을 형성하는 단계를 포함하고,상기 금속 이온 공급층을 구성하는 은 또는 구리가 상기 안티몬-텔레륨-질소 합금층으로 확산하여 고체 전해질층을 형성하는 것을 특징으로 하는 고체 전해질 메모리 소자의 제조방법.
- 제6항에 있어서, 상기 안티몬-텔레륨-질소 합금층은 진공 챔버안을 질소 가 스, 암모니아 가스 또는 질소 가스나 암모니아 가스의 혼합 가스 분위기로 한 상태에서 안티몬-텔레륨-합금층을 증착하여 형성하는 것을 특징으로 하는 고체 전해질 메모리 소자의 제조방법.
- 제6항에 있어서, 상기 안티몬-텔레륨-질소 합금층은 질소가 첨가된 안티몬-텔레륨-합금으로 구성된 스퍼터 타켓을 이용하거나, 안티몬-텔레륨 합금층을 증착시 질소가 첨가된 금속 스퍼터 타켓을 이용하여 형성하는 것을 특징으로 하는 고체 전해질 메모리 소자의 제조방법.
- 제7항 또는 제8항에 있어서, 상기 안티몬-텔레륨-질소 합금층은 안티몬 19-45원자(atomic)%, 텔레륨 25-80 원자(atomic)% 및 질소 1-30원자(atomic)%의 조성을 갖게 형성하는 것을 특징으로 하는 고체 전해질 메모리 소자의 제조방법.
- 제6항에 있어서, 상기 안티몬-텔레륨-질소 합금층은 B, P, Al, Ga, 및 Ge 중의 하나 혹은 그 이상을 1-5 원자(atomic)%가 더 포함되어 안티몬 18-45원자(atomic)%, 텔레륨 20-80 원자(atomic)% 및 질소 1-30원자(atomic)%인 것을 특징으로 하는 고체 전해질 메모리 소자의 제조방법.
- 제6항에 있어서, 상기 금속 이온 공급층을 형성한 후에, 상기 금속 이온 공급층의 금속 이온의 확산이 용이하도록 열처리 공정 또는 광 조사 공정을 더 수행 하는 것을 특징으로 하는 고체 전해질 메모리 소자의 제조방법.
- 제6항에 있어서, 상기 금속 이온 공급층이 상기 안티몬-텔레륨-질소 합금층으로 완전히 확산하여 고용체를 형성하는 것을 특징으로 하는 고체 전해질 메모리 소자의 제조방법.
- 제6항에 있어서, 상기 금속 이온 공급층중 일부가 상기 안티몬-텔레륨-질소 합금층으로 확산하여 고용체를 형성하는 것을 특징으로 하는 고체 전해질 메모리 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070119623A KR100912822B1 (ko) | 2007-11-22 | 2007-11-22 | 고체 전해질 메모리 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070119623A KR100912822B1 (ko) | 2007-11-22 | 2007-11-22 | 고체 전해질 메모리 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090053014A KR20090053014A (ko) | 2009-05-27 |
| KR100912822B1 true KR100912822B1 (ko) | 2009-08-18 |
Family
ID=40860584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070119623A KR100912822B1 (ko) | 2007-11-22 | 2007-11-22 | 고체 전해질 메모리 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100912822B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040076225A (ko) * | 2003-02-24 | 2004-08-31 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| US20040171208A1 (en) | 2002-04-10 | 2004-09-02 | Gilton Terry L. | Method of manufacture of programmable conductor memory |
| KR100651657B1 (ko) | 2005-06-29 | 2006-12-01 | 한국과학기술연구원 | 고집적 비휘발성 메모리용 상변화 재료 |
| US20070008773A1 (en) * | 2005-07-11 | 2007-01-11 | Matrix Semiconductor, Inc. | Nonvolatile memory cell comprising switchable resistor and transistor |
-
2007
- 2007-11-22 KR KR1020070119623A patent/KR100912822B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040171208A1 (en) | 2002-04-10 | 2004-09-02 | Gilton Terry L. | Method of manufacture of programmable conductor memory |
| KR20040076225A (ko) * | 2003-02-24 | 2004-08-31 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
| KR100651657B1 (ko) | 2005-06-29 | 2006-12-01 | 한국과학기술연구원 | 고집적 비휘발성 메모리용 상변화 재료 |
| US20070008773A1 (en) * | 2005-07-11 | 2007-01-11 | Matrix Semiconductor, Inc. | Nonvolatile memory cell comprising switchable resistor and transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090053014A (ko) | 2009-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107431070B (zh) | 开关器件和存储装置 | |
| US8084760B2 (en) | Ring-shaped electrode and manufacturing method for same | |
| US9472756B2 (en) | Nonvolatile memory device | |
| US9236568B2 (en) | Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory | |
| US8168538B2 (en) | Buried silicide structure and method for making | |
| KR101078541B1 (ko) | 기억 소자 및 기억 장치 | |
| US8395935B2 (en) | Cross-point self-aligned reduced cell size phase change memory | |
| US7879645B2 (en) | Fill-in etching free pore device | |
| US9589635B2 (en) | Semiconductor device with a stoichiometric gradient | |
| US20050180189A1 (en) | Memory device electrode with a surface structure | |
| TWI497491B (zh) | 記憶體元件及記憶體裝置 | |
| US20120319074A1 (en) | Resistance change device and memory cell array | |
| WO2009114796A1 (en) | Correlated electron material with morphological formations | |
| TW200849559A (en) | Memory devices having an embedded resistance memory with tungsten compound and manufacturing methods | |
| JP2006196537A (ja) | 記憶素子及び記憶装置 | |
| JP5724651B2 (ja) | 記憶素子および記憶装置 | |
| US20130264536A1 (en) | Siox-based nonvolatile memory architecture | |
| WO2017217119A1 (ja) | 回路素子、記憶装置、電子機器、回路素子への情報の書き込み方法、および回路素子からの情報の読み出し方法 | |
| TW200913251A (en) | Phase change memory bridge cell | |
| JP2007288016A (ja) | メモリ素子およびメモリ素子の製造方法 | |
| US8284597B2 (en) | Diode memory | |
| US10553792B2 (en) | Textured memory cell structures | |
| KR100912822B1 (ko) | 고체 전해질 메모리 소자 및 그 제조방법 | |
| JP2009065159A (ja) | 半導体素子及びその製造方法 | |
| TWI310237B (en) | Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120730 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20130729 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140728 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |