KR100911275B1 - 병렬 메모리 효과를 갖는 전계발광 셀의 매트릭스로 이루어진 영상 디스플레이 패널 - Google Patents

병렬 메모리 효과를 갖는 전계발광 셀의 매트릭스로 이루어진 영상 디스플레이 패널 Download PDF

Info

Publication number
KR100911275B1
KR100911275B1 KR1020047009346A KR20047009346A KR100911275B1 KR 100911275 B1 KR100911275 B1 KR 100911275B1 KR 1020047009346 A KR1020047009346 A KR 1020047009346A KR 20047009346 A KR20047009346 A KR 20047009346A KR 100911275 B1 KR100911275 B1 KR 100911275B1
Authority
KR
South Korea
Prior art keywords
cell
electroluminescent
layer
parallel
photoconductive
Prior art date
Application number
KR1020047009346A
Other languages
English (en)
Other versions
KR20040075006A (ko
Inventor
다고이장-폴
페리크리스또쁘
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20040075006A publication Critical patent/KR20040075006A/ko
Application granted granted Critical
Publication of KR100911275B1 publication Critical patent/KR100911275B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3216—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using a passive matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/141—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light conveying information used for selecting or modulating the light emitting or modulating element
    • G09G2360/142—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light conveying information used for selecting or modulating the light emitting or modulating element the light being detected by light detection means within each pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G09G2360/147—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel
    • G09G2360/148—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel the light being detected by light detection means within each pixel

Abstract

본 발명은,
- 전면 전극 어레이(18)와 후면 전극 어레이(11),
- 각 셀에 대해, 단자(A)에서 전면 전극 어레이의 한 전극에 연결된 전계발광 요소(EEL)를 본 발명에 따라 병렬 요소(ES.EL)과 병렬로 형성하는, 하나의 전계발광 층(16)과,
- 각 셀(1)에 대해 단자(B)에서 후면 전극 어레이(11) 중 한 전극에 연결된 광전도 요소(EPC)를 형성하는, 광전도 층(12)과,
- 상기 전계발광 요소(EEL)와 상기 광전도 요소(EPC) 사이에서 광을 연결하기 위한 수단을 포함하는, 영상 디스플레이 패널에 관한 것이다.
본 발명에 따른 병렬 요소로 인해, 메모리 효과가 실제적으로 개선된다.

Description

병렬 메모리 효과를 갖는 전계발광 셀의 매트릭스로 이루어진 영상 디스플레이 패널 {IMAGE DISPLAY PANEL CONSISTING OF A MATRIX OF ELECTROLUMINESCENT CELLS WITH SHUNTED MEMORY EFFECT}
본 발명은 전계발광 셀의 매트릭스(matrix)로 이루어진 영상 디스플레이 패널에 관한 것으로, 상기 패널은 도 1을 참조하여,
- 상기 패널의 전면을 향해 광을 방출할 수 있는{광 방출 화살표(19)} 전계발광 층(16)과,
- 이러한 층의 전면에서, 투명 전면 전극 층(18)과,
- 이러한 층의 후면에서, 전계발광 층(16)과 접촉하는 중간 전극 층(14)과, 불투명 후면 전극 층(11) 사이에 삽입된 광전도 층(12)과,
- 상기 전계발광 층(16)과 상기 광전도 층(12) 사이에서의 광 연결 수단으로서, 예컨대 특정 연결 층(13)(도면에서와 같이)으로 형성되거나 중간 전극 층(14)으로 형성될 수 있는, 광 연결 수단을 포함한다.
또한, 이러한 형태의 패널은, 패널의 후면(도면에서와 같이)에서 또는 전면에서, 상술한 층들의 조합을 지탱하기 위한, 기판(10)을 포함하고, 이 기판은 일반적으로 유리 플레이트 또는 중합체 재질의 시트이다.
광 전도 층(12)은 이후에 설명될 메모리 효과를 갖는 패널의 셀을 제공하도 록 설계된다.
전면 전극 층(18), 후면 전극 층(11), 및 중간 전극 층(14)은 패널 셀의 방출을 서로 독립적으로 제어하고 유지할 수 있도록 그 자체가 알려진 방식으로 설계되는데, 이를 위해 전면 전극 층(18)은 예컨대 행(Y)으로 배열되고, 후면 전극 층(11)은 따라서 행에 직교하는 열(X)로 배열되는데, 이들 전극은 또한 전면 전극 층이 열로 배열되고 후면 전극 층이 행으로 배열되는 역의 구성을 취할 수도 있다, 패널의 셀은 행 전극(Y)과 열 전극(X)의 교차부에 위치하는데, 따라서 이들은 매트릭스로 배열된다.
영상을 광점의 배열로 분할되는 이러한 패널 상에 디스플레이 하기 위하여, 전류가 상기 영상의 광점에 대응하는 패널의 셀을 흐르게 하도록 다양한 층의 전극이 제공되고, X 전극과 Y 전극 사이를 흐르는 전류는 이들 전극의 교차점에 위치한 셀에 공급하기 위하여 이 교차점에 위치한 전계발광 층(16)을 통과한다. 이러한 전류에 의해 이렇게 여기된 셀은 패널의 전면을 향해 광(19)을 방출하고, 패널의 여기된 모든 셀에 의해 방출된 광은 디스플레이될 영상을 형성한다.
미국특허 제4,035,774호(IBM), 제4,808,880호(CENT) 및 제6,188,175 B1호(CDT)는 이러한 형태의 패널을 개시한다.
전계발광 층(16)은 유기물일 경우, 일반적으로 세 개의 하위 층, 즉 홀 전달 하위 층(162)과 전자 전달 하위 층(161) 및 그 사이에 삽입된 전계발광 중앙 하위 층(160)으로 구성된다.
따라서, 홀 전달 하위 층(162)과 접촉하는 전면 전극 층(18)의 전극은 양극으로 작용하고, 이러한 전극 층(18)은 전계발광 층(16)에 의해 방출된 광이 전극 층(18)을 통과하여 패널의 전면을 향하도록 하기 위하여, 적어도 부분적으로 투명해야 한다. 이러한 층의 전극은 일반적으로 자체로 투명하고, 혼합 인듐 주석 산화물(ITO)로 이루어지거나 또는 폴리에틸렌 디옥시디오펜(PDOT : polyethylene dioxythiophene)과 같은 전도성 중합체로 이루어진다.
중간 전극 층(14)은, 전계발광 층(16)과 광전도 층(12) 사이의 적절한 광 연결을 허용하도록 충분히 투명해야 하는데, 왜냐하면 이러한 광 연결이 패널의 동작을 위해, 특히 아래에서 설명되는 메모리 효과를 얻기 위하여 필요하기 때문이다.
상술한 문헌은 또한, 지금까지 설명된 것과 대조적으로 한 편으로는, 중간 전극 층의 전극(14)과 하위 층(161)이 전계발광 하위 층(160) 내에서 홀의 주입과 전달에 각각 기여를 하고, 다른 한 편으로는 전면 전극 층의 전극(18)과 하위 층(162)이 전계발광 하위 층(160) 내에서 전자의 주입과 전달에 각각 기여를 하는, 구성에 대해 기술한다.
다른 실시예에 따라, 전면 전극 층(18)은 그 자체가, 홀 주입(양극의 경우) 또는 전자 주입(음극의 경우)을 개선하도록 의도된 유기 전계발광 층(16)과 접촉하기 위한 하위 층을 포함하여 몇 개의 하위 층을 포함하여 이루어질 수 있다.
광전도 층(16)은 예컨대 비결정 실리콘 또는 황화카드뮴으로 이루어질 수 있다.
이러한 형태의 디스플레이 패널에 있어서, 광전도 층(12)의 역할은 패널의 셀에 "메모리" 효과를 제공하는 것이다. 도 2를 참조하면, 패널의 각 셀은 직렬상태인 두 가지 요소 즉,
- 전계발광 층 영역(16)을 포함하는 전계발광 요소(EEL)와,
- 이러한 동일한 전계발광 층 영역(16)과 마주하는 광전도 층 영역(12)을 포함하는 광전도 요소(EPC)로 표현될 수 있다.
얻어진 메모리 효과는 도 2에 도시된 바와 같이 루프 동작에 의존한다. 셀의 전계발광 요소(EEL)가 광(19)을 방출하는 한, 광의 일부(19')는 광 연결에 의해 이러한 동일한 셀의 광전도 요소(EPC)에 도달하고, 이러한 광전도 요소(EPC)에 의해 형성된 스위치는 닫혀진다. 또한 이러한 스위치가 닫혀져 있는 한, 전계발광 요소(EEL)에는 전면 층(18)의 한 전극과 접촉하는 단자(A)와 후면 층(11)의 한 전극과 접촉하는 단자(B) 사이에서 전류가 공급된다. 전계발광 요소(EEL)는 따라서 광(19)을 방출하고, 광의 일부(19')는 광전도 요소(EPC)를 여기시킨다.
이러한 루프 동작은 따라서 전계발광 층(16)과 광전도 층(12) 사이의 적절한 광 연결에 좌우된다. 디스플레이 패널이 특정 광 연결 층을 포함한다면, 이러한 광 연결 층은 예컨대, 각 전계발광 요소(EEL), 즉 패널의 각 픽셀 또는 서브픽셀을 대향하여 위치한 적절한 투명 구멍에 의해 관통된 불투명 절연 층이 될 수 있다. 특정 연결 층이 없을 경우, 연결 수단으로서 중간 전극 층(14)에 형성된 투명 구멍을 사용할 수 있다. 당업자라면 알 수 있는 다른 광 연결 수단도 고려할 수 있지만, 본 명세서에서는 상세하게 기술하지 않을 것이다.
제안된 메모리 효과는 영상을 디스플레이하기 위하여 패널의 픽셀 및 서브 픽셀을 제어하는 것을 쉽게 하기 위함이다. 특히 패널의 각 행에 대해서 연속적으로 그 행에서 턴온(turn on)될 셀을 턴온시키도록 설계된 어드레스 상태 이후, 그 행의 셀들을 이전 어드레스 상태 동안 변경되거나 유지되었던 상태로 유지하도록 설계된 지속 상태가 뒤따르는 하나의 절차를 사용할 수 있도록 하기 위함이다.
실제, 패널의 각 행은 연속적으로 주사되어, 주사된 행의 각 셀을 원하는 온 또는 오프 상태로 만든다. 주어진 행이 주사된 후, 이 행의 모든 셀은 동일한 방식으로 유지되거나 공급되어, 이 행에서 턴온된 셀만이 주사 도중에 또는 다른 행이 어드레스 지정되는 동안 광을 방출한다. 따라서 한 행이 지속 상태인 동안, 다른 행에 대해 어드레스 상태를 수행하는 것이 바람직하다.
실제, 지속 상태의 지속기간은 패널의 셀의 휘도의 조절, 특히 영상을 디스플레이하는데 필요한 그레이 레벨의 생성을 가능케 한다.
패널의 셀을 구동시키기 위한 이러한 절차의 수행은 일반적으로,
- 어드레스 상태 동안, 턴온될 셀의 단자(A, B)에만 점등 전압(Va)을 인가하고, 및
- 지속 상태 동안, 이전에 턴온된 셀의 턴온을 유지시키기에 충분히 높고, 이전에 턴온되지 않은 셀을 턴온시킬 위험을 없을 정도로 충분히 낮은 지속 전압(VS)을 모든 셀의 단자(A, B)에 인가하는 것을 포함한다.
그러므로 어드레스 상태는 선택적인 상태이나, 대조적으로 지속 상태는 비 선택적인 상태이어서, 동일한 전압을 모든 셀에 인가할 수 있도록 하고, 패널이 구동되는 방법을 상당히 단순화시킨다.
제목이 "소거 가능한 메모리 저장 디스플레이"인 문헌 IBM Technical Disclosure Bulletin(권 24, 제 5, 2307쪽-2310쪽)은 디스플레이 패널을 기술하는데, 여기에서 각 셀은,
- 상술한 형태의 디스플레이 패널에서와 같이 직렬로 연결된 무기 전계발광 요소(ZEL) 및 광전도 요소(LPC)와,
- 추가로, 상기 문헌에서 참조기호가 EPC인, 상기 전계발광 요소와 병렬(shunt)로 연결된 광전도 소거 요소를 포함한다.
전계발광 요소와 병렬인 광전도 소거 요소는, 소거 조명에 의해 여기될 때의 낮은 값(R-ON)과 조명되지 않을 때의 낮은 값(R-OFF) 사이에서 변하는 저항값을 갖는다. 상기 문헌에 따라, 이러한 광전도 소거 요소는 턴온되어 지속 상태에 있는 대응하는 셀을 턴오프시키는 역할을 한다. 그러므로 패널을 구동시키는 절차는, 이들 셀이 소거 조명에 의해 조명되는 동안, 셀을 소거하기 위한 상태를 포함한다.
일반적으로 지속 상태를 종료시키는 소거 상태 동안, 소거될 예정이며 광전도 요소가 여기되어 있는 ON 상태에 있는 각 셀에서 상기 셀은 본질적으로 턴오프될 예정이기 때문에, 여전히 ON 상태인 셀을 흐르는 전류의 강도는 전계발광 요소(EEL)가 아니라 본질적으로 광전도 소거 요소를 통해 흐르는 것으로 간주할 수 있도록 하기 위하여, 저항(R-ON)은 전계발광 요소(EEL)가 온 상태에서 갖는 저항(RON-EL)보다 낮은 것이 물론 필요하다.
소거 상태 이외에, 광전도 소거 요소는 저항(ROFF)을 갖고, 패널의 전계발광 요소(EEL)는 OFF 상태이어서 저항(ROFF-EL)을 갖거나, 또는 ON 상태이어서 저항(RON-EL )을 갖는다. 상기 문헌에서는 ROFF-EL의 값과 비교되는 R-OFF의 값에 대해서는 아무 언급이 없어서, 당업자는 OFF 상태의 전계발광 요소에 관하여 여기되지 않은 상태에서 광전도 소거 요소가 갖거나 가지지 않을 효과적이고 효율적인 병렬 기능에 관한 가르침을 얻을 수 없다.
따라서, 상기 문헌은 ON 상태의 전계발광 요소를, 이들을 소거하기 위하여, 효과적으로 병렬 연결(shunting)할 수 있는 수단을 기술하는데 국한되는 반면, 이후에 볼 수 있는 바와 같이, 본 발명은 완전히 다른 목적을 위하여 OFF 상태의 전계발광 요소를 병렬 연결하는 수단을 제안한다.
이제 이러한 형태의 구동 절차가 지금까지 설명된 형태의 메모리 효과를 갖는 전계발광 패널에 적용될 때의 메모리 효과가 보다 상세하게 설명되는데, 이 경우, 각 전계발광 요소(EEL)에 특정한 중간 전극 층(14)의 영역이 서로 전기적으로 차단되어, 전계발광 요소(EEL)와 광전도 요소(EPC)의 공통 점(C)에서의 전위는 플로팅(floating) 상태가 된다.
다시 도 2를 참조하면, 디스플레이 패널은, 광을 방출할 수 있고, 전계발광 요소(EEL)의 단자에 대응하는 점(A)에 연결된 전면 층(18)의 전극 행(Yn, Yn+1 )을 통해 그리고 광전도 요소(EPC)의 단자에 대응하는 점(B)에 연결된 후면 층(11)의 전극 열(Xp, Xp+1)을 통해 공급받는 셀(Cn,p)의 세트를 형성한다.
도 3은 이러한 종래의 구동 모드에 따라,
- 셀(Cn,p)에 대해, t > t1 동안 on 상태를 유지하는 이 셀을 점등시키는, 시간(t1)에서 이 행에 대한 어드레스 시퀀스와,
- 다음 행의 셀(Cn+1,p)에 대해, t > t2 동안 off 상태를 유지하는 이 셀을 점등시키지 않는, 시간(t2)에서 이 행에 대한 어드레스 시퀀스를 도시한다.
세 가지 타이밍도(Yn,Yn+1,Xp)는 이들 시퀀스를 얻기 위하여 행 전극(Y n,Yn+1)과 열 전극(Xp)에 인가되는 전압을 나타낸다.
도 3의 아래 부분은 셀(Cn,p, Cn+1,p)의 단자(A,B)(도 2)에서의 전위 값과 이들 셀의 상태(ON 또는 OFF)를 나타낸다.
따라서, 도면의 아래 부분에 도시된 ON 또는 OFF 상태를 얻기 위하여, 도 2에 도시된 셀의 단자(A, B)에 인가 할 때, 다음과 같이 전위를 인가하는 것이 필요하다 즉,
- OFF 상태의 셀을 ON 상태로 스위치하기 위하여 셀에 전위(Va)를 인가,
- ON 상태의 셀을 ON 상태로 유지시키기 위하여 셀에 전위(Vs 또는 Vs-Voff)를 인가,
- OFF 상태의 셀을 OFF 상태로 유지시키기 위하여 셀에 전위(Va-Voff 또는 Vs )를 인가.
이들 다양한 전위값은 이들을 다음의 값으로 대체하여 도 4에서 반복된다,
- 셀의 발광 다이오드(EEL)의 단자(A, B)(도 2) 양단에 임계 전압(Vs.EL), 이 값 아래에서는 다이오드가 OFF가 되고 이 값 위에서는 ON 상태가 된다. 이러한 다이오드(EEL)의 전형적인 특성은 도 5에 도시되었다(루멘 단위의 방출 광 강도가 볼트 단위의 인가 전압의 함수로서 그려졌다),
- 셀의 단자(A, B) 양단의 전압(VT), 이 값 위에서는 OFF 상태에 있던 셀이 점등이 되어 ON 상태로 된다.
원하는 메모리 효과를 얻기 위하여, 셀의 단자 양단에 인가되는 전압(Va-Voff)이 셀을 턴온시키기에 충분하지 않도록, 따라서 Va-Voff < VT 가 되도록, 또한 Vs-Voff가 셀의 ON 또는 OFF 상태에 영향을 미치지 않도록, 따라서 VS.EL < Va -Voff가 되도록, Xp와 같은 열 전극에 인가될 수 있는 전압(Voff)의 값이 선택되어야 한다.
도 4에 도시된 바와 같이, 패널이 적절하게 동작하기 위해서, 단자 양단에 가해진 전압이 VS,EL 보다 높은 값에서 유지되는 값(Vs-Voff)으로 감소될 지라도, 전 압(Va > VT)이 인가된 셀(Cn,p)이 상당한 양의 광의 방출을 지속하는 것이 필요하며, 이러한 형태의 동작을 위해, 셀 즉 직렬로 연결된 전계발광 요소(EEL)와 광전도 요소(EPC)가 실질적으로 히스테리시스(hesterisis)를 나타내는 것이 필요하다.
패널 셀(Cn,p)의 광전도 요소(EPC)의 전형적인 특성은 전계발광 요소(EEL)의 이미 언급한 특성(도 5)을 고려하면서, 도 6{광전도 요소(EPC)에 10V의 전압이 걸릴 때 루멘(lumen) 단위의 휘도의 함수로 암페어(amp) 단위의 전류를 도시}에 도시되었다. 패널의 셀(Cn,p)을 형성하는 직렬의 두 요소(EEL 과 EPC)의 전체적인 전류-전압 특성을 이제 나타낼 수 있다; 0V에서 20V로 증가한 후 20V에서 0V로 감소하는 전압이 셀의 단자(A, B) 양단에 가해질 때를 도시하는 도 7을 참조.
- 셀의 전계발광 요소의 단자(A, C)에서의 전압(VE-el);
- 셀의 광전도 요소의 단자(C, B)의 전압(VE-pc);
- 이 셀을 흐르는 전류의 강도(I).
전압이 점등(높은 강도)까지 증가한 후 소등까지 감소하는 한 주기 동안, 이 셀에서의 전류의 강도(I)는 히스테리시스를 전혀 나타내지 않음을 볼 수 있고, 이는 이전에 턴온된 셀이 ON 상태를 유지하는 전압 값의 지속 영역(도 4 참조)이 존재하지 않음을 나타내는데, 따라서 상술한 메모리 효과는 얻어지지 않는다.
본 발명의 목적은 메모리 효과의 부족 또는 불충분을 극복하는 것이다.
이 목적을 위하여, 본 발명의 요지는 패널의 전면을 향해 광을 방출할 수 있는 메모리 효과를 갖는, 전계발광 셀의 매트릭스를 포함하는 영상 디스플레이 패널에 관한 것으로, 이러한 영상 디스플레이 패널은,
- 상기 셀 각각에서 전면 전극 어레이가 후면 전극 어레이를 가로지르는, 전면 전극 어레이 및 후면 전극 어레이,
- 각 셀에 대해 적어도 하나의 전계발광 요소를 형성하는 적어도 하나의 전계발광 층,
- 각 셀에 대해 광전도 요소를 형성하는, 상기 메모리 효과를 얻기 위한 광전도 층으로서, 각 셀의 적어도 하나의 전계발광 요소와 상기 광전도 요소는 전기적으로 직렬로 연결되고, 상기 직렬 연결된 요소들의 두 개의 가장 외측 단자는 그 중 하나가 상기 전면 전극 어레이에 연결되고, 다른 하나가 상기 후면 전극 어레이에 연결되는, 광전도 층,
- 각 셀에서, 상기 패널의 적어도 하나의 전계발광 층과 상기 광전도 층 사이에서 광을 연결하기 위한 수단을 포함하는데,
각 셀에 대해 상기 셀의 적어도 하나의 전계발광 요소와 병렬로 위치한 병렬 요소(shunt element)를 포함하고, 그 저항값은 조명에 좌우되지 않는 것을 특징으로 한다.
병렬 요소의 저항값이 조명에 좌우되지 않기 때문에, 상술한 문헌 IBM Technical Disclosure Bulletin(권 24, 제 5, 2307쪽-2310쪽)에서 기술한 것과 같은 광전도 소거 요소의 병렬로서의 용도는 완전히 배제되고, 따라서 본 명세서에서 "병렬 요소"라는 용어는 비-광전도 재질을 사용하고 조명에 따라 뚜렷이 변화하지 않는 저항을 가지면서 생성된 종래의 저항을 의미한다.
패널의 전계발광 층(들)은 유기물인 것이 바람직하다.
본 발명은 또한 상술한 미국특허 제4,035,774호(IBM)에서 개시된 것과 동일한 형태의 패널에 적용되는데, 상기 패널은 광전도 셀을 활성화 또는 여기시키는데 적합한 광을 방출하기 위한 후면 전계발광 층과, 영상을 디스플레이하는데 필요한 광을 방출하는 전면 전계발광 층을 포함하는데, 광전도 층은 두 전계발광 층 사이에 삽입되어 후면 전계발광 층과는 오로지 또는 주로 광학적으로 연결되고, 각 셀은 후면과 전면의 두 개의 전계발광 요소와, 중간에 삽입된 하나의 광전도 요소를 포함하고, 이들 세 요소에 의해 형성된 직렬 연결 요소들의 가장 외측 단자는 하나가 후면 전극에 다른 하나가 전면 전극에 연결된다.
패널이 단일 유기 전계발광 층만을 포함하는 일반적인 상황에 있어서, 본 발명의 요지는 상기 패널의 전면을 향해 광을 방출할 수 있는, 메모리 효과를 갖는 전계발광 요소의 매트릭스를 포함하는 영상 디스플레이 패널에 관한 것으로, 상기 영상 디스플레이 패널은,
- 상기 셀 각각에서 전면 전극 어레이가 후면 전극 어레이를 가로지르는, 전면 전극 어레이와 후면 전극 어레이,
- 각 셀에 대해 하나의 전계발광 요소를 형성하는 전계발광 유기 층으로서, 상기 전계발광 요소의 한 단자는 상기 전면 어레이의 한 전극에 연결되는, 전계발광 유기층과,
- 각 셀에 대해 광전도 요소를 형성하는 상기 메모리 효과를 얻기 위한 광전도 층으로서, 상기 광전도 요소의 한 단자는 후면 어레이의 한 전극에 연결되는, 광전도 층과,
- 각 셀에서 상기 전계발광 요소의 다른 단자와 상기 광전도 요소의 다른 단자를 동일한 전위에 전기적으로 연결하기 위한 수단과,
- 각 셀의 상기 전계발광 요소와 이러한 동일한 셀의 상기 광전도 요소 사이에서 광을 연결하는 수단을 포함하는데,
각 셀에 대해 상기 셀의 전계발광 요소와 병렬로 위치한 병렬 요소를 포함하고, 그 저항값은 조명에 좌우되지 않는 것을 특징으로 한다.
본 발명의 이러한 가장 흔한 실시예에 있어서, 패널의 임의의 셀에 대한 등가 회로도가 도 9에 도시되었다. 참조기호 EPC, EEL은 상술한 도 2에서와 같이 각각 셀의 광전도 요소와 전계발광 요소를 언급한다. 본 발명에 따라, 이러한 셀은 일정하고 조명과는 독립적인 저항값(RS.EL)의 병렬 요소(ES.EL)를 더 포함하고, 상기 병렬 요소는 전계발광 요소(EEL)와 병렬로 연결된다.
이제 본 발명을 최상으로 이용하기 위하여, 어떤 저항값이 병렬 요소(ES.EL)의 저항(RS.EL)에 주어져야 하는 지를 결정한다.
첫 번째로, 저항값(RS.EL)이 물론 전계발광 요소(EEL)가 ON 상태일 때 갖는 저항값(RON-EL) 보다 클 필요가 있어서, 셀이 ON 상태에 있을 때, 셀을 흐르는 전류 강 도가 필수적으로 전계발광 요소(EEL)를 통과한다고 간주할 수 있고, 따라서 RS.EL > RON-EL인 것이 바람직하고, 따라서 셀이 ON 상태일 때 병렬 요소에서의 저항성 손실은 제한된다. 손실을 심지어 더 제한하기 위해서, RS.EL > 2 ×RON-EL인 것이 바람직하다.
이러한 특징이 본 발명에 따른 병렬 요소와 상술한 문헌 IBM Technical Disclosure Bulletin(권 24, 제 5호, 2307쪽-2310쪽)에서 기술한 패널의 광전도 소거 요소를 더욱 차별화 함을 주목해야 한다. 그 이유는, 이러한 병렬 요소의 저항값(RS.EL)이 전계발광 요소(EEL)가 ON 상태일 때 갖는 내부 저항값(RON-EL)보다 훨씬 더 커서, 셀이 ON 상태일 때 대응하는 전계발광 요소(EEL)를 효과적으로 병렬시킬 수 없기 때문이다. 대조적으로 본 발명에 따른 병렬 요소는 대응하는 전계발광 요소를 턴오프 또는 소거시키고, 이는 본 발명의 목적에 완전히 반하는 것임을 주목해야 한다.
요약하면, 상술한 문헌 IBM Technical Disclosure Bulletin(권 24, 제 5호, 2307쪽-2310쪽)은 ON 상태의 전계발광 요소를 병렬시키는 수단을 개시하는 반면, 본 발명은 OFF 상태에서의 전계발광 요소를 병렬시키는 수단을 제안한다.
두 번째로, 셀이 OFF 상태일 때 셀을 흐르는 전류 강도는 필수적으로 병렬 요소(ES.EL)를 통과하는 것으로 간주할 수 있도록, 저항값(RS.EL)은 전계발광 요소(EEL)가 OFF 상태에서 갖는 내부 저항값(ROFF-EL)보다 낮아야 하고 바람직하게는 훨씬 낮아야 한다. 따라서 RS.EL < ROFF-EL, 바람직하게는 RS.EL < 1/2 ×ROFF-EL이다. 달리 말하면, 본 발명에 따른 병렬 요소는 전계발광 요소(EEL)가 OFF 상태일 때 "도통 상태"인 반면, 상술한 문헌 IBM Technical Disclosure Bulletin에서 개시된 광전도 소거 요소는 전계발광 요소(EEL)가 ON 상태일 때 "도통상태"로 될 수 있도록 설계된다.
일반적으로, ROFF-EL > RON-EL인 것은 유리하게 상술한 두 가지 조건 즉 RS.EL > RON-EL 및 RS.EL < ROFF-EL을 결합시키는 것을 가능케 한다는 점을 주목해야 한다.
ROFF-PC를 여기되지 않은 상태 즉 OFF 상태에서 광전도 요소(EPC)의 저항이라고 하면, 도 3 및 도 4를 참조하여 상술한 패널 구동 조건 하에서, 위에서 주어진 정의에 따라, VT가 이 셀의 단자(A, B) 양단의 전압이라고 하면, 소등된 셀(OFF 상태)은 이 전압 이상에서 점등되고, ON 상태로 전환된다. 그후, 점등 전압(VT)보다 미소하게 낮은 전압(VT-ε)(ε는 매우 적음)에 대해, 전계발광 요소(EEL)의 단자 양단의 전압(VE-el)은 위에서 정의한 임계전압(VS.EL)에 매우 근접하여, VE-el = VS.EL - ε'( ε'은 매우 적음)이 될 수 있도록 한다. VPC가 광전도 요소(EPC)의 단자 양단의 전압이라면, VT-ε= VPC + VS.EL -ε'가 된다. 더욱이, I가 셀을 흐르는 전류의 강도이고, 셀이 소등되었기 때문에 이 전류 전부가 병렬 요소(ES.EL)통과하여 흐르고 전계발광 요소(EEL)를 통해 흐르지 않는다면,
VT-ε= VPC + VS.EL -ε'= (ROFF-PC + RS.EL)×I 이고,
VE-el = VS.EL -ε'= RS.EL ×I이 된다.
이들 두 식으로부터, VT-ε= (1 + ROFF-PC/RS.EL)(VS.EL -ε'), 즉 단순화시키면, VT = (1 + ROFF-PC/RS.EL)VS.EL 즉, (VT/VS.EL )=(1 + ROFF-PC/RS.EL)을 유도할 수 있다.
도 4에 도시된 패널 구동 전압의 그래프를 시험할 때, "지속 영역"의 폭은 VT - VS.EL에 대응한다. 실제, 디스플레이 패널을 쉽게 구동시킬 수 있는 충분한 폭의 "지속 영역"을 이용하기 위하여, 차이값(VT - VS.EL)이 8 또는 9 볼트와 같거나 커야될 필요가 있다. 예컨대, 발광 다이오드를 트립시키기 위한 임계전압이 VS.EL = 9 V라면, (VT/VS.EL) ≥2, 즉 (ROFF-PC/RS.EL) ≥1 또는 RS.EL ≤ROFF-PC가 필요하다. 손실을 제한하려는 목적으로, 영상을 디스플레이하기 위한 발광 다이오드 기술은 트립 임계 전압을 9 V 값 이하로 낮추는 방향으로 향하는데, 이는 "지속 영역"의 폭이 8 또는 9 V 이상을 유지하기 위하여, (VT/VS.EL)의 비가 엄격하게 2 이상, 또는 심지어 3과 같거나 이보다 커야하고, (ROFF-PC/RS.EL)의 비율은 엄격하게 1 이상 또는 심지어 2와 같거나 이보다 커야함을 의미한다.
따라서, 본 발명에 따라 패널의 각 셀에 대해 셀의 전계발광 요소(EEL)의 병 렬 요소(ES.EL)의 저항값(RS.EL)은 여기 상태가 아닐 때의 대응하는 광전도 요소(E PC)의 저항값(ROFF-PC)보다 작거나 이와 같고, OFF 상태일 때의 대응하는 전계발광 요소(EEL)의 저항값(ROFF-EL)보다 작은 것이 바람직한데, 일반적으로 ROFF-EL > ROFF-PC인 것으로 간주된다.
바람직하게, 이 셀의 전계발광 요소(EEL)의 병렬 요소(ES.EL)의 저항값(RS.EL )은 여기 상태가 아닐 때의 대응하는 광전도 요소(EPC)의 저항값(ROFF-PC)보다 엄격하게 낮고, 또는 심지어 이 저항값의 절반보다 작거나 같다.
본 발명에 따른 전계발광 요소의 병렬 요소(ES.EL) 때문에, 아래의 예에서 보다 상세하게 설명되는 바와 같이, 이제 상술한 것과 같은 종래의 구동 절차에 의해 쉽게 이용될 수 있는 메모리 효과가 패널에 제공되고, 패널의 각 셀의 전류의 강도(I)의 변동이 이전에 턴온된 셀에 대해 ON 상태가 유지되는 전압 값에 대해 히스테리시스와 지속 영역(도 4 및 도 10 참조)을 나타내는 것으로 밝혀졌다.
본 발명의 다른 유리한 실시예에 있어서, 본 발명에 따른 패널은 또한 각 셀에 대해, 상기 셀의 광전도 요소와 병렬로 위치한 병렬 요소를 포함한다.
패널의 에너지 소비의 실제적인 감소가 이와 같이 얻어진다. 더욱이 이러한 추가 병렬은 광전도 요소가 진정(de-excited)(여기 상태 해소)되기 쉽게 하고, 유리하게도 패널의 셀 스위칭 시간을 줄일 수 있게 한다.
본 발명의 상기 다른 유리한 실시예에 따른 패널의 임의의 셀에 대한 등가 회로도가 도 15에 도시되었다. 참조기호 EPC, EEL은 각각 셀의 광전도 요소 및 전계발광 요소를 언급한다. 이러한 셀은 여기에서 전계발광 요소(EEL)와 병렬로 연결된 저항값(RS.EL)의 병렬 요소(ES.EL)뿐만 아니라, 광전도 요소(EPC)와 병렬로 연결된 저항값(RS.PC)의 병렬 요소(ES.PC)도 포함한다.
ROFF-PC를 여기되지 않은 즉 OFF 상태인 광전도 요소(EPC)의 저항값이라 하자. 저항값(RS.PC)은 광전도 요소(EPC)가 OFF 상태일 때 갖는 내부 저항값(ROFF-PC )보다 훨씬 낮게 선택되어야만 하여, 셀이 OFF 상태일 때 셀을 흐르는 전류의 강도가 전부 병렬 요소(ES.PC)를 통해 흐르는 것으로 간주할 수 있다. 따라서 RS.PC < ROFF-PC 이고, 바람직하게는, RS.PC < 1/2 ROFF-PC 이다.
패널 구동 조건(도 3 및 도 4를 참조하여 위에서 설명) 하에서, 이미 주어진 정의에 따라, VT를 이 셀의 단자(A, B) 양단의 전압이라고 하면, 소등된 셀(OFF 상태인)이 이 전압 위에서는 점등되고, ON 상태로 스위치된다. 따라서, 점등 전압(VT)보다 미소하게 낮은 전압(VT - ε)에 대해(ε는 매우 작음), 전계발광 요소(EEL)의 단자 양단간의 전압(VE-el)은 이전에 정의된 임계 전압(VS.EL)과 매우 유사하여, V E-el = VS.EL - ε'(ε'는 매우 작음)이 된다. VE-PC가 광전도 요소(EPC)의 단자 양단의 전압이라면, VT - ε= VE-PC + VS.EL - ε' 이다. 더욱이, I가 셀을 흐르는 전류의 강도 이고, 셀이 OFF 상태이기 때문에 이 전류 전부가 병렬 요소(ES.PC 와 ES.EL)를 통해 흐르고 광전도 요소(EPC)와 전계발광 요소(EEL)를 통해 흐르지 않는다면,
VT-ε= VE-pc + VS.EL -ε'= (RS.pc + RS.EL)×I 이고,
VE-el = VS.EL -ε'= RS.EL ×I이 된다.
이들 두 식으로부터, VT-ε= (1 + RS.pc/RS.EL)(VS.EL -ε'), 즉 단순화시키면, VT = (1 + RS.pc/RS.EL)VS.EL 즉, (VT/VS.EL )=(1 + RS.pc/RS.EL)을 유도할 수 있다.
도 4에 도시된 패널 구동 전압의 그래프를 시험할 때, "지속 영역"의 폭은 VT - VS.EL에 대응한다. 실제, 디스플레이 패널을 쉽게 구동시킬 수 있을 만큼 충분히 넓은 "지속 영역"을 이용하기 위하여, 차이값(VT - VS.EL)이 8 또는 9 볼트보다 크거나 같아야 할 필요가 있다. 예컨대, 발광 다이오드를 트립시키기 위한 임계전압이 VS.EL = 9 V라면, (VT/VS.EL) ≥2, 즉 (RS-pc/RS.EL) ≥1 또는 RS.EL ≤RS-pc가 필요하다. 손실을 제한하려는 목적으로, 영상을 디스플레이하기 위한 발광 다이오드 기술은 트립 임계 전압을 9 V 값 이하로 낮추는 방향으로 향하는데, 이는 "지속 영역"의 폭이 8 또는 9 V 이상을 유지하기 위하여, (VT/VS.EL)의 비가 엄격하게 2 이상, 또는 심지어 3과 같거나 이보다 커야하고, (RS.pc/RS.EL)의 비율은 엄격하게 1 이상 또는 심지어 2와 같거나 이보다 커야함을 의미한다.
따라서, 본 발명에 따른 패널의 각 셀에 대해, 이 셀의 광전도 요소(Epc)의 병렬 요소(ES.pc)의 저항값(RS.pc)은 동일한 셀의 전계발광 요소(EEL)의 병렬 요소(ES.EL)의 저항값(RS.EL)보다 크거나 같은 것이 바람직하다.
바람직하게, RS.pc/RS.EL ≥2, 그리고 더욱 양호하게는 RS.pc/RS.EL ≥3이다.
본 발명에 따른 패널은 각 셀 내에서 대응하는 전계발광 및 광전도 요소를 전기적으로 직렬로 연결시키기 위하여 적어도 하나의 전계발광 층과 광전도 층 사이의 각 경계면에서 전도성 요소를 포함하고, 다양한 셀의 상기 광 전도 요소는 서로 전기적으로 차단되는 것이 바람직하다.
바람직하게, 동일한 전계발광 층과 동일한 광전도 층 사이의 전도성 요소가 하나의 동일한 전도성 층을 형성하는 것이 바람직하고, 이는 명백하게 불연속적이어서, 다양한 셀의 전도성 요소는 서로 전기적으로 차단된다. 두 개의 전계발광 층을 구비한 이미 언급한 미국특허 제4,035,774호에서 기술한 형태의 패널의 경우, 따라서, 두 개의 전도성 인터페이스 층이 존재한다.
단일 전계발광 층을 갖는 패널의 가장 흔한 경우에 있어서, 전계발광 요소의 각 병렬 요소는 전면 어레이의 동일한 전극과, 병렬로 연결하는 전계발광 요소(EEL)로서 중간 층의 동일한 전도성 요소에 연결된다. 적절하다면, 광 전도 요소의 각 병렬 요소는 후면 어레이의 동일한 전극 및, 병렬로 연결하는 광전도 요소(EPC)로서 중간 층의 동일한 전도성 요소에 연결된다. 용어 "병렬 요소"는 임의의 병렬 연결 수단을 의미하는 것으로 이해될 수 있다. 몇 가지 예가 이후에 주어진다.
유리하게, 본 발명에 따른 패널은 영상을 디스플레이하기 위하여 셀을 구동하기 위한 수단을 포함하는데, 상기 수단은, 패널 셀의 각 행에 대해서 연속적으로 그 행에서 턴온(turn on)될 셀을 턴온시키도록 설계된 선택적인 어드레스 상태 이후, 그 행의 셀들을 선행 어드레스 상태 동안 변경되었거나 유지되었던 상태로 유지하도록 설계된 비선택적인 지속 상태가 뒤따르는 하나의 절차를 수행하도록 설계된다.
본 발명의 다른 특징 및 장점은 제한적이지 않은 예를 통해 그리고 첨부된 도면을 참조하여 이루어진 양호한 실시예의 설명에서 명백해질 것이다.
도 1은 종래 기술의 광전도 층을 갖는 전계발광 패널의 한 셀의 단면도.
도 2는 도 1의 셀에 대한 등가 회로도.
도 3은 이러한 패널 셀의 메모리 효과를 이용하도록 설계된 종래의 패널 구동 절차가 사용될 때, 메모리 효과를 갖는 전계발광 매트릭스 패널의 두 개의 행 전극과 한 개의 열 전극에 가해지는 세 개의 전압 타이밍도.
도 4는 도 3에 도시된 구동 절차의 적용 도중에 패널의 전극에 가해지는 다양한 전압의 위치 설정을 도시하는 도면.
도 5 및 도 6은 도 1 및 도 2에 도시된 패널 셀의 전계발광 요소(EEL)와 광전도 요소(EPC)의 전형적인 특성을 각각 도시하는 도면.
도 7은 셀의 단자(A, B)에 증가하는 전압(0에서 20V로)과 이후 감소하는 전압(20에서 0V로)으로 이루어진 한 주기가 인가될 때, 종래 기술에 따라 도 1 및 도 2에 도시된 패널 셀의 전계발광 요소(EEL)와 광전도 요소(EPC)의 단자 양단의 전압(VE-el 과 VE-pc)의 분포를 각각 도시하고, 셀을 통해 흐르는 전류 강도의 변동을 도시하는 도면.
도 8은 본 발명의 한 실시예에서 광전도 층을 갖는 전계발광 패널의 셀 단면도.
도 9는 도 8의 셀의 등가 회로도.
도 10은, 셀의 단자(A, B)에 증가하는 전압(0에서 20V로)과 이후 감소하는 전압(20에서 0V로)으로 이루어진 한 주기가 인가될 때, 본 발명에 따라 도 8 및 도 9에 도시된 패널 셀의 전계발광 요소(EEL)와 광전도 요소(EPC)의 단자 양단의 전압(VE-el 과 VE-pc)의 분포를 각각 도시하고, 셀을 통해 흐르는 전류 강도의 변동을 도시하는 도면.
도 11 및 도 12는, 패널의 제조 공정을 도시하기 위한, 본 발명에 따른 패널의 제 1 실시예를 통해 각각 행 전극의 방향과 열 전극의 방향의 단면도.
도 13 및 도 14는, 도 11 및 도 12에 도시된 패널 제조 공정의 다른 형태를 도시하기 위한, 본 발명에 따른 패널의 제 2 실시예를 통해 각각 행 전극의 방향과 열 전극의 방향의 단면도.
도 15는 본 발명의 다른 유리한 실시예에서의 셀의 등가 회로도.
도면은 비율이 고려되면 뚜렷이 명백하게 되지 않을 특정한 상세 사항을 보다 양호하게 나타내기 위하여 축적대로 그려지지는 않았다.
설명을 단순화시키고, 본 발명이 종래 기술과 대조되는 차이점과 장점을 분명히 하기 위하여, 동일한 기능을 충족시키는 요소에 대해 동일한 참조기호가 사용되었다.
본 발명의 일반적인 실시예에서의 패널, 다시 말해 전계발광 요소에 대해서만 병렬 요소를 갖는 패널이 이제 설명되고, 또한 이러한 패널을 제조하는 공정이 기술된다.
도 8을 참조하면, 본 발명에 따른 패널의 각 셀은, 도 1을 참조하여 이미 설명한 패널의 동일한 참조기호가 사용되는 요소와는 별도로,
- 이 셀의 전계발광 층 영역(16)과 중간 전극 층 영역(14)을 둘러싸는 장벽 리브(20)로서, 이들의 바닥은 광전도 층(12) 위에 놓이고, 이들의 상부는 적어도 투명 전면 전극 층(18)의 높이에까지 도달하는, 장벽 리브(20)와,
- 상기 광 전도 층(12)이 투명 전극 층(18)과 전기적으로 접촉하도록, 장벽 리브의 측면에 부착되는 병렬 층(21)을 포함하는데,
상기 병렬 층(21)은 본 발명에 따른 병렬 요소(ES.EL)을 형성하고, 이러한 병렬 요소(ES.EL)의 저항값(RS.EL)은 층(21)의 폭(장벽 리브의 높이 방향을 따라 확장되는)에 비례하고 그 두께에 역비례하며, 상기 병렬 층의 치수 특히 그 두께와, 상기 병렬 층(21)의 재질은, 각 셀 내에서 상기 병렬 층이 형성하는 상기 병렬 요소(ES.EL)의 저항값(RS.EL)이,
- 한편으로는 여기된 상태에 있지 않을 때 상기 셀의 전계발광 층 영역(16)에 대응하는 광전도 요소(EPC)의 저항값(ROFF-pc)보다 작거나 동일하고,
- 다른 한 편으로는, 여기된 상태에 있지 않을 때 상기 셀의 광전도 층 영역(12)에 대응하는, 상기 병렬 요소가 병렬로 연결하는 전계발광 요소(EEL)의 저항값(ROFF-EL)보다 작게 되도록, 선택된다.
최종적으로, 상기 병렬 층(21)의 재질은 광전도성이 아니어서, 대응하는 병렬 요소의 저항값은 조명에 좌우되지 않는다.
따라서 장벽 리브(20)는 패널의 셀을 한정하기 위한 2차원 네트워크를 형성한다. 이들 장벽 리브의 치수 특히 높이와, 이들 장벽 리브의 재질은, 각 셀 내에서 장벽 리브의 바닥과 상부 사이에서 측정된 이들 장벽 리브의 전기 저항이 상기 셀의 병렬 요소(ES.EL)의 저항값(RS.EL)보다 실제로 크도록, 선택된다. 따라서, 이들 장벽 리브는 패널의 셀들을 전기적으로 서로 차단시킨다. 따라서,
- 병렬 요소(ES.EL)는 서로 차단되고,
- 각 셀에 특정한 중간 전극 층 영역(14)은 전기적으로 서로 차단되어, 상기 셀의 전계발광 요소(EEL)와 광전도 요소(EPC) 사이의 공통점에서의 전위는 플로팅(floating) 상태가 된다.
본 발명의 다른 실시예(미도시)에 따라, 병렬 층은 셀의 장벽 리브의 주위에서 불연속성을 가져서, 예컨대 각 셀의 한 측 상의 장벽 리브만이 이러한 병렬 층으로 덮히게 된다. 그러나, 이러한 병렬 층(21)이 광전도 층(12)을 투명 전극 층(18)과 전기적으로 접촉하게 하는 것은 물론 필수적이다.
다른 실시예(미도시)에 있어서, 전기적인 접촉은 중간 전극 층(14)을 통하여 간접적으로 제공될 수 있다.
도 9를 참조하면, 패널의 각 셀은 다음의 요소로 표시될 수 있다,
- 전계발광 층 영역(16)을 둘러싸는 전계발광 요소(EEL),
- 전계발광 요소(EEL)와 직렬인, 동일한 전계발광 층 영역(16)과 마주하는 광전도 층 영역(12)을 감싸는 광전도 요소(EPC), 및
- 전계발광 요소(EEL)와 병렬이고, 상기 셀의 병렬 층(21)에 의해 형성된 병렬 요소(ES.EL).
도 5와 도 6을 참조하여 상술한 전계발광 요소(EEL)와 광전도 요소(EPC)의 전형적인 전기 특성을 기초하고, RS.EL = 25 KΩ, 대략 1/4 ROFF-pc (ROFF-pc = 대략 100 KΩ)과 동일하게 선택함으로써, 본 발명에 따른 셀의 전체적인 전류-전압 특성이 시험된다. 셀의 단자(A, B)에 0에서 20V로 증가하는 전압과 이후 20에서 0V로 감소하는 전압이 인가될 때 다음 사항을 도시한 도 10을 참조.
- 셀과 전계발광 요소(EEL) 및 병렬 요소(ES.EL)의 단자(A, C) 양단의 전압(VE- el);
- 셀의 광전도 요소(EPC)의 단자(C, B) 양단의 전압(VE-pc); 및
- 전계발광 요소(EEL)를 흐르는 전류의 강도(I).
전압이 점등(높은 강도)까지 증가한 후 소등까지 감소하는 한 주기 동안, 본 발명에 따른 병렬 요소(ES.EL)의 첨가로 인해 이 셀에서의 전류의 강도(I)의 변동은 실제적으로 히스테리시스를 나타낸다.
따라서, 패널의 셀을 구동시키고, 영상을 디스플레이시키기 위하여, 패널의 각 행에 대해서 연속적으로 그 행에서 턴온(turn on)될 셀을 턴온시키도록 설계된 선택적인 어드레스 상태 이후, 그 행의 셀들을 이전 어드레스 상태 동안 변경 또는 유지되었던 상태로 유지하도록 설계된 비-선택적인 지속 상태가 뒤따르는 하나의 절차를 사용하는 것이 가능하다.
이러한 구동 절차를 사용하기 위하여 도 3 및 도 4를 참조하여 Va, Vs, 및 Voff에 대한 이전의 정의를 사용함으로써,
- 전압(VT)보다 크거나 같은 Va(셀 점등 전압)를 선택하는 것으로 충분하다; 전압(VT)는 OFF 상태에 있는 소등된 셀의 단자 양단에 가해질 때 셀이 점등하도록 야기하고, ON 상태로 전환되게 하는 전압이며, VT의 값은 도 10에 주어졌다.
- 값(VS-Voff)이 전압(VS.EL)보다 크거나 같도록, VS(셀 지속 전압)와 Voff를 선 택하는 것으로 충분하다; 전압(VS.EL)은, 전계발광 요소(EEL)의 단자 양단에 인가되어 점등(V > VS.EL) 또는 소등(V < VS.EL)을 야기하는 전압이며, VS.EL의 값 역시 도 10에 주어졌다.
상술한 바와 같이, VT는 추가로 VT = ( 1 + ROFF-pc/RS.EL )V S.EL로 주어질 수 있다.
종래기술과는 다르게 전압 값의 지속 영역(도 4 및 도 10 참조)이 존재하는 것으로 밝혀졌는데, 이 동안 이전에 턴온된 패널의 셀은 턴온된 상태를 유지한다. 본 발명에 특정한 병렬 요소(ES.EL) 때문에, 상술한 메모리 효과가 패널의 모든 셀에 대해 얻어진다.
본 발명에 따른 전계발광 디스플레이 패널을 제작하기 위하여, 당업자가 알 수 있는 종래의 층 증착 및 에칭 기술이 이러한 형태의 패널을 위해 사용된다. 이러한 패널을 제작하기 위한 하나의 공정이 이제, 패널의 행 전극의 방향과 열 전극의 방향에서 취한 각각의 단면도인 도 11 및 도 12를 참조하여 설명된다.
예컨대 유리 플레이트로 형성된 기판(10) 상에 스퍼터링 또는 진공 증착(PVD)을 통해 알루미늄의 균일한 층이 증착되고, 이후 얻어진 층은 팽행 전극 또는 열 전극(Xp, Xp+1)의 어레이를 얻기 위하여 에칭되어, 불투명 후면 전극 층(11)이 얻어진다.
이후, 예컨대 플라즈마 강화 화학 증기 증착(PECVD)에 의해 비결정 실리콘이 거나, 또는 화학 증기 증착(CVD) 또는 스핀-코팅에 의해 유기 광전도 재질인, 광전도성 재질의 균일한 층(12)이 열 전극 층(11) 상에 증착된다.
이후, 광 연결 층(13)이 도포되는데, 이 층은 장래의 각 전계발광 셀(Cn,p)을 위해, 광전도 층(12)을 향해 광이 통과하도록 설계된 구멍(26)에 의해 그 중앙에서 관통된 알루미늄 불투명 층으로부터 형성된 연결 요소(25)를 포함한다. 이러한 공정은 알루미늄의 균일한 층(25)을 증착하고, 이어서 패널의 장래의 셀의 중앙에 위치한 광 연결 구멍(26)을 에칭하고, 패널을 셀로 분할하도록 의도된 장래의 장벽 리브(20)를 한정하는 영역을 에칭함으로써 수행된다.
이후, 광전도 층(12)의 광 전도 요소와 이 셀의 전계발광 요소 사이에서 중간 연결 전극을 형성하도록 의도된, 혼합 인듐 주석 산화물(ITO)로 이루어진 얇은 전도 층(14)이 진공 스퍼터링에 의해 도포된다. 이 층은 장벽 리브(20)가 위치할 영역을 한정하기 위하여 이후 다시 에칭된다.
이후, 패널을 전계발광 셀(Cn,p)로 분할하고, 각 셀의 병렬 요소(ES.EL)을 전기적으로 차단하도록 의도된 장벽 리브(20)의 2차원 네트워크가 형성된다. 이러한 목적으로, 유기 장벽 리브 수지의 균일한 층이 먼저 스핀-코팅에 의해 증착되고, 이후 이 층은 장벽 리브(20)의 2차원 네트워크를 형성하도록 에칭된다.
이후, 본 발명에 따른 "병렬 연결"("shunting")을 위하여 사용되는 재질이 패널의 전체 활성 표면 위의 균질한 완전 층으로 증착된다. 이 층은 상기 공정 단계에서 패널의 표면이 갖는 것과 동일한 고저 기복을 갖는다. 이후 본 발명에 따른 병렬 요소(ES.EL)는, 장벽 리브(20)의 벽에서만 코팅의 초기 두께와 동일한 두께의 병렬 층을 남기기 위하여, 전-웨이퍼 이방성 에칭을 통해 얻어진다. 도면을 참조하면, 따라서 에칭은 수직 방향으로만 이루어지고, 병렬 층의 수평 부분만을 제거한다. 따라서 본 발명에 따른 각 셀에 대한 병렬 층(21)과 병렬 요소(ES.EL)가 얻어진다. 예컨대, "병렬" 재질은 화학 증기 증착(CVD)에 의해 얻어진 질화티타늄(TiN)일 수 있다. 이방성 에칭은 그 자체가 알려진 적절한 화학 방법을 사용하여 "고밀도" 플라즈마 에칭 챔버 내에서 수행될 수 있다. 500 ×500 μm2 의 셀에 대해, 쌍안정 모드의 동작에 본 발명에 따른 메모리 효과를 제공할 수 있는 대략 5 KΩ의 병렬 저항값(RS.EL)을 얻기 위하여, 2 nm 내지 100 nm 인 질화티타늄 두께를 갖는 것이 필요하다(TiN은 2×10-4 Ω.cm에서 10-2 Ω.cm까지 조절될 수 있는 고유저항을 갖는 재질이다).
도 12를 참조하면, 열 전극(Xp, Xp+1)에 수직인 분리대(20')의 어레이가 열 전극(Xp, Xp+1)에 수직으로 장벽 리브(20) 위에서 그리고 장래의 셀 사이에서 장착된다. 이러한 목적을 위하여, 유기 장벽 리브 수지의 균일한 층이 먼저 스핀 코팅에 의해 증착되고, 이후 이 층은 분리대(20')의 어레이를 형성하도록 에칭된다. 분리대의 높이 다시말해 증착된 층의 두께는 도 12에 도시된 바와 같이 본 공정의 후속 단계에서 추가로 증착될 층의 두께보다 실질적으로 더 커야 된다.
전계발광 층(16)의 전계발광 요소(EEL)를 형성하도록 의도된 유기 층(161,160,162)은 본 발명에 따라 병렬 층(21)으로 코팅된 장벽 리브(20) 사이에 증착된다. 이들 유기 층(161, 160, 162)은 그 자체가 알려진 것이고, 본 명세서에서는 상세하게 기술되지 않는다. 무기물 전계발광 재질의 사용과 같은 다른 변형예도 본 발명으로부터 벗어남이 없이 고려해 볼 수 있다.
이 후, 행 전극(Yn, Yn+1)을 형성하기 위하여, 열 전극(Xp, Xp+1)에 수직으로 높아진 장벽 리브(20') 사이에 투명 전도 층(18)이 증착된다. 바람직하게 상기 투명 전도 층은 음극과 ITO 층을 포함한다. 증착 조건은, 각 셀의 병렬 요소(ES.EL)의 에지가 상기 투명 층(18)에 의해 덮이는 방식이어야 한다. 본 발명에 따른 영상 디스플레이 패널은 이와 같이 얻어진다.
이제, 본 발명에 따른 패널 제작의 변형 공정이 도 13과 도 14를 참조하여 설명된다. 이 공정은, 병렬 층(21) 대신에 본 발명에 따라 장벽 리브(20) 측면의 표면 층이 병렬 요소(ES.EL)로서 사용되는 것을 제외하면 상술한 공정과 동일하다. 이러한 목적을 위하여, 장벽 리브는 그 표면 층을 더 큰 전도성으로 만들기 위하여 그 표면이 도핑된다. 이러한 공정은 특정 병렬 층의 증착이 필요 없어서 유리하다. 장벽 리브의 일반적인 치수(40 μm의 폭에 대해 1 μm 정도의 두께)가 주어진다면, 장벽 리브의 표면 도핑으로 생성된 누설은 각 셀 내에서 전계발광 요소(EEL)의 단자 전극 사이에서 원하는 병렬 효과를 얻기에 충분하다. 장벽 리브의 전도성 도핑이 오직 표면적으로 이루어지기 때문에, 패널의 셀 사이에서 이전과 동일한 전기적인 차단이 유지된다.
제 3의 실시예에 따라, 본 발명에 따른 병렬 기능은, 상기 층을 통해 전하의 비-재결합(non-recombinatory) 운반을 위한 병렬 채널을 생성하기 위해 적합한 방식으로 유기 전계발광 다중층(16)을 도핑함으로써 제공된다.
당업자는 위에서 주어진 상세한 설명과 자신의 일반적인 지식으로부터, 본 명세서의 시작부분에서 주어진 본 실시예의 일반적인 설명을 기초하여, 본 발명의 양호한 실시예에 따른 패널 즉, 전계발광 요소와 광전도 요소에서의 병렬 효과를 갖는 패널을 제작하는데 필요한 요소를 곧바로 유도하고 형성할 수 있을 것이다.
본 발명은 유기 전계발광 재질 또는 무기 전계발광 재질을 사용하는 것에 관계 없이 전계발광 매트릭스 패널의 모든 형태에 적용될 수 있다.

Claims (12)

  1. 패널의 전면을 향해 광을 방출할 수 있는 메모리 효과를 갖는 전계발광 셀(1)의 매트릭스를 포함하는 영상 디스플레이 패널로서,
    - 상기 셀(1) 각각에서 전면 전극 어레이가 후면 전극 어레이를 가로지르는, 전면 전극 어레이(18) 및 후면 전극 어레이(11)와,
    - 각 셀(1)에 대해 적어도 하나의 전계발광 요소(EEL)를 형성하는 적어도 하나의 전계발광 층(16)과,
    - 각 셀(1)에 대해 광전도 요소(EPC)를 형성하는, 상기 메모리 효과를 얻기 위한 광전도 층(12)으로서, 각 셀의 적어도 하나의 전계발광 요소(EEL)와 상기 광전도 요소(EPC)는 전기적으로 직렬로 연결되고, 상기 직렬로 연결된 요소들의 두 개의 가장 외측 단자는 그 중 하나가 상기 전면 전극 어레이(18)에 연결되고, 다른 하나가 상기 후면 전극 어레이(11)에 연결되는, 광전도 층(12)과,
    - 각 셀에서, 상기 패널의 적어도 하나의 전계발광 층(16)과 상기 광전도 층(12) 사이에서 광을 연결하기 위한 층(13)을 포함하는, 영상 디스플레이 패널에 있어서,
    각 셀(1)에 대해 상기 셀의 적어도 하나의 전계발광 요소(EEL)와 병렬로 위치한 병렬 요소(shunt element)(ES.EL)(21)를 포함하고, 상기 병렬 요소의 저항값은 조명에 좌우되지 않는 것을 특징으로 하는, 영상 디스플레이 패널.
  2. 제 1항에 있어서, 각 셀에 대해, 상기 셀의 적어도 하나의 전계발광 요소(EEL)의 병렬 요소(ES.EL)의 저항값(RS.EL)은, 상기 전계발광 요소(E EL)가 ON 상태일 때 갖는 저항값(RON-EL)보다 큰 것을 특징으로 하는, 영상 디스플레이 패널.
  3. 제 1항 또는 제 2항에 있어서, 적어도 하나의 전계발광 층(16)은 유기물인 것을 특징으로 하는, 영상 디스플레이 패널.
  4. 제 1항 또는 제 2항에 있어서, 각 셀에 대해, 상기 셀의 적어도 하나의 전계발광 요소(EEL)의 상기 병렬 요소(ES.EL)의 저항값(RS.EL)은, 여기 상태에 있지 않을 때의 대응하는 광전도 요소(EPC)의 저항값(ROFF-PC)보다 작거나 같고, OFF 상태일 때의 적어도 하나의 대응하는 전계발광 요소(EEL)의 저항값(ROFF-EL)보다 작은 것을 특징으로 하는, 영상 디스플레이 패널.
  5. 제 4항에 있어서, 상기 셀의 적어도 하나의 전계발광 요소(EEL)의 상기 병렬 요소(ES.EL)의 저항값(RS.EL)은 여기 상태에 있지 않을 때의 상기 대응하는 광전도 요소(EPC)의 상기 저항값(ROFF-PC)보다 엄격하게 낮은 것을 특징으로 하는, 영상 디스플레이 패널.
  6. 제 5항에 있어서, 상기 셀의 적어도 하나의 전계발광 요소(EEL)의 상기 병렬 요소(ES.EL)의 저항값(RS.EL)은 여기 상태에 있지 않을 때의 상기 대응하는 광전도 요소(EPC)의 상기 저항값(ROFF-PC)의 절반보다 작거나 이와 같은 것을 특징으로 하는, 영상 디스플레이 패널.
  7. 제 1항 또는 제 2항에 있어서, 각 셀(1)에 대해 상기 셀의 광전도 요소(EPC)와 병렬로 위치한 병렬 요소(ES.PC)(22)를 포함하는 것을 특징으로 하는, 영상 디스플레이 패널.
  8. 제 7항에 있어서, 각 셀에 대해, 상기 셀의 광전도 요소(EPC)의 상기 병렬 요소(ES.PC)의 저항값(RS.PC)은,
    - 여기된 상태에 있지 않을 때의 상기 광전도 요소(EPC)의 저항값(ROFF-PC)보다 작거나 같고,
    - 상기 동일한 셀의 적어도 하나의 전계발광 요소(EEL)의 상기 병렬 요소(ES.EL)의 저항값(RS.EL)보다 크거나 같은 것을 특징으로 하는, 영상 디스플레이 패널.
  9. 제 8항에 있어서, 각 셀에 대해 RS.PC / RS.EL ≥2 인 것을 특징으로 하는, 영상 디스플레이 패널.
  10. 제 9항에 있어서, 각 셀에 대해 RS.PC / RS.EL ≥3 인 것을 특징으로 하는, 영상 디스플레이 패널.
  11. 제 1항 또는 제 2항에 있어서, 각 셀 내에서, 대응하는 전계발광 및 광전도 요소가 전기적으로 직렬로 연결되도록, 적어도 하나의 전계발광 층과 상기 광전도 층 사이의 각 경계면에서 전도성 요소를 포함하고, 다양한 셀(1, 1')의 상기 전도성 요소는 서로 전기적으로 차단되는 것을 특징으로 하는, 영상 디스플레이 패널.
  12. 제 1항 또는 제 2항에 있어서, 영상 디스플레이를 위하여 상기 셀을 구동하기 위한 수단을 포함하며, 상기 셀을 구동하기 위한 수단은, 상기 패널의 셀의 각 행에 대해서 연속적으로 상기 행에서 턴온(turn on)될 셀을 턴온시키도록 설계된 선택적인 어드레스 상태 이후, 상기 행의 셀들을 선행하는 어드레스 상태 동안 변경되었거나 유지되었던 상태로 유지하도록 설계된 비선택적인 지속 상태가 뒤따르는 하나의 절차를 수행하도록 설계되는 것을 특징으로 하는, 영상 디스플레이 패널.
KR1020047009346A 2001-12-18 2002-12-12 병렬 메모리 효과를 갖는 전계발광 셀의 매트릭스로 이루어진 영상 디스플레이 패널 KR100911275B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0116843A FR2833741A1 (fr) 2001-12-18 2001-12-18 Panneau de visualisation d'images forme d'une matrice de cellules electroluminescentes a effet memoire shuntees
FR01/16843 2001-12-18
PCT/FR2002/004314 WO2003054843A2 (fr) 2001-12-18 2002-12-12 Panneau de visualisation d'images forme d'une matrice de cellules electroluminescentes a effet memoire shuntees

Publications (2)

Publication Number Publication Date
KR20040075006A KR20040075006A (ko) 2004-08-26
KR100911275B1 true KR100911275B1 (ko) 2009-08-11

Family

ID=8870970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047009346A KR100911275B1 (ko) 2001-12-18 2002-12-12 병렬 메모리 효과를 갖는 전계발광 셀의 매트릭스로 이루어진 영상 디스플레이 패널

Country Status (9)

Country Link
US (1) US7439673B2 (ko)
EP (1) EP1456831B1 (ko)
JP (1) JP4456868B2 (ko)
KR (1) KR100911275B1 (ko)
CN (1) CN100351885C (ko)
AU (1) AU2002364644A1 (ko)
DE (1) DE60236455D1 (ko)
FR (1) FR2833741A1 (ko)
WO (1) WO2003054843A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004072937A2 (en) * 2003-02-13 2004-08-26 Koninklijke Philips Electronics N.V. An optically addressable matrix display
JP2005017959A (ja) * 2003-06-27 2005-01-20 Fuji Electric Holdings Co Ltd 表示装置の駆動方法
FR2869143A1 (fr) * 2004-04-16 2005-10-21 Thomson Licensing Sa Panneau electroluminescent bistable a trois reseaux d'electrodes
JP4884701B2 (ja) * 2004-05-21 2012-02-29 株式会社半導体エネルギー研究所 表示装置
US8760374B2 (en) * 2004-05-21 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Display device having a light emitting element
KR100759685B1 (ko) * 2005-09-08 2007-09-17 삼성에스디아이 주식회사 레이저 전사용 전사부재 및 이를 이용한 발광소자 및발광소자의 제조방법
WO2008078979A1 (en) * 2006-12-22 2008-07-03 Otb Group B.V. Oled display, and method for operating and method for manufacturing such oled display
JP5431704B2 (ja) * 2008-09-26 2014-03-05 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
CN108648690B (zh) * 2018-04-26 2020-04-17 上海天马有机发光显示技术有限公司 一种显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3786307A (en) 1972-06-23 1974-01-15 Atronics Corp Solid state electroluminescent x-y display panels
US4035774A (en) 1975-12-19 1977-07-12 International Business Machines Corporation Bistable electroluminescent memory and display device
US6188175B1 (en) 1995-04-18 2001-02-13 Cambridge Display Technology Limited Electroluminescent device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2874308A (en) * 1956-07-02 1959-02-17 Sylvania Electric Prod Electroluminescent device
GB889277A (en) * 1957-10-24 1962-02-14 Nat Res Dev Improvements relating to switching devices
US3070701A (en) * 1959-07-14 1962-12-25 Sylvania Electric Prod Electroluminescent device
FR2643180B1 (fr) * 1989-02-10 1991-05-10 France Etat Dispositif d'affichage monochrome a memoire du type photoconducteur-electroluminescent
US5990629A (en) * 1997-01-28 1999-11-23 Casio Computer Co., Ltd. Electroluminescent display device and a driving method thereof
FR2827991A1 (fr) * 2001-07-27 2003-01-31 Thomson Licensing Sa Panneau de visualisation d'images forme d'une matrice de cellules electroluminescentes a effet memoire

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3786307A (en) 1972-06-23 1974-01-15 Atronics Corp Solid state electroluminescent x-y display panels
US4035774A (en) 1975-12-19 1977-07-12 International Business Machines Corporation Bistable electroluminescent memory and display device
US6188175B1 (en) 1995-04-18 2001-02-13 Cambridge Display Technology Limited Electroluminescent device

Also Published As

Publication number Publication date
US7439673B2 (en) 2008-10-21
FR2833741A1 (fr) 2003-06-20
CN100351885C (zh) 2007-11-28
KR20040075006A (ko) 2004-08-26
JP4456868B2 (ja) 2010-04-28
WO2003054843A3 (fr) 2004-04-15
EP1456831A2 (fr) 2004-09-15
EP1456831B1 (fr) 2010-05-19
JP2005513553A (ja) 2005-05-12
AU2002364644A1 (en) 2003-07-09
CN1605091A (zh) 2005-04-06
DE60236455D1 (de) 2010-07-01
US20050116618A1 (en) 2005-06-02
WO2003054843A2 (fr) 2003-07-03

Similar Documents

Publication Publication Date Title
JP4820001B2 (ja) アクティブマトリックス電界発光表示装置
US6188175B1 (en) Electroluminescent device
KR100859970B1 (ko) 화상표시장치 및 그 구동방법
JP2006520490A (ja) エージングに対抗するためにタイミングに有効な光フィードバックを有する発光アクティブマトリクス表示装置
JP2003536115A (ja) 受光素子を具備する発光マトリックス配列表示装置
JP2006527406A (ja) カラー電界発光表示装置
JP4540903B2 (ja) アクティブマトリクス型表示装置
KR100911275B1 (ko) 병렬 메모리 효과를 갖는 전계발광 셀의 매트릭스로 이루어진 영상 디스플레이 패널
US20030117347A1 (en) Active matrix electroluminescent display device
JP4107328B2 (ja) 表示装置及びその駆動方法
EP1735835B1 (en) Display panel
KR100860799B1 (ko) 메모리-효과 전자발광 셀 매트릭스로 구성된 이미지디스플레이 패널
US20020190664A1 (en) Organic EL element, organic EL element array and organic EL display
US7714514B1 (en) Large area organic electroluminescent display using bimorph MEMS devices
US6803729B2 (en) Drive circuit for organic EL device
KR101006704B1 (ko) 각 셀이 쇼클리 다이오드를 포함하는 쌍안정 유기전자발광 패널
KR100482328B1 (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
US10529279B1 (en) Large area OLED display with MEMS switching device
JP2008191684A (ja) アクティブマトリクス型表示装置
JP2003271096A (ja) 有機ｅｌ表示装置およびその駆動方法
JP2005017959A (ja) 表示装置の駆動方法
JP2002328650A (ja) 有機電界発光素子の駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 10