KR101006704B1 - 각 셀이 쇼클리 다이오드를 포함하는 쌍안정 유기전자발광 패널 - Google Patents

각 셀이 쇼클리 다이오드를 포함하는 쌍안정 유기전자발광 패널 Download PDF

Info

Publication number
KR101006704B1
KR101006704B1 KR1020030077503A KR20030077503A KR101006704B1 KR 101006704 B1 KR101006704 B1 KR 101006704B1 KR 1020030077503 A KR1020030077503 A KR 1020030077503A KR 20030077503 A KR20030077503 A KR 20030077503A KR 101006704 B1 KR101006704 B1 KR 101006704B1
Authority
KR
South Korea
Prior art keywords
array
cell
panel
electrode
signal
Prior art date
Application number
KR1020030077503A
Other languages
English (en)
Other versions
KR20040040362A (ko
Inventor
크리스토프 쁘리
쟝-폴 다고와
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20040040362A publication Critical patent/KR20040040362A/ko
Application granted granted Critical
Publication of KR101006704B1 publication Critical patent/KR101006704B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/088—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element
    • G09G2300/0885—Pixel comprising a non-linear two-terminal element alone in series with each display pixel element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Abstract

패널은 기판 상에 위치한 전자발광 셀 어레이와, 적어도 제 1 및 제 2 어레이 전극(1, 6)을 포함하며, 각 셀은 제 1 어레이의 전극과 제 2 어레이의 전극 사이에 직렬로 연결된 p-n-p-n 또는 n-p-n-p 접합(2)과 유기 전자발광 레이어(5)를 포함한다. 얻어진 쌍안정 패널은 비싸지 않으며, 주위의 광에 민감하지 않다.

Description

각 셀이 쇼클리 다이오드를 포함하는 쌍안정 유기 전자발광 패널{BISTABLE ORGANIC ELECTROLUMINESCENT PANEL IN WHICH EACH CELL INCLUDES A SHOCKLEY DIODE}
도 1은 도 6에 도시된 셀의 회로도.
도 2는 도 1의 두 개의 직렬 연결된 소자의 전류-전압 특징을 도시한 도면.
도 3은 전압을 도 1 및 도 6의 셀 단자에 인가하는 주기 동안에 이 셀에 의해 방출되는 광 강도의 변화를 도시한 도면.
도 4는 도 5에 도시된 구동 방법이 사용될 때 이 셀 단자에 인가된 여러 전압을 도시한 도면.
도 5는 아래와 같은 전극에 연결된 도 1 및 도 6에 도시된 것과 같은 셀이 제공된 본 발명에 따른 패널의 두 개의 행 전극(Yn 및 Yn+1) 및 열 전극(Xp)에 인가된 전압의 타이밍도.
도 6은 본 발명의 일실시예에 따른 패널의 셀의 개략적인 횡단면도.
<도면 주요 부분에 대한 부호의 설명>
1: 행 전극 2: a-Si 적
3: 전하 주입 레이어 4: 폴리머 레이어
5: 유기 전자발광 레이어 6: 열 전극
본 발명은 메모리 효과를 갖는 전자발광 이미지 디스플레이 패널, 이 패널을 포함하는 디바이스 및 이미지를 디스플레이하기 위해 이 패널을 구동하는 방법에 관한 것이다.
예컨대, 다결정 실리콘에 기반하는 것과 같은 반도체 기판에 놓인 전자발광 셀 어레이를 포함하는 전자발광 패널이 알려져 있으며, 이러한 패널은 일반적으로 능동-매트릭스 패널이다.
"쌍안정" 또는 "메모리 효과" 패널로 불리는 전자발광 패널이 알려져 있으며, 여기서 각 전자발광 셀은,
- 선택적 활성 전압 어드레스 신호에 응답하여 안정 OFF 상태에서 안정 ON 상태로 스위칭되거나 또는 소거 전압 어드레스 신호에 응답하여 그 반대로 스위칭될 수 있고;
- 패널의 모든 셀에 동일한, 지속 전압이라고 불리는 전압을 인가하여, 이러한 어드레스 신호에 의해 놓여져 있는 OFF 또는 ON 상태로 유지될 수 있다.
문서, US 4035774-IBM, US 4808880-CENT 및 US 6188175B1-CDT는 이러한 유형의 패널을 개시하며, 여기서 각 셀은 적층되고 직렬로 연결된 광전도 레이어 및 유기 전자발광 레이어를 포함한다.
문서, FR 2 037 158은 이러한 유형의 패널을 기술하고 있으며, 여기서 각 셀은 직렬로 연결된 p-n-p-n 접합 및 발광 다이오드를 포함한다. 상기 문서에 개시된 패널의 결점은, 이것이 세 개의 어레이 전극에 의해 구동되어야 한다는 점이며, 이는, 상기 문서의 도 3 및 도 4에 기술된 디바이스가,
- 각 발광 다이오드 단자들 중 하나를 발전기(generator)의 단자들(양극 단자들){20 및 21(도 3) 또는 51 및 54(도 4)}에 연결하는 공통 어레이 전극과;
- 각 p-n-p-n 접합 단자들 중 하나를 선택 수단(23 또는 53)에 직접 연결하는, 어드레싱(즉, p-n-p-n 접합 상태 스위칭)만을 위한 어레이 전극과;
- 각 p-n-p-n 접합의 동일 단자를 전하 제한 저항(charge limitation resistor)을 통해서 선택 수단(23 또는 53)에 연결하는, 지속(sustaining)(즉, 어드레싱 이후 셀 공급)만을 위한 어레이 전극을 포함하기 때문이다.
그러므로, 문서, FR 2 037 158에 기술된 패널은 세 개의 어레이 전극을 포함한다.
본 발명의 목적은 p-n-p-n 접합이 제공된 패널 구조를 간략화하는 것이며, 또 다른 목적은 이들 간략화된 패널에 적합한 구동 수단을 제공하는 것이다.
이를 위해, 본 발명의 요지는 기판 상에 놓인 전자발광 셀 어레이, 제 1 및 제 2 어레이 전극을 포함하는 이미지 디스플레이 패널이며, 여기서 각 셀은 제 1 어레이 전극과 제 2 어레이 전극 사이에 직렬로 연결된 p-n-p-n 또는 n-p-n-p 접합 및 유기 전자발광 레이어를 포함하며, 여기서, 각 셀에 대해 상기 패널의 어떠한 전극도 상기 접합의 n-유형 중간 서브레이어 또는 p-유형 중간 서브레이어에 직접 연결되지 않는다.
이러한 접합은 쇼클리 다이오드로 동작하도록 디자인되며, 그에 따라 새로운 쌍안정 패널 유형이 얻어진다.
n-유형 또는 p-유형 중간 서브레이어는 n1-p1-n2-p2 적에서 서브레이어(p1 및 n2)에 해당하거나 또는 p'1-n'1-p'2-n'2 적에서 서브레이어(n'1 및 p'2)에 대응하며, 종래의 p-n-p-n 또는 n-p-n-p 접합에서, 이러한 중간 서브레이어는 본 발명의 경우가 아닌, 접합의 상태(온 또는 오프)를 설정하기 위한 "트리거(trigger)" 역할을 할 수 있으며, 이는 본 발명에 따라 이들 서브레이어가 패널의 각 전극에 연결되지 않음으로써 패널 제조를 상당히 간략화시키기 때문이다.
접합의 n-p 또는 p-n 경계 평면은 여러 셀의 방사 표면(emissive surface) 평면에 평행하거나 상기 평면에 수직할 수 있다.
이러한 쌍안정 패널은 종래기술의 패널에 비해 주요한 장점을 가지며, 여기서 쌍안정 효과가 각 셀 내의 광전도 요소에 의해 얻어지며, 이는
- 얻어진 메모리 효과가 주위의 광에 독립적이며, 광전도 요소를 갖는 패널들에서 이들 요소가 주위의 광의 영향으로 우발적으로 트립될 수 있지만, 본 발명에 따른 패널에서 이러한 위험이 완전히 제거되며;
- 이러한 패널이 전자발광 요소 단자들에서나 또한 p-n-p-n 또는 n-p-n-p 접합의 단자들에서도 분로(shunt)를 필요로 하지 않고, 이러한 패널이 증폭 레이어를 필요로 하지 않기 때문이다.
전술한 FR 2 037 158에 기술된 패널과는 달리, 그러므로 패널은 여기서 단지 두 개의 어레이 전극을 포함하며, 쌍안정 메모리-효과 패널은 그러므로 단지 두 개의 어레이 전극으로 얻어지며, 이를 통해 상당히 패널 제조를 간략화시키게 된다.
요약하면, 본 발명의 요지는 기판 상에 놓인 전자발광 셀 어레이, 제 1 및 제 2 어레이 전극을 포함하는 패널이며, 여기서 각 셀은 제 1 어레이 전극 및 제 2 어레이 전극 사이에 직렬로 연결된 p-n-p-n이나 n-p-n-p 접합 및 유기 전자발광 레이어를 포함하며, 여기서 어떠한 패널 전극도 p-n-p-n 또는 n-p-n-p 접합의 n-유형 중간 서브레이어나 또는 p 유형 중간 서브레이어에 직접 연결되지 않는다.
바람직하게, 여러 셀의 p-n-p-n 또는 n-p-n-p 접합은 절연 요소에 의해 서로 전기적으로 절연된다.
바람직하게, 각 셀은 상기 전자발광 레이어와 상기 접합 사이에 삽입된 전하 주입 요소를 포함한다.
바람직하게, 상기 전하 주입 요소는 불투명하다.
본 발명의 요지는 또한 선행하는 청구항 중 어느 한 항에 기재된 패널을 포함하는, 픽셀 또는 서브픽셀로 분할되는 이미지를 디스플레이하기 위한 디바이스이며, 이 디바이스는,
- 어드레스 단계인 때에 제 2 어레이의 각 전극에 연속해서 기록 트리거 신호(Va)로 불리는 신호를 인가하고, 이 시간 동안에 지속 신호(VS)로 불리는 신호를 지속 단계인 때에 제 2 어레이의 다른 전극에 인가하는데 적합하며;
- 기록 신호(Va)를 상기 제 2 어레이의 전극에 인가하는 동안, 제 1 어레이의 전극들에 동시에 상태 신호로 불리는 신호(Voff 또는 Von)를 각각 제 2 어레이의 이 전극의 후속하는 지속 단계 동안에 제 2 어레이의 상기 전극과 해당 제 1 어레이의 전극 사이에 연결된 셀을 활성화시키지 않는 것이 바람직한지 또는 활성화시키는 것이 바람직한지에 따라서 인가하는데 적합한 공급 및 구동 수단을 포함하는 것을 특징으로 한다.
매트릭스 패널을 구동하는 종래의 방법에 따라, 두 개의 어드레스 단계 사이의 지속 단계의 지속기간은 패널의 셀들의 밝기를 조정할 수 있게 하며, 특히 각 이미지를 디스플레이하는데 필요한 그레이 레벨을 생성할 수 있게 한다.
바람직하게, 만약 VT가 그 이상에서 비활성화된 즉 OFF 상태의 셀이 활성화된 즉 ON 상태로 스위칭되는 패널 셀 단자 전압이라면 및 만약 VD가 그 이하에서 활성화된 즉 ON 상태의 셀이 비활성화된 즉 OFF 상태로 스위칭되는 패널 셀 단자 전압이라면, 상기 공급 및 구동 수단은, Voff가 Von보다 더 크므로,
- Va-Von≥VT 및 Va-Voff<VT
- VS-Von< VT 및 VS-Voff>VD가 되도록 디자인된다.
바람직하게, 공급 및 구동 수단은 또한 제 2 어레이 전극의 각 어드레스 단계 동안에 보상 신호로 불리는 신호(VC)를 제 1 어레이의 여러 전극에 동시에 인가 하는데 적합하며, 여기서 상기 어드레스 단계 동안에 데이터 신호(Von)를 수신하는 제 1 어레이 전극에 대해 VC=Voff이며, 여기서 상기 어드레스 단계 동안에 데이터 신호(Voff)를 수신하는 제 1 어레이 전극에 대해 VC=Von이다.
그러므로, 이것은 제 2 어레이 전극을 어드레싱하기 위해 제 1 어드레스 전극에 전송된 신호가 이들 전극이 지속 단계에 있는 동안 이러한 제 2 어레이의 다른 전극들에 또한 영향을 미치며, 그에 따라 이들 전극에 대응하는 셀의 밝기 레벨을 방해하는 것을 방지한다.
바람직하게, 상기 공급 및 구동 수단은, 각 어드레스 단계 동안에 상기 보상 신호(VC) 인가 지속기간이 대략 데이터 신호(Von 또는 Voff) 인가 지속기간과 같도록 디자인된다.
본 발명은 비-제한된 예 및 수반하는 도면을 참조하여 제공되는 다음의 상세한 설명을 읽음으로써 좀더 분명하게 이해될 것이다.
타이밍도를 도시하는 도면은 만약 비율이 고려되었었다면 꽤 분명해지지 않았을 특정한 세부사항을 더 잘 드러내기 위해 수치의 척도를 고려하지 않는다.
본 발명의 일실시예에 따른 패널은 다음과 같은 단계로 제조될 수 있다:
1. 기판(7) 상에 예컨대 알루미늄 원료 필름과 같은 전도성 필름을 증착하는 단계와;
2. 행 어레이 전극(Yn)을 얻기 위해 전도성 막을 에칭하는 단계와;
3. 쇼클리-유형 접합을 형성하는데 적합한 적을 얻기 위해 연속해서 p-n-p-n으로 도핑된 반도체 물질의 네 개의 중첩 레이어를 증착하는 단계로서, 예컨대 a-Si의 중첩 레이어가 화학 증기 증착(CVD)에 의해 증착되고, 이들 레이어 각각은 증착 기압 가스 성질을 적절하게 선택함으로써 다양하게 도핑되는, 네 개의 중첩 레이어 증착 단계와;
4. 기판의 전체 활성 표면상에 유기 전자발광 레이어를 위한 전하 주입 물질을 증착하는 단계로서, 바람직하게는 불투명한 물질이 광이 p-n-p-n 접합 레이어에 도달하는 것을 막기 위해 선택되는, 전하 주입 물질 증착 단계와;
5. 각 픽셀 또는 서브픽셀에서 절연되어 p-n-p-n 쇼클리 다이오드(2) 및 주입 레이어 요소를 형성하기 위해 단계 3, 4에서 증착된 레이어를 에칭하는 단계로서, 적절한 선택 에칭 방법이 에칭 단계가 알루미늄 전극 라인 상에서 멈추도록 사용되는, 에칭 단계와;
6. 각 픽셀 또는 서브픽셀에 특정한 주입 레이어 요소들과 p-n-p-n 접합 사이에 전기 절연(4)을 도포함으로써 절연시키기 위해, 광민감성 폴리머 절연 레이어의 전체 표면 위에 스핀 코팅(Spin coating)에 의해 증착시키며, 그런 다음에 이 레이어에 각 픽셀의 방출 영역을 한정하는 개구부를 생성하는 단계로서, 유리하게는, 이 절연체를 도포하여 유기 OLED 멀티레이어의 코팅을 준비하기 위해 표면이 평평하게 되게 하는, 단계와;
7. 이배퍼레이션(evaporation)에 의해 예컨대 CuPC/TPD/Alq3 유형의 종래의 OLED 멀티레이어와 같은 전체 표면 상의 유기 전자발광 레이어를 종래 방식으로 증착하는 단계로서, 컬러 패널의 경우, 여러 컬러, 즉 적색, 녹색 및 청색에 대한 세 개의 OLED 멀티레이어를 선택적이고 연속적으로 증착시키기 위해 마스크가 사용되는, 단계와;
8. 예컨대 LiF/AI/ITO 멀티레이어를 증착하는 것과 같이 투명 또는 반-투명 전도성 물질을 증착하여, 행 전극에 수직인 열 전극(Xp) 어레이를 형성하는 단계로서, 이들 전극은 마스크를 통해 선택적으로 증착함으로써 형성될 수 있고, 만약 표면이 음극 분리기(cathode separator)와 같은 형태적 특성부 어레이(array of topographical features)를 포함한다면, 표면이 전극을 형성하기 위해 이들 특성부에 의해 분할되도록 전체 표면상에 이러한 멀티레이어를 증착시키는 것이 또한 가능한, 열 전극(Xp) 어레이 형성 단계와;
9. 본래 알려진 방식으로 전체 조립체를 캡슐화하는(encapsulation) 단계.
도 6은 이 방법에 의해 얻어진 패널 셀의 횡단면도를 도시하며, 여기서 여러 레이어는 다음과 같이 지칭된다:
1: 알루미늄 행 전극;
2: 연속해서 p-n-p-n으로 도핑된 a-Si 적;
3: 전도성 불투명 전하 주입 레이어;
4: 셀을 서로 전기 절연시키는 폴리머 레이어;
5: 유기 전자발광 레이어;
6: 투명 또는 반-투명 열 전극;
7: 기판.
여러 셀의 p-n-p-n 접합 사이에, 그러므로 레이어(4)가 절연 요소를 형성한다.
전하 주입 레이어(3)는 각 셀에서 전하 주입 요소를 형성하며, 여러 셀의 전하 주입 요소는 절연 요소에 의해 서로 전기적으로 절연되고, 이들 주입 요소는 어레이의 임의의 전극에 연결되지 않는다.
얻어진 패널의 접합의 n-p 또는 p-n 경계면의 평면은 이 경우, 각 셀에 대해 p-n-p-n 접합 및 유기 전자발광 레이어가 적층되도록 여러 셀의 방출 표면 평면에 평행하다.
이 패널의 각 셀에 대해 얻어진 메모리 효과는, 패널 셀의 각 행에 대해 연속해서 이 행에서 턴 온될 셀을 턴 온하고자 하는 어드레스 단계 및 그리고 나서 이전 어드레스 단계가 이 행의 셀들을 놓아두는 즉 남겨두는 상태로 이들 행의 셀을 유지시키고자 하는 지속 단계를 포함하는 절차를 사용할 수 있도록 디자인되며, 행의 셀들이 어드레스 단계에 있는 동안, 패널의 다른 행의 모든 셀은 지속 단계에 있다.
매트릭스 패널을 구동하는 종래의 방법에 따라, 지속 단계의 지속기간은 패널의 셀의 밝기를 조정하며 특히 각 이미지를 디스플레이하는데 필요한 그레이 레벨을 생성하는데 사용된다.
그러므로, 패널의 셀의 메모리 효과를 이용하는 구동 방법이 다음의 단계에 의해 구현된다:
- 어드레스 단계 동안, 턴 온되는 셀의 단자에만 턴-온 전압(Va-Von)을 인가하는 단계와;
- 지속 단계 동안에, 변동할 수 있지만 이전에 턴 온된 셀이 턴 온 상태를 유지할 만큼 충분히 높은 상태를 유지해야 하고, 이전에 턴 오프된 셀을 턴 온시킬 위험이 없을 만큼 충분히 낮은 상태를 유지해야 하는 지속 전압을 모든 셀의 단자에 인가하는 단계.
그러므로, 어드레스 단계는 선택 단계이며, 이와는 대조적으로 지속 단계는 선택적이지 않고, 동일한 전압을 모든 셀 단자에 인가할 수 있게 하고 패널이 구동되는 방식을 상당히 간략화시킬 수 있다.
실제로, 이러한 패널을 구동하는 방법의 두 주요한 그룹이 있다:
- 패널의 모든 행이 연속해서 어드레싱되고, 그런 다음 지속 단계가 시작하며; 그런 다음 어드레스 및 지속 단계가 시간상으로 나누어지거나;
- 또는 패널의 행 또는 심지어 행 그룹이 어드레싱되고 있는 동안에, 다른 행들은 지속 단계에 있으며, 어드레스 및 지속 단계가 그러므로 섞여진다(interlaced).
별도의 어드레스 및 지속 단계를 갖는 처음 방법은 어드레스 단계 동안 패널의 어떠한 셀도 광을 방출하지 않으므로 결점을 가지며, 즉 패널은 최대 밝기 면에 서 성능이 저하된다.
본 발명은 어드레스 및 지속 단계가 섞이는 밝기 관점에서 가장 유리한 경우에 관한 것이며, 이때 문제는 행을 어드레싱하는데 있어서 열 전극에 보내진 신호가 다른 행들이 지속 단계에 있는 동안 또한 다른 행에 영향을 미쳐서 그 결과 이들 행에 대응하는 셀의 밝기 레벨을 방해한다는 점이며, 그에 따라, 행의 셀의 밝기 레벨은 다른 행에 보내진 어드레스 신호에 의해 영향을 받으며, 이것은 이미지 디스플레이 품질을 방해한다.
본 발명에 따른 구동 방법은 이후에 설명되는 보상 동작을 추가함으로서 이러한 결점을 피할 수 있게 한다.
도 1은 어레이중 하나의 전극의 지점(A)과 다른 어레이의 전극의 지점(B) 사이에 연결된, 도 6에 도시된 패널 셀의 등가회로도를 도시하며, 패널의 각 셀은 공통 지점(C)을 통해 p-n-p-n 접합(SD)과 직렬 연결되는 발광 다이오드(LED)로 전기적으로 표시될 수 있다.
이제 패널의 각 셀에서 유리하게 얻어진 메모리 효과가 어떻게 동작하는지를 좀더 상세하게 기술할 것이다.
도 2는 도 1에 도시된 유형의 셀의 두 소자(LED 및 SD) 각각의 전류(I)-전압(V) 특징을 도시한다:
- 실선 곡선은 OLED 유형의 발광 다이오드의 종래의 특성을 도시한다;
- 점선 곡선은, 예컨대 메이슨(Masson)에 의해 출판되고 헨리 매튜(Henry Mathieu)가 쓴 논문: "반도체 및 전자 소자의 물리적 특성(physics of semiconductors and electronic components)" 4판, ISBN:2-225-83151-3, 1997년에서 기술된 바와 같이, 쇼클리 유형 다이오드로 동작하는 p-n-p-n 접합의 종래 특성을 도시하며, 저전압에서, 이 소자는 매우 높은 임피던스(SDRH)를 가지며, 브레이크오버(breakover) 전압(SDVBO) 이상에서, 이 접합의 임피던스는 레벨(SDR L<<SDRH)까지 갑자기 강하하며, 그런 다음 반대 방향에서 소멸 전압이라고 불리는 전압 이하에서(SDV0<<SDVBO), 이 접합의 임피던스는 다시 초기 레벨로 크게 증가하며, 스위치-오버 순간에, 상승 방향 또는 하강 방향에서 접합의 전류는 SDIBO로 불린다.
도통 상태에서 p-n-p-n 접합의 저 임피던스(SDRL)는 브레이크오버 전압(SDV BO) 크기 정도인 인가된 전압에 대한 발광 다이오드(LED)의 임피던스와 비교할 때 작은 것으로 가정되며, 두 개의 소자(LED 및 SD)가 직렬로 연결될 때, 발광 다이오드의 단자 전압은 p-n-p-n 접합(SD)이 저 임피던스 도통 상태로 스위칭할 때 LEDVBO로 불린다.
만약 CELLV가 직렬 연결된 두 소자의 단자에 인가된 전압이라면, CELLV = SDV + LEDV이며, 여기서,
- SDV = SDRH/(SDRH + LEDR). CELL V (R1)
- LEDV = LEDRH/(SDRH + LEDR).CELL V (R2)
이며, 여기서 LEDR은 발광 다이오드의 다이내믹 저항이다.
만약 I가 이러한 직렬 연결에서의 전류 세기라면, 이러한 직렬 연결의 특성 곡선은 전이 영역으로 나누어지는 두 개의 동작 영역으로 나누어질 수 있다: OFF 상태에서의 제 1 동작 영역으로서, 여기서 I< SDIBO이며, 제 1 전이 OFF/ON 영역으로서, 여기서 I는 SDIBO에 근접하며, ON 상태에서의 제 2 동작 영역으로서, 여기서 I>SDIBO이며, 및 제 2 전이 ON/OFF 영역.
1. 제 1 동작 영역: I<SDIBO(OFF 상태)
직렬 연결의 단자 전압은 이들 소자의 다이내믹 저항에 따라 소자(LED 및 SD) 사이에 분배된다: 따라서, SDV=SDRH.I 및 LEDV = LED RH.I.
여기서, LEDRH는 p-n-p-n 다이오드가 도통되지 않을 때의 임피던스에 대응하는 "고 임피던스" 범위에서 발광 다이오드의 다이내믹 저항이다.
2. 제 1 전이 영역: p-n-p-n 다이오드의 OFF/ON 스위칭:
VT는 OFF/ON 스위칭 순간에 직렬 연결의 단자에 인가된 전압이라고 하면, 다음의 상태가 연속해서 온다:
- ON 상태로 스위칭하기 직전에, CELLV=VT-ε'이며 이때 SDV
Figure 112003041514710-pat00001
Figure 112003041514710-pat00002
SDVBO 및 I=SDIBO-ε이고, 셀은 여전히 OFF 상태에 있으므로, 이전처럼, VT-ε'=(SDRH + LEDRH).(SDIBO-ε)이고 다이오드의 단자 전압(LEDVBO)은 LEDRH.SDI BO이며;
- ON 상태로 스위칭한 직후에, CELLV=VT+ε'이며, 셀이 이제 ON 상태에 있으므로 SDV=SDV0<<SDVBO이다.
그러면 전류(I)는 SDIBO+ε가 되고, 전압(SDV)은 SDRL .I가 되며, 만약 발광 다이오드(LED)가 SD 접합의 전체 임피던스 변화를 수용한다면, LEDV=LEDRH.I+( SDRH-SDRL).I이다.
그러나, 이러한 동작 지점은 불안정하며, 직렬 연결에서 전류(I)는 VT+ε'=(SDRL+LEDRL).IP가 되도록 값(I P>SDIBO)까지 증가할 것이며, 여기서 LEDRL은 p-n-p-n 다이오드가 도통되고 LEDRL<LEDRH일 때의 임피던스에 대응하는 "저 임피던스" 범 위의 발광 다이오드의 다이내믹한 저항이다.
따라서, SDV=SDVP=SDRL.IP 및 LED V=LEDVP=LEDRL.IP이다.
3. 제 2 동작 영역: I>SDIBO(ON 상태):
직렬 연결의 단자에서 전압(CELLV)은 직렬 연결을 ON 상태로 유지하면서 OFF/ON 스위칭 값(VT) 이하로 감소될 수 있으며, 이때 전류 세기는 IBO 이상을 유지하면서 IP 이하로 강하한다.
4. 제 2 전이 영역: p-n-p-n 다이오드의 ON/OFF 스위칭:
ON/OFF 스위칭 순간에 직렬 연결의 단자에 인가된 전압은 VD로 불리며, 따라서 VD=SDVO+LEDVBO이다.
시스템은 두 개의 작동 범위를 가지고 있으므로, 이것은 쌍안정 시스템으로 지칭된다.
전류(I)는 쇼클리 다이오드(SD)의 임피던스가 무엇이든지 발광 다이오드(LED)를 통해 흐름을 여기서 주목해야 하며, 그러므로 시스템의 두 상태의 발광이 있으며, 그러나, OFF/ON 또는 ON/OFF 전이 영역에서의 전류 변화는 이미지를 디스플레이하는데 필요한 콘트래스트(contrast)에 적합한 광 세기 변화를 유도할 만큼 충분히 크다.
VD<VS<VT가 되는 중간 전압(CELLV=VS)에 대해, 다이오드는 그러므로 많은 양의 광을 방출하며, 만약 SDVSUS가 p-n-p-n 접합의 단자 전압이고 LEDVSUS 가 발광 다이오드의 단자 전압이라면, VS=SDVSUS + LEDVSUS이다.
도 3은 이제까지 기술되었던 두 소자의 직렬 연결의 단자에 인가되는 점점 증가하는 전압 및 또한 점점 감소하는 전압에 대응하는 주기 동안에 다이오드에 의한 광 방출의 세기를 예시하며, 이 도면은 종래의 쌍안정 동작에 명확하게 대응하며, 본 발명에 따른 셀의 구조는 도 6에 도시된 바와 같이 사실 원하는 메모리 효과를 제공한다.
전술한 유형의 구동 방법이 본 발명에 따른 전자발광 패널에 적용될 때 얻어지는 메모리 효과가 이제 좀더 상세하게 기술될 것이다.
도 5는 이러한 종래 구동 방법에 따라서 다음을 예시한다:
- 셀(En,p)이 패널의 행(n) 전극과 열(p) 전극 사이에 공급되고, 전체 어드레스 단계 "어드레스-n"에서 이러한 셀이 점등되고, 이러한 셀은 t>t1 동안 발광 상태를 유지하며,
- 그 다음 행 "어드레스-n+1"의 셀(En+1,p)에 대해, 전체 어드레스 단계에서 이러한 셀이 턴 온되지 않으며, 이러한 셀은 t>t2 동안 오프 상태를 유지한다.
세 개의 타이밍도(Yn, Yn+1, Xp)는 이들 시퀀스를 얻기 위해 행 전극(Y n, Yn+1) 및 열 전극(Xp)에 인가된 전압을 나타낸다.
본 발명에 따라 및 도 5를 참조하여, 각 어드레스 단계는 연속해서 소거 동작(OE), 기록 동작(OW) 및 보상 동작(OC)을 포함한다.
도 5의 맨아래는 이들 셀의 ON 상태 또는 OFF 상태와 셀의 단자에서의 전위 값(En,p, En+1,p)을 나타낸다.
본 발명에 따른 패널에는 다음의 신호를 전극에 운반할 수 있는데 적합한 공급 및 구동 수단이 제공된다:
- 행 전극의 경우, 소거 전압(VE-Y) 또는 기록 트리거 전압(Va) 또는 지속 전압(VS);
- 열 전극의 경우, 데이터 활성화 전압(Von) 또는 데이터 비-활성화 전압(Voff) 또는 데이터 소거 전압(VE-X).
이러한 공급 수단을 생성하는 것은 당업자의 권한 내에 있으며 여기서 상세하게 기술되지 않을 것이다.
도 5의 맨아래에 지시된 ON 또는 OFF 상태를 얻기 위해, 그러므로, 도 1에 도시된 셀의 단자에 다음과 같은 전위를 인가함으로써 셀이 ON 또는 OFF 상태로 스위칭되어야 한다:
- OFF 상태의 셀에 전위차(Va-Von)를 인가하며, 이 셀은 ON 상태로 스위칭하며;
- ON 상태 또는 OFF 상태의 셀에 전위차{(Vs-Von), (Vs-Voff) 또는 (Va-Voff)}를 인가하며, 이 셀은 각각 ON 상태 또는 OFF 상태를 유지하며;
- ON 상태의 셀에 전위차(VE-Y-VE-X)를 인가하며, 이 셀은 OFF 상태로 스위칭한다.
원하는 메모리 효과를 얻기 위해, 본 발명에 따른 패널에 적용되는 구동 방법은, 도5를 참조하여 상술된, 행 및 열 전극에 인가되는 신호 값들이 관계를 만족하도록 디자인되어야 한다:
- (Va-Von)>VT,
- VD<(Vs-Von), VD<(Vs-Voff), 및 (Va-Voff)<VT,
- (VE-Y-VE-X)<VD.
바람직하게는 패널을 위한 공급 및 구동 수단을 간략화하기 위해, Von이 0이 된다.
패널의 행(Yn)에 기록하는 각 동작(OW) 이전에, 소거 동작(OE)이 일반적으로 수행되며, 이러한 동작은 소거 신호(VE-Y 및 VE-X)를 어드레스 및 지속 전극과 데이터 전극에 각각 인가하는 것이며, 상기 어드레스 및 지속 전극에 의해 공급되는 모든 셀을 턴 오프하기 위해 VE-Y-VE-X<VD를 선택하는 것이 필요하며, 일반적으로 도 5에 예시된 바와 같이, 공급 및 구동 수단을 간략화하기 위해, VE-Y=VE-X=Von이 되도록 전압이 선택될 것이다.
패널의 행(Yn)에 기록하기 위한 각 기록 동작(OW) 동안, 여러 열(X1,...,X p)에 보내진 신호의 평균값은 이 행(Yn)에서 활성화되거나 활성화되지 않은 셀의 수에 의존하며, 이러한 기록 동작 동안에, 패널의 모든 다른 행은 지속 단계에 있으며, 이들 행의 활성화된 셀은 이들 행에 인가된 전위(Vs)와 열 전극(Xp)에 인가된 전위(Von 또는 Voff) 사이의 전위차에 의해 공급되며, 그러므로, 지속 단계에서 셀의 단자에서의 전위차는 이들 셀이 속해 있는 열에 따라 변하며(즉, Vs-Von 또는 Vs -Voff), 그 결과, 다른 행의 셀에 의해 방출된 광 전력은 이들이 속해 있는 열에서 행(Yn)의 셀이 활성화되었는지에 따라서 변할 것이다.
각 기록 동작 다음에 오는 보상 동작(OC)은 이러한 결점을 피할 수 있게 하며, 도 5에 예시된 바와 같이, 이러한 동작은 이전 기록 동작(OW) 동안에 데이터 신호(Von)를 수신했던 열(X)에 전압(Voff)을 인가하거나 또는 이전 기록 동작(OW ) 동안에 데이터 신호(Voff)를 수신했던 열(X)에 신호(Von)를 인가하는 것이며, 더나아가, 만약 이러한 보상 신호를 인가하는 기간이 대략 이전의 데이터 신호(Von 또는 Voff) 를 인가하는 기간과 같다면, 기록 동작 기간과 보상 동작 기간을 통합함으로써, 모든 열은 평균적으로 어떠한 열이 어드레싱되든 간에 및 이들 열에서 어떠한 수의 셀이 활성화되거나 활성화해제되든 간에 동일한 전위를 수신함으로써, 전술된 결점을 피할 수 있게 하며, 이들 보상 동작은 본 발명에 따라 어드레스 단계로 통합되며, 패널의 어드레싱되지 않은 픽셀 방출의 균일성(homogeneity)을 보장할 수 있음을 말할 수 있다.
그러므로, 본 발명에 따른 전자발광 패널이 어떻게 얻어진 메모리 효과에 의해 및 바람직하게는 어드레스 단계에서 보상 동작을 더함으로써 매우 간단하게 유리하게는 구동될 수 있는지를 보였다.
본 발명은 각 셀이 도 6에 대응하는 전자발광 패널을 참조하여 기술되었으며, 그러나 본 발명이 여기에 첨부된 청구항의 범위에서 벗어나지 않고 다른 패널 유형에 적용될 수 있음이 당업자에게 명백하다.
특히, n-p-n-p 접합이 전술된 p-n-p-n 접합 대신에 사용될 수 있으며, 패널을 제조하는 동안에 양극 레이어와 음극 레이어를 변환할 필요가 있을 것이며, 다시 말해, 만약 양극 레이어가 먼저 쇼클리 다이오드에 증착된다면, 전술된 바와 같이 p-n-p-n 유형의 접합이 선택될 것이며, 이와는 대조적으로 만약 음극 레이어가 쇼클리 다이오드 상에 먼저 증착된다면 n-p-n-p 유형의 접합이 선택될 것이다.
상술한 바와 같이, 본 발명은 메모리 효과를 갖는 전자발광 이미지 디스플레이 패널, 이 패널을 포함하는 디바이스 및 이미지를 디스플레이하기 위해 이 패널 을 구동하는 보다 간략한 방법을 제공하는 효과가 있다.

Claims (8)

  1. 기판 상에 위치한 전자발광 셀 어레이와, 제 1 어레이 전극 및 제 2 어레이 전극을 포함하는 이미지 디스플레이 패널로서, 각 셀은 상기 제 1 어레이 전극과 상기 제 2 어레이 전극 사이에 직렬로 연결된 p-n-p-n 또는 n-p-n-p 접합(2)과 전자발광 레이어(5)를 포함하며, 각 셀에 대해 상기 패널의 어떠한 전극도 상기 접합의 n-유형 중간 서브레이어 또는 p-유형 중간 서브레이어에 직접 연결되지 않는, 이미지 디스플레이 패널에 있어서,
    상기 전자발광 레이어(5)는 유기적이며(organic), 상기 패널은 단지 두 개의 어레이 전극(1, 6)를 포함하는 것을,
    특징으로 하는, 이미지 디스플레이 패널.
  2. 제 1항에 있어서, 여러 셀의 상기 p-n-p-n 또는 n-p-n-p 접합(2)은 절연 요소(4)에 의해 서로 전기적으로 절연되는 것을 특징으로 하는, 이미지 디스플레이 패널.
  3. 제 1항 또는 제 2항에 있어서, 각 셀은 상기 전자발광 레이어(5)와 상기 접합(2) 사이에 삽입된 전하 주입 요소(3)를 포함하는 것을 특징으로 하는, 이미지 디스플레이 패널.
  4. 제 3항에 있어서, 상기 전하 주입 요소(3)는 불투명한 것인 것을 특징으로 하는, 이미지 디스플레이 패널.
  5. 제 1항 또는 제 2항에 기재된 패널을 포함하는, 픽셀 또는 서브픽셀로 분할된 이미지를 디스플레이하기 위한 디바이스에 있어서,
    - 상기 제 2 어레이의 각 전극에 연속해서 기록 트리거 신호(Va)로 불리는 신호를 어드레스 단계인 때에 인가하고, 이러한 시간 동안 지속 신호(VS)로 불리는 신호를 지속 단계인 때에 상기 제 2 어레이의 다른 전극에 인가하는 데 적합하며;
    - 상기 제 2 어레이의 전극(Yn)에 기록 신호(Va)를 인가하는 동안에, 이러한 제 2 어레이 전극의 후속하는 지속 단계 동안에 해당 제 1 어레이 전극과 상기 제 2 어레이 전극 사이에 연결된 셀을 각각 활성화시키는 것이 바람직한지 활성화시키지 않는 것이 바람직한지에 따라 제 1 어레이 전극(X1,...,Xp,...)에 동시에 상태 신호로 불리는 신호(Voff 또는 Von)를 인가하는데 적합한 공급 및 구동 수단을 포함하는 것을,
    특징으로 하는 이미지 디스플레이 디바이스.
  6. 제 5항에 있어서, 만약 VT가 그 이상에서는 OFF 상태의 셀이 ON 상태로 스위칭하는 패널 셀 단자 전압이고, 만약 VD가 그 이하에서는 ON 상태의 셀이 OFF 상태로 스위칭하는 패널 셀 단자 전압이라면, 상기 공급 및 구동 수단은, Voff가 Von보다 더 크므로,
    - Va-Von≥VT 및 Va-Voff<VT
    - Vs-Von<VT 및 Vs-Voff>VD가 되도록 디자인되는 것을,
    특징으로 하는 이미지 디스플레이 디바이스.
  7. 제 5항에 있어서, 상기 공급 및 구동 수단은, 제 2 어레이의 전극(Yn)의 각 어드레스 단계 동안에 보상 신호로 불리는 신호(VC)를 제 1 어레이의 여러 전극(X1,...,Xp,...)에 동시에 인가하는데 또한 적합하며, 여기서 상기 어드레스 단계 동안에 데이터 신호(Von)를 수신하는 제 1 어레이의 전극에 대해 VC=Voff이며, 여기서 상기 어드레스 단계 동안에 데이터 신호(Voff)를 수신하는 제 1 어레이 전극에 대해 VC=Von인 것을 특징으로 하는, 이미지 디스플레이 디바이스.
  8. 제 7항에 있어서, 상기 공급 및 구동 수단은, 각 어드레스 단계 동안에, 상기 보상 신호(VC)의 인가 기간은 데이터 신호(Von 또는 Voff)의 인가 기간과 같도록 디자인되는 것을 특징으로 하는, 이미지 디스플레이 디바이스.
KR1020030077503A 2002-11-05 2003-11-04 각 셀이 쇼클리 다이오드를 포함하는 쌍안정 유기전자발광 패널 KR101006704B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0213980A FR2846794A1 (fr) 2002-11-05 2002-11-05 Panneau organique electroluminescent bi-stable ou chaque cellule comprend une diode de shockley
FR02/13980 2002-11-05

Publications (2)

Publication Number Publication Date
KR20040040362A KR20040040362A (ko) 2004-05-12
KR101006704B1 true KR101006704B1 (ko) 2011-01-10

Family

ID=32104542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030077503A KR101006704B1 (ko) 2002-11-05 2003-11-04 각 셀이 쇼클리 다이오드를 포함하는 쌍안정 유기전자발광 패널

Country Status (7)

Country Link
US (1) US7109956B2 (ko)
EP (1) EP1418567B1 (ko)
JP (1) JP4658466B2 (ko)
KR (1) KR101006704B1 (ko)
CN (1) CN100448050C (ko)
FR (1) FR2846794A1 (ko)
TW (1) TWI313935B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2429113B (en) * 2004-03-15 2009-06-24 Fuji Electric Holdings Co Driver and drive method for organic bistable electrical device and organic led display
FR2869143A1 (fr) * 2004-04-16 2005-10-21 Thomson Licensing Sa Panneau electroluminescent bistable a trois reseaux d'electrodes
CN101027799B (zh) 2004-09-24 2010-06-16 株式会社半导体能源研究所 发光器件
US9220132B2 (en) * 2013-06-22 2015-12-22 Robert G. Marcotte Breakover conduction illumination devices and operating method
KR20190047423A (ko) 2017-10-27 2019-05-08 심지은 스마트 후드

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1211498A (en) 1969-03-05 1970-11-04 Standard Telephones Cables Ltd Semiconductor switching arrangement

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4035774A (en) 1975-12-19 1977-07-12 International Business Machines Corporation Bistable electroluminescent memory and display device
US4523189A (en) * 1981-05-25 1985-06-11 Fujitsu Limited El display device
FR2574972B1 (fr) 1984-12-18 1987-03-27 Thioulouse Pascal Dispositif d'affichage a effet memoire comprenant des couches electroluminescente et photoconductrice superposees
JPS638796U (ko) * 1986-07-02 1988-01-21
US20010003487A1 (en) 1996-11-05 2001-06-14 Mark W. Miles Visible spectrum modulator arrays
US6188175B1 (en) 1995-04-18 2001-02-13 Cambridge Display Technology Limited Electroluminescent device
US5990629A (en) * 1997-01-28 1999-11-23 Casio Computer Co., Ltd. Electroluminescent display device and a driving method thereof
US6350996B1 (en) * 1998-04-24 2002-02-26 Canon Kabushiki Kaisha Light emitting diode device
JP4557330B2 (ja) * 1999-04-16 2010-10-06 北陸電気工業株式会社 有機ｅｌ素子
JP2002289355A (ja) * 2001-03-26 2002-10-04 Pioneer Electronic Corp 有機半導体ダイオード及び有機エレクトロルミネセンス素子表示装置
US7071613B2 (en) * 2001-10-10 2006-07-04 Lg.Philips Lcd Co., Ltd. Organic electroluminescent device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1211498A (en) 1969-03-05 1970-11-04 Standard Telephones Cables Ltd Semiconductor switching arrangement
FR2037158A1 (ko) 1969-03-05 1970-12-31 Itt

Also Published As

Publication number Publication date
JP2004163935A (ja) 2004-06-10
US20040089870A1 (en) 2004-05-13
US7109956B2 (en) 2006-09-19
JP4658466B2 (ja) 2011-03-23
TWI313935B (en) 2009-08-21
EP1418567A1 (en) 2004-05-12
CN100448050C (zh) 2008-12-31
FR2846794A1 (fr) 2004-05-07
KR20040040362A (ko) 2004-05-12
EP1418567B1 (en) 2014-06-04
CN1499900A (zh) 2004-05-26
TW200421626A (en) 2004-10-16

Similar Documents

Publication Publication Date Title
KR100713963B1 (ko) 능동 매트릭스 디스플레이를 위한 픽셀
JP2018036667A (ja) 有機発光表示装置
CN108807466A (zh) 显示装置
KR20050101182A (ko) 액티브 매트릭스 디스플레이 디바이스
JP2006520490A (ja) エージングに対抗するためにタイミングに有効な光フィードバックを有する発光アクティブマトリクス表示装置
JP2006523321A (ja) アクティブマトリクス表示装置
JP7190740B2 (ja) エレクトロルミネセンス素子を有する表示装置
CN113808547B (zh) 发光器件驱动电路、背光模组以及显示面板
KR101006704B1 (ko) 각 셀이 쇼클리 다이오드를 포함하는 쌍안정 유기전자발광 패널
WO1998059382A1 (en) Voltage controlled color organic light emitting device and method of producing the same
KR100768980B1 (ko) 디스플레이
JP4456868B2 (ja) シャンティングされたメモリ効果を有するエレクトロルミネッセンスセルのマトリクスを有する画像表示パネル
US7714514B1 (en) Large area organic electroluminescent display using bimorph MEMS devices
US6803729B2 (en) Drive circuit for organic EL device
US7397181B2 (en) Image display panel consisting of a matrix of memory-effect electroluminescent cells
CN107808633B (zh) 像素电路、显示面板和显示装置
CN112365837A (zh) 一种像素电路、其驱动方法及显示装置
JP2007519955A (ja) 発光表示装置
JPH10171375A (ja) 表示装置
KR20050116509A (ko) 전계 발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 10