JP4658466B2 - 画像の表示装置 - Google Patents

Description

本発明は、ピクセルまたはサブピクセルにパーティショニングされた画像の表示装置であって、電子発光セルのアレイと、第１および第２の電極アレイとを備える画像表示パネルを有し、前記電子発光セルは基板上に配置されており、前記電子発光セルはそれぞれ電子発光層と、p-n-p-n接合部またはn-p-n-p接合とを有し、前記電子発光層とp-n-p-n接合部またはn-p-n-p接合は、前記第１の電極アレイと前記第２の電極アレイとの間で直列に接続されており、前記電子発光セルのそれぞれに対して前記画像表示パネルの電極は前記接合部のｎ型中間サブレイヤーまたはｐ型中間サブレイヤーには直接接続されておらず、前記電子発光層は有機性であり、前記画像表示パネルは２つの電極アレイだけを有する形式の表示装置に関する。

例えば多結晶シリコンベースの半導体基板に配置された電子発光セルのアレイを有する発光パネルは、一般的にアクティブマトリクスパネルとして公知である。

「双安定性」または「メモリ効果」と称される発光パネルは公知であり、ここで各電子発光セルは：
・安定オフ状態から安定オン状態へ、選択的アクティベート電圧アドレス信号に応答して、またはその反対に消去電圧アドレス信号に応答して切り替わる。
・アドレス信号により設定されるオフ状態またはオン状態が、維持電圧と呼ばれる電圧の供給により維持される。この維持電圧はパネルのすべてのセルに対して同一である。

刊行物ＵＳ４０３５７７４−ＩＢＭ、ＵＳ４８０８８８０−ＣＥＮＴ、およびＵＳ６１８８１７５Ｂ１−ＣＤＴはこの形式のパネルを開示している。ここで各セルは有機電子発光層と光電層を有し、これらは積層され、直列に接続されている。

刊行物ＦＲ２０３７１５８はこの形式のパネルを開示しており、ここでは各セルが発光ダイオードとp-n-p-n接合部とを有し、これらは直列に接続されている。この刊行物に記載されたパネルの欠点は、電極の３つのアレイを使用してこれを駆動しなければならないことである。このことは該刊行物の図３と図４に示されたデバイスが：
・共通電極のアレイを有し、このアレイが各発光ダイオードの端子の１つを発電機２０および２１（図３）または５１と４（図４）の端子（正端子）と接続する；
・アドレシングにだけ用いる電極アレイ（すなわちp-n-p-n接合部の状態のスイッチング）が各p-n-p-n接合部の端子の１つを選択手段２３または５３に直接接続する；
・維持にだけ用いる電極アレイ（すなわちアドレシング後のセルの給電）は各p-n-p-n接合部の同じ端子を選択手段２３または５３に電荷制限抵抗を介して接続する；
からである。

従って刊行物ＦＲ２０３７１５８に記載されたパネルは３つの電極アレイを有している。
ＵＡ４０３５７７４ ＵＳ４８０８８８０ ＵＳ６１８８１７５Ｂ１ ＦＲ２０３７１５８

本発明の課題は、p-n-p-n接合部の設けられたパネルの構造を簡素化することである。本発明の別の課題は、このように簡素化されたパネルに対する適切な駆動手段を提供することである。

この目的のための本発明の対象は、基板に配置された電子発光セルのアレイと、第１の電極アレイと、第２の電極アレイとを有する画像表示パネルであって、各セルは有機電子発光層と、p-n-p-n接合部またはn-p-n-p接合部とを有し、これらは第１の電極アレイと第２の電極アレイとの間で直列に接続されており、各セルに対して前記パネルの電極は前記接合部のｎ型中間サブレイヤーまたはｐ型中間サブレイヤーには直接接続されていない形式の画像表示パネルである。

この課題を解決するために本発明では、前記の表示装置において、給電および駆動手段を有し、該手段は、前記第２の電極アレイの各電極に連続してアドレスフェーズで書込みトリガ信号Ｖaを印加し、この間に前記第２の電極アレイの別の電極に維持信号Ｖsを維持フェーズで印加し、前記書込みトリガ信号Ｖaを前記第２の電極アレイの前記電極に印加している間に、前記第１の電極アレイの電極に同時に状態信号Ｖ _ｏｆｆ またはＶ _ｏｎ を印加し、当該印加は、前記第１の電極アレイの電極と前記第２の電極アレイの電極との間に接続されたセルを、前記第２の電極アレイの当該電極の次の維持フェーズの間にアクティベートするかまたはしないかに依存して行うように構成される。

このような接合部はショックレーダイオードとして動作するように設計される。従って新規の双安定性パネルが得られる。

ｎ型またはｐ型中間サブレイヤーは、n1-p1-n2-p2スタックでp1とn2のサブレイヤーに相当するか、またはp'1-n'1-p'2-n'2スタックでn'1とp'2のサブレイヤーに相当する。従来のp-n-p-n接合部またはn-p-n-p接合部ではこのような中間サブレイヤーは接合部のオン状態またはオフ状態をセットするための「トリガ」として用いられる。しかし本発明ではそうではない。本発明によればこれらのサブレイヤーは各パネル電極に接続されておらず、これによりパネル製造が格段に簡素化される。

接合部のn-pインタフェースまたはp-nインタフェースの面は、種々のセルの放射表面の面に対して平行であるか、またはこの面に対して垂直である。

このような双安定性パネルは従来技術のパネルに対して、双安定性効果がセル内の光電素子によって得られるという利点を有する。なぜなら：
・メモリ効果が周囲光に依存しないで、光電素子を有するパネルで得られる。これらの素子はパネルへの周囲光の作用によって偶然的にトリップされることがあるが、本発明によりこの危険性は完全に除去される；
・このようなパネルは電子発光素子の端末にも、p-n-p-n接合部またはn-p-n-p接合部の端末にもバイパスを必要としない。このようなパネルは増幅層を必要としない；
からである。

従ってＦＲ２０３７１５８に記載されたパネルとは異なり、本発明のパネルは２つの電極アレイしか有していない。従って双安定性メモリ効果パネルは２つの電極アレイだけで得られ、パネルの製造が格段に簡素化される。

まとめると本発明の対象は、基板に配置された電子発光セルのアレイと、第１の電極アレイと、第２の電極アレイとを有するパネルであって、各セルは有機電子発光レイヤーとp-n-p-n接合部またはn-p-n-p接合部とを有し、これらは第１の電極アレイと第２の電極アレイとの間で直列に接続されており、パネルの電極はp-n-p-n接合部またはn-p-n-p接合部のｎ型中間サブレイヤーまたはｐ型サブレイヤーには直接接続されていない形式のパネルである。

有利には種々のセルのp-n-p-n接合部またはn-p-n-p接合部は相互に絶縁素子によって電気的に絶縁されている。

有利には各セルは電荷注入素子を有し、この電荷注入素子は前記電子発光層と前記接合部との間に挿入される。

有利には前記電荷注入素子は不透明である。

本発明の対象はまた、ピクセルまたはサブピクセルに分割された画像の表示装置であり、この装置はパネルと、給電および駆動手段を有している。この手段は、第２アレイの各電極に連続してアドレスフェーズで書込みトリガ信号Ｖaを印加し、この間に第２アレイの別の電極に維持信号Ｖsを維持フェーズで印加し、
書込み信号Ｖaを第２アレイの前記電極に印加している間に、第１アレイの電極に同時に状態信号ＶoffまたはＶonを印加し、当該印加は当該の第１アレイの電極と第２アレイの電極との間に接続されたセルを、第２アレイの当該電極の次の維持フェーズの間にアクティベートするかまたはしないかに依存して行う。

マトリクスパネルの従来の駆動方法によれば、２つのアドレスフェーズの間にある維持フェーズの持続時間により、パネルのセルの明るさを調整し、とりわけ各表示画像に対して必要なグレーレベルを発生する。

Ｖ_Ｔがパネルのセルの端子における電圧であり、この電圧より上では非アクティブ状態またはＯＦＦ状態にあるセルがアクティブ状態またはＯＮ状態に切り替わり、Ｖ_Ｄがパネルのセルの端子における電圧であり、この電圧より下ではアクティブ状態またはON状態にあるセルが非アクティブ状態またはＯＦＦ状態に切り替わり、前記給電および駆動手段は、次式が成り立ち、ＶoffがＶonより大きいように構成されている。

給電および駆動手段はまた、第２アレイの電極の各アドレスフェーズ中に補償信号Ｖ_Ｃを第１アレイの種々の電極に印加し、ここでデータ信号Ｖonを前記アドレスフェーズ中に受信する第１アレイの電極に対してはＶ_Ｃ＝Ｖoffであり、データ信号Ｖoffを前記アドレスフェーズ中に受信する第１アレイの電極に対してはＶ_Ｃ＝Ｖonである。

従ってこのことは、第１アレイの電極に、第２アレイの電極をアドレシングするために送信される信号が第２アレイの他の電極にこれらが維持フェーズにある間に影響を与えることを阻止し、結果的にこれらの電極に相応するセルの輝度レベルが妨害されるのを阻止する。

有利には前記給電および駆動手段では、各アドレスフェーズ中に前記補償信号Ｖ_Ｃの印加持続時間が近似的にデータ信号ＶonまたはＶoffの印加持続時間に等しいように選定されている。

本発明の実施例によるパネルは次のように製造される：
１．例えばアルミニウムベースの導電フィルムを基板７にデポジットする；
２．導電フィルムをエッチングし、行電極Ｙnのアレイを形成する；
３．基板のアクティブ表面全体に、半導体材料が４つ重ね合わされた層をデポジットし、当該４つの層は連続的にp-n-p-nとドープされていて、ショックレー型接合部を形成するのに適するスタックを構成し；例えばａ−Ｓｉの重ね合わされた層を化学蒸着（ＣＤＶ）し、当該層の各々はデポジット雰囲気ガスの性質を適切に選択することにより異なってドープされており；
４．基板のアクティブ表面全体に、有機電子発光層のための電荷注入材料をデポジットし、有利には不透明材料が、p-n-p-n接合部の層に光が到達するのを阻止するために選択され；
５．デポジットされた層を３ステップまたは４ステップでエッチングし、各ピクセルまたはサブピクセルの絶縁部に、p-n-p-nショックレーダイオード２および１つの注入層素子を形成し；適切に選択されたエッチングプロセスを、エッチングがアルミニウム電極ラインで停止するように選択し；
６．絶縁のために、電極絶縁部４をp-n-p-n接合部と注入層素子との間に各ピクセルまたはサブピクセルに特異的に適用し、感光性ポリマーの被覆層の表面全体をコーティングするスピンによってデポジットし、次にこの層に各ピクセルの放射領域を定義するアパーチャを形成し、有利には平坦化すべき表面を許容するインシュレータを適用し、有機ＯＬＥＤマルチレイヤーのコーティングのための準備をし、
７．例えばＣｕＰＣ／ＴＰＤ／Ａｌｑ３タイプの従来型ＯＬＥＤマルチレイヤーである有機電子発光層を表面全体に蒸着により従来型デポジットし；カラーパネルの場合は、種々の色、赤、緑および青に対する３つのＯＬＥＤマルチレイヤーを選択的かつ連続的にデポジットするためにマスクを使用し；
８．行電極に対して垂直な列電極Ｘpのアレイを形成し、当該形成は透明または半透明導電材料、例えばＬｉＦ／Ａｌ／ＩＴＯマルチレイヤーをデポジットすることにより行い；これらの電極をマスクによる選択的デポジットにより形成し；表面がカソードセパレータのようにトポロジカルフューチャのアレイを含んでいる場合、このようなマルチレイヤーを表面全体にデポジットすることも可能であり、これによりこのフューチャにより表面全体がパーティショニングされ、電極が形成され；そして
９．アセンブリ全体を公知のようにカプセル化する。

図６は、このプロセスにより得られるパネルのセルの断面を示す。ここで種々のレイヤーは次のとおりである：
１：アルミニウム行電極、
２：連続的にp-n-p-nドープされたａ−Ｓｉスタック；
３：不透明な導電性電荷注入層；
４：セルを他のセルから電気的に絶縁するためのポリマーレイヤー；
５：有機電子発光層；
６：透明または半透明な列電極；
７：基板。

種々のセルのp-n-p-n接合部の間には、レイヤー４が絶縁素子を形成する。

電荷注入層３は、各セルにおいて電荷注入素子を形成し、セルの電荷注入素子は電気的に相互に絶縁素子によって絶縁されている。これらの注入素子はアレイの電極には接続されていない。

得られたパネルの接合部のn-pインタフェースまたはp-nインタフェースの面はこの場合、種々のセルの放射表面の面に対して平行であり、各セルごとにp-n-p-n接合部および有機電子発光層とが積層されている。

このパネルの各セルに対して得られるメモリ効果は、パネルのセルの各列に対して連続的にアドレスフェーズ、維持フェーズを有するように構成されている。アドレスフェーズではこの列でターンオンすべきセルをターンオンし、維持フェーズではこの列のセルを以前にアドレスフェーズでおかれた状態または去った状態に維持する。この列のセルがアドレスフェーズにおかれる間、パネルの他の列のセルはすべて維持フェーズにある。

従来のマトリクスパネルの駆動方法によれば、維持フェーズの持続時間はパネルのセルの輝度を変調するのに使用され、とりわけ各画像を表示するために必要なグレーレベルを発生するのに使用される。

パネルのセルのメモリ効果を利用する駆動方法は次のように実現される：
・アドレスフェーズの間、ターンオンすべきセルの端子にだけターンオン電圧Ｖa−Ｖonを印加し；
・維持フェーズの間、すべてのセルの端子に維持電圧を印加する；この維持電圧は変動しても良いが、以前にターンオンしたセルをターンオン状態に維持するのに十分な高さであり、以前にターンオフしたセルをターンオンする危険性のないほど十分に低いレベルにある。

従ってアドレスフェーズは選択的フェーズであり、反対に維持フェーズは選択的ではない。維持フェーズは同じ電圧をすべてのセルの端子に印加することを可能にし、パネルの駆動を格段に簡素化する。

実際には、このようなパネルの駆動方法には大きく２つのファミリーがある：
・パネルの列すべてを連続的にアドレシングし、維持フェーズをスタートする方法であり、アドレスフェーズと維持フェーズとは時間的に分離されている；または
・パネルの列または列群をアドレシングする間、他の列が維持フェーズにある方法であり、従ってアドレスフェーズと維持フェーズとは組み合わされている。

アドレスフェーズと維持フェーズとが分離している第１の方法は欠点を有する。なぜなら、アドレスフェーズの間、パネルのセルが発光しないからであり、このパネルは最大輝度に点で性能が劣る。

本発明は、輝度の観点からもっとも有利な場合に関連する。ここではアドレスフェーズと維持フェーズとが組み合わされている。問題となるのは、行電極に送出され、列をアドレシングするための信号が維持フェーズにある他の列にも影響を及ぼすことであり、結果として、画像表示品質が損なわれる。

本発明の駆動方法は、この欠点を補償動作を負荷することによって回避する。これについて以下説明する。

図１は、図６に示されたパネルのセルの等価回路である。１つのアレイの電極のポイントＡと別のアレイの電極のポイントＢとが接続されている。パネルの各アレイは電気的に発光ダイオードＬＥＤであり、p-n-p-n接合部ＳＤと直列にポイントＣで共に接続されている。

次の詳細に、パネル動作する各セルでどのように有利にメモリ効果が得られるかを説明する。

図２は、図１に示した形式のセルの２つの素子ＬＥＤとＳＤの各々の電流／電圧特性を示す：
・実線はＯＬＥＤ形式の発光ダイオードの従来特性を示す；
・破線はショックレータイプのダイオードとして動作するp-n-p-n接合部の従来特性を示す。これは刊行物「Physics of semiconductors and electronic components」, Henry Mathieu, 1997, ISBN:2-225-83151-3からの例である。電圧が低いとき、この素子は非常に高いインピーダンス^ＳＤＲ_Ｈを有し、ブレークオーバ電圧^ＳＤＶ_ＢＯより上でこの接合部のインピーダンスは急激にレベル^ＳＤＲ_Ｌ≪^ＳＤＲ_Ｈまで低下する；次に反対方向でいわゆる消滅電圧^ＳＤＶ_０≪^ＳＤＶ_ＢＯより下でこの接合部のインピーダンスは再び大きく初期レベルまで上昇する；上昇方向と下降方向のスイッチオーバの時点での接合部の電流は^ＳＤＩ_ＢＯと称される。

導通位置にあるp-n-p-n接合部の低インピーダンス^ＳＤＲ_Ｌは、発光ダイオードＬＥＤのそれと比較して小さいことが仮定されている。これはブレーク電圧^ＳＤＶ_ＢＯのオーダーの電圧を印加するためである。２つの素子ＬＥＤとＳＤが直列に接続されていれば、発光ダイオードの端子電圧は、p-n-p-n接合部ＳＤが低インピーダンス導通位置に切り替わるとき^ＬＥＤＶ_ＢＯと称される。

^ＣＥＬＬＶが２つの素子の直列回路の端子に印加される電圧であれば、
^ＣＥＬＬＶ＝^ＳＤＶ＋^ＬＥＤＶである：ここで

ただし^ＬＥＤＲは発光ダイオードのダイナミック抵抗である。

Ｉがこの直列回路の電流強度であれば、この直列回路の特性は、移行領域により分離された２つの動作領域に分けられる。第１の動作領域はＯＦＦ状態にあり、Ｉ＜^ＳＤＩ_ＢＯである。第１の移行領域はＯＦＦ／ＯＮ領域であり、ここではＩは^ＳＤＩ_ＢＯに接近する。第２の動作領域はON状態であり、ここではＩ＞^ＳＤＩ_ＢＯであり、第２の移行領域はON／ＯＦＦ領域である。

１．第１動作領域：Ｉ＜^ＳＤＩ_ＢＯ（ＯＦＦ状態）
直列回路の端子での電圧は素子ＬＥＤとＳＤとの間でこれらの素子のダイナミック抵抗に従い分配される。従って
^ＳＤＶ＝^ＳＤＲ_Ｈ・Ｉかつ^ＬＥＤＶ＝^ＬＥＤＲ_Ｈ・Ｉである。ここで^ＬＥＤＲ_Ｈは高インピーダンスレンジでの発光ダイオードのダイナミック抵抗であり、p-n-p-nダイオードの場合は導通してない。

２．第１移行領域：p-n-p-nダイオードのＯＦＦ／ONスイッチング：
Ｖ_Ｔを直列回路の端子に、ＯＦＦ／ONスイッチングの瞬時に印加される電圧とすれば、以下の連続的状態が存在する：
・ON状態へのスイッチング直前では、^ＣＥＬＬＶ＝Ｖ_Ｔ−ε’、ただし^ＳＤＶ≒^ＳＤＶ_ＢＯかつＩ＝^ＳＤＩ_ＢＯ−εである。なぜなら、セルはＯＦＦ状態のままであり、以前と同様、Ｖ_Ｔ−ε’＝（^ＳＤＲ_Ｈ＋^ＬＥＤＲ_Ｈ）・（^ＳＤＩ_ＢＯ−ε）かつダイオードの端子での電圧^ＬＥＤＶ_ＢＯは^ＬＥＤＲ_Ｈ・^ＳＤＩ_ＢＯだからである；
・ON状態へのスイッチング直後は、^ＣＥＬＬＶ＝Ｖ_Ｔ＋ε’である；なぜならセルは今やON状態であり、^ＳＤＶ＝^ＳＤＶ_０≪^ＳＤＶ_ＢＯだからである。

そして電流Ｉは^ＳＤＩ_ＢＯ＋εとなる；電圧^ＳＤＶは次に^ＳＤＲ_Ｌ・Ｉとなる。発光ダイオードがＳＤ接合部のインピーダンス変動に適合すれば、^ＬＥＤＶ＝^ＬＥＤＲ_Ｈ＋・Ｉ（^ＳＤＲ_Ｈ−^ＳＤＲ_Ｌ）・Ｉとなる。

しかしこの動作点は安定しておらず、直列回路の電流Ｉは値Ｉ_Ｐ＞^ＳＤＩ_ＢＯに上昇し、Ｖ_Ｔ＋ε’＝（^ＳＤＲ_Ｌ＋^ＬＥＤＲ_Ｌ）・Ｉ_Ｐとなる。ここで^ＬＥＤＲ_Ｌは低インピーダンスレンジでの発光ダイオードのダイナミック抵抗であり、p-n-p-nダイオードでは導通に相応し、^ＬＥＤＲ_Ｌ＜^ＬＥＤＲ_Ｈである。従って

３．第２動作領域：Ｉ＞^ＳＤＩ_ＢＯ（ON状態）：
直列回路の端子での電圧^ＣＥＬＬＶはＯＦＦ／ＯＮスイッチング値Ｖ_Ｔ以下に低下しても、直列回路をON状態に維持することが発見された。電流強度はＩ_Ｐ以下に降下するが、Ｉ_ＢＯ以上に留まる。

４．第２移行領域： p-n-p-nダイオードのON／ＯＦＦスイッチング：
ＯＮ／ＯＦＦスイッチングの瞬時に直列回路の端子に印加される電圧はＶ_Ｄと称される；従ってＶ_Ｄ＝^ＳＤＶ_０＋^ＬＥＤＶ_ＢＯである。

システムが２つの動作レンジを有するので、これは双安定性システムと称される。

ここでは電流Ｉが、ショックレーダイオードＳＤのインピーダンスにかかわらず発光ダイオードＬＥＤを通って流れることに注意されたい。従って光放射はシステムの２つの状態で行われる。しかしＯＦＦ／ＯＮ移行またはＯＮ／ＯＦＦ移行での電流変動は画像表示に必要なコントラストに対して適切な光強度変動を引き起こすのに十分な大きさである。

Ｖ_Ｄ＜Ｖ_Ｓ＜Ｖ_Ｔであるような中間電圧^ＣＥＬＬＶ＝Ｖ_Ｓに対してダイオードは大量の光を放射する。^ＳＤＶ_ＳＵＳがp-n-p-n接合部の端子電圧であり、^ＬＥＤＶ_ＳＵＳが発光ダイオードの端子電圧であれば、Ｖ_Ｓ＝^ＳＤＶ_ＳＵＳ＋^ＬＥＤＶ_ＳＵＳである。

図３は、ダイオードにより放射される光の強度を、２つの素子の直列回路の端子に印加される上昇電圧と下降電圧のサイクルに対して示すものである。この図は従来の双安定性動作に相応する。本発明のセルの構造が図６に示されており、これは所望のメモリ効果を提供する。

前記形式の駆動方法が本発明の電子発光パネルに適用される際に得られるメモリ効果を次に詳細に説明する。

図５は従来の駆動方法によるものを示す：
・パネルの列ｎの電極と行ｐの電極との間で給電されるセルＥ_ｎ，ｐに対してこのセルの点弧を伴う完全なアドレスフェーズ“address-n”があり、ｔ＞ｔ1の間、発光したままである。
・次の列“address-n+1”のセルＥ_{ｎ＋１，Ｐ}に対してこのセルのターンオンを伴わない完全なアドレスフェーズがあり、ｔ＞ｔ2の間、オフのままである。

３つのタイミング線図Ｙ_ｎ、Ｙ_ｎ＋１、Ｘ_ｐは列電極Ｙ_ｎ、Ｙ_ｎ＋１と行電極Ｘ_ｐに印加される電圧を示し、これによりこれらのシーケンスが得られる。

本発明によれば、図５を参照すると各アドレスフェーズは消去動作Ｏ_Ｅ、書込み動作Ｏ_Ｗ、そして補償動作Ｏ_Ｃを連続して有する。

図５の下部はセルの端子における電位値Ｅ_ｎ．ｐ、Ｅ_{ｎ＋１，ｐ}、およびこのセルのON状態とＯＦＦ状態を示す。

本発明によるパネルは給電および駆動手段が設けられており、これは電極を次の信号で駆動するように構成されている：
・行電極の場合、消去電圧Ｖ_Ｅ−Ｙ、または書込みトリガ電圧Ｖ_ａ、または維持電圧Ｖ_Ｓである；
・列電極の場合、データ活性化電圧Ｖ_ｏｎ、またはデータ非活性化電圧Ｖ_ｏｆｆ、またはデータ消去電圧Ｖ_Ｅ−Ｘである。

このような給電手段を形成することは当業者には容易であり、詳細には説明しない。

図５の下部に示されたON状態またはＯＦＦ状態を得るために、図１に示したセルの端子に次の電位差を印加する必要がある：
・ＯＦＦ状態にあるセルに電位差（Ｖ_ａ−V_ｏｎ）、このセルはON状態にスイッチする；
・ON状態またはＯＦＦ状態にあるセルに電位差（Ｖ_ｓ−Ｖ_ｏｎ）、（Ｖ_ｓ−Ｖo_ｆｆ）、または（Ｖ_ａ−Ｖ_ｏｆｆ）、このセルはＯＮ状態またはＯＦＦ状態にそれぞれ留まる；
・ＯＮ状態にあるセルに電位差（Ｖ_Ｅ−Ｙ−Ｖ_Ｅ−Ｘ）、このセルはＯＦＦ状態にスイッチする。

所望のメモリ効果を得るために、本発明のパネルに適用される駆動方法は、上記図５を参照して説明した信号値が電極の行と列に印加され、次式を満たすように構成しなければならない。

有利にはパネルに対する給電および駆動手段を簡単にするために、Ｖ_ｏｎをゼロに等しいと考える。

パネルの列Ｙ_ｎを書き込む各動作O_Ｗの前に消去動作Ｏ_Ｅを通常は実行する。この消去動作は、消去信号Ｖ_Ｅ−ＹおよびＶ_Ｅ−Ｘを、アドレスおよび維持電極と、データ電極とにそれぞれ印加することである。ここではＶ_Ｅ−Ｙ−Ｖ_Ｅ−Ｘ＜Ｖ_Ｄであるように選択することが必要であり、これにより前記アドレスおよび維持電極により給電されるすべてのセルをターンオフする。一般的に図５に示すように給電および駆動手段を簡素化するため、電圧はＶ_Ｅ−Ｙ＝Ｖ_Ｅ−Ｘ＝Ｖ_ｏｎであるように選択される。

パネルの列Ｙ_ｎに書き込むための書込み動作Ｏ_Ｗの間に種々異なる行Ｘ１,...,Ｘｐ,...に送出される信号の平均値は、この列Ｙ_ｎで活性化すべきまたは非活性化すべきセルの数に依存する。この書込み動作の間、パネルの他の列すべては維持フェーズにあり、この列で活性化されたセルには、この列に印加された電位Ｖ_ｓと行電極Ｘ_ｐに印加された電位Ｖ_ｏｎまたはＶ_ｏｆｆの電位差が供給される。従って維持フェーズにあるセルの端子での電位差は、これが所属する行に依存して変動すると見なすことができる：Ｖ_ｓ−Ｖ_ｏｎまたはＶ_ｓ−Ｖ_ｏｆｆ；結果としてこれらが属する行の他の列のセルにより放射される光出力は列Ｙ_ｎのセルがアクティベートされているか否かに依存して変化する。

各書込み動作に続く補償動作Ｏ_Ｃは、この欠点を回避する。図５に示すように、この動作では電圧Ｖ_ｏｆｆを、データ信号Ｖ_ｏｎを先行の書込み動作Ｏ_Ｗ中に受け取った行Ｘに印加するか、または信号Ｖ_ｏｎをデータ信号Ｖoffを先行の書込み動作Ｏ_Ｗ中に受け取った行Ｘに印加する。さらにこの補償信号の適用持続時間が近似的に先行のデータ信号Ｖ_ｏｎまたはＶ_ｏｆｆの適用持続時間に等しければ、書込み動作の持続時間と補償動作の持続時間とを積分することによって、すべての行が平均的に同じ電位を受け取ると言うことができる。このことは、列がアドレスされてもされなくても、またこの列で活性化または非活性化されるセルの数にかかわらず当てはまる。このことにより前に述べた欠点が回避される。本発明によりアドレスフェーズに組み込まれるこの補償動作により、パネルのアドレシングされないピクセルが均質に放射することが保証される。

本発明の電子発光パネルがどのように有利に駆動されるかを示した。ここでは得られたメモリ効果によって、また有利には補償動作をアドレスフェーズに付加することによって簡単かつ有利に駆動される。

ここでは各セルが図７に相応する電子発光パネルに基づいて本発明を説明したが、当業者であれば、他の形式のパネルに適用することも容易である。

とりわけ上記説明のp-n-p-n接合部の代わりにn-p-n-p接合部を使用することもできる。この場合、アノード層とカソード層とをパネルの製造中に入れ替えなければならない。言い替えると、アノード層が最初にショックレーダイオードにデポジットされれば、上記のようなp-n-p-n型の接合部が選択され、カソード層が最初のショックレーダイオードにデポジットされれば、n-p-n-p型の接合部が選択される。

図６に示したセルの等価回路である。

直列接続された図１の２つの素子の電流／電圧特性図である。

図１および図６に示したセルにより放射される光強度の変化を、このセルの端子に印加される電圧サイクル中で示す線図である。

図５に示した駆動方法を使用された場合にセルの端子に印加される種々の電圧を示す線図である。

本発明のパネルの２つの列電極ＹnとＹn+1、および行電極Ｘpに印加される電圧のタイミング線図である。

本発明の実施例によるパネルのセルの断面図である。

符号の説明

１ アルミニウム行電極
２ 連続的にp-n-p-nドープされたａ−Ｓｉスタック
３ 不透明な導電性電荷注入層
４ セルを他のセルから電気的に絶縁するためのポリマーレイヤー
５ 有機電子発光層
６ 透明または半透明な列電極
７ 基板

Claims (7)

1. ピクセルまたはサブピクセルにパーティショニングされた画像の表示装置であって、
   電子発光セルのアレイと、第１および第２の電極アレイとを備える画像表示パネルを有し、
   前記電子発光セルは基板上に配置されており、
   前記電子発光セルはそれぞれ電子発光層と、p-n-p-n接合部またはn-p-n-p接合とを有し、
   前記電子発光層とp-n-p-n接合部またはn-p-n-p接合は、前記第１の電極アレイと前記第２の電極アレイとの間で直列に接続されており、
   前記電子発光セルのそれぞれに対して前記画像表示パネルの電極は前記接合部のｎ型中間サブレイヤーまたはｐ型中間サブレイヤーには直接接続されておらず、
   前記電子発光層は有機性であり、前記画像表示パネルは２つの電極アレイだけを有する形式の表示装置において、
   給電および駆動手段を有し、該手段は、
   前記第２の電極アレイの各電極に連続してアドレスフェーズで書込みトリガ信号Ｖaを印加し、この間に前記第２の電極アレイの別の電極に維持信号Ｖsを維持フェーズで印加し、
   前記書込みトリガ信号Ｖaを前記第２の電極アレイ（Ｙ_ｎ）の前記電極に印加している間に、前記第１の電極アレイの電極に同時に状態信号Ｖ_ｏｆｆまたはＶ_ｏｎを印加し、
   当該印加は、前記第１の電極アレイの電極と前記第２の電極アレイの電極との間に接続されたセルを、前記第２の電極アレイの当該電極の次の維持フェーズの間にアクティベートするかまたはしないかに依存して行う、ことを特徴とする表示装置。
2. Ｖ_Ｔが前記画像表示パネルの電子発光セルの端子における電圧であり、この電圧より上では非アクティブ状態またはＯＦＦ状態にある電子発光セルがアクティブ状態またはＯＮ状態に切り替わり、
   Ｖ_Ｄが前記画像表示パネルの電子発光セルの端子における電圧であり、この電圧より下ではアクティブ状態またはON状態にある電子発光セルが非アクティブ状態またはＯＦＦ状態に切り替わり、
   前記給電および駆動手段は、次式が成り立ち、Ｖ_ｏｆｆがＶ_ｏｎより大きいように構成されている、
   

   

   請求項１記載の表示装置。
3. 前記給電および駆動手段は、前記第２の電極アレイの電極の各アドレスフェーズの間に同時に、補償信号Ｖ_Ｃを前記第１の電極アレイの種々異なる電極に印加し、
   ここで前記アドレスフェーズの間にデータ信号Ｖ_ｏｎを受け取る前記第１の電極アレイの電極に対してはＶ_Ｃ＝Ｖ_ｏｆｆであり、前記アドレスフェーズの間にデータ信号Ｖ_ｏｆｆを受け取る前記第１の電極アレイの電極に対してはＶ_Ｃ＝Ｖ_ｏｎである、請求項１または２記載の表示装置。
4. 前記給電および駆動手段は、各アドレスフェーズの間、前記補償信号Ｖ_Ｃの印加持続時間がデータ信号Ｖ_ｏｎまたはＶ_ｏｆｆの印加持続時間に近似的に等しいように構成されている、請求項３記載の表示装置。
5. 種々異なる前記電子発光セルのp-n-p-n接合部またはn-p-n-p接合部が絶縁素子によって相互に電気的に絶縁されている、請求項１から４までのいずれか1項記載の表示装置。
6. 各電子発光セルは電荷注入素子を有し、該電荷注入素子は前記電子発光層と前記接合部との間に挿入されている、請求項１から５までのいずれか一項記載の表示装置。
7. 前記電荷注入素子は不透明である、請求項６記載の表示装置。

Images