KR100909138B1 - Metal pattern formation method of semiconductor device - Google Patents

Metal pattern formation method of semiconductor device Download PDF

Info

Publication number
KR100909138B1
KR100909138B1 KR1020070100381A KR20070100381A KR100909138B1 KR 100909138 B1 KR100909138 B1 KR 100909138B1 KR 1020070100381 A KR1020070100381 A KR 1020070100381A KR 20070100381 A KR20070100381 A KR 20070100381A KR 100909138 B1 KR100909138 B1 KR 100909138B1
Authority
KR
South Korea
Prior art keywords
photoresist
metal layer
forming
coating
semiconductor device
Prior art date
Application number
KR1020070100381A
Other languages
Korean (ko)
Other versions
KR20090035234A (en
Inventor
전행림
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070100381A priority Critical patent/KR100909138B1/en
Publication of KR20090035234A publication Critical patent/KR20090035234A/en
Application granted granted Critical
Publication of KR100909138B1 publication Critical patent/KR100909138B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 금속패턴 형성방법에 관한 것으로서, 해결하고자 하는 기술적 과제는 난반사 방지막 대신에 흡수계수가 높은 포토레지스트를 코팅하여, 공정 마진을 확보하고 금속패턴을 정확하고 미세하게 구현하는 데 있다.The present invention relates to a method of forming a metal pattern of a semiconductor device, the technical problem to be solved is to secure a process margin and to accurately and finely implement the metal pattern by coating a photoresist with a high absorption coefficient instead of the diffuse reflection prevention film. .

이를 위해 본 발명은 반도체 기판 상에 금속층을 형성하는 금속층 형성 단계와, 금속층 상에 흡수 계수가 0.4 내지 0.6인 포토레지스트를 코팅하는 포토레지스트 코팅 단계와, 포토레지스트를 노광 및 현상하여 포토레지스트를 패터닝하는 포토레지스트 패터닝 단계와, 금속층을 식각하는 금속층 식각 단계와, 포토레지스트를 제거하는 포토레지스트 제거 단계를 포함하는 반도체 소자의 금속패턴 형성방법을 개시한다.To this end, the present invention provides a metal layer forming step of forming a metal layer on a semiconductor substrate, a photoresist coating step of coating a photoresist having an absorption coefficient of 0.4 to 0.6 on the metal layer, and exposing and developing the photoresist to pattern the photoresist. A method of forming a metal pattern of a semiconductor device includes a photoresist patterning step, a metal layer etching step of etching a metal layer, and a photoresist removal step of removing a photoresist.

Description

반도체 소자의 금속패턴 형성방법{FABRICATING METHOD OF METAL PATTERN OF SEMICONDUCTOR DEVICE}Metal pattern formation method of semiconductor device {FABRICATING METHOD OF METAL PATTERN OF SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 금속패턴 형성방법에 관한 것으로서, 보다 상세하게는 난반사 방지막 대신에 흡수 계수가 높은 포토레지스트를 코팅하여 공정 마진을 확보하고, 금속패턴을 정확하고 미세하게 구현할 수 있는 반도체 소자의 금속패턴 형성방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a metal pattern of a semiconductor device. More particularly, a semiconductor device capable of securing a process margin by coating a photoresist having a high absorption coefficient instead of an anti-reflective coating layer and accurately and finely implementing a metal pattern It relates to a metal pattern forming method.

반도체 소자의 금속패턴 형성방법에서는 반도체 기판에 금속패턴을 형성하기 위해 포토레지스트를 마스크로 이용하여 식각 공정이나 이온주입 공정 등을 수행하고 있다. 통상적으로 포토레지스트 패턴은 포토레지스트를 코팅하고 노광 마스크를 이용하여 이를 노광한 후 현상하는 포토리소그라피 공정에 의해 형성하는데, 반도체 소자의 고집적화에 따라 패턴의 선폭이 점점 더 감소하면서 포토레지스트 패턴의 정확하고 미세한 CD(Critical Dimensition) 제어가 요구되고 있다.In the method of forming a metal pattern of a semiconductor device, an etching process or an ion implantation process is performed using a photoresist as a mask to form a metal pattern on a semiconductor substrate. Typically, the photoresist pattern is formed by a photolithography process in which a photoresist is coated, exposed using an exposure mask, and then developed. The photoresist pattern is precisely formed by increasing the line width of the pattern with increasing integration of semiconductor devices. Fine CD (Critical Dimensition) control is required.

그런데 포토레지스트 노광 공정 시, 하부 금속층에서 반사되어 포토레지스트 내로 입사하는 빛에 의해 포토레지스트 내에서 빛의 다중간섭 현상이 발생한다. 이로 인해, 포토레지스트 패턴에 미세한 입자, 먼지 등의 파티클(particle)이 생겨 패턴 불량이 발생한다. 더불어, 반도체 기판에 단차가 존재하는 경우에는 단차 부분에서 포토레지스트의 두께가 불균일하여 샛길 반사나 표면 그레인에 의한 광 산란 등이 발생하여 노광되어야 할 부분이 노광되지 않거나 노광되지 않아야 할 부분이 노광되어 포토레지스트 패턴의 형상이 변형되는 노칭(notching) 현상이 발생하는 문제가 있다. 이러한 패턴 불량 및 노칭 현상의 발생은 정확한 CD 구현이 어려울 뿐만 아니라, 공정 마진(margin) 부족 현상을 가져온다. However, in the photoresist exposure process, light interference from the lower metal layer and incident into the photoresist causes multi-interference of light in the photoresist. As a result, particles such as fine particles and dust are generated in the photoresist pattern, resulting in pattern defects. In addition, when a step is present in the semiconductor substrate, the thickness of the photoresist may be uneven in the stepped portion, causing light reflection or light scattering due to surface grains, and thus the part to be exposed is not exposed or the part that should not be exposed. There is a problem that a notching phenomenon occurs in which the shape of the photoresist pattern is deformed. The occurrence of such pattern defects and notching phenomena not only makes accurate CD implementation difficult, but also leads to a lack of process margins.

이와 같은 문제를 해결하기 위해, 금속층과 포토레지스트 사이에 난반사 방지막(Anti-Reflecitive Coating ; ARC)을 형성하여, 금속층에서 반사된 빛이 포토레지스트 내부로 입사되지 못하도록 하는 방법을 적용할 수 있다. 상기 난반사 방지막은 초고집적 반도체를 생산하는데 필수적인 0.18㎛ 이하의 미세회로를 안정적으로 형성시키기 위해 사용되는 얇은 광흡수 감광재료층으로 반도체 광미세 회로 가공(lithography)공정에 사용되고 있으며, 기존의 공정에 사용되고 있는 고해상도 포토레지스트 재료와 상호 접착 계면 및 광 특성이 잘 맞아야한다. 이와 같은, 난반사 방지막은 포토레지스트의 상단에 코팅시 Tarc(top arc)막이라 하고 하단에 코팅시 barc(bottom arc)막으로 구분되는데, 현재의 고집적 반도체 공정에서는 barc 재료가 많이 사용되고 있다. In order to solve such a problem, a method of forming an anti-reflective coating (ARC) between the metal layer and the photoresist to prevent the light reflected from the metal layer from entering the photoresist. The anti-reflection film is a thin layer of light absorption photosensitive material used to stably form a microcircuit of 0.18 μm or less, which is essential for producing ultra-high density semiconductors, and is used in semiconductor optical fine circuit processing (lithography) processes. The interadhesive interface and optical properties should be well matched with the high resolution photoresist material. Such an antireflection film is classified as a tarc (top arc) film when coated on the top of the photoresist and a barc (bottom arc) film when coated on the bottom, and a barc material is widely used in the current highly integrated semiconductor process.

한편, 상기 금속층과 포토레지스트의 층간 사이에 난반사 방지막을 적용하였으나, 난반사 방지막을 사용하지 않은 공정보다 스크랩 율(scrap ratio)이 6배나 높아지는 현상이 발생한다. 여기서, 스크랩 률은 ARC 적용 또는 NoARC 적용 시, 스크랩 wafer에 대한 생산 wafer의 비율을 나타내는 것이기 때문에, 스크랩 률이 높아질수록 생산 수율이 감소한다. 따라서, 난반사 방지막을 적용하면 제조 비용이 더 소비되고, 난반사 방지막으로 인해 공정이 더 복잡해지는 문제가 발생한다. On the other hand, although the anti-reflection coating is applied between the metal layer and the layer of the photoresist, the phenomenon that the scrap ratio is six times higher than the process without using the anti-reflection coating occurs. Here, since the scrap rate indicates the ratio of the production wafer to the scrap wafer in the application of ARC or NoARC, the production yield decreases as the scrap rate increases. Therefore, if the anti-reflection coating is applied, the manufacturing cost is further consumed, and the process is more complicated due to the anti-reflection coating.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 반도체 소자의 난반사 방지막 대신에 흡수 계수가 높은 포토레지스트를 코팅하여 공정 마진을 향상시킬 수 있으며, 금속패턴을 정확하고 미세하게 구현할 수 있는 반도체 소자의 금속패턴 형성방법을 제공하는 데 있다.The present invention is to overcome the above-mentioned conventional problems, an object of the present invention to improve the process margin by coating a photoresist with a high absorption coefficient in place of the anti-reflection film of the semiconductor device, and to accurately and finely The present invention provides a method of forming a metal pattern of a semiconductor device.

상기한 목적을 달성하기 위해 본 발명에 의한 반도체 소자의 금속패턴 형성방법은 반도체 기판 상에 금속층을 형성하는 금속층 형성 단계와, 상기 금속층 상에 흡수 계수가 0.4 내지 0.6인 포토레지스트를 코팅하는 포토레지스트 코팅 단계와 상기 포토레지스트를 노광 및 현상하여 상기 포토레지스트를 패터닝하는 포토레지스트 패터닝 단계와, 상기 금속층을 식각하는 금속층 식각 단계와, 상기 포토레지스트를 제거하는 포토레지스트 제거 단계를 포함할 수 있다.In order to achieve the above object, a metal pattern forming method of a semiconductor device according to the present invention includes a metal layer forming step of forming a metal layer on a semiconductor substrate, and a photoresist coating a photoresist having an absorption coefficient of 0.4 to 0.6 on the metal layer. A photoresist patterning step of patterning the photoresist by coating and exposing and developing the photoresist may include a metal layer etching step of etching the metal layer, and a photoresist removal step of removing the photoresist.

또한, 상기한 목적을 달성하기 위해 본 발명에 의한 또다른 반도체 소자의 금속패턴 형성 방법은 반도체 기판 상에 금속층을 형성하는 금속층 형성 단계와, 상기 금속층 상에 흡수 계수가 0.4 내지 0.6인 제1포토레지스트를 코팅하는 제1포토레지스트 코팅 단계와, 상기 제1포토레지스트 상에 제2포토레지스트를 코팅하는 제2포토레지스트 코팅 단계와, 상기 제1포토레지스트 및 상기 제2포토레지스트를 노광 및 현상으로 패터닝하는 포토레지스트 패터닝 단계와, 상기 금속층을 식각하는 금속층 식각 단계와, 상기 제1포토레지스트 및 상기 제2포토레지스트를 제거하는 포토레지스트 제거 단계를 포함할 수 있다. In addition, in order to achieve the above object, another method of forming a metal pattern of a semiconductor device according to the present invention includes a metal layer forming step of forming a metal layer on a semiconductor substrate, and a first photo having an absorption coefficient of 0.4 to 0.6 on the metal layer. A first photoresist coating step of coating a resist, a second photoresist coating step of coating a second photoresist on the first photoresist, the first photoresist and the second photoresist by exposure and development Patterning a photoresist patterning step, a metal layer etching step of etching the metal layer, and a photoresist removal step of removing the first photoresist and the second photoresist.

상기 제2포토레지스트의 흡수 계수는 상기 제1포토레지스트의 흡수 계수보다 더 낮게 이루어질 수 있다.The absorption coefficient of the second photoresist may be lower than the absorption coefficient of the first photoresist.

상기 제2포토레지스트는 흡수 계수가 0.1 내지 0.3으로 이루어질 수 있다. The second photoresist may have an absorption coefficient of 0.1 to 0.3.

상술한 바와 같이, 본 발명에 의한 반도체 소자의 금속패턴 형성방법은 흡수 계수가 0.4 내지 0.6인 포토레지스트를 코팅함으로써 공정 마진을 향상시킬 수 있고, 제조 비용을 절감할 수 있다. 또한, 불균일한 금속층 표면을 평탄화시킴으로써, 노칭 현상을 방지함과 동시에 금속패턴을 정확하고 미세하게 구현할 수 있는 효과가 있다.As described above, the metal pattern forming method of the semiconductor device according to the present invention can improve the process margin by coating a photoresist having an absorption coefficient of 0.4 to 0.6, it is possible to reduce the manufacturing cost. In addition, by planarizing the surface of the non-uniform metal layer, it is possible to prevent the notching phenomenon and at the same time to accurately and finely implement the metal pattern.

본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.

도 1을 참조하면, 본 발명의 일실시예에 따른 반도체 소자의 금속패턴 형성방법의 순서도가 도시되어 있다. Referring to FIG. 1, a flowchart of a method of forming a metal pattern of a semiconductor device according to an embodiment of the present invention is shown.

도 1에 도시된 바와 같이 본 발명의 일실시예에 따른 반도체 소자의 금속패턴 형성방법은 금속층 형성 단계(S1)와, 포토레지스트 코팅 단계(S2)와, 포토레지 스트 패터닝 단계(S3)와, 금속층 식각 단계(S4)와, 포토레지스트 제거 단계(S5)를 포함한다.As shown in FIG. 1, a method of forming a metal pattern of a semiconductor device according to an exemplary embodiment of the present invention includes a metal layer forming step (S1), a photoresist coating step (S2), a photoresist patterning step (S3), A metal layer etching step S4 and a photoresist removing step S5 are included.

도 2a 내지 2e를 참조하면, 도 1에 도시된 본 발명의 일실시예에 따른 반도체 소자의 금속패턴 형성방법을 도시한 단면도가 도시되어 있다. 도 1에 도시된 반도체 소자의 금속패턴 형성방법을 도 2a 내지 도 2e의 단면도를 이용하여 자세히 설명하고자 한다. 2A through 2E, cross-sectional views illustrating a method of forming a metal pattern of a semiconductor device according to an exemplary embodiment of the present invention illustrated in FIG. 1 are illustrated. A method of forming a metal pattern of the semiconductor device illustrated in FIG. 1 will be described in detail with reference to FIGS. 2A through 2E.

도 2a는 상기 금속층 형성 단계(S1)를 도시한 단면도이고, 도 2b는 상기 포토레지스트 형성 단계(S2)를 도시한 단면도이고, 도 2c는 상기 포토레지스트 패터닝 단계(S3)를 도시한 단면도이고, 도 2d는 상기 금속층 식각 단계(S4)를 도시한 단면도이고, 도 2e는 상기 포토레지스트 제거 단계(S5)를 도시한 단면도이다. 2A is a cross-sectional view showing the metal layer forming step S1, FIG. 2B is a cross-sectional view showing the photoresist forming step S2, FIG. 2C is a cross-sectional view showing the photoresist patterning step S3, 2D is a cross-sectional view illustrating the metal layer etching step S4, and FIG. 2E is a cross-sectional view illustrating the photoresist removing step S5.

먼저, 도 2a에 도시된 바와 같이, 상기 금속층 형성 단계(S1)에서는 반도체 기판(11) 상에 금속층(13)을 형성한다. 이때, 금속층(13)은 얇은 두께의 알루미늄(Al) 금속으로 이루어진다. 이러한 금속층(13)을 형성하기 위한 형성 방법으로는 PECVD(Plasma Enhanced Chemical Vapor Deposition), LPCVD(Low Pressure Chemical Vapor Deposition), 스퍼터링 및 그 등가 방법 중 선택된 어느 하나의 방법으로 형성될 수 있으나, 이러한 방법으로 본 발명을 한정하는 것은 아니다. 이와 같이, 금속층(13)은 알루미늄 금속으로 이루어지는데, 그표면은 불균일한 면으로 이루어질 수 있다. 이로 인해, 식각 공정을 할 경우 난반사에 의해 노칭 현상이 발생할 수 있다. First, as shown in FIG. 2A, in the metal layer forming step S1, the metal layer 13 is formed on the semiconductor substrate 11. At this time, the metal layer 13 is made of a thin aluminum (Al) metal. Forming method for forming the metal layer 13 may be formed by any one method selected from Plasma Enhanced Chemical Vapor Deposition (PECVD), Low Pressure Chemical Vapor Deposition (LPCVD), sputtering, and the like. It does not limit the invention. As such, the metal layer 13 is made of aluminum metal, and its surface may be made of non-uniform surface. For this reason, in the etching process, notching may occur due to diffuse reflection.

따라서, 도 2b에 도시된 바와 같이, 상기 포토레지스트 코팅 단계(S2)에서는 상기 금속층(13) 상에 난반사 방지막 대신의 역할을 할 수 있는 포토레지스트(15)를 코팅한다. 이때, 포토레지스트(15)는 불균일한 표면으로 이루어진 금속층(13)으로 인한 난반사를 방지하기 위해, 높은 흡수 계수를 갖도록 선정될 수 있다. 그러므로, 상기 포토레지스트(15)는 기존의 포토레지스트 보다 광을 흡수하는 흡수률이 큰 광흡수 감광재료층의 역할을 할 수 있다. 이러한 포토레지스트(15)는 노브락계 수지, 감광제, 용제, PHS(poly hydroxy strene)계 및 그 등가물 중 선택된 어느 하나로 형성할 수 있으나 여기서 그 재질을 한정하는 것은 아니다.Accordingly, as shown in FIG. 2B, in the photoresist coating step S2, the photoresist 15 may be coated on the metal layer 13 instead of the anti-reflective coating. In this case, the photoresist 15 may be selected to have a high absorption coefficient in order to prevent diffuse reflection due to the metal layer 13 having an uneven surface. Therefore, the photoresist 15 may serve as a light absorption photosensitive material layer having a higher absorption rate than that of a conventional photoresist. The photoresist 15 may be formed of any one selected from a knoblock-based resin, a photosensitive agent, a solvent, a poly hydroxy strene (PHS) system, and the like, but the material is not limited thereto.

다음, 도 2c에 도시된 바와 같이, 상기 포토레지스트 패터닝 단계(S3)에서는 상기 금속층(13) 상에 코팅된 상기 포토레지스트(15)를 패터닝한다. 이와 같은 포토레지스트(15)는 노광 및 현상 공정을 통하여, 상기 금속층(13)의 소정 영역을 노출시키는 패턴으로 형성된다. 여기서, 포토레지스트(15)를 패터닝 하기 위한 노광 공정 시, 표면이 불균일한 금속층(13)에 난반사가 일어나는 것을 막기 위해, 흡수계수가 0.4 내지 0.6으로 조절된 상기 포토레지스트(15)를 사용한다. Next, as shown in FIG. 2C, in the photoresist patterning step S3, the photoresist 15 coated on the metal layer 13 is patterned. The photoresist 15 is formed in a pattern that exposes a predetermined region of the metal layer 13 through exposure and development processes. Here, in the exposure process for patterning the photoresist 15, the photoresist 15 having an absorption coefficient of 0.4 to 0.6 is used to prevent diffuse reflection on the non-uniform metal layer 13.

따라서, 상기 포토레지스트(15)는 기존의 포토레지스트의 흡수 계수가 0.1 내지 0.3에서 0.4 내지 0.6으로 보다 높게 조절하여, 포토레지스트(15)의 평탄화 특성을 향상시킬 수 있다. 이때, 포토레지스트(15)의 흡수 계수가 0.4 미만일 경우에는, 반도체 소자의 난반사 방지막의 흡수계수에 도달하지 못하기 때문에, 포토레지스트(15)의 하부에 형성된 불균일한 금속층(13)의 평탄화가 완전히 이루어지기 어려울 수 있다. 또한, 0.6 이상일 경우에는 난반사 방지막의 흡수계수보다 더욱 높아지기 때문에, 반사 빛이 포토레지스트(15)의 밑부분까지 도달하지 못해 포토레지스트(15)가 남을 뿐만 아니라, 패터닝 공정시, 패터닝이 어려울 수 있다. 이와 같은 포토레지스트(15)는 노브락계 수지, 감광제, 용제, PHS(poly hydroxy strene)계 및 그 등가물 중에서 레진과 PAC(Photo active Compound)에 의한 에너지 흡수계수를 각각 변화시켜 흡수 계수를 0.4 내지 0.6으로 조절할 수 있다. 그러므로, 흡수계수가 높은 포토레지스트(15)는 노광 공정시, 상기 금속층(13)으로부터 입사(入射)되는 광 에너지에 대한 흡수율이 우수한 난반사 방지막으로 이용될 수 있다. 더불어, 상기 포토레지스트(15)는 종래의 금속층/난반사방지막/포토레지스트 형성방법에서 난반사방지막/포토레지스트의 역할을 동시에 수행하기 때문에 공정의 단가 절감 및 생산 수율을 높여 공정 마진을 보다 늘릴 수 있다. Therefore, the photoresist 15 may improve the planarization characteristics of the photoresist 15 by adjusting the absorption coefficient of the existing photoresist higher than 0.1 to 0.3 to 0.4 to 0.6. At this time, when the absorption coefficient of the photoresist 15 is less than 0.4, since the absorption coefficient of the diffuse reflection prevention film of the semiconductor element is not reached, the planarization of the nonuniform metal layer 13 formed under the photoresist 15 is completely It can be difficult to achieve. In addition, when 0.6 or more is higher than the absorption coefficient of the anti-reflective coating, the reflected light does not reach the bottom of the photoresist 15, not only the photoresist 15 remains, but also may be difficult to pattern during the patterning process. . The photoresist 15 may change the absorption coefficients of resin and PAC (photo active compound) among knolac resins, photosensitizers, solvents, poly hydroxy strenes (PHS), and the like, respectively, so that the absorption coefficient is 0.4 to 0.6. Can be adjusted. Therefore, the photoresist 15 having a high absorption coefficient may be used as an antireflection film having an excellent absorption rate with respect to light energy incident from the metal layer 13 during the exposure process. In addition, since the photoresist 15 simultaneously plays the role of the antireflection film / photoresist in the conventional metal layer / anti-reflection film / photoresist formation method, it is possible to further increase the process margin by reducing the cost of the process and increasing the production yield.

다음, 도 2d에 도시된 바와 같이, 상기 금속층 식각 단계(S4)에서는 상기 포토레지스트(15)를 마스크로 이용하여 금속층(13)을 식각한다. 이와 같은 금속층(13)은 건식 에칭(dry etch)방식 또는 습식 에칭(wet etch)방식 중 어느 하나를 이용하여 식각할 수 있다.Next, as illustrated in FIG. 2D, in the metal layer etching step S4, the metal layer 13 is etched using the photoresist 15 as a mask. The metal layer 13 may be etched by using a dry etching method or a wet etching method.

마지막으로, 도 2e에 도시된 바와 같이, 상기 포토레지스트 제거 단계(S5)에서는 상기 금속층(13)에 적층되어 있는 상기 포토레지스트(15)를 제거한다. 이와 같은 포토레지스트(15)는 황산용액, 플라즈마 및 그 등가물로 선택된 어느 하나로 제거할 수 있으나, 여기서 그 제거 물질을 한정하는 것은 아니다. Finally, as shown in FIG. 2E, in the photoresist removing step S5, the photoresist 15 stacked on the metal layer 13 is removed. The photoresist 15 may be removed by any one selected from a sulfuric acid solution, a plasma, and an equivalent thereof, but is not limited thereto.

도 3을 참조하면, 본 발명의 다른 실시예에 따른 반도체 소자의 금속패턴 형 성방법의 순서도가 도시되어 있다. Referring to FIG. 3, a flowchart of a metal pattern forming method of a semiconductor device according to another embodiment of the present invention is shown.

도 3은 도시된 바와 같이 본 발명의 다른 실시예에 따른 반도체 소자의 금속패턴 형성방법은 금속층 형성 단계(S1)와, 포토레지스트 코팅 단계(S20)와, 포토레지스트 패터닝 단계(S3)와, 금속층 식각 단계(S4)와, 포토레지스트 제거 단계(S5)를 포함한다. 3 is a metal pattern forming method of a semiconductor device according to another embodiment of the present invention as shown in the metal layer forming step (S1), photoresist coating step (S20), photoresist patterning step (S3), the metal layer An etching step S4 and a photoresist removing step S5 are included.

도 4a 내지 4e를 참조하면, 도 3에 도시된 본 발명의 다른 실시예에 따른 반도체 소자의 금속패턴 형성방법을 도시한 단면도가 도시되어 있다. 도 3에 도시된 반도체 소자의 금속패턴 형성방법을 도 4a 내지 도 4e의 단면도를 이용하여 자세히 설명하고자 한다. 4A through 4E, cross-sectional views illustrating a method of forming a metal pattern of a semiconductor device according to another exemplary embodiment of the present invention illustrated in FIG. 3 are illustrated. A method of forming a metal pattern of the semiconductor device illustrated in FIG. 3 will be described in detail with reference to FIGS. 4A through 4E.

도 4a는 상기 금속층 형성 단계(S1)를 도시한 단면도이고, 도 4b는 상기 포토레지스트 코팅 단계(S20)를 도시한 단면도이고, 도 4c는 상기 포토레지스트 패터닝 단계(S3)를 도시한 단면도이고, 도 4d는 상기 금속층 식각 단계(S4)를 도시한 단면도이고, 도 4e는 상기 포토레지스트 제거 단계(S5)를 도시한 단면도이다. 4A is a cross-sectional view showing the metal layer forming step S1, FIG. 4B is a cross-sectional view showing the photoresist coating step S20, FIG. 4C is a cross-sectional view showing the photoresist patterning step S3, 4D is a cross-sectional view illustrating the metal layer etching step S4, and FIG. 4E is a cross-sectional view illustrating the photoresist removing step S5.

도 4a 내지 도 4e에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체 소자의 금속패턴 형성방법은 도 4a 내지 도 4e에 대응하여, 금속층 형성 단계(S1)와, 포토레지스트 코팅 단계(S20)와, 포토레지스트 패터닝 단계(S3)와, 금속층 식각 단계(S4)와, 포토레지스트 제거 단계(S5)를 포함한다. As shown in FIGS. 4A to 4E, the method of forming a metal pattern of a semiconductor device according to another exemplary embodiment of the present invention corresponds to FIGS. 4A to 4E and includes a metal layer forming step S1 and a photoresist coating step S20. ), A photoresist patterning step S3, a metal layer etching step S4, and a photoresist removing step S5.

먼저, 도 4a에 도시된 바와 같이, 상기 금속층 형성 단계(S1)에서는 반도체 기판(11) 상에 금속층(13)을 형성한다. 이때, 금속층(13)은 얇은 두께의 알루미 늄(Al) 금속으로 이루어진다. 이러한 금속층(13)을 형성하기 위한 형성 방법으로는 PECVD(Plasma Enhanced Chemical Vapor Deposition), LPCVD(Low Pressure Chemical Vapor Deposition), 스퍼터링 및 그 등가 방법 중 선택된 어느 하나의 방법으로 형성된다. 이와 같이, 금속층(13)은 알루미늄 금속으로 이루어진 층으로써, 소정의 단차가 존재하는 불균일한 표면으로 이루어질 수 있다. 이로 인해, 식각 공정을 할 경우 난반사에 의해 노칭 현상을 발생시킬 수 있다. First, as shown in FIG. 4A, in the metal layer forming step S1, the metal layer 13 is formed on the semiconductor substrate 11. At this time, the metal layer 13 is made of a thin aluminum (Al) metal. The formation method for forming the metal layer 13 is formed by any one selected from Plasma Enhanced Chemical Vapor Deposition (PECVD), Low Pressure Chemical Vapor Deposition (LPCVD), sputtering, and the like. As such, the metal layer 13 may be formed of an aluminum metal, and may be formed of an uneven surface having a predetermined step. For this reason, in the etching process, notching may occur due to diffuse reflection.

도 4b에 도시된 바와 같이, 상기 포토레지스트 코팅 단계(S20)에서, 난반사 방지막 대신의 역할을 할 수 있는 제1포토레지스트 코팅 단계(S21) 및 제2포토레지스트 코팅 단계(S22)를 포함한다. 이러한, 포토레지스트 코팅 단계(S2)에서는 먼저, 상기 금속층(13) 상에 제1포토레지스트(25)를 코팅하고 이후, 상기 제1포토레지스트(25) 상에 제2포토레지스트(26)를 코팅하는 이중 코팅이 이루어진다. 이때, 상기 제1포토레지스트(25)는 불균일한 표면으로 이루어진 금속층(13)으로 인한 난반사를 방지하기 위해, 상대적으로 높은 흡수계수를 갖도록 선정될 수 있다. 이후 제1포토레지스트(25) 상에 통상의 제2포토레지스트(26)를 코팅해줌으로써, 상기 금속층(13)에 평탄화 특성을 더욱 향상시킬 수 있다.As shown in FIG. 4B, the photoresist coating step S20 includes a first photoresist coating step S21 and a second photoresist coating step S22, which may serve as an anti-reflective coating film. In the photoresist coating step S2, first, the first photoresist 25 is coated on the metal layer 13, and then the second photoresist 26 is coated on the first photoresist 25. The double coating is made. In this case, the first photoresist 25 may be selected to have a relatively high absorption coefficient in order to prevent diffuse reflection due to the metal layer 13 having an uneven surface. After that, by coating a conventional second photoresist 26 on the first photoresist 25, the planarization characteristic of the metal layer 13 may be further improved.

다음, 도 4c에 도시된 바와 같이, 상기 포토레지스트 패터닝 단계(S3)에서는 상기 금속층(13) 상에 코팅된 상기 제1포토레지스트(25)와, 상기 제1포토레지스트 (25)상에 코팅된 상기 제2포토레지스트(26)를 동시에 패터닝한다. 이와 같은 제1포토레지스트(25) 및 제2포토레지스트(26)는 노광 및 현상 공정을 통하여, 금속층(13)을 노출시키는 제1포토레지스트(25) 및 제2포토레지스트(26) 패턴으로 형성 된다.Next, as shown in FIG. 4C, in the photoresist patterning step S3, the first photoresist 25 coated on the metal layer 13 and the first photoresist 25 are coated. The second photoresist 26 is simultaneously patterned. The first photoresist 25 and the second photoresist 26 are formed in a pattern of the first photoresist 25 and the second photoresist 26 exposing the metal layer 13 through exposure and development processes. do.

여기서, 제1포토레지스트(25)를 패터닝 하기 위한 노광 공정 시, 표면이 불균일한 금속층(13)에 난반사가 일어나는 것을 막기 위해, 상기 제1포토레지스트(25)의 흡수 계수는 0.4 내지 0.6으로 조절할 수 있다. 이때, 제1포토레지스트(25)의 흡수계수가 0.4 미만일 경우에는, 반도체 소자의 난반사 방지막의 흡수계수에 도달하지 못하기 때문에, 제1포토레지스트(25)의 하부에 형성된 불균일한 금속층(13)의 평탄화가 완전히 이루어지기 어려울 수 있다. 또한, 0.6 이상일 경우에는 난반사 방지막의 흡수계수보다 더욱 높아지기 때문에, 반사 빛이 제1포토레지스트(25)의 밑부분까지 도달하지 못해 제1포토레지스트(25)가 남을 뿐만 아니라, 패터닝 공정시, 패터닝이 어려울 수 있다. 이와 같은 제1포토레지스트(25)는 노브락계 수지, 감광제, 용제, PHS(poly hydroxy strene)계 및 그 등가물 중에서 레진과 PAC(Photo active Compound)에 의한 에너지 흡수 계수를 각각 변화시켜 흡수 계수를 0.4 내지 0.6으로 조절할 수 있다. 따라서, 상기 제1포토레지스트(25)의 흡수 계수는 반도체 소자의 난반사 방지막의 흡수계수와 같거나 보다 크게 이루어질 수 있다. 여기서, 상기 제1포토레지스트(25)의 상에 흡수 계수가 0.1 내지 0.3인 제2포토레지스트(26)를 더 코팅하여 이중으로 코팅함으로써, 평탄화 특성이 더욱 좋아질 수 있다. Here, in the exposure process for patterning the first photoresist 25, the absorption coefficient of the first photoresist 25 is adjusted to 0.4 to 0.6 in order to prevent diffuse reflection on the non-uniform metal layer 13. Can be. In this case, when the absorption coefficient of the first photoresist 25 is less than 0.4, the absorption coefficient of the diffuse reflection prevention film of the semiconductor device may not be reached, and thus, the nonuniform metal layer 13 formed below the first photoresist 25. It may be difficult to fully planarize. In addition, when it is 0.6 or more, since it becomes higher than the absorption coefficient of an anti-reflective film, reflection light does not reach the bottom part of the 1st photoresist 25, and not only the 1st photoresist 25 remains but also patterning at the time of a patterning process This can be difficult. The first photoresist 25 changes the energy absorption coefficients of the resin and the photo active compound (PAC) in the knoblock resin, the photosensitive agent, the solvent, the poly hydroxy strene (PHS) system, and the like, respectively, thereby reducing the absorption coefficient by 0.4. To 0.6. Accordingly, the absorption coefficient of the first photoresist 25 may be equal to or larger than the absorption coefficient of the diffuse reflection prevention film of the semiconductor device. Here, by further coating the second photoresist 26 having an absorption coefficient of 0.1 to 0.3 on the first photoresist 25, the planarization characteristic may be further improved.

상기 제2포토레지스트(26)는 흡수 계수가 0.1 내지 0.3이며 노브락계 수지, 감광제, 용제, PHS(poly hydroxy strene)계 및 그 등가물 중 선택된 어느 하나로 형성할 수 있으나 여기서 그 재질을 한정하는 것은 아니다. 또한, 제2포토레지스트(26)는 상기 제1포토레지스트(25) 상에 스핀 코팅, 롤러식 도포 및 그 등가 방법 중 선택된 어느 하나의 방법에 의해 형성될 수 있으며, 여기서 그 방법을 한정하는 것은 아니다. The second photoresist 26 has an absorption coefficient of 0.1 to 0.3 and may be formed of any one selected from a knoblock-based resin, a photosensitive agent, a solvent, a poly hydroxy strene (PHS) system, and the like, but the material is not limited thereto. . In addition, the second photoresist 26 may be formed on the first photoresist 25 by any one method selected from among spin coating, roller coating, and an equivalent method. no.

이와 같이, 상기 금속층(13) 상에 흡수 계수가 0.4 내지 0.6인 상기 제1포토레지스트(25)와 흡수 계수가 0.1 내지 0.3인 제2포토레지스트(26)로 이중 코팅을 함으로써, 불균일한 금속층(13)을 평탄화시켜주는 평탄화 특성이 보다 더 향상됨과 동시에 보다 안정되게 난반사를 줄여, 패턴의 불량을 없앨 수 있다. As described above, double coating is performed on the metal layer 13 with the first photoresist 25 having an absorption coefficient of 0.4 to 0.6 and the second photoresist 26 having an absorption coefficient of 0.1 to 0.3. The flattening characteristic for flattening 13) is improved more and at the same time, the diffuse reflection can be reduced more stably, thereby eliminating the defect of the pattern.

다음, 도 4d에 도시된 바와 같이, 상기 금속층 식각 단계(S4)에서는 상기 제1포토레지스트(25) 및 제2포토레지스트(26)를 마스크로 이용하여 금속층(13)을 식각한다. 이와 같은 금속층(13)은 건식 에칭(dry etch)방식 또는 습식 에칭(wet etch)방식 중 어느 하나를 이용하여 식각할 수 있다.Next, as shown in FIG. 4D, in the metal layer etching step S4, the metal layer 13 is etched using the first photoresist 25 and the second photoresist 26 as a mask. The metal layer 13 may be etched by using a dry etching method or a wet etching method.

마지막으로, 도 4e에 도시된 바와 같이, 상기 포토레지스트 제거 단계(S5)에서는 상기 금속층(13)에 적층되어 있는 상기 제1포토레지스트(25) 및 제2포토레지스트(26)를 동시에 제거한다. 이와 같은 제1포토레지스트(25) 및 제2포토레지스트(26)는 황산용액, 플라즈마 및 그 등가물로 선택된 어느 하나로 제거할 수 있으나, 여기서 그 제거 물질을 한정하는 것은 아니다.Lastly, as shown in FIG. 4E, in the photoresist removing step S5, the first photoresist 25 and the second photoresist 26 stacked on the metal layer 13 are simultaneously removed. The first photoresist 25 and the second photoresist 26 may be removed by any one selected from a sulfuric acid solution, a plasma, and an equivalent thereof, but are not limited thereto.

도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 소자의 금속패턴 형성방법의 순서도가 도시되어 있다.Referring to FIG. 1, a flowchart of a method of forming a metal pattern of a semiconductor device according to an embodiment of the present invention is shown.

도 2a 내지 2e를 참조하면, 도 1에 도시된 본 발명의 일실시예에 따른 반도체 소자의 금속패턴 형성방법을 도시한 단면도가 도시되어 있다. 2A through 2E, cross-sectional views illustrating a method of forming a metal pattern of a semiconductor device according to an exemplary embodiment of the present invention illustrated in FIG. 1 are illustrated.

도 3을 참조하면, 본 발명의 다른 실시예에 따른 반도체 소자의 금속패턴 형성방법의 순서도가 도시되어 있다.Referring to FIG. 3, a flowchart of a method of forming a metal pattern of a semiconductor device according to another embodiment of the present invention is shown.

도 4a 내지 도 4e를 참조하면, 도 1에 도시된 본 발명의 다른 실시예에 따른 반도체 소자의 금속패턴 형성방법을 도시한 단면도가 도시되어 있다. 4A through 4E, cross-sectional views illustrating a method of forming a metal pattern of a semiconductor device according to another exemplary embodiment of the present invention shown in FIG. 1 are illustrated.

Claims (4)

반도체 기판 상에 금속층을 형성하는 금속층 형성 단계;A metal layer forming step of forming a metal layer on the semiconductor substrate; 상기 금속층 상에 흡수 계수가 0.4 내지 0.6인 포토레지스트를 코팅하는 포토레지스트 코팅 단계;A photoresist coating step of coating a photoresist having an absorption coefficient of 0.4 to 0.6 on the metal layer; 상기 포토레지스트를 노광 및 현상하여 상기 포토레지스트를 패터닝하는 포토레지스트 패터닝 단계;A photoresist patterning step of patterning the photoresist by exposing and developing the photoresist; 상기 금속층을 식각하는 금속층 식각 단계; 및 A metal layer etching step of etching the metal layer; And 상기 포토레지스트를 제거하는 포토레지스트 제거 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속패턴 형성방법. And a photoresist removing step of removing the photoresist. 반도체 기판 상에 금속층을 형성하는 금속층 형성 단계;A metal layer forming step of forming a metal layer on the semiconductor substrate; 상기 금속층 상에 흡수 계수가 0.4 내지 0.6인 제1포토레지스트를 코팅하는 제1포토레지스트 코팅 단계;A first photoresist coating step of coating a first photoresist having an absorption coefficient of 0.4 to 0.6 on the metal layer; 상기 제1포토레지스트 상에 제2포토레지스트를 코팅하는 제2포토레지스트 코팅 단계;A second photoresist coating step of coating a second photoresist on the first photoresist; 상기 제1포토레지스트 및 상기 제2포토레지스트를 노광 및 현상으로 패터닝하는 포토레지스트 패터닝 단계;A photoresist patterning step of patterning the first photoresist and the second photoresist by exposure and development; 상기 금속층을 식각하는 금속층 식각 단계; 및 A metal layer etching step of etching the metal layer; And 상기 제1포토레지스트 및 상기 제2포토레지스트를 제거하는 포토레지스트 제 거 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속패턴 형성방법.And removing a photoresist for removing the first photoresist and the second photoresist. 제 2항에 있어서, The method of claim 2, 상기 제2포토레지스트의 흡수 계수는 상기 제1포토레지스트의 흡수 계수보다 더 낮게 이루어지는 것을 특징으로 하는 반도체 소자의 금속패턴 형성방법.And the absorption coefficient of the second photoresist is lower than that of the first photoresist. 제 2항에 있어서, The method of claim 2, 상기 제2포토레지스트는The second photoresist is 흡수 계수가 0.1 내지 0.3으로 이루어진 것을 특징으로 하는 반도체 소자의 금속패턴 형성방법.Method for forming a metal pattern of a semiconductor device, characterized in that the absorption coefficient is made of 0.1 to 0.3.
KR1020070100381A 2007-10-05 2007-10-05 Metal pattern formation method of semiconductor device KR100909138B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070100381A KR100909138B1 (en) 2007-10-05 2007-10-05 Metal pattern formation method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070100381A KR100909138B1 (en) 2007-10-05 2007-10-05 Metal pattern formation method of semiconductor device

Publications (2)

Publication Number Publication Date
KR20090035234A KR20090035234A (en) 2009-04-09
KR100909138B1 true KR100909138B1 (en) 2009-07-23

Family

ID=40760715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070100381A KR100909138B1 (en) 2007-10-05 2007-10-05 Metal pattern formation method of semiconductor device

Country Status (1)

Country Link
KR (1) KR100909138B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102487913B1 (en) * 2015-07-01 2023-01-13 삼성전자주식회사 Method for patterning amorphous alloy, a amorphous alloy pattern structure using the same, dome switch and method for thereof
US20220199464A1 (en) * 2020-12-21 2022-06-23 Infineon Technologies Ag Semiconductor device protection

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060001366A (en) * 2004-06-30 2006-01-06 동부아남반도체 주식회사 Semiconductor device and method of manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060001366A (en) * 2004-06-30 2006-01-06 동부아남반도체 주식회사 Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20090035234A (en) 2009-04-09

Similar Documents

Publication Publication Date Title
US5314772A (en) High resolution, multi-layer resist for microlithography and method therefor
US6420097B1 (en) Hardmask trim process
US7358111B2 (en) Imageable bottom anti-reflective coating for high resolution lithography
US20070082296A1 (en) Method of forming micro-patterns using multiple photolithography process
JPH06216024A (en) Method of forming metal pattern film
KR101096194B1 (en) Method for Forming Pattern of Semiconductor Device
US20080153287A1 (en) Method for patterning a semiconductor device
KR20100134418A (en) Method for forming contact hole using spacer patterning technology
KR20110112727A (en) Method of fabricating a pattern in semiconductor device using double patterning technology
US20090246954A1 (en) Method of manufacturing semiconductor device
US8409456B2 (en) Planarization method for high wafer topography
US20050118531A1 (en) Method for controlling critical dimension by utilizing resist sidewall protection
US5922516A (en) Bi-layer silylation process
KR100909138B1 (en) Metal pattern formation method of semiconductor device
KR20110004075A (en) Glass substrate for hardmask and method for fabricatiing hardmask using the same
CN117096102B (en) Method for etching through hole by dry method
KR100827488B1 (en) Method for forming a metal line pattern of the semiconductor device
US8119334B2 (en) Method of making a semiconductor device using negative photoresist
KR100866681B1 (en) Method for forming pattern of semiconductor device
KR100586531B1 (en) Method for settlement of etching time of pattern by pattern density
US6350559B1 (en) Method for creating thinner resist coating that also has fewer pinholes
KR20050066895A (en) Method for fabricating fine contact hole
KR20080015378A (en) Fabricating method of a semiconductor integrated circuit device
Sho et al. The resist-core spacer patterning process for fabrication of 2xnm node semiconductor devices
KR20030058247A (en) A forming method of semiconductor device with improved protection of pattern deformation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee