KR100905777B1 - Method of manufacturing MOSFET device - Google Patents
Method of manufacturing MOSFET device Download PDFInfo
- Publication number
- KR100905777B1 KR100905777B1 KR1020060137259A KR20060137259A KR100905777B1 KR 100905777 B1 KR100905777 B1 KR 100905777B1 KR 1020060137259 A KR1020060137259 A KR 1020060137259A KR 20060137259 A KR20060137259 A KR 20060137259A KR 100905777 B1 KR100905777 B1 KR 100905777B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- layer
- film
- doped polysilicon
- hard mask
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 66
- 229920005591 polysilicon Polymers 0.000 claims abstract description 66
- 238000009792 diffusion process Methods 0.000 claims abstract description 37
- 230000004888 barrier function Effects 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000010405 reoxidation reaction Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 20
- 239000010937 tungsten Substances 0.000 claims description 20
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- -1 tungsten nitride Chemical class 0.000 claims description 7
- 229920001709 polysilazane Polymers 0.000 claims description 6
- 229920006254 polymer film Polymers 0.000 claims description 5
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229920005573 silicon-containing polymer Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 모스펫 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 반도체기판의 게이트 형성 영역 상에 게이트 절연막과 도핑된 폴리실리콘막 및 하드마스크 패턴을 형성하는 단계와, 상기 도핑된 폴리실리콘막의 양측벽에 선택적으로 게이트 재산화막을 형성하는 단계와, 상기 게이트 재산화막이 형성된 도핑된 폴리실리콘막을 포함하여 하드마스크 패턴을 덮도록 기판 전면 상에 확산방지막을 형성하는 단계와, 상기 도핑된 폴리실리콘막이 노출될 때까지 상기 확산방지막을 CMP하는 단계와, 상기 CMP된 확산방지막 및 도핑된 폴리실리콘막 상에 게이트 금속막 및 게이트 하드마스크막을 형성하는 단계, 상기 게이트 하드마스크막과 게이트 금속막 및 상기 확산방지막을 식각하여 기판의 게이트 형성 영역 상에 게이트 절연막, 도핑된 폴리실리콘막과 게이트 금속막, 그리고, 게이트 하드마스크막으로 이루어진 게이트를 형성하는 단계를 포함한다.The present invention discloses a method for manufacturing a MOSFET device. The disclosed method includes forming a gate insulating film, a doped polysilicon film and a hard mask pattern on a gate formation region of a semiconductor substrate, and selectively forming a gate reoxidation film on both sidewalls of the doped polysilicon film. Forming a diffusion barrier on the entire surface of the substrate to cover a hard mask pattern including a doped polysilicon layer on which the gate reoxidation layer is formed; and CMPing the diffusion barrier layer until the doped polysilicon layer is exposed. Forming a gate metal layer and a gate hard mask layer on the CMP doped diffusion layer and the doped polysilicon layer; etching the gate hard mask layer, the gate metal layer, and the diffusion barrier layer on the gate formation region of the substrate. A gate insulating film, a doped polysilicon film and a gate metal film, and a gate hard mask Forming a gate consisting of a large film.
Description
도 1 내지 도 6은 본 발명의 실시예에 따른 모스펫 소자의 제조방법을 설명하기 위한 공정별 단면도.1 to 6 are cross-sectional views for each process for explaining a method for manufacturing a MOSFET device according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
110: 반도체기판 210: 게이트 절연막110: semiconductor substrate 210: gate insulating film
310: P형 폴리실리콘막 410: 게이트 재산화막310: P-type polysilicon film 410: gate reoxidation film
510: 확산방지막 610: 폴리실리사이드막 또는 텅스텐질화막510: diffusion barrier film 610: polysilicide film or tungsten nitride film
710: 게이트 금속막 810: 게이트 하드마스크막710: gate metal film 810: gate hard mask film
910: 게이트 M: 하드마스크 패턴910: gate M: hard mask pattern
본 발명은 모스펫 소자의 제조방법에 관한 것으로, 보다 상세하게는, 게이트 도전물질인 P형 폴리실리콘막에서의 보론 외방 확산 방지 및 게이트 도전물질인 텅스텐계막의 산화를 방지할 수 있는 모스펫 소자의 제조방법에 관한 것이다. The present invention relates to a method for manufacturing a MOSFET device, and more particularly, to manufacturing a MOSFET device that can prevent outward diffusion of boron in a P-type polysilicon film, which is a gate conductive material, and to prevent oxidation of a tungsten-based film, which is a gate conductive material. It is about a method.
반도체 소자가 고집적화, 고속화, 저전력, 소모화됨에 따라 소자를 구성하는 모스펫 소자의 크기가 급속도로 줄어듦에 따라, 반도체 소자의 마진 개선을 확보하 기 위한 방안 중의 하나로, 듀얼 게이트형 CMOS 소자가 폭넓게 사용되고 있다. As the semiconductor devices are highly integrated, high speed, low power, and consumed, the size of the MOSFET device constituting the device rapidly decreases, and as one of the methods for securing margin improvement of the semiconductor device, a dual gate CMOS device is widely used. have.
이와 같은, 듀얼 게이트형 CMOS 소자는 NMOS 트랜지스터 및 PMOS 트랜지스터로 구성되며, 상기 NMOS 트랜지스터는 N형 폴리실리콘 게이트를 가지고, PMOS 트랜지스터는 P형 폴리실리콘 게이트를 가진다.Such a dual gate type CMOS device is composed of an NMOS transistor and a PMOS transistor, the NMOS transistor having an N-type polysilicon gate, and the PMOS transistor having a P-type polysilicon gate.
한편, 일반적으로 적용되고 있는 듀얼 게이트형 CMOS 소자에서는 트랜지스터의 특성을 열화시키는 근본적인 현상들이 발생되고 있는데, 먼저, 상기 PMOS 트랜지스터의 P형 폴리실리콘 형성시, P형 폴리실리콘막 내의 보론(Boron) 이온이 반도체기판의 내부에 확산되거나, 게이트 도전물질인 텅스텐 계열의 금속막 내부로 외방 확산(out diffusion)이 진행되면서 도펀트(dopant)가 손실되는 현상이 발생되고 있다.On the other hand, in the dual gate type CMOS device, which is generally applied, fundamental phenomena that deteriorate the characteristics of transistors occur. First, when forming P-type polysilicon of the PMOS transistor, boron ions in the P-type polysilicon film are formed. The diffusion of the dopant into the semiconductor substrate or the out diffusion of the tungsten-based metal film, which is a gate conductive material, occurs.
그리고, 종래의 듀얼 게이트형 CMOS 소자의 제조방법에서, 게이트를 형성하기 위한 게이트 물질들 식각시 발생된 식각 데미지(etch damage)를 제거하기 위한 게이트 선택적 산화(gate selective oxidation) 공정을 수행하고 있는데, 이때, 상기 게이트 선택적 산화 공정 진행시, 공정 및 장비조건이 불안정해지면 게이트 도전물질인 텅스텐 계열의 막 양측벽에 재산화막이 형성하는 이상산화 현상이 발생할 가능성이 있으며, 또한, 게이트 선택적 산화공정시 텅스텐 계열의 막을 통하여 산소가 침투하여 텅스텐/폴리실리콘 경계면에 절연막을 형성시킴과 동시에 텅스텐 오염 등의 이슈로 인하여 전체 디바이스 동작에 치면적인 결함을 제공하기도 한다.In the conventional method of manufacturing a dual gate type CMOS device, a gate selective oxidation process is performed to remove etch damage generated during etching of gate materials for forming a gate. At this time, if the process and equipment conditions become unstable during the gate selective oxidation process, there is a possibility that the abnormal oxidation phenomenon that the reoxidation film is formed on both side walls of the tungsten-based film, which is a gate conductive material, may occur. Oxygen penetrates through a series of films to form an insulating film on the tungsten / polysilicon interface, and at the same time, it provides a flaw in the overall device operation due to issues such as tungsten contamination.
본 발명은 폴리실리콘막의 외방 확산을 방지할 수 있는 모스펫 소자의 제조 방법을 제공함에 그 목적이 있다.An object of the present invention is to provide a method for producing a MOSFET device that can prevent the outward diffusion of the polysilicon film.
또한, 본 발명은 게이트 선택적 산화 공정시, 텅스텐 계열의 막이 산화되는 현상을 방지할 수 있는 모스펫 소자의 제조방법을 제공함에 그 다른 목적이 있다.In addition, another object of the present invention is to provide a method for manufacturing a MOSFET device that can prevent the phenomenon that the tungsten-based film is oxidized during the gate selective oxidation process.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 반도체기판의 게이트 형성 영역 상에 게이트 절연막과 도핑된 폴리실리콘막 및 하드마스크 패턴을 형성하는 단계; 상기 도핑된 폴리실리콘막의 양측벽에 선택적으로 게이트 재산화막을 형성하는 단계; 상기 게이트 재산화막이 형성된 도핑된 폴리실리콘막을 포함하여 하드마스크 패턴을 덮도록 기판 전면 상에 확산방지막을 형성하는 단계; 상기 도핑된 폴리실리콘막이 노출될 때까지 상기 확산방지막을 CMP하는 단계; 상기 CMP된 확산방지막 및 도핑된 폴리실리콘막 상에 중간막과 게이트 금속막 및 게이트 하드마스크막을 형성하는 단계; 및 상기 게이트 하드마스크막과 게이트 금속막 및 중간막, 그리고, 상기 확산방지막을 식각하여 기판의 게이트 형성 영역 상에 게이트 절연막, 도핑된 폴리실리콘막과 중간막 및 게이트 금속막, 그리고, 게이트 하드마스크막으로 이루어진 게이트를 형성하는 단계;를 포함하는 모스펫 소자의 제조방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of: forming a doped polysilicon film and a hard mask pattern on the gate formation region of the semiconductor substrate; Selectively forming gate reoxidation films on both sidewalls of the doped polysilicon film; Forming a diffusion barrier on the entire surface of the substrate to cover the hard mask pattern including the doped polysilicon layer on which the gate reoxidation layer is formed; CMPing the diffusion barrier layer until the doped polysilicon layer is exposed; Forming an intermediate layer, a gate metal layer, and a gate hard mask layer on the CMP diffusion barrier layer and the doped polysilicon layer; And etching the gate hard mask layer, the gate metal layer and the intermediate layer, and the diffusion barrier layer into a gate insulating layer, a doped polysilicon layer, an intermediate layer and a gate metal layer on the gate formation region of the substrate, and a gate hard mask layer. It provides a method for manufacturing a MOSFET device comprising; forming a gate made of.
여기서, 상기 도핑된 폴리실리콘막은 P형 폴리실리콘막인 것을 포함한다.Here, the doped polysilicon film includes a P-type polysilicon film.
상기 도핑된 폴리실리콘막은 1000∼1500Å 두께로 형성하는 것을 포함한다.The doped polysilicon film may be formed to a thickness of 1000 to 1500 Å.
상기 하드마스크 패턴은 질화막 계열의 막으로 형성하는 것을 포함한다.The hard mask pattern may be formed of a nitride film-based film.
상기 확산방지막을 형성하는 단계는, 상기 게이트 재산화막이 형성된 도핑된 폴리실리콘막을 포함하여 하드마스크 패턴을 덮도록 기판 전면 상에 실리콘고분자막을 증착하는 단계; 및 상기 실리콘고분자막을 N2 분위기에서 열처리하는 단계;로 구성되는 것을 포함한다.The forming of the diffusion barrier layer may include depositing a silicon polymer layer on the entire surface of the substrate to cover a hard mask pattern including the doped polysilicon layer on which the gate reoxidation layer is formed; And heat treating the silicon polymer film in an N 2 atmosphere.
상기 실리콘고분자막은 폴리실라잔(Polysilazane)인 것을 포함한다.The silicone polymer film may include polysilazane.
상기 열처리는 700∼900℃의 온도에서 20∼30분 동안 진행하는 포함한다.The heat treatment includes proceeding for 20 to 30 minutes at a temperature of 700 ~ 900 ℃.
상기 도핑된 폴리실리콘막이 노출될 때까지 상기 확산방지막을 CMP하는 단계 후, 상기 CMP된 확산방지막 및 도핑된 폴리실리콘막 상에 게이트 금속막 및 게이트 하드마스크막을 형성하는 단계 전, 상기 CMP된 확산방지막 및 도핑된 폴리실리콘막 상에 폴리실리사이드막 또는 텅스텐질화막을 형성하는 것을 포함한다.CMPing the diffusion barrier layer until the doped polysilicon layer is exposed, and before forming the gate metal layer and the gate hard mask layer on the CMP diffusion barrier layer and the doped polysilicon layer, the CMP diffusion barrier layer And forming a polysilicide film or a tungsten nitride film on the doped polysilicon film.
상기 게이트 금속막은 텅스텐 계열의 막으로 형성하는 것을 포함한다.The gate metal film may be formed of a tungsten-based film.
(실시예)(Example)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은, 도핑된 폴리실리콘막, 바람직하게는, P형 폴리실리콘막을 게이트 전극물질로 사용하는 모스펫 소자에 관한 것으로, 반도체기판의 게이트 형성 영역 상에 P형 폴리실리콘막이 형성되며, 상기 P형 폴리실리콘막의 양측벽에 선택적으로 게이트 재산화막이 형성된다.First, the technical principle of the present invention will be described. The present invention relates to a MOSFET device using a doped polysilicon film, preferably, a P-type polysilicon film, as a gate electrode material, on a gate formation region of a semiconductor substrate. A P-type polysilicon film is formed, and a gate reoxidation film is selectively formed on both side walls of the P-type polysilicon film.
그리고, 상기 게이트 재산화막이 형성된 P형 폴리실리콘막들 사이에 실리콘고분자로 이루어진 확산방지막이 형성되며, 상기 P형 폴리실리콘막 및 확산방지막 상에 게이트 물질들이 차례로 형성된다.A diffusion barrier layer of silicon polymer is formed between the P-type polysilicon layers on which the gate reoxidation layer is formed, and gate materials are sequentially formed on the P-type polysilicon layer and the diffusion barrier layer.
이와 같이, 상기 P형 폴리실리콘막들 사이에 실리콘고분자로 이루어진 확산방지막이 형성됨에 따라, 상기 실리콘고분자로 인하여 P형 폴리실리콘막 내의 보론이 외방 확산되는 현상을 방지할 수 있게 된다.As such, as the diffusion barrier layer formed of silicon polymer is formed between the P-type polysilicon layers, the phenomenon in which the boron in the P-type polysilicon layer is diffused outward due to the silicon polymer is prevented.
또한, 게이트 금속물질인 텅스텐 계열의 막을 형성하기 전에, P형 폴리실리콘막의 양측벽에만 선택적으로 게이트 재산화막이 형성됨에 따라, 텅스텐막 양측벽에 재산화막이 형성되는 이상산화 현상을 방지할 수 있어 안정적인 게이트 재산화막을 형성할 수 있게 된다.In addition, since the gate reoxidation film is selectively formed only on both side walls of the P-type polysilicon film before forming the tungsten series film, which is a gate metal material, it is possible to prevent abnormal oxidation phenomenon in which the reoxidation film is formed on both side walls of the tungsten film. It is possible to form a stable gate reoxidation film.
자세하게, 도 1 내지 도 6은 본 발명의 실시예에 따른 모스펫 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다. 1 to 6 are cross-sectional views for each process for describing a method of manufacturing a MOSFET device according to an embodiment of the present invention.
도 1을 참조하면, 반도체기판(110) 상에 게이트 절연막(210)과 도핑된 폴리실리콘막(310)을 형성한다. 이때, 상기 도핑된 폴리실리콘막(310)은 P형 폴리실리콘막을 사용하며, 1000∼1500Å 두께로 형성하도록 한다. Referring to FIG. 1, a
그런다음, 상기 P형 폴리실리콘막(310) 상에 게이트 형성 영역을 가리는 질화막 계열의 하드마스크 패턴(M)을 형성한 후, 상기 하드마스크 패턴(M)을 식각마스크로 이용해서 상기 P형 폴리실리콘막(310) 및 게이트 절연막(210)을 식각한다.Next, after forming a nitride film-based hard mask pattern M covering the gate formation region on the P-
도 2를 참조하면, 상기 기판 결과물에 대해 게이트 선택적 산화 공정을 수행하여 상기 P형 폴리실리콘막(310)의 양측벽에 선택적으로 게이트 재산화막(410)을 형성한다.Referring to FIG. 2, a
이때, 상기 게이트 재산화막(410) 형성시, 상기 게이트 절연막(210)과 P형 폴리실리콘막(310)의 계면 일부분에 재산화막이 형성하게 되면서, 상기 게이트 절연막(210)과 P형 폴리실리콘막(310)간의 스트레스(stress)를 완화시켜 줄 수 있다.In this case, when the
도 3을 참조하면, 상기 게이트 재산화막(410)이 형성된 P형 폴리실리콘막(310)을 포함하여 하드마스크 패턴(M)을 덮도록 기판 전면 상에 확산방지막을 증착한다.Referring to FIG. 3, the diffusion barrier layer is deposited on the entire surface of the substrate to cover the hard mask pattern M, including the P-
이때, 상기 확산방지막은 코팅(coating) 방식에 따라 실리콘고분자막인 폴리실라잔(Polysilazane)으로 증착한다.At this time, the diffusion barrier is deposited by polysilazane (Polysilazane) which is a silicon polymer film according to the coating (coating) method.
그런다음, 상기 확산방지막인 폴리실리잔을 N2 분위기에서 700∼900℃의 온도로 20∼30분 동안 열처리를 진행한다.Then, the polysilicon which is the diffusion barrier is heat-treated for 20 to 30 minutes at a temperature of 700 to 900 ℃ in N 2 atmosphere.
이때, 상기 확산방지막인 폴리실라잔은 N2 분위기의 열처리로 인해 H 분자가 깨지게 되면서 실리콘(Si)과 질소(N)으로 이루어지는 실리콘질화막(SiN막, 510)으로 변성된다.In this case, the polysilazane, the diffusion barrier layer, is denatured into a silicon nitride layer (SiN layer) 510 composed of silicon (Si) and nitrogen (N) while H molecules are broken by heat treatment in an N 2 atmosphere.
이처럼, 상기 P형 폴리실리콘막(310)들 사이에 확산방지막인 실리콘질화막(510)이 형성하게 되면서, P형 폴리실리콘막(310) 내의 보론이 후속의 게이트 금속물질로 확산되는 것을 방지할 수 있게 된다. As such, as the
도 4을 참조하면, 상기 P형 폴리실리콘막(310)이 노출될 때까지 상기 확산방지막인 실리콘질화막(510)을 화학기계적연마(Chemical Mechanical Polishing: 이하, CMP)한다.Referring to FIG. 4, the
이때, 상기 실리콘질화막(510) CMP시, 상기 하드마스크 패턴 부분도 같이 식 각된다.At this time, during the
도 5를 참조하면, 상기 CMP된 실리콘질화막(510) 및 P형 폴리실리콘막(310) 상에 후속의 게이트 금속물질인 텅스텐 계열의 막과의 접촉 특성을 향상시키기 위해 중간막(610)으로서, 폴리실리사이드막(Polysilicide막) 또는 텅스텐질화막(WN막)을 형성한다.Referring to FIG. 5, the
그런다음, 상기 폴리실리사이드막 또는 텅스텐질화막 상에 게이트 금속물질인 텅스텐 계열의 막(710) 및 게이트 하드마스크막(810)을 형성한다.Then, a tungsten-based
여기서, 상기 확산방지막인 실리콘질화막(510)으로 인해 P형 폴리실리콘막(310) 내의 보론이 게이트 물질들로 확산되는 것이 억제된다.Here, the diffusion of the boron in the P-
아울러, 상기 텅스텐 계열의 막(710)이 형성되기 전에, P형 폴리실리콘막(310)의 양측벽에만 게이트 재산화막(410)이 형성되도록 게이트 선택적 산화 공정을 수행하게 됨에 따라, 상기 텅스텐 계열의 막에 재산화막이 형성되는 이상산화 현상을 방지할 수 있게 된다.In addition, before the tungsten-based
도 6을 참조하면, 상기 게이트 하드마스크막(810)과 게이트 금속막(710) 및 중간막(610)인 텅스텐질화막, 또는, 폴리실리사이드막, 그리고, 상기 확산방지막(510)을 식각하여 기판의 게이트 형성 영역 상에 게이트 절연막(210), P형 폴리실리콘막(310)과 중간막(610) 및 게이트 금속막(710), 그리고, 게이트 하드마스크막(810)으로 이루어진 게이트(910)를 형성한다.Referring to FIG. 6, the gate
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 실시예에 따른 모스펫 소자를 제조한다.Subsequently, although not shown, a series of subsequent known processes are sequentially performed to manufacture a MOSFET device according to an exemplary embodiment of the present invention.
이상, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있으며, 그러므로, 이하 특허청구범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다. As described above, specific embodiments of the present invention have been described and illustrated, but modifications and variations can be made by those skilled in the art. Therefore, the following claims are intended to cover all modifications and modifications as long as they fall within the true spirit and scope of the present invention. It is understood to include variations.
이상에서와 같이, 본 발명은, 실리콘고분자로 이루어진 확산방지막을 형성함에 따라, 이를 통해, 게이트 전극물질인 P형 폴리실리콘막 내의 보론이 외방 확산되는 현상을 방지할 수 있게 된다.As described above, according to the present invention, by forming a diffusion barrier film made of silicon polymer, it is possible to prevent the phenomenon that the boron in the P-type polysilicon film, which is a gate electrode material, to diffuse outward.
또한, 본 발명은 게이트 금속물질인 텅스텐 계열의 막을 형성하기 전에, P형 폴리실리콘막의 양측벽에만 선택적으로 게이트 재산화막을 형성함에 따라, 텅스텐막 양측벽에 재산화막이 형성되는 이상산화 현상을 방지할 수 있어 안정적인 게이트 재산화막을 형성할 수 있게 된다.In addition, according to the present invention, the gate reoxidation film is selectively formed only on both sidewalls of the P-type polysilicon film before forming the tungsten-based film, which is a gate metal material, thereby preventing the abnormal oxidation phenomenon in which the reoxidation film is formed on both sidewalls of the tungsten film. This makes it possible to form a stable gate reoxidation film.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060137259A KR100905777B1 (en) | 2006-12-28 | 2006-12-28 | Method of manufacturing MOSFET device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060137259A KR100905777B1 (en) | 2006-12-28 | 2006-12-28 | Method of manufacturing MOSFET device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080062012A KR20080062012A (en) | 2008-07-03 |
| KR100905777B1 true KR100905777B1 (en) | 2009-07-02 |
Family
ID=39814198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060137259A KR100905777B1 (en) | 2006-12-28 | 2006-12-28 | Method of manufacturing MOSFET device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100905777B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030093716A (en) * | 2002-06-05 | 2003-12-11 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device having meta-gate electrode |
| KR20060006396A (en) * | 2004-07-16 | 2006-01-19 | 주식회사 하이닉스반도체 | Method for forming gate electrode of semiconductor device |
| KR20060071941A (en) * | 2004-12-22 | 2006-06-27 | 주식회사 하이닉스반도체 | Method of forming gate of semiconductor device |
-
2006
- 2006-12-28 KR KR1020060137259A patent/KR100905777B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030093716A (en) * | 2002-06-05 | 2003-12-11 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device having meta-gate electrode |
| KR20060006396A (en) * | 2004-07-16 | 2006-01-19 | 주식회사 하이닉스반도체 | Method for forming gate electrode of semiconductor device |
| KR20060071941A (en) * | 2004-12-22 | 2006-06-27 | 주식회사 하이닉스반도체 | Method of forming gate of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080062012A (en) | 2008-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040104442A1 (en) | Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers | |
| KR100881716B1 (en) | Method for fabricating tungsten line with reduced sheet resistance tungsten layer and method for fabricating gate of semiconductor device using the same | |
| JP2006237425A (en) | Manufacturing method of semiconductor device | |
| CN111211055A (en) | Semiconductor structure and forming method thereof | |
| KR100905777B1 (en) | Method of manufacturing MOSFET device | |
| JP2007142024A (en) | Method of manufacturing semiconductor device | |
| KR100603510B1 (en) | Method for manufacturing a semiconductor device | |
| KR20050105806A (en) | Method for manufacturing semiconductor device | |
| KR20030059439A (en) | Tungsten gate and method of forming the same | |
| KR100637102B1 (en) | Method of forming gate electrode in semiconductor device | |
| KR100699594B1 (en) | Method for forming silicide of semiconductor device | |
| KR100744269B1 (en) | Method for manufacturing mos transistor's gate | |
| KR100443793B1 (en) | Method of manufacturing a semiconductor device | |
| KR100341588B1 (en) | Method for forming semiconductor device capable of reducing resistance and leakage current of silicide layer | |
| KR100824132B1 (en) | Method of manufacturing a semiconductor device | |
| JP2001217323A (en) | Method for forming cmos device double metal gate structure | |
| JPH11111975A (en) | Semiconductor device and manufacture thereof | |
| KR100505036B1 (en) | Method for dual gate electrode in semiconductor device | |
| KR20060037776A (en) | Method for fabricating semiconductor device with gate spacer by ald | |
| KR100745905B1 (en) | Method of Forming Tungsten Bit Line | |
| JP2005252052A (en) | Semiconductor device and its manufacturing method | |
| KR20050010227A (en) | Method for manufacturing semiconductor device with poly-metal gate electrode | |
| KR101039143B1 (en) | Method of forming p-type poly-gate and method of fabricating dual poly-gate using the method | |
| KR100548525B1 (en) | Method for manufacturing transistor of semiconductor device | |
| KR100318273B1 (en) | Method for forming bit line of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |