JP2005252052A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2005252052A
JP2005252052A JP2004061796A JP2004061796A JP2005252052A JP 2005252052 A JP2005252052 A JP 2005252052A JP 2004061796 A JP2004061796 A JP 2004061796A JP 2004061796 A JP2004061796 A JP 2004061796A JP 2005252052 A JP2005252052 A JP 2005252052A
Authority
JP
Japan
Prior art keywords
insulating film
gate insulating
transistor
semiconductor device
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004061796A
Other languages
Japanese (ja)
Inventor
Kiyoyuki Morita
清之 森田
Keita Uchiyama
敬太 内山
Hiroko Kubo
裕子 久保
Yasuyuki Kamata
泰幸 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004061796A priority Critical patent/JP2005252052A/en
Publication of JP2005252052A publication Critical patent/JP2005252052A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device, wherein a concentration of nitrogen in a gate insulating film is arranged to be different according to kinds of transistors, such as conduction type and those which are different in film thickness or the like of the gate insulating films, and improvement in the transistor current drive force and suppression of the deterioration in the transistor performance are both realized. <P>SOLUTION: A device isolating oxide film 104 of about 300 nm in thickness is formed on a p-type semiconductor substrate 101 by using an STI method or the like, after which a thicker first gate insulating film 105a, and a thinner second gate insulating film 105b are formed; and then surfaces of these are brought into contact with nitrogen plasma to nitride. Thereafter, a photoresist 163 is formed on a portion of the p-type semiconductor substrate 101; then the concentration of nitrogen in the film near the surface of the first gate insulating film 105a is reduced, by bringing it into contact with oxygen plasma 162 for 120 seconds, after which a gate electrode, a source/a drain and metal wiring or the like are formed by a known method to complete the semiconductor device. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、高い信頼性を有する半導体装置及びその製造方法に関し、特に窒素含有のゲート絶縁膜を有する半導体装置及びその製造方法に関する。   The present invention relates to a highly reliable semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device having a nitrogen-containing gate insulating film and a manufacturing method thereof.

近年、半導体集積回路装置の高集積化、高機能化及び高速化、低消費電力化の要求を満たすために、半導体装置の微細化が進んでいる。微細化に伴い、2つの課題が顕在化してきた。一つはボロンの染み出し(あるいは突抜)、もう一つはトランジスタ電流駆動力の確保である。   In recent years, semiconductor devices have been miniaturized in order to meet the demands for higher integration, higher functionality and higher speed, and lower power consumption of semiconductor integrated circuit devices. With the miniaturization, two problems have become apparent. One is to see out (or penetrate) boron, and the other is to secure the transistor current driving capability.

まず、ボロンの染み出し(あるいは突抜)について説明する。ゲート長が短くなると短チャネル効果が顕在するため、0.25μm世代以降では表面チャネル型のp型MOSトランジスタが用いられ、ゲート電極中には不純物としてボロンが導入されている。このゲート電極中のボロンが、製造工程中にゲート電極からゲート絶縁膜やシリコン基板中へ拡散してしまう。シリコン基板中へ拡散したボロンはトランジスタの閾値を変動させたり、チャネル移動度を低下させることでトランジスタ性能を劣化させる。この現象がボロンの染み出し(あるいは突抜)である。   First, boron exudation (or punching) will be described. Since the short channel effect becomes apparent when the gate length is shortened, a surface channel p-type MOS transistor is used after the 0.25 μm generation, and boron is introduced as an impurity in the gate electrode. Boron in the gate electrode diffuses from the gate electrode into the gate insulating film and the silicon substrate during the manufacturing process. Boron diffused into the silicon substrate deteriorates the transistor performance by changing the threshold value of the transistor or lowering the channel mobility. This phenomenon is the oozing out (or punching out) of boron.

一方、トランジスタ電流駆動力の確保は、ゲート絶縁膜に起因する課題である。微細化に伴いゲート絶縁膜は薄膜化されてきたが、2nm厚以下においては直接トンネルによるゲート電極−シリコン基板間のリーク電流が顕在化するため、ゲート絶縁膜の膜厚をこれ以上薄膜化できない。一方、ゲート絶縁膜を薄膜化しなければトランジスタ電流駆動力は向上せず、短チャネル効果も抑制できない。   On the other hand, securing the transistor current driving capability is a problem caused by the gate insulating film. Although the gate insulating film has been thinned along with miniaturization, since the leakage current between the gate electrode and the silicon substrate due to direct tunneling becomes obvious when the thickness is 2 nm or less, the thickness of the gate insulating film cannot be further reduced. . On the other hand, unless the gate insulating film is thinned, the transistor current driving capability cannot be improved and the short channel effect cannot be suppressed.

これらの課題を解決するために、ゲート絶縁膜中への窒素導入がなされ、ゲート絶縁膜は純粋のシリコン酸化膜に代えて窒素を含有するシリコン酸窒化膜が用いられている。シリコン酸窒化膜の導入により、ゲート電極からシリコン基板中へのボロン拡散が低減され、ボロンの染み出しによるトランジスタ性能劣化を抑制することができる。さらにシリコン酸窒化膜は純粋のシリコン酸化膜よりも誘電率が高いため、同じ膜厚で比較すると高いトランジスタ電流駆動力を得ることができる。その結果、ゲート電極−シリコン基板間のリーク電流を増加させることなくトランジスタ電流駆動力を向上することができる。   In order to solve these problems, nitrogen is introduced into the gate insulating film. As the gate insulating film, a silicon oxynitride film containing nitrogen is used instead of a pure silicon oxide film. By introducing the silicon oxynitride film, boron diffusion from the gate electrode into the silicon substrate is reduced, and transistor performance deterioration due to boron oozing can be suppressed. Furthermore, since the silicon oxynitride film has a dielectric constant higher than that of a pure silicon oxide film, a high transistor current driving capability can be obtained when compared with the same film thickness. As a result, the transistor current driving capability can be improved without increasing the leakage current between the gate electrode and the silicon substrate.

シリコン酸窒化膜は、一般にはNOやN2O、NH3を含む気相中でシリコン酸化膜を熱処理することで形成するか、NOやN2O中でシリコン基板を直接熱処理した後基板を酸化することで形成していた。このような形成方法だとシリコン酸窒化膜中の窒素はシリコン基板とシリコン酸窒化膜との界面に高い濃度で存在し、一部の窒素がシリコン基板内部まで拡散してしまうことがわかっている。シリコン基板内部まで拡散した窒素はボロンの染み出しと同様にトランジスタの閾値を変動させたり、チャネル移動度を低下させることでトランジスタ性能を劣化させる。さらに、この窒素がp型トランジスタのBT試験において大きな特性劣化(NBTI:Negative Bias Temperature Instability)を誘発するという報告もされている(非特許文献1)。ここで、NBTIとは、閾値変動による動作電流の変動である。 A silicon oxynitride film is generally formed by heat-treating a silicon oxide film in a gas phase containing NO, N 2 O, or NH 3 , or a silicon substrate is directly heat-treated in NO or N 2 O and then the substrate is formed. It was formed by oxidation. With such a formation method, it is known that nitrogen in the silicon oxynitride film exists at a high concentration at the interface between the silicon substrate and the silicon oxynitride film, and part of the nitrogen diffuses into the silicon substrate. . Nitrogen diffused to the inside of the silicon substrate deteriorates the transistor performance by changing the threshold value of the transistor or lowering the channel mobility in the same manner as boron exudation. Furthermore, it has been reported that this nitrogen induces a large characteristic deterioration (NBTI: Negative Bias Temperature Instability) in a BT test of a p-type transistor (Non-patent Document 1). Here, NBTI is a change in operating current due to a threshold change.

そこで、シリコン酸窒化膜において、全体としては窒素含有量を高く保ち、シリコン基板とシリコン酸窒化膜との界面での窒素濃度を低減することによりこれらの課題を解決するという技術が提案されている。   Therefore, a technique has been proposed that solves these problems by maintaining a high nitrogen content in the silicon oxynitride film as a whole and reducing the nitrogen concentration at the interface between the silicon substrate and the silicon oxynitride film. .

以下、図7及び図8を参照しながら、特許文献1に示されているゲート絶縁膜の形成方法について説明する。   Hereinafter, a method for forming a gate insulating film disclosed in Patent Document 1 will be described with reference to FIGS.

図7(a)において、シリコン基板1上にSTI構造の素子分離膜2を形成し、ウェル、チャネルストップ、閾値電圧調整用の各々のイオン注入を行い、その後各種洗浄を行う。図7(b)において、O3ガス等の活性酸素種を用いて2.0〜3.0nm厚のシリコン酸化膜3を形成する。次に図7(c)においてプラズマ窒化処理を行い、領域4に窒素濃度ピークをもつシリコン窒化酸化膜5(シリコン酸窒化膜)を形成する。この後図7(d)において、CVD法により100nm厚の多結晶シリコン膜6を形成し、フォトリソグラフィ技術とドライエッチ技術を用いてゲート電極7を形成した後、図7(e)においてイオン注入及び活性化を行ってソース・ドレインを形成し、層間絶縁膜8、コンタクトホール、配線9を形成することにより半導体装置を完成する。 In FIG. 7A, an element isolation film 2 having an STI structure is formed on a silicon substrate 1, and ion implantation for well, channel stop, and threshold voltage adjustment is performed, and then various cleanings are performed. In FIG. 7B, a silicon oxide film 3 having a thickness of 2.0 to 3.0 nm is formed using an active oxygen species such as O 3 gas. Next, in FIG. 7C, plasma nitriding is performed to form a silicon oxynitride film 5 (silicon oxynitride film) having a nitrogen concentration peak in the region 4. Thereafter, in FIG. 7 (d), a polycrystalline silicon film 6 having a thickness of 100 nm is formed by the CVD method, the gate electrode 7 is formed by using the photolithography technique and the dry etching technique, and then ion implantation is performed in FIG. 7 (e). Then, activation is performed to form a source / drain, and an interlayer insulating film 8, a contact hole, and a wiring 9 are formed, thereby completing a semiconductor device.

シリコン窒化酸化膜5の形成後にSIMSにより測定したシリコン窒化酸化膜中の窒素濃度分布を図8に示す。従来のNOガスを用いた熱窒化法で形成したシリコン窒化酸化膜に比べて、シリコン窒化酸化膜表面での窒素濃度が高く、シリコン基板との界面での窒素濃度が低く抑えられていることがわかる。
特開2002−222941号公報 Digest of Technical Papers "2000 Symposium on VLSI Technology", p92.
FIG. 8 shows the nitrogen concentration distribution in the silicon oxynitride film measured by SIMS after the silicon oxynitride film 5 is formed. Compared to a conventional silicon oxynitride film formed by thermal nitridation using NO gas, the nitrogen concentration at the silicon oxynitride film surface is high and the nitrogen concentration at the interface with the silicon substrate is kept low. Understand.
JP 2002-222941 A Digest of Technical Papers "2000 Symposium on VLSI Technology", p92.

しかしながら、前述の特許文献1の従来方法を用いた場合、シリコン基板上に設けられたゲート絶縁膜全てに窒素が導入されてしまうことになる。これによって以下の問題が生じる。   However, when the conventional method of Patent Document 1 described above is used, nitrogen is introduced into all the gate insulating films provided on the silicon substrate. This causes the following problems.

一般に複数の動作電圧に対応するため、半導体装置には少なくとも二種類以上の異なる膜厚のゲート絶縁膜厚を有するトランジスタが混在している。例えば、外部インターフェース(I/O)回路の電源電圧を3Vとした場合、ゲート絶縁膜厚は約7〜10nm厚、2.5Vとした場合は5nm厚前後の膜厚を有するトランジスタが必要となる。一方、記憶、演算等を実行する内部トランジスタは1〜1.5V動作が一般的だが、この場合は約1.8〜2.5nm厚の膜厚を有するトランジスタが必要となる。前述のNBTIに関しては、比較的ゲート絶縁膜厚の厚い(5〜10nm)トランジスタに顕著に現れる。ゲート絶縁膜厚が厚いと、ゲート電圧によってチャネル部に誘起される電荷数Aは少なくなる。よって、このAと、窒素により生成されたシリコン基板−シリコン酸窒化膜界面準位数Bとの比B/Aは、ゲート絶縁膜厚が厚い方が大きくなる。このため、比較的ゲート絶縁膜厚の厚いトランジスタの方でNBTIが顕著に現れると考えられる。一方、比較的ゲート絶縁膜厚の厚いトランジスタでは最表面に形成される高濃度窒化層による誘電率向上の効果が少なく、トランジスタ電流駆動力の面から見ると、ゲート絶縁膜中への窒素導入はそれほど必要としていない。   In general, in order to cope with a plurality of operating voltages, at least two kinds of transistors having different gate insulating film thicknesses are mixed in a semiconductor device. For example, when the power supply voltage of the external interface (I / O) circuit is 3 V, the gate insulating film thickness is about 7 to 10 nm, and when 2.5 V, a transistor having a film thickness of about 5 nm is required. . On the other hand, an internal transistor that performs storage, calculation, etc. generally operates at 1 to 1.5 V, but in this case, a transistor having a thickness of about 1.8 to 2.5 nm is required. The above-described NBTI appears remarkably in a transistor having a relatively thick gate insulating film (5 to 10 nm). When the gate insulating film is thick, the number A of charges induced in the channel portion by the gate voltage decreases. Therefore, the ratio B / A between the A and the silicon substrate-silicon oxynitride film interface state number B generated by nitrogen increases as the gate insulating film thickness increases. For this reason, it is considered that NBTI appears remarkably in a transistor having a relatively thick gate insulating film. On the other hand, a transistor with a relatively thick gate insulating film has little effect of improving the dielectric constant due to the high-concentration nitride layer formed on the outermost surface. From the viewpoint of transistor current driving power, nitrogen introduction into the gate insulating film is not I don't need that much.

また、n型トランジスタでは、ゲート電極には、リン等のn型不純物を導入するため、前述のボロンが起因する問題が生じないため、ゲート絶縁膜中への窒素導入はそれほど必要としていない。   In an n-type transistor, since an n-type impurity such as phosphorus is introduced into the gate electrode, the above-described problem caused by boron does not occur, so that nitrogen introduction into the gate insulating film is not so necessary.

しかし、従来技術では、ウエハ上の全てのゲート絶縁膜中に同程度量の窒素が導入されてしまうため、伝導型やゲート絶縁膜の膜厚等の異なるトランジスタの種類によって、ゲート絶縁膜中への窒素導入量を異なるものとすることができない。その結果、トランジスタ電流駆動力の向上と、トランジスタ性能の劣化の抑制を両立できないという課題があった。   However, in the prior art, the same amount of nitrogen is introduced into all the gate insulating films on the wafer. Therefore, depending on the type of transistor, such as the conductivity type and the thickness of the gate insulating film, into the gate insulating film. The amount of nitrogen introduced cannot be made different. As a result, there is a problem that it is impossible to achieve both improvement in transistor current driving capability and suppression of deterioration in transistor performance.

上記課題に鑑み、本発明は、伝導型(導電型)やゲート絶縁膜の膜厚等の異なるトランジスタの種類によって、ゲート絶縁膜中への窒素導入量を異なるものとすることができ、トランジスタ電流駆動力の向上と、トランジスタ性能の劣化の抑制を両立できる半導体装置及びその製造方法を提供することを目的とする。   In view of the above problems, according to the present invention, the amount of nitrogen introduced into the gate insulating film can be different depending on the type of transistor having different conductivity type (conductivity type) and the thickness of the gate insulating film. An object of the present invention is to provide a semiconductor device and a method for manufacturing the same that can achieve both improvement in driving force and suppression of deterioration in transistor performance.

上記目的を達成するため、本発明の第一の半導体装置は、基板と、それぞれ基板上にゲート絶縁膜が形成された1以上の第1のトランジスタおよび1以上の第2のトランジスタとを備えた半導体装置であって、第1のトランジスタの内の少なくとも1つのゲート絶縁膜中の窒素濃度と第2のトランジスタの内の少なくとも1つのゲート絶縁膜中の窒素濃度が異なっていることを特徴とする。   In order to achieve the above object, a first semiconductor device of the present invention includes a substrate and one or more first transistors and one or more second transistors each having a gate insulating film formed on the substrate. A semiconductor device is characterized in that a nitrogen concentration in at least one gate insulating film of the first transistor is different from a nitrogen concentration in at least one gate insulating film of the second transistor. .

このような構成とすることによって、伝導型やゲート絶縁膜の膜厚等の異なるトランジスタの種類が異なるトランジスタが混在する半導体装置において、ゲート絶縁膜の膜厚やトランジスタの種類に応じて、ゲート絶縁膜中の窒素濃度が異なり、窒素濃度が高いゲート絶縁膜ではゲート電極からのボロン等の拡散が抑制され、かつ高い比誘電率を有する窒素濃度が高いゲート絶縁膜となり、トランジスタ電流駆動力の向上が図れる一方で、窒素濃度が低いゲート絶縁膜では、基板とゲート絶縁膜の界面での窒素濃度を低く抑えられ、基板への窒素の拡散が抑制され、前述のトランジスタの閾値変動やチャネル移動度の低下やNBTIを抑制できる窒素濃度が低いゲート絶縁膜となり、トランジスタ性能の劣化の抑制が図れるという効果が得られる。   By adopting such a configuration, in a semiconductor device in which transistors of different types such as conductivity type and gate insulating film thickness are mixed, gate insulation is selected according to the gate insulating film thickness and transistor type. In the gate insulating film with different nitrogen concentration and high nitrogen concentration, diffusion of boron and the like from the gate electrode is suppressed, and the gate insulating film has a high nitrogen concentration with a high relative dielectric constant, improving the transistor current driving capability On the other hand, in a gate insulating film with a low nitrogen concentration, the nitrogen concentration at the interface between the substrate and the gate insulating film can be kept low, and the diffusion of nitrogen into the substrate can be suppressed. As a result, the gate insulating film has a low nitrogen concentration that can suppress the decrease in NBTI and NBTI, and the effect of suppressing deterioration in transistor performance can be obtained. That.

本発明の第二の半導体装置は、第一の半導体装置において、第2のトランジスタのゲート絶縁膜の膜厚が第1のトランジスタのゲート絶縁膜の膜厚よりも薄いことを特徴とする。   According to a second semiconductor device of the present invention, in the first semiconductor device, the thickness of the gate insulating film of the second transistor is smaller than the thickness of the gate insulating film of the first transistor.

このような構成とすることによって、ゲート絶縁膜の膜厚に応じてゲート絶縁膜中の窒素濃度が異なる構成とすることが可能となり、第一の半導体装置と同様の効果が得られる。   With such a configuration, it is possible to have a configuration in which the nitrogen concentration in the gate insulating film differs depending on the thickness of the gate insulating film, and the same effect as the first semiconductor device can be obtained.

本発明の第三の半導体装置は、第一または第二の半導体装置において、第2のトランジスタの内の少なくとも1つのゲート絶縁膜中の窒素濃度が第1のトランジスタの内の少なくとも1つのゲート絶縁膜中の窒素濃度よりも高いことを特徴とする。   According to a third semiconductor device of the present invention, in the first or second semiconductor device, the nitrogen concentration in at least one gate insulating film in the second transistor is at least one gate insulating in the first transistor. It is characterized by being higher than the nitrogen concentration in the film.

このような構成とすることによって、膜厚が薄いゲート絶縁膜中の窒素濃度が、膜厚が厚いゲート絶縁膜中の窒素濃度よりも高いことから、膜厚が薄いゲート絶縁膜では、ゲート電極からのボロン等の拡散が抑制され、かつ高い比誘電率を実現でき、トランジスタ電流駆動力の向上が図れる一方で、膜厚が厚いゲート絶縁膜では、基板とゲート絶縁膜の界面での窒素濃度を低く抑えることができ、基板への窒素の拡散を抑制し、前述のトランジスタの閾値変動やチャネル移動度の低下やNBTIを抑制できることが可能となり、トランジスタ性能の劣化の抑制が図れるという効果が得られる。   With such a configuration, the nitrogen concentration in the thin gate insulating film is higher than the nitrogen concentration in the thick gate insulating film. The diffusion of boron, etc. from the substrate can be suppressed, and a high dielectric constant can be realized, and the transistor current driving capability can be improved. On the other hand, in the thick gate insulating film, the nitrogen concentration at the interface between the substrate and the gate insulating film As a result, it is possible to suppress the diffusion of nitrogen to the substrate, suppress the threshold fluctuation of the transistor, the decrease in channel mobility, and NBTI, thereby suppressing the deterioration of the transistor performance. It is done.

本発明の第四の半導体装置は、第一から第三のいずれかの半導体装置において、第2のトランジスタのゲート絶縁膜の厚さが1.5nmから3.0nmの範囲にあり、第1のトランジスタのゲート絶縁膜の厚さが5nmから10nmの範囲にあることを特徴とする。   According to a fourth semiconductor device of the present invention, in any one of the first to third semiconductor devices, the thickness of the gate insulating film of the second transistor is in the range of 1.5 nm to 3.0 nm. The thickness of the gate insulating film of the transistor is in the range of 5 nm to 10 nm.

このような構成とすることによって、第一から第三の半導体装置の効果が顕著に得られる。   By adopting such a configuration, the effects of the first to third semiconductor devices can be remarkably obtained.

本発明の第五の半導体装置は、第一から第四のいずれかの半導体装置において、第1のトランジスタあるいは第2のトランジスタがn型トランジスタとp型トランジスタをそれぞれ1以上ずつ有し、p型トランジスタの内の少なくとも1つのゲート絶縁膜の窒素濃度がn型トランジスタの内の少なくとも1つのゲート絶縁膜の窒素濃度と異なることを特徴とする。   According to a fifth semiconductor device of the present invention, in any one of the first to fourth semiconductor devices, the first transistor or the second transistor has one or more n-type transistors and one p-type transistor, respectively. The nitrogen concentration of at least one gate insulating film in the transistor is different from the nitrogen concentration in at least one gate insulating film in the n-type transistor.

このような構成とすることによって、n型トランジスタあるいはp型トランジスタのうち、一方だけがNBTI耐性が弱いなどの問題がある場合に、NBTI耐性が弱い方のゲート絶縁膜中の窒素濃度を低くすることによって、基板への窒素の拡散を抑制し、前述のトランジスタの閾値変動やチャネル移動度の低下やNBTIを抑制でき、トランジスタ性能の劣化の抑制が図れるという効果が得られる。例えば、ボロン等のp型不純物を含むゲート電極を有するp型トランジスタのゲート絶縁膜中の窒素濃度のみを高くすることが可能となり、ゲート電極からのボロン等のp型不純物の拡散が抑制され、一方で、ボロン等のp型不純物を含まないn型トランジスタでは、窒素濃度を低くできる。   With such a configuration, when only one of the n-type transistor and the p-type transistor has a problem such as weak NBTI resistance, the nitrogen concentration in the gate insulating film having the weaker NBTI resistance is lowered. As a result, the diffusion of nitrogen into the substrate can be suppressed, the above-described threshold fluctuation of the transistor, the decrease in channel mobility and NBTI can be suppressed, and the effect of suppressing deterioration in transistor performance can be obtained. For example, it becomes possible to increase only the nitrogen concentration in the gate insulating film of a p-type transistor having a gate electrode containing a p-type impurity such as boron, and diffusion of p-type impurities such as boron from the gate electrode is suppressed. On the other hand, in an n-type transistor that does not contain p-type impurities such as boron, the nitrogen concentration can be lowered.

上記目的を達成するため、本発明の第一の半導体装置の製造方法は、基板上に第1のトランジスタのゲート絶縁膜と第2のトランジスタのゲート絶縁膜を形成する工程と、第1のトランジスタのゲート絶縁膜と第2のトランジスタのゲート絶縁膜を窒化する工程と、窒化した第1のトランジスタのゲート絶縁膜および第2のトランジスタのゲート絶縁膜のうち少なくとも一方の少なくとも一部を脱窒素処理する工程と、を有することを特徴とする。   In order to achieve the above object, a first method for manufacturing a semiconductor device of the present invention includes a step of forming a gate insulating film of a first transistor and a gate insulating film of a second transistor on a substrate; Nitriding the gate insulating film of the first transistor and the gate insulating film of the second transistor, and denitrifying at least part of at least one of the gate insulating film of the first transistor and the gate insulating film of the second transistor And a step of performing.

このような構成とすることによって、伝導型やゲート絶縁膜の膜厚等の異なるトランジスタの種類が異なるトランジスタが混在する半導体装置を作製するうえにおいて、ゲート絶縁膜の膜厚やトランジスタの種類に応じて、ゲート絶縁膜中の窒素濃度を高くしたり、低くしたりすることが可能となり、窒素濃度を高くしたゲート絶縁膜ではゲート電極からのボロン等の拡散が抑制され、かつ高い比誘電率を有する窒素濃度が高いゲート絶縁膜が実現でき、トランジスタ電流駆動力の向上が図れる一方で、窒素濃度を低くしたゲート絶縁膜では、基板とゲート絶縁膜の界面での窒素濃度を低く抑えることができ、基板への窒素の拡散を抑制し、前述のトランジスタの閾値変動やチャネル移動度の低下やNBTIを抑制できる窒素濃度が低いゲート絶縁膜が実現でき、トランジスタ性能の劣化の抑制が図れるという効果が得られる。   With such a structure, in manufacturing a semiconductor device in which transistors of different types such as conductivity type and gate insulating film thickness are mixed, depending on the thickness of the gate insulating film and the type of transistor. Therefore, it is possible to increase or decrease the nitrogen concentration in the gate insulating film. In the gate insulating film with a high nitrogen concentration, diffusion of boron and the like from the gate electrode is suppressed, and a high relative dielectric constant is obtained. A gate insulating film having a high nitrogen concentration can be realized and the transistor current driving capability can be improved. On the other hand, a gate insulating film having a low nitrogen concentration can keep the nitrogen concentration at the interface between the substrate and the gate insulating film low. A low nitrogen concentration that suppresses the diffusion of nitrogen into the substrate and suppresses the above-described transistor threshold fluctuation, channel mobility reduction, and NBTI. Insulating film can be realized, suppressing the deterioration of the transistor performance effect is obtained that attained.

本発明の第二の半導体装置の製造方法は、第一の半導体装置の製造方法において、第2のトランジスタのゲート絶縁膜の膜厚が第1のトランジスタのゲート絶縁膜の膜厚よりも薄いことを特徴とする。   According to the second method for manufacturing a semiconductor device of the present invention, in the first method for manufacturing a semiconductor device, the thickness of the gate insulating film of the second transistor is smaller than the thickness of the gate insulating film of the first transistor. It is characterized by.

このような構成とすることによって、ゲート絶縁膜の膜厚に応じてゲート絶縁膜中の窒素濃度を高くしたり、低くしたりすることが可能となり、第一の半導体装置の製造方法と同様の効果が得られる。   By adopting such a configuration, it becomes possible to increase or decrease the nitrogen concentration in the gate insulating film according to the film thickness of the gate insulating film, which is the same as the manufacturing method of the first semiconductor device. An effect is obtained.

本発明の第三の半導体装置の製造方法は、第一または第二の半導体装置の製造方法において、第1のトランジスタのゲート絶縁膜の少なくとも一部を選択的に脱窒素処理することを特徴とする。   A third semiconductor device manufacturing method of the present invention is characterized in that, in the first or second semiconductor device manufacturing method, at least a part of the gate insulating film of the first transistor is selectively denitrified. To do.

このような構成とすることによって、膜厚が薄いゲート絶縁膜中の窒素濃度を膜厚が厚いゲート絶縁膜中の窒素濃度よりも高くすることが可能となり、膜厚が薄いゲート絶縁膜では、ゲート電極からのボロン等の拡散が抑制され、かつ高い比誘電率を実現でき、トランジスタ電流駆動力の向上が図れる一方で、膜厚が厚いゲート絶縁膜では、基板とゲート絶縁膜の界面での窒素濃度を低く抑えることができ、基板への窒素の拡散を抑制し、前述のトランジスタの閾値変動やチャネル移動度の低下やNBTIを抑制できることが可能となり、トランジスタ性能の劣化の抑制が図れるという効果が得られる。   By adopting such a configuration, it becomes possible to make the nitrogen concentration in the thin gate insulating film higher than the nitrogen concentration in the thick gate insulating film. In the thin gate insulating film, While diffusion of boron and the like from the gate electrode is suppressed, a high dielectric constant can be realized, and the transistor current driving capability can be improved. On the other hand, in a thick gate insulating film, at the interface between the substrate and the gate insulating film The nitrogen concentration can be kept low, the diffusion of nitrogen to the substrate can be suppressed, the threshold fluctuation of the transistor, the decrease in channel mobility and NBTI can be suppressed, and the deterioration of transistor performance can be suppressed. Is obtained.

本発明の第四の半導体装置の製造方法は、第一から第三のいずれかの半導体装置の製造方法において、窒化する工程として、プラズマ窒化処理を用いることを特徴とする。   A fourth method for manufacturing a semiconductor device according to the present invention is characterized in that, in any of the first to third methods for manufacturing a semiconductor device, plasma nitriding is used as the nitriding step.

このような構成とすることによって、ゲート絶縁膜表面での窒素濃度を高くする一方で、基板とゲート絶縁膜の界面での窒素濃度を低く抑えることができ、基板への窒素の拡散を抑制し、前述のトランジスタの閾値変動やチャネル移動度の低下やNBTIを抑制できることが可能となり、トランジスタ性能の劣化の抑制が図れるという効果が得られる。   By adopting such a configuration, while the nitrogen concentration on the surface of the gate insulating film is increased, the nitrogen concentration at the interface between the substrate and the gate insulating film can be suppressed, and the diffusion of nitrogen to the substrate is suppressed. Thus, it is possible to suppress the above-described threshold fluctuation of the transistor, the decrease in channel mobility, and NBTI, and the effect of suppressing deterioration in transistor performance can be obtained.

本発明の第五の半導体装置の製造方法は、第三の半導体装置の製造方法において、第1のトランジスタのゲート絶縁膜の少なくとも一部を選択的に脱窒素処理する工程において、フォトレジストをマスクとして用いることを特徴とする。   According to a fifth semiconductor device manufacturing method of the present invention, in the third semiconductor device manufacturing method, in the step of selectively denitrifying at least a part of the gate insulating film of the first transistor, the photoresist is masked. It is used as.

このような構成とすることによって、マスクであるフォトレジストが酸等により容易に除去できるため、マスク除去の際に、マスクで覆われた第2のトランジスタのゲート絶縁膜の膜質が変質しないという効果が得られる。   With such a configuration, the photoresist as a mask can be easily removed with an acid or the like, and therefore, the film quality of the gate insulating film of the second transistor covered with the mask is not altered when the mask is removed. Is obtained.

本発明の第六の半導体装置の製造方法は、第一から第五のいずれかの半導体装置の製造方法において、脱窒素処理する工程が酸化処理する工程であることを特徴とする。   A sixth method for manufacturing a semiconductor device according to the present invention is characterized in that, in any one of the first to fifth methods for manufacturing a semiconductor device, the denitrification step is an oxidation step.

このような構成とすることによって、酸素原子がゲート絶縁膜中の窒素原子を置換し、その結果、比較的容易にゲート絶縁膜の脱窒素を行うことが可能となる効果が得られる。   With such a configuration, an oxygen atom replaces a nitrogen atom in the gate insulating film, and as a result, an effect is obtained that the gate insulating film can be denitrified relatively easily.

本発明の第七の半導体装置の製造方法は、第六の半導体装置の製造方法において、酸化処理する工程において、酸素プラズマ処理、リン酸エッチング、イオン注入、プラズマドープのうち少なくとも1つの方法を用いることを特徴とする。   According to a seventh method for manufacturing a semiconductor device of the present invention, in the sixth method for manufacturing a semiconductor device, at least one of oxygen plasma treatment, phosphoric acid etching, ion implantation, and plasma doping is used in the oxidation process. It is characterized by that.

このような構成とすることによって、比較的容易にゲート絶縁膜を酸化することが可能となる効果が得られる。   With such a configuration, it is possible to obtain an effect that the gate insulating film can be oxidized relatively easily.

本発明によれば、伝導型やゲート絶縁膜の膜厚等の異なるトランジスタの種類によって、ゲート絶縁膜中への窒素導入量を異なるものとすることができ、トランジスタ電流駆動力の向上と、トランジスタ性能の劣化の抑制を両立でき、高性能で高信頼性の半導体装置を実現することができる。   According to the present invention, the amount of nitrogen introduced into the gate insulating film can be made different depending on the types of transistors having different conductivity types and film thicknesses of the gate insulating film, etc. It is possible to achieve both high-performance and high-reliability semiconductor devices that can simultaneously suppress degradation of performance.

以下、本発明の実施形態に係る半導体装置の製造方法について、図1から図6を参照しながら説明する。   A method for manufacturing a semiconductor device according to an embodiment of the present invention will be described below with reference to FIGS.

図1から図5は、本発明の実施形態に係る半導体装置の製造方法を説明するための要部断面図である。   1 to 5 are cross-sectional views of relevant parts for explaining a method for manufacturing a semiconductor device according to an embodiment of the present invention.

図6は本発明の実施形態に係る半導体装置の製造方法の効果を説明するためのゲート絶縁膜中の窒素濃度プロファイルである。   FIG. 6 is a nitrogen concentration profile in the gate insulating film for explaining the effect of the semiconductor device manufacturing method according to the embodiment of the present invention.

まず、図1(a)において、p型半導体基板101上にSTI法等を用いて約300nm厚の複数の素子分離酸化膜104を形成する。図1(b)においてp型半導体基板101上の一部にフォトレジスト165を形成し、ボロンイオン166を注入することによりp型半導体基板101の一部に、pウェル領域103a、103bを形成する。フォトレジスト165を除去した後、図1(c)においてp型半導体基板101上にフォトレジスト167を形成し、リンイオン168を注入することによりp型半導体基板101の一部に、nウェル領域102a、102bを形成する。また必要に応じて素子分離酸化膜を通じたリークを防止するためのチャネルストップや閾値制御用の不純物注入や拡散・活性化のための熱処理等を行った後、使用したフォトレジストを剥離してp型半導体基板101を酸などで洗浄する(図1(d))。   First, in FIG. 1A, a plurality of element isolation oxide films 104 having a thickness of about 300 nm are formed on a p-type semiconductor substrate 101 using an STI method or the like. In FIG. 1B, a photoresist 165 is formed on a part of the p-type semiconductor substrate 101, and boron ions 166 are implanted to form p-well regions 103a and 103b in a part of the p-type semiconductor substrate 101. . After removing the photoresist 165, a photoresist 167 is formed on the p-type semiconductor substrate 101 in FIG. 1C, and phosphorus ions 168 are implanted to partially form the n-well region 102a, 102b is formed. If necessary, after performing channel stop for preventing leakage through the element isolation oxide film, impurity control for threshold control, heat treatment for diffusion and activation, etc., the used photoresist is peeled off and p. The mold semiconductor substrate 101 is cleaned with an acid or the like (FIG. 1D).

次に図2(a)において、p型半導体基板101上に約7.5nm厚の第1のゲート絶縁膜105aを形成する。この絶縁膜形成工程には、電気炉やランプアニール装置による酸化が用いられる。酸化雰囲気としては、酸素もしくは水蒸気の雰囲気が用いられる。但し、STI端でのストレス緩和や絶縁膜の膜厚ばらつきを抑制するためには、ランプアニール装置中での水蒸気酸化を用いることが好ましい。例えば、水素と酸素の混合気体を用いて水蒸気を生成し、その水蒸気を含む気体とp型半導体基板101を接触させながら、1050℃のランプアニールを加えることで約7.5nm厚の酸化膜形成を行う。   Next, in FIG. 2A, a first gate insulating film 105 a having a thickness of about 7.5 nm is formed on the p-type semiconductor substrate 101. In this insulating film forming step, oxidation by an electric furnace or a lamp annealing apparatus is used. An oxygen or water vapor atmosphere is used as the oxidizing atmosphere. However, it is preferable to use water vapor oxidation in a lamp annealing apparatus in order to relieve stress at the STI edge and suppress variations in the thickness of the insulating film. For example, water vapor is generated using a mixed gas of hydrogen and oxygen, and an oxide film having a thickness of about 7.5 nm is formed by applying lamp annealing at 1050 ° C. while bringing the gas containing the water vapor into contact with the p-type semiconductor substrate 101. I do.

次に、図2(b)において、p型半導体基板101上の一部にフォトレジスト164を形成し、希フッ酸水溶液や緩衝フッ化水素酸水溶液を用いて第1のゲート絶縁膜105aの一部を除去する。図2(c)において、p型半導体基板101上の第1のゲート絶縁膜105aが形成されていない部分に第2のゲート絶縁膜105bを形成する。第2のゲート絶縁膜105bの膜厚は約2nmとし、先と同様、ランプアニール装置中での水蒸気酸化を用いて形成する。温度は800℃から900℃が望ましい。この時、第1のゲート絶縁膜105aの膜厚はほとんど増加することはない。   Next, in FIG. 2B, a photoresist 164 is formed on a part of the p-type semiconductor substrate 101, and a portion of the first gate insulating film 105a is formed using a dilute hydrofluoric acid aqueous solution or a buffered hydrofluoric acid aqueous solution. Remove the part. In FIG. 2C, a second gate insulating film 105b is formed on a portion of the p-type semiconductor substrate 101 where the first gate insulating film 105a is not formed. The film thickness of the second gate insulating film 105b is about 2 nm, and is formed by using steam oxidation in a lamp annealing apparatus as before. The temperature is preferably 800 ° C to 900 ° C. At this time, the thickness of the first gate insulating film 105a hardly increases.

次に図2(d)において、p型半導体基板101を約300℃から500℃に加熱し、窒素プラズマ161と40秒間接触させる。第1のゲート絶縁膜105aと、第2のゲート絶縁膜105bとの表面が窒化され、各々図6(a)、(b)の実線で示す窒素プロファイルの酸窒化膜が形成される。窒素プロファイルの詳細に関しては後述する。   Next, in FIG. 2D, the p-type semiconductor substrate 101 is heated from about 300 ° C. to 500 ° C. and brought into contact with the nitrogen plasma 161 for 40 seconds. The surfaces of the first gate insulating film 105a and the second gate insulating film 105b are nitrided to form oxynitride films having a nitrogen profile indicated by solid lines in FIGS. 6 (a) and 6 (b), respectively. Details of the nitrogen profile will be described later.

次に図3(a)においてp型半導体基板101上の一部にフォトレジスト163を形成し(膜厚が厚い方の第1のゲート絶縁膜105a上に形成しないで膜厚が薄い方の第2のゲート絶縁膜105b上に形成)、酸素プラズマ162と120秒間接触させる。酸素プラズマ162はフォトレジスト163を灰化するためフォトレジスト163の膜厚は徐々に薄くなる(図3(b))。一方、酸素プラズマ162は第1のゲート絶縁膜105a中にも拡散し、第1のゲート絶縁膜105a表面近傍の窒素と反応して膜中の窒素濃度を低減する。必要に応じて、900℃以下の熱処理を加えて窒素の脱離を促進することもできる。また、必要に応じて酸素プラズマ162中に他のガスを添加することもできる。例えば、CF4ガスなどを添加すると、窒素を高濃度に含むゲート絶縁膜105a表面近傍部分のみを高速でエッチングすることができる。 Next, in FIG. 3A, a photoresist 163 is formed on a part of the p-type semiconductor substrate 101 (the first film insulating film 105a having a smaller thickness without being formed on the first gate insulating film 105a having a larger film thickness). 2) and is brought into contact with oxygen plasma 162 for 120 seconds. Since the oxygen plasma 162 incinerates the photoresist 163, the thickness of the photoresist 163 gradually decreases (FIG. 3B). On the other hand, the oxygen plasma 162 also diffuses into the first gate insulating film 105a and reacts with nitrogen near the surface of the first gate insulating film 105a to reduce the nitrogen concentration in the film. If necessary, heat treatment at 900 ° C. or lower can be added to promote nitrogen desorption. Further, another gas can be added to the oxygen plasma 162 as necessary. For example, when CF 4 gas or the like is added, only a portion near the surface of the gate insulating film 105a containing nitrogen at a high concentration can be etched at high speed.

また、酸素プラズマ162による処理に代えて、リン酸エッチング、または、イオン注入あるいはプラズマドープによる処理をしてもよい。一般的に、加熱したリン酸は、シリコン酸化膜に対してシリコン窒化膜を選択的にエッチングできることが知られている。よって、加熱したリン酸中に前記p型半導体基板101を設置してエッチングを行うと,第1のゲート絶縁膜105aと、第2のゲート絶縁膜105bとの表面に存在する、窒素を高濃度に含む表面近傍部分のみを選択的に酸化エッチングすることができる。一方、イオン注入やプラズマドープにより、前記窒素を高濃度に含む表面近傍部分に酸素イオンを導入し、加熱することで、酸化と同様に窒素を高濃度に含む表面近傍部分のみを選択的にシリコン酸化膜に変質させることができ、実質的に同様の効果が得られる。   Further, instead of the treatment with the oxygen plasma 162, a treatment with phosphoric acid etching, ion implantation or plasma doping may be performed. In general, it is known that heated phosphoric acid can selectively etch a silicon nitride film with respect to a silicon oxide film. Therefore, when the p-type semiconductor substrate 101 is placed in heated phosphoric acid and etching is performed, nitrogen present on the surfaces of the first gate insulating film 105a and the second gate insulating film 105b has a high concentration. It is possible to selectively oxidize only the portion in the vicinity of the surface included in the surface. On the other hand, by ion implantation or plasma doping, oxygen ions are introduced into the vicinity of the surface containing nitrogen at a high concentration and heated, so that only the vicinity of the surface containing nitrogen at a high concentration is selectively siliconized as in oxidation. It can be transformed into an oxide film, and substantially the same effect can be obtained.

図3(c)において、硫酸・過酸化水素混合水溶液でp型半導体基板101上のフォトレジスト163を除去し、poly−Si(多結晶シリコン)薄膜155を200nmから300nm厚で堆積する。必要に応じて、さらにハードマスク用のシリコン酸化膜をpoly−Si薄膜155上に形成しても良い。pウェル領域103a、103b上のpoly−Si薄膜155には、ゲート電極として用いた時の空乏化を防止するために不純物を導入しても良い。即ち、リンや砒素のイオン注入を行ってn型化する。同様に、nウェル領域102a、102b上のpoly−Si薄膜155にはボロン等のイオン注入を行ってp型化しても良い。   In FIG. 3C, the photoresist 163 on the p-type semiconductor substrate 101 is removed with a sulfuric acid / hydrogen peroxide mixed aqueous solution, and a poly-Si (polycrystalline silicon) thin film 155 is deposited to a thickness of 200 nm to 300 nm. If necessary, a silicon oxide film for a hard mask may be formed on the poly-Si thin film 155. Impurities may be introduced into the poly-Si thin film 155 on the p-well regions 103a and 103b in order to prevent depletion when used as a gate electrode. In other words, phosphorus or arsenic ions are implanted to form n-type. Similarly, the poly-Si thin film 155 on the n-well regions 102a and 102b may be made p-type by ion implantation of boron or the like.

図4(a)において、通常のリソグラフィ、エッチングを用いてpoly−Si薄膜155を加工し、第1のn型ゲート電極151、第1のp型ゲート電極152、第2のn型ゲート電極153、第2のp型ゲート電極154を形成する。また必要に応じて、第2のゲート絶縁膜105bを有するトランジスタにエクステンション層を形成することができる。例えば、素子分離酸化膜104と、第2のn型ゲート電極153と、第2のp型ゲート電極154とをマスクに用いてイオン注入を行い、pウェル領域103aの一部にn型エクステンション層171aを、nウェル領域102aの一部にp型エクステンション層172aを形成する(図4(b)参照)。n型エクステンション層171a及びp型エクステンション層172aは、1018から1019cm-3程度の不純物濃度が好ましい。同様に、素子分離酸化膜104と、第1のn型ゲート電極151と、第1のp型ゲート電極152とをマスクに用いて、pウェル領域103bの一部にn型エクステンション層171bを、nウェル領域102bの一部にp型エクステンション層172bを形成することができる(図4(b)参照)。 In FIG. 4A, the poly-Si thin film 155 is processed using normal lithography and etching, and a first n-type gate electrode 151, a first p-type gate electrode 152, and a second n-type gate electrode 153 are processed. Then, a second p-type gate electrode 154 is formed. Further, an extension layer can be formed in the transistor including the second gate insulating film 105b as needed. For example, ion implantation is performed using the element isolation oxide film 104, the second n-type gate electrode 153, and the second p-type gate electrode 154 as a mask, and an n-type extension layer is formed in a part of the p-well region 103a. A p-type extension layer 172a is formed on a part of the n-well region 102a (see FIG. 4B). The n-type extension layer 171a and the p-type extension layer 172a preferably have an impurity concentration of about 10 18 to 10 19 cm −3 . Similarly, using the element isolation oxide film 104, the first n-type gate electrode 151, and the first p-type gate electrode 152 as a mask, an n-type extension layer 171b is formed on a part of the p-well region 103b. A p-type extension layer 172b can be formed in a part of the n-well region 102b (see FIG. 4B).

図4(b)において、シリコン酸化膜やシリコン窒化膜を50から70nm厚堆積し、異方性のあるドライエッチングを用いてシリコン酸化膜やシリコン窒化膜を第1のn型ゲート電極151、第1のp型ゲート電極152、第2のn型ゲート電極153、第2のp型ゲート電極154の側壁に残し、側壁絶縁膜173を形成する。続いて、素子分離酸化膜104と、第1のn型ゲート電極151と、第2のn型ゲート電極153とをマスクに用いてイオン注入を行い、pウェル領域103a、103bの一部にn型トランジスタのソース・ドレイン領域となるn型拡散層107を形成する。同様の工程で、nウェル領域102a、102bの一部にp型トランジスタのソース・ドレイン領域となるp型拡散層108を形成する。n型拡散層107やp型拡散層108の不純物濃度としては、1019から1022cm-3程度の濃度が好ましい。次に、n型拡散層107やp型拡散層108の活性化熱処理を行う。 In FIG. 4B, a silicon oxide film or a silicon nitride film is deposited to a thickness of 50 to 70 nm, and anisotropic dry etching is used to form the silicon oxide film or the silicon nitride film into the first n-type gate electrode 151 and the first n-type gate electrode 151. A sidewall insulating film 173 is formed on the sidewalls of the first p-type gate electrode 152, the second n-type gate electrode 153, and the second p-type gate electrode 154. Subsequently, ion implantation is performed using the element isolation oxide film 104, the first n-type gate electrode 151, and the second n-type gate electrode 153 as a mask, so that n is partially formed in the p-well regions 103a and 103b. An n-type diffusion layer 107 to be a source / drain region of the n-type transistor is formed. In the same process, a p-type diffusion layer 108 to be a source / drain region of the p-type transistor is formed in part of the n-well regions 102a and 102b. The impurity concentration of the n-type diffusion layer 107 and the p-type diffusion layer 108 is preferably about 10 19 to 10 22 cm −3 . Next, activation heat treatment of the n-type diffusion layer 107 and the p-type diffusion layer 108 is performed.

図4(c)において、高密度シリコン酸化膜等を用いて層間絶縁膜109を形成し、リソグラフィとドライエッチにより所望の位置にコンタクトホールを開口し、内部にタングステン等を充填する。次に、アルミニウムもしくはCuなどの金属を用いて金属配線層121を形成する。これにより、第1のn型ゲート電極151を有する第1のn型トランジスタ111、第1のp型ゲート電極152を有する第1のp型トランジスタ112、第2のn型ゲート電極153を有する第2のn型トランジスタ113及び第2のp型ゲート電極154を有する第2のp型トランジスタ114が形成される。さらに図5において、所望の数だけ金属配線層121と層間絶縁膜109を積層し、最後にシリコン窒化膜などを用いて表面保護膜181を形成し、半導体装置が完成する。   In FIG. 4C, an interlayer insulating film 109 is formed using a high-density silicon oxide film or the like, a contact hole is opened at a desired position by lithography and dry etching, and tungsten or the like is filled therein. Next, the metal wiring layer 121 is formed using a metal such as aluminum or Cu. As a result, the first n-type transistor 111 having the first n-type gate electrode 151, the first p-type transistor 112 having the first p-type gate electrode 152, and the second n-type gate electrode 153 having the second n-type gate electrode 153. A second p-type transistor 114 having two n-type transistors 113 and a second p-type gate electrode 154 is formed. Further, in FIG. 5, a desired number of metal wiring layers 121 and interlayer insulating film 109 are stacked, and finally a surface protective film 181 is formed using a silicon nitride film or the like, thereby completing the semiconductor device.

本実施形態では、ゲート電極151〜154上や拡散層107〜108上には金属シリサイド層を形成していないが、Ti、Co、Ni等の金属を用いて通常の方法で自己整合的に金属シリサイド層を形成してもよい。   In the present embodiment, a metal silicide layer is not formed on the gate electrodes 151 to 154 or the diffusion layers 107 to 108, but the metal is self-aligned by a normal method using a metal such as Ti, Co, or Ni. A silicide layer may be formed.

本発明による半導体装置の製造方法を用いると、p型トランジスタのNBTIを大幅に抑制することができる。これを図6を用いて説明する。図6(a)、(b)は各々第1のゲート絶縁膜105a中、第2のゲート絶縁膜105b中の窒素プロファイルを示す。実線は前述の通り、プラズマ窒化直後であり、表面近傍に非常に高濃度の窒素が存在する。一方、この後p型半導体基板101には各種の熱処理が加わるため、窒素も一部拡散し、従来法を用いた場合、半導体装置完成後は破線で示す窒素プロファイルとなる。膜厚の厚い絶縁膜からなる第1のゲート絶縁膜105aでは、シリコン基板との界面窒素濃度が大幅に上昇してしまう。一方、本発明による半導体装置の製造方法を用いると、窒化直後にプラズマ酸化によって絶縁膜中の窒素濃度を低減するため、図6(a)の一点鎖線で示したように、半導体装置完成後も結果として絶縁膜中の窒素濃度が少なくなり、特にシリコン基板との界面窒素濃度は窒化直後とほとんど変らない濃度に抑えることができる。これにより、シリコン基板−シリコン酸窒化膜界面での窒素濃度を5at%以下、望ましくは1at%以下に抑制することができ、p型トランジスタのNBTIを大幅に抑制することができる。一方、膜厚の薄い第2のゲート絶縁膜105bの方は本発明による半導体装置の製造方法を用いた場合も、従来法を用いた場合も窒素プロファイルに違いはない。図6(b)に示す通り、シリコン基板との界面窒素濃度は第1のゲート絶縁膜105aよりもかなり高くなるが、前述の通りゲート電圧によってチャネル部に誘起される電荷数が圧倒的に多いため、NBTI劣化が大きな問題になることはない。   When the method for manufacturing a semiconductor device according to the present invention is used, NBTI of a p-type transistor can be significantly suppressed. This will be described with reference to FIG. 6A and 6B show nitrogen profiles in the first gate insulating film 105a and the second gate insulating film 105b, respectively. As described above, the solid line is immediately after plasma nitriding, and very high concentration of nitrogen exists near the surface. On the other hand, since various heat treatments are subsequently applied to the p-type semiconductor substrate 101, nitrogen also partially diffuses, and when the conventional method is used, a nitrogen profile indicated by a broken line is obtained after the completion of the semiconductor device. In the first gate insulating film 105a made of a thick insulating film, the interface nitrogen concentration with the silicon substrate is significantly increased. On the other hand, when the semiconductor device manufacturing method according to the present invention is used, the nitrogen concentration in the insulating film is reduced by plasma oxidation immediately after nitriding. Therefore, as shown by the one-dot chain line in FIG. As a result, the nitrogen concentration in the insulating film is reduced, and in particular, the interface nitrogen concentration with the silicon substrate can be suppressed to a concentration that is hardly different from that immediately after nitriding. Thereby, the nitrogen concentration at the silicon substrate-silicon oxynitride film interface can be suppressed to 5 at% or less, preferably 1 at% or less, and NBTI of the p-type transistor can be significantly suppressed. On the other hand, the second gate insulating film 105b having a smaller thickness has no difference in nitrogen profile when using the method of manufacturing a semiconductor device according to the present invention and when using the conventional method. As shown in FIG. 6B, the interface nitrogen concentration with the silicon substrate is considerably higher than that of the first gate insulating film 105a, but the number of charges induced in the channel portion by the gate voltage is overwhelmingly large as described above. Therefore, NBTI degradation does not become a big problem.

したがって本実施形態によれば、窒素濃度の高いゲート絶縁膜105bではゲート電極154からのボロン等の拡散が抑制され、かつ高い比誘電率を有する窒素濃度が高いゲート絶縁膜が実現でき、トランジスタ電流駆動力の向上が図れる。一方、窒素濃度を低くしたゲート絶縁膜105aでは、基板とゲート絶縁膜の界面での窒素濃度を低く抑えることができ、基板への窒素の拡散を抑制し、前述のトランジスタの閾値変動やチャネル移動度の低下やNBTIを抑制できる窒素濃度が低いゲート絶縁膜が実現でき、トランジスタ性能の劣化の抑制が図れるという効果が得られる。   Therefore, according to the present embodiment, in the gate insulating film 105b having a high nitrogen concentration, diffusion of boron or the like from the gate electrode 154 can be suppressed, and a gate insulating film having a high relative permittivity and a high nitrogen concentration can be realized. The driving force can be improved. On the other hand, in the gate insulating film 105a with a low nitrogen concentration, the nitrogen concentration at the interface between the substrate and the gate insulating film can be suppressed low, and the diffusion of nitrogen into the substrate can be suppressed. A gate insulating film having a low nitrogen concentration that can suppress the decrease in the degree of NBTI and NBTI can be realized, and the effect of suppressing deterioration in transistor performance can be obtained.

本実施形態では、厚い方のゲート絶縁膜105aの膜厚を約7.5nm、薄い方のゲート絶縁膜105bを約2nmとしたが、厚い方のゲート絶縁膜105aの膜厚が5nmから10nmの範囲にあり、薄い方のゲート絶縁膜105bが1.5nmから3.0nmの範囲にあることによって、前述の効果が顕著に得られる。   In the present embodiment, the thicker gate insulating film 105a has a thickness of about 7.5 nm and the thinner gate insulating film 105b has a thickness of about 2 nm. However, the thicker gate insulating film 105a has a thickness of 5 to 10 nm. When the thinner gate insulating film 105b is in the range of 1.5 nm to 3.0 nm, the above-described effect is remarkably obtained.

本実施形態では、ゲート絶縁膜の膜厚が厚い第1のゲート絶縁膜105aの窒素濃度を低くしているが、同一の膜厚のゲート絶縁膜において、部分的に窒素濃度を低くしてもよい。たとえば、第1のゲート絶縁膜105aを有するn型トランジスタ、p型トランジスタ共に第1のゲート絶縁膜105a内の窒素濃度を低減したが、n型トランジスタあるいはp型トランジスタのうち、一方だけがNBTI耐性が弱いなどの問題がある場合は、フォトレジスト163(図3)の形成領域を変更するだけで、n型トランジスタ、p型トランジスタのどちらか一方のゲート絶縁膜105a内の窒素濃度のみを低減することができる。   In this embodiment, the nitrogen concentration of the first gate insulating film 105a having a thick gate insulating film is lowered. However, even if the nitrogen concentration is partially lowered in the same gate insulating film, Good. For example, the nitrogen concentration in the first gate insulating film 105a is reduced in both the n-type transistor and the p-type transistor having the first gate insulating film 105a, but only one of the n-type transistor or the p-type transistor is NBTI resistant. If there is a problem such as weakness, only the nitrogen concentration in the gate insulating film 105a of either the n-type transistor or the p-type transistor is reduced only by changing the formation region of the photoresist 163 (FIG. 3). be able to.

なお、本実施形態において、p型半導体基板101としてp型Si基板を用いることができる。また、伝導型はp型に限られず、n型であってもよく、絶縁性を示すものであってもよい。また、半導体としては、Si以外のSiC、GaAs等の半導体としてもよい。また、半導体基板に代えて、ガラス等の絶縁体からなる基板としてもよい。絶縁体からなる基板を用いる場合は、絶縁体の上に半導体層を形成することが望ましい。   In this embodiment, a p-type Si substrate can be used as the p-type semiconductor substrate 101. Further, the conduction type is not limited to the p-type, and may be an n-type or an insulating type. Moreover, as a semiconductor, it is good also as semiconductors other than Si, such as SiC and GaAs. Further, instead of the semiconductor substrate, a substrate made of an insulator such as glass may be used. In the case of using a substrate made of an insulator, it is desirable to form a semiconductor layer on the insulator.

以上説明したように、本発明は、トランジスタ電流駆動力の確保と、高い信頼性を両立させることができ、微細半導体装置及びその製造方法等に有用である。   As described above, the present invention can achieve both ensuring of transistor current driving capability and high reliability, and is useful for a fine semiconductor device, a manufacturing method thereof, and the like.

本発明の実施形態に係る半導体装置の製造方法の各工程を示す要部断面図Sectional drawing which shows the principal part which shows each process of the manufacturing method of the semiconductor device which concerns on embodiment of this invention 本発明の実施形態に係る半導体装置の製造方法の各工程を示す要部断面図Sectional drawing which shows the principal part which shows each process of the manufacturing method of the semiconductor device which concerns on embodiment of this invention 本発明の実施形態に係る半導体装置の製造方法の各工程を示す要部断面図Sectional drawing which shows the principal part which shows each process of the manufacturing method of the semiconductor device which concerns on embodiment of this invention 本発明の実施形態に係る半導体装置の製造方法の各工程を示す要部断面図Sectional drawing which shows the principal part which shows each process of the manufacturing method of the semiconductor device which concerns on embodiment of this invention 本発明の実施形態に係る半導体装置の製造方法の各工程を示す要部断面図Sectional drawing which shows the principal part which shows each process of the manufacturing method of the semiconductor device which concerns on embodiment of this invention 本発明の実施形態に係る半導体装置の製造方法におけるゲート絶縁膜中の窒素プロファイル図Nitrogen profile diagram in gate insulating film in manufacturing method of semiconductor device according to embodiment of present invention 従来の半導体装置の製造方法を示す部分拡大断面図Partial expanded sectional view which shows the manufacturing method of the conventional semiconductor device 従来の半導体装置の製造方法によるゲート絶縁膜中の窒素プロファイル図Nitrogen profile in gate insulating film by conventional semiconductor device manufacturing method

符号の説明Explanation of symbols

101 p型半導体基板
102a、102b nウェル領域
103a、103b pウェル領域
104 素子分離酸化膜
105a 第1のゲート絶縁膜
105b 第2のゲート絶縁膜
109 層間絶縁膜
111 第1のn型トランジスタ
112 第1のp型トランジスタ
113 第2のn型トランジスタ
114 第2のp型トランジスタ
121 金属配線層
151 第1のn型ゲート電極
152 第1のp型ゲート電極
153 第2のn型ゲート電極
154 第2のp型ゲート電極
155 poly−Si薄膜
161 窒素プラズマ
162 酸素プラズマ
163 フォトレジスト
164 フォトレジスト
165 フォトレジスト
166 ボロンイオン
167 フォトレジスト
168 リンイオン
171a、171b n型エクステンション層
172a、172b p型エクステンション層
173 側壁絶縁膜
181 表面保護膜
101 p-type semiconductor substrate 102a, 102b n-well region 103a, 103b p-well region 104 element isolation oxide film 105a first gate insulating film 105b second gate insulating film 109 interlayer insulating film 111 first n-type transistor 112 first P-type transistor 113 second n-type transistor 114 second p-type transistor 121 metal wiring layer 151 first n-type gate electrode 152 first p-type gate electrode 153 second n-type gate electrode 154 second p-type gate electrode 155 poly-Si thin film 161 nitrogen plasma 162 oxygen plasma 163 photoresist 164 photoresist 165 photoresist 166 boron ion 167 photoresist 168 phosphorus ion 171a, 171b n-type extension layers 172a, 172b p-type Extension layer 173 Side wall insulating film 181 Surface protective film

Claims (12)

基板と、それぞれ前記基板上にゲート絶縁膜が形成された1以上の第1のトランジスタおよび1以上の第2のトランジスタとを備えた半導体装置であって、
前記第1のトランジスタの内の少なくとも1つのゲート絶縁膜中の窒素濃度と前記第2のトランジスタの内の少なくとも1つのゲート絶縁膜中の窒素濃度が異なっていることを特徴とする半導体装置。
A semiconductor device comprising a substrate, and one or more first transistors and one or more second transistors each having a gate insulating film formed on the substrate,
A semiconductor device, wherein a nitrogen concentration in at least one gate insulating film of the first transistor is different from a nitrogen concentration in at least one gate insulating film of the second transistor.
前記第2のトランジスタのゲート絶縁膜の膜厚が前記第1のトランジスタのゲート絶縁膜の膜厚よりも薄いことを特徴とする請求項1記載の半導体装置。   2. The semiconductor device according to claim 1, wherein a thickness of the gate insulating film of the second transistor is smaller than a thickness of the gate insulating film of the first transistor. 前記第2のトランジスタの内の少なくとも1つのゲート絶縁膜中の窒素濃度が前記第1のトランジスタの内の少なくとも1つのゲート絶縁膜中の窒素濃度よりも高いことを特徴とする請求項1または2記載の半導体装置。   3. The nitrogen concentration in at least one gate insulating film in the second transistor is higher than the nitrogen concentration in at least one gate insulating film in the first transistor. The semiconductor device described. 前記第2のトランジスタのゲート絶縁膜の厚さが1.5nmから3.0nmの範囲にあり、前記第1のトランジスタのゲート絶縁膜の厚さが5nmから10nmの範囲にあることを特徴とする請求項1から3のいずれかに記載の半導体装置。   The thickness of the gate insulating film of the second transistor is in the range of 1.5 nm to 3.0 nm, and the thickness of the gate insulating film of the first transistor is in the range of 5 nm to 10 nm. The semiconductor device according to claim 1. 前記第1のトランジスタあるいは前記第2のトランジスタがn型トランジスタとp型トランジスタをそれぞれ1以上ずつ有し、前記p型トランジスタの内の少なくとも1つのゲート絶縁膜の窒素濃度が前記n型トランジスタの内の少なくとも1つのゲート絶縁膜の窒素濃度と異なることを特徴とする請求項1から4のいずれかに記載の半導体装置。   The first transistor or the second transistor has at least one n-type transistor and one p-type transistor, and the nitrogen concentration of at least one gate insulating film in the p-type transistor is within the n-type transistor. 5. The semiconductor device according to claim 1, wherein the semiconductor device has a nitrogen concentration different from that of at least one gate insulating film. 基板上に第1のトランジスタのゲート絶縁膜と第2のトランジスタのゲート絶縁膜を形成する工程と、
前記第1のトランジスタのゲート絶縁膜と前記第2のトランジスタのゲート絶縁膜を窒化する工程と、
前記窒化した前記第1のトランジスタのゲート絶縁膜および前記第2のトランジスタのゲート絶縁膜のうち少なくとも一方の少なくとも一部を脱窒素処理する工程と、
を有することを特徴とする半導体装置の製造方法。
Forming a gate insulating film of a first transistor and a gate insulating film of a second transistor on a substrate;
Nitriding the gate insulating film of the first transistor and the gate insulating film of the second transistor;
Denitrifying at least part of at least one of the nitrided gate insulating film of the first transistor and the gate insulating film of the second transistor;
A method for manufacturing a semiconductor device, comprising:
前記第2のトランジスタのゲート絶縁膜の膜厚が前記第1のトランジスタのゲート絶縁膜の膜厚よりも薄いことを特徴とする請求項6記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 6, wherein a film thickness of the gate insulating film of the second transistor is thinner than a film thickness of the gate insulating film of the first transistor. 前記第1のトランジスタのゲート絶縁膜の少なくとも一部を選択的に前記脱窒素処理することを特徴とする請求項6または7記載の半導体装置の製造方法。   8. The method of manufacturing a semiconductor device according to claim 6, wherein at least a part of the gate insulating film of the first transistor is selectively denitrified. 前記窒化する工程として、プラズマ窒化処理を用いることを特徴とする請求項6から8のいずれかに記載の半導体装置の製造方法。   9. The method of manufacturing a semiconductor device according to claim 6, wherein plasma nitriding is used as the nitriding step. 前記第1のトランジスタのゲート絶縁膜の少なくとも一部を選択的に前記脱窒素処理する工程において、フォトレジストをマスクとして用いることを特徴とする請求項8記載の半導体装置の製造方法。   9. The method for manufacturing a semiconductor device according to claim 8, wherein a photoresist is used as a mask in the step of selectively removing at least part of the gate insulating film of the first transistor. 前記脱窒素処理する工程が酸化処理する工程であることを特徴とする請求項6から10のいずれかに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 6, wherein the denitrifying process is an oxidizing process. 前記酸化処理する工程において、酸素プラズマ処理、リン酸エッチング、イオン注入、プラズマドープのうち少なくとも1つの方法を用いることを特徴とする請求項11記載の半導体装置の製造方法。   12. The method of manufacturing a semiconductor device according to claim 11, wherein in the oxidation process, at least one of oxygen plasma treatment, phosphoric acid etching, ion implantation, and plasma doping is used.
JP2004061796A 2004-03-05 2004-03-05 Semiconductor device and its manufacturing method Pending JP2005252052A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004061796A JP2005252052A (en) 2004-03-05 2004-03-05 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004061796A JP2005252052A (en) 2004-03-05 2004-03-05 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2005252052A true JP2005252052A (en) 2005-09-15

Family

ID=35032239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004061796A Pending JP2005252052A (en) 2004-03-05 2004-03-05 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2005252052A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270380A (en) * 2007-04-18 2008-11-06 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
US20160276225A1 (en) * 2013-12-27 2016-09-22 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating semiconductor devices
WO2023134241A1 (en) * 2022-01-11 2023-07-20 长鑫存储技术有限公司 Semiconductor structure and preparation method therefor, and memory device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270380A (en) * 2007-04-18 2008-11-06 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
US20160276225A1 (en) * 2013-12-27 2016-09-22 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating semiconductor devices
US9640443B2 (en) * 2013-12-27 2017-05-02 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating semiconductor devices
WO2023134241A1 (en) * 2022-01-11 2023-07-20 长鑫存储技术有限公司 Semiconductor structure and preparation method therefor, and memory device

Similar Documents

Publication Publication Date Title
US7030024B2 (en) Dual-gate structure and method of fabricating integrated circuits having dual-gate structures
JP4317523B2 (en) Semiconductor device and manufacturing method thereof
EP1711959B1 (en) Transistor with doped gate dielectric and method of manufacturing the same
KR100400323B1 (en) CMOS of semiconductor device and method for manufacturing the same
US7202539B2 (en) Semiconductor device having misfet gate electrodes with and without GE or impurity and manufacturing method thereof
JP2007251066A (en) Method of manufacturing semiconductor device
JP2008053283A (en) Manufacturing method for semiconductor device
JP4011024B2 (en) Semiconductor device and manufacturing method thereof
JP2003017555A (en) Semiconductor integrated circuit device and method of manufacturing same
JPH1174508A (en) Semiconductor device and its manufacture
US7306985B2 (en) Method for manufacturing semiconductor device including heat treating with a flash lamp
JP2010177265A (en) Manufacturing method for semiconductor device
JP2000133700A (en) Semiconductor device and manufacture thereof
US7015107B2 (en) Method of manufacturing semiconductor device
JP2009252895A (en) Semiconductor device and method of manufacturing the same
JP4040602B2 (en) Semiconductor device
JP2005158998A (en) Manufacturing method of semiconductor device
JP2008117842A (en) Semiconductor device, and method for manufacturing the same
JP2004207560A (en) Semiconductor device and its manufacturing method
JP2005252052A (en) Semiconductor device and its manufacturing method
US20020098691A1 (en) Method of manufacturing a semiconductor device and the semiconductor device manufactured by the method
KR100603510B1 (en) Method for manufacturing a semiconductor device
JP3644682B2 (en) Manufacturing method of semiconductor device
JP2000077429A (en) Manufacture of semiconductor device
JP2005019885A (en) Semiconductor device and manufacturing method therefor

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060608