KR100901512B1 - 기판 스트립 - Google Patents

기판 스트립 Download PDF

Info

Publication number
KR100901512B1
KR100901512B1 KR1020070109583A KR20070109583A KR100901512B1 KR 100901512 B1 KR100901512 B1 KR 100901512B1 KR 1020070109583 A KR1020070109583 A KR 1020070109583A KR 20070109583 A KR20070109583 A KR 20070109583A KR 100901512 B1 KR100901512 B1 KR 100901512B1
Authority
KR
South Korea
Prior art keywords
substrate
dummy
units
strip
unit
Prior art date
Application number
KR1020070109583A
Other languages
English (en)
Other versions
KR20090043813A (ko
Inventor
김태귀
신영환
김성호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070109583A priority Critical patent/KR100901512B1/ko
Publication of KR20090043813A publication Critical patent/KR20090043813A/ko
Application granted granted Critical
Publication of KR100901512B1 publication Critical patent/KR100901512B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

기판 스트립이 개시된다. 일측면이 서로 평행하도록 배치되는 복수의 기판 유닛과, 기판 유닛을 둘러싸는 더미를 포함하되, 기판 유닛의 일측면과 더미의 외곽 일측면은 예각을 이루는 것을 특징으로 하는 기판 스트립은, 생산성을 향상시킬 수 있고, 제조 원가를 절감할 수 있다.
스트립(strip), 유닛(unit), 더미(dummy), 예각

Description

기판 스트립{substrate strip}
본 발명은 기판 스트립에 관한 것이다.
기판 스트립은, 반도체 칩(semiconductor chip)이 실장 되어 패키징(packaging)되는 복수의 기판 유닛과 이 기판 유닛 주위의 더미로 이루어진다.
도 1은 종래 기술에 따른 기판 스트립을 나타낸 평면도이다. 도 1을 참조하면, 종래 기술에 따른 기판 스트립(substrate strip, 100)은, 복수의 기판 유닛(substrate unit, 110)과, 외곽선이 기판 유닛의 외곽선과 평행하도록 기판 유닛을 둘러싸고 있는 더미(dummy, 120)로 구성되고, 더미에는 정렬 마크(fiducial mark), 슬롯(slot), 툴링 홀(tooling hole), 몰드 게이트(mold gate)가 형성된다.
종래 기술에 따르는 경우, 기판 유닛 주위의 더미에는 기판 유닛이 형성되지 않으므로, 더미가 넓어질수록 기판 스트립 상의 유효 면적이 감소하고 단위 기판 스트립 당 생산할 수 있는 기판 유닛의 개수가 줄어드는 문제점이 있어 왔다.
이에, 더미가 최소화되어, 단위 기판 스트립 당 생산되는 기판 유닛의 개수를 증가시킬 수 있는 기판 스트립이 요구되고 있는 상황이다.
본 발명은, 생산성을 향상시킬 수 있고, 제조 원가를 절감할 수 있는 기판 스트립을 제공하는 것이다.
본 발명의 일 측면에 따르면, 일측면이 서로 평행하도록 배치되는 복수의 기판 유닛과, 기판 유닛을 둘러싸는 더미를 포함하되, 기판 유닛의 일측면과 더미의 외곽 일측면은 예각을 이루는 것을 특징으로 하는 기판 스트립이 제공된다.
기판 유닛은 사각판형이고, 더미는 외곽의 인접하는 두 측면이 서로 수직일 수 있다.
기판 유닛의 사이즈는 서로 동일하고, 기판 유닛은 횡방향 및 종방향으로 나란하게 배치될 수 있다.
본 발명의 실시예에 따르면, 생산성을 향상시킬 수 있고, 제조 원가를 절감할 수 있다.
본 발명에 따른 기판 스트립의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 2는 본 발명의 제1 실시예에 따른 기판 스트립을 나타낸 평면도이다. 도 2를 참조하면, 기판 스트립(substrate strip, 200), 기판 유닛(substrate unit, 210, 215), 더미(dummy, 220), 몰드 게이트(mold gate, 230), 툴링 홀(tooling hole, 240), 슬롯(slot, 250), 정렬 마크(fiducial mark, 260)가 도시되어 있다.
본 실시예에 따르면, 기판 유닛(210, 215)의 일측면이 기판 유닛(210, 215)을 둘러싸는 더미(220)의 외곽 일측면과 예각을 이루도록 기판 유닛(210, 215)을 배치하여, 더미(220)를 최소화함으로써, 생산성을 향상시키고, 제조 원가를 절감할 수 있는 기판 스트립(200)이 제시된다.
기판 유닛(210, 215)은 복수개일 수 있고, 각 기판 유닛(210, 215)의 일측면이 서로 평행하도록 배치될 수 있다. 즉, 각 기판 유닛(210, 215)은 사이즈(size)가 서로 동일한 사각판형일 수 있고, 복수의 기판 유닛(210, 215)은 횡방향 및 종방향으로 나란하게 배치될 수 있다.
동일한 사이즈의 사각판형 기판 유닛(210, 215)이 횡방향 및 종방향으로 나란하게 배치됨으로써, 즉, 격자 구조(lattice structure)를 이룸으로써, 더미(220)로부터 기판 유닛(210, 215)을 보다 용이하게 절단할 수 있다.
더미(220)는, 기판 유닛(210, 215)의 외측면을 둘러쌀 수 있으며, 더미(220)는 외곽의 인접하는 두 측면이 서로 수직일 수 있다. 즉, 더미(220)의 외곽 측면에 의해 구획되는 영역은 사각판형이므로, 결과적으로 기판 스트립(200)이 사각판형이 될 수 있다.
기판 유닛(210, 215)의 일측면과 더미(220)의 외곽 일측면은 예각(a1)을 이룰 수 있으므로, 종래의 기판 스트립(200)에 비하여, 더미(220)가 감소되고, 이 더미(220)가 감소된 영역에도 기판 유닛(215)이 형성될 수 있어 기판 유닛(210, 215)의 생산성을 향상시킬 수 있고, 제조 원가도 절감할 수 있다.
또한, 기판 유닛(210, 215)이 사각판형이고, 더미(220)는 외곽의 인접하는 두 측면이 서로 수직일 수 있으므로, 즉, 기판 유닛(210, 215)과 기판 스트립(200)은 모두 사각판형일 수 있으므로, 복수의 기판 유닛(210, 215)의 일측면과 기판 스트립(200)의 일측면이 예각(a1), 예를 들어, 45도를 이루도록 회전시킴에 따라, 대각선 방향으로 기판 유닛(210, 215)의 각 열이 배치될 수 있다.
이에 따라, 각 대각선 방향으로 기판 유닛(215)을 추가할 수 있어, 종래의 기판 스트립에 비해 보다 많은 기판 유닛(210, 215)을 생산할 수 있게 된다.
한편, 더미(220)에는 몰딩(molding) 시에 사용되는 몰드 게이트(230)와, 기판 스트립(200)의 가공 시에 기준으로 사용되는 툴링 홀(240)과, 기판 스트립(200)의 휨 현상(warpage)를 방지하는 슬롯(250)과, 반도체 칩 등을 실장하기 위해 사용되는 정렬 마크(260) 등이 형성될 수 있다.
본 실시예의 경우에도, 몰드 게이트(230), 툴링 홀(240), 슬롯(250) 및 정렬 마크(260) 등은 그대로 유지되므로, 이들이 형성되는 영역을 제외한 영역에 추가적인 기판 유닛(215)이 형성될 수 있다.
다음의 표 1은, 도 1에 도시된 종래 기술에 따른 기판 스트립(100)과, 본 발명의 제1 실시예에 따른 기판 스트립(200)을 비교하여, 기판 유닛(210, 215)의 생 산성 향상을 나타낸 비교표이다.
여기서, X는 종래 기술의 기판 유닛(110) 격자 구조에서 가로 방향의 기판 유닛(110) 개수를 나타내고, Y는 종래 기술의 기판 유닛(110) 격자 구조에서 세로 방향의 기판 유닛(110) 개수를 나타낸다.
또한, B1은 종래 기술의 기판 유닛(110) 및 본 실시예의 기판 유닛(210, 215)의 사이즈를 나타내고, U1은 종래 기술의 기판 유닛(110) 격자 구조에 상응하는 영역(270)의 너비를 나타내며, D1은 종래 기술의 기판 유닛(110) 및 본 실시예의 기판 유닛(210, 215)의 대각선 사이즈를 나타낸다.
또한, W1은 종래의 기판 유닛(110) 격자 구조에 상응하는 기판 유닛(210)에, 기판 유닛(215)이 추가되어 기판 유닛(210, 215) 격자 구조를 이룰 경우, 기판 유닛(210, 215) 격자 구조가 형성되는 영역(280)의 너비를 나타내고, N1은 종래 기술의 기판 유닛(110) 격자 구조에 상응하는 영역(270)과 본 실시예의 기판 유닛(210, 215)이 형성되는 영역(280)의 차이를 나타낸다.
또한, 도 2에는 X 및 Y가 각각 4인 경우만이 도시되었으나, X 및 Y가 각각 3, 5, 6 또는 7인 경우도 본 발명에 포함될 수 있음은 물론이다.
X (mm) Y (mm) B1 (mm) U1 (mm) D1 (mm) W1 (mm) N1 (mm) 기판 유닛 개수 향상율 (%)
종래기술 제1 실시예
3 3 2.5 7.5 3.54 10.61 1.55 9 13 44
3 3 3 9 4.24 12.73 1.86 9 13 44
3 3 4 12 5.66 16.97 2.49 9 13 44
3 3 8 24 11.31 33.94 4.97 9 13 44
3 3 10 30 14.14 42.43 6.21 9 13 44
3 3 12 36 16.97 50.91 7.46 9 13 44
4 4 2.5 10 3.54 14.14 2.07 16 24 89
4 4 3 12 4.24 16.97 2.49 16 24 89
4 4 4 16 5.66 22.63 3.31 16 24 89
4 4 8 32 11.31 45.25 6.63 16 24 89
4 4 10 40 14.14 56.57 8.28 16 24 89
4 4 12 48 16.97 67.88 9.94 16 24 89
5 5 2.5 13.5 3.54 17.68 2.59 25 37 133
5 5 3 15 4.24 21.21 3.11 25 37 133
5 5 4 20 5.66 28.28 4.14 25 37 133
5 5 8 40 11.31 56.57 8.28 25 37 133
6 6 2.5 15 3.54 21.21 3.11 36 52 178
6 6 3 18 4.24 25.46 3.73 36 52 178
6 6 4 24 5.66 33.94 4.97 36 52 178
6 6 8 48 11.31 67.88 9.94 36 52 178
7 7 2.5 17.5 3.54 24.75 3.62 49 69 222
7 7 3 21 4.24 29.7 4.35 49 69 222
7 7 4 28 5.66 39.6 5.8 49 69 222
표 1에 나타난 바와 같이, 도 1에 도시된 종래 기술과 본 실시예의 X, Y, B1, U1, D1 및 W1의 값을 일치시켜 동일한 조건에서 비교할 때, 본 실시예는, 도 1에 도시된 종래 기술에 의하는 경우 보다, 기판 유닛(210, 215)의 생산성이 각각 44%, 89%, 133%, 178%, 222% 향상 될 수 있다.
다음으로, 본 발명의 제2 실시예에 따른 기판 스트립에 대하여 설명하도록 한다.
도 3은 본 발명의 제2 실시예에 따른 기판 스트립을 나타낸 평면도이다. 도 3을 참조하면, 기판 스트립(300), 기판 유닛(305, 310, 315), 더미(320), 몰드 게이트(330), 툴링 홀(340), 슬롯(350), 정렬 마크(360)가 도시되어 있다.
본 실시예의 경우, 기판 스트립(300), 기판 유닛(310, 315), 더미(320), 몰드 게이트(330), 툴링 홀(340), 슬롯(350), 정렬 마크(360)는 제1 실시예의 경우와 동일 또는 상응하므로, 이에 대한 설명은 생략하도록 하고, 이하, 제1 실시예와 차이점인, 감소되는 기판 유닛(305)에 따른 기판 유닛(305, 315) 격자 구조에 대하여 설명하도록 한다.
기판 유닛(310, 315)의 일측면과 더미(320)의 외곽 일측면은 예각(a2)을 이룰 수 있으므로, 종래의 기판 스트립(300)에 비하여, 더미(320)가 감소되고, 이 더미(320)가 감소된 영역에도 기판 유닛(315)이 형성될 수 있어 기판 유닛(310, 315)의 생산성을 향상시킬 수 있고, 제조 원가도 절감할 수 있다.
또한, 기판 유닛(310, 315)이 사각판형이고, 더미(320)는 외곽의 인접하는 두 측면이 서로 수직일 수 있으므로, 즉, 기판 유닛(310, 315)과 기판 스트립(300)은 모두 사각판형일 수 있으므로, 복수의 기판 유닛(310, 315)의 일측면과 기판 스트립(300)의 일측면이 예각(a2), 예를 들어, 45도를 이루도록 회전시킴에 따라, 대각선 방향으로 기판 유닛(310, 315)의 각 열이 배치될 수 있다.
이에 따라, 각 대각선 방향으로 기판 유닛(315)을 추가할 수 있어, 종래의 기판 스트립에 비해 보다 많은 기판 유닛(315)을 생산할 수 있게 된다. 다만, 본 실시예의 경우, 종래 기술에 비해 감소되는 기판 유닛(305)도 있을 수 있으나, 추가되는 기판 유닛(315)의 개수가 더 많으므로, 전체적으로 기판 유닛(310, 315)의 개수는 증가할 수 있다.
다음의 표 2는, 도 1에 도시된 종래 기술에 따른 기판 스트립(100)과, 본 발명의 제2 실시예에 따른 기판 스트립(300)을 비교하여, 기판 유닛(310, 315)의 생산성 향상을 나타낸 비교표이다.
여기서, X는 종래 기술의 기판 유닛(110) 격자 구조에서 가로 방향의 기판 유닛(110) 개수를 나타내고, Y는 종래 기술의 기판 유닛(110) 격자 구조에서 세로 방향의 기판 유닛(110) 개수를 나타낸다.
또한, B2은 종래 기술의 기판 유닛(110) 및 본 실시예의 기판 유닛(310, 315)의 사이즈를 나타내고, U2는 종래 기술의 기판 유닛(110) 격자 구조에 상응하는 영역(370)의 너비를 나타내며, D2는 종래 기술의 기판 유닛(110) 및 본 실시예의 기판 유닛(310, 315)의 대각선 사이즈를 나타낸다.
또한, W2는 종래의 기판 유닛(110)에 격자 구조에 상응하는 기판 유닛(305, 310)에, 기판 유닛(315)이 추가되고 일부 기판 유닛(305)이 감소되어 기판 유닛(310, 315) 격자 구조를 이룰 경우, 기판 유닛(310, 315) 격자 구조가 형성되는 영역(380)의 너비를 나타내고, N2는 종래 기술의 기판 유닛(110) 격자 구조에 상응하는 영역(370)과 본 실시예의 기판 유닛(310, 315)이 형성되는 영역(380)의 차이를 나타낸다.
또한, 도 2에는 X 및 Y가 각각 4인 경우만이 도시되었으나, X 및 Y가 각각 5인 경우도 본 발명에 포함될 수 있음은 물론이다.
X (mm) Y (mm) B2 (mm) U2 (mm) D2 (mm) W2 (mm) N2 (mm) 기판 유닛 개수 향상율 (%)
종래기술 제2 실시예
4 4 2.5 10 3.54 12.37 1.19 16 18 22
4 4 3 12 4.24 14.85 1.42 16 18 22
4 4 4 16 5.66 19.85 1.90 16 18 22
4 4 8 32 11.31 39.60 3.80 16 18 22
4 4 10 40 14.14 49.50 4.75 16 18 22
4 4 12 48 16.97 59.40 5.70 16 18 22
5 5 2.5 12.5 3.54 15.91 1.70 25 31 67
5 5 3 15 4.24 19.09 2.05 25 31 67
5 5 4 20 5.66 25.46 2.73 25 31 67
5 5 8 40 11.31 50.91 5.46 25 31 67
5 5 10 50 14.14 63.64 6.82 25 31 67
5 5 12 60 16.97 76.37 8.18 25 31 67
표 2에 나타난 바와 같이, 도 1에 도시된 종래 기술과 본 실시예의 X, Y, B2, U2, D2 및 W2의 값을 일치시켜 동일한 조건에서 비교할 때, 본 실시예는, 도 1에 도시된 종래 기술에 의하는 경우 보다, 기판 유닛(310, 315)의 생산성이 각각 22%, 67% 향상 될 수 있다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 종래 기술에 따른 기판 스트립을 나타낸 평면도.
도 2는 본 발명의 제1 실시예에 따른 기판 스트립을 나타낸 평면도.
도 3은 본 발명의 제2 실시예에 따른 기판 스트립을 나타낸 평면도.
<도면의 주요 부분에 대한 부호의 설명>
200: 기판 스트립(substrate strip)210, 215: 기판 유닛(substrate unit)
220: 더미(dummy) 230: 몰드 게이트(mold gate)
240: 툴링 홀(tooling hole) 250: 슬롯(slot)
260: 정렬 마크(fiducial mark)

Claims (3)

  1. 일측면이 서로 평행하도록 배치되는 복수의 기판 유닛과;
    상기 기판 유닛을 둘러싸는 더미를 포함하되,
    상기 기판 유닛은 사각판형이고,
    상기 더미는 외곽의 인접하는 두 측면이 서로 수직이며,
    상기 기판 유닛은, 일측면이 상기 더미의 외곽 일측면과 예각을 이루도록, 회전된 것을 특징으로 하는 기판 스트립.
  2. 삭제
  3. 제1항에 있어서,
    상기 기판 유닛의 사이즈는 서로 동일하고,
    상기 기판 유닛은 횡방향 및 종방향으로 나란하게 배치되는 것을 특징으로 하는 기판 스트립.
KR1020070109583A 2007-10-30 2007-10-30 기판 스트립 KR100901512B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070109583A KR100901512B1 (ko) 2007-10-30 2007-10-30 기판 스트립

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070109583A KR100901512B1 (ko) 2007-10-30 2007-10-30 기판 스트립

Publications (2)

Publication Number Publication Date
KR20090043813A KR20090043813A (ko) 2009-05-07
KR100901512B1 true KR100901512B1 (ko) 2009-06-08

Family

ID=40854477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070109583A KR100901512B1 (ko) 2007-10-30 2007-10-30 기판 스트립

Country Status (1)

Country Link
KR (1) KR100901512B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005427A (zh) * 2009-08-31 2011-04-06 三星电机株式会社 印刷电路板带和面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020035284A (ko) * 2000-11-06 2002-05-11 이중구 칩 스케일 패키지용 스트립
KR20030007047A (ko) * 2001-07-09 2003-01-23 산요 덴키 가부시키가이샤 화합물 반도체 장치의 제조 방법
KR20060065245A (ko) * 2004-12-10 2006-06-14 삼성테크윈 주식회사 반도체 팩키지용 기판 스트립

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020035284A (ko) * 2000-11-06 2002-05-11 이중구 칩 스케일 패키지용 스트립
KR20030007047A (ko) * 2001-07-09 2003-01-23 산요 덴키 가부시키가이샤 화합물 반도체 장치의 제조 방법
KR20060065245A (ko) * 2004-12-10 2006-06-14 삼성테크윈 주식회사 반도체 팩키지용 기판 스트립

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005427A (zh) * 2009-08-31 2011-04-06 三星电机株式会社 印刷电路板带和面板
CN102005427B (zh) * 2009-08-31 2012-09-19 三星电机株式会社 印刷电路板带和面板

Also Published As

Publication number Publication date
KR20090043813A (ko) 2009-05-07

Similar Documents

Publication Publication Date Title
US20110067901A1 (en) Package substrate
US20180102296A1 (en) Substrate
KR100901512B1 (ko) 기판 스트립
US20130107481A1 (en) Multi-piece substrate
US8030773B2 (en) Semiconductor integrated circuit device comprising different level interconnection layers connected by conductor layers including conductor layer for redundancy
US8390129B2 (en) Semiconductor device with a plurality of mark through substrate vias
KR101733442B1 (ko) 기판의 휨 방지 구조체
US20120261806A1 (en) Lead frame strip for reduced mold sticking during degating
CN108933123B (zh) 半导体封装以及制造该半导体封装的方法
KR101119305B1 (ko) 더미영역을 포함하는 반도체 패키지 기판
CN107958877B (zh) 衬底结构、封装方法和半导体封装结构
KR20200112841A (ko) 파워 모듈용 기판의 제조 방법 및 세라믹스-구리 접합체
US8969870B2 (en) Pattern for ultra-high voltage semiconductor device manufacturing and process monitoring
KR20100081863A (ko) 반도체 패키지용 기판
KR101826763B1 (ko) 더미 영역을 구비한 반도체 패키지기판
US20240120285A1 (en) Substrate having a die position mark and a semiconductor die stack structure including semiconductor dies stacked on the substrate
TWI714865B (zh) 晶圓結構
KR20090020197A (ko) 피씨비 휨을 개선하기 위한 반도체 칩 패키지용인쇄회로기판
US11935819B2 (en) Circuit module having a plurality of lead frames connected to a substrate by metal posts
US8383954B2 (en) Warpage preventing substrates
US8013253B2 (en) Electrical connection board and assembly of such a board and a semiconductor component comprising an integrated circuit chip
KR101216164B1 (ko) 회로기판 및 그 제조방법
KR101001352B1 (ko) 패키지용 기판
CN104282658A (zh) 半导体元件
US20200083204A1 (en) Semiconductor memory and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee