KR100892619B1

KR100892619B1 - 시분할 필터링하는 방법을 이용한 이동통신 중계기용채널주파수의 디지털 필터 장치

Info

Publication number: KR100892619B1
Application number: KR1020070119111A
Authority: KR
Inventors: 방효창; 장태화
Original assignee: 두원공과대학산학협력단
Priority date: 2007-11-21
Filing date: 2007-11-21
Publication date: 2009-04-09

Abstract

본 발명은 이동통신 시스템에 사용되는 중계 장치에 적용되는 기술로서 이동통신 주파수 채널을 선택적으로 ON/OFF 및 재배열하는 디지털 필터 기반의 채널화기에 관한 것으로서, 특히, N개의 주파수 채널을 갖는 수신신호에서 임의의 주파수 채널을 선택할 수 있는 이동통신 중계기용 디지털 필터 장치에 관한 것이다.

일반적으로 이동통신 서비스에서는 다수의 주파수 채널을 이용하고 있다. 한정된 주파수 대역에서 한정된 주파수 채널을 다수의 통신 사업자가 분할하여 사용하는 경우 각각의 통신 사업자의 주파수 채널을 정확하게 구분하여야만 다른 통신 사업자에게 영향을 최소화할 수 있다. 현재의 아날로그 방식으로 동일한 주파수 대역 내에서 주파수 채널을 선택적으로 구분해 내기 위해서는 캐비티(Cavity) 필터를 이용하여야 하는데 이때 전체적인 장비의 크기가 매우 커지며, 가격도 급격히 상승하고 성능 측면에서도 다소 저하되는 문제점이 있다.

이러한 문제를 해결하기 위해서 본 발명에서는 한정된 주파수 대역 내에서 주파수 채널을 임의대로 ON/OFF 설정할 수 있는 디지털 필터 기반의 채널화기를 제시하였다. 본 발명에서 제시한 디지털 필터 기반의 채널화기는 주파수 채널을 임의대로 ON/OFF하여 설정할 수 있으며, 이와 동시에 주파수 채널의 위치를 자유롭게 변경할 수 있는 기능이 부가되어 있어 통신사업자들이 중계기를 배치한 이후에도 상황에 맞게 주파수 채널을 운용할 수 있다는 장점을 제공한다.

또한, 본 발명은 M개의 탭계수를 주클럭보다 M배 빠른 클럭을 이용하여 순차 적으로 수신신호와 연산함에 있어서, 바로 이전에 연산한 결과값을 지연시켜 피드백하여 가산할 수 있도록 하여, 단계적으로 결과값을 연산하는 중계기용 디지털 필터 장치를 제시하였다. 이를 통해, M개 탭계수를 연속적으로 연산하기 위하여 필요한 논리회로를 약 1/M 으로 절감할 수 있게 되었다.

채널화기, 디지털 필터, 중계기, 중계 장치, 탭계수, 클럭, 지연기, 채널주파수

Description

시분할 필터링하는 방법을 이용한 이동통신 중계기용 채널주파수의 디지털 필터 장치 { A digital filtering system of channel frequencies for mobile communications' repeaters by using time-sharing method }

본 발명은 이동통신 시스템에 사용되는 중계 장치에 적용되는 기술로서 이동통신 주파수 채널을 선택적으로 ON/OFF 및 재배열하는 디지털 필터 기반의 채널화기에 관한 것이다.

특히, 본 발명은 N개의 주파수 채널을 갖는 수신신호에서 임의의 주파수 채널을 선택할 수 있는 이동통신 중계기용 디지털 필터 장치에 관한 것으로서, M개의 탭계수를 주클럭보다 M배 빠른 클럭을 이용하여 순차적으로 수신신호와 연산함에 있어서, 바로 이전에 연산한 결과값을 지연시켜 피드백하여 가산할 수 있도록 하여, 단계적으로 결과값을 연산하는 중계기용 디지털 필터 장치에 관한 것이다.

일반적인 이동통신 시스템의 운용에서 대부분의 통신 사업자들은 10MHz 또는 20MHz의 대역폭을 할당받아 통신 서비스를 제공하고 있다. 기존의 CDMA 기반의 셀룰라 시스템이나 PCS 시스템의 경우는 10MHz의 대역폭에 7개의 주파수 채널을 할당하여 서비스를 하고 있으며, 차세대 이동통신이라고 불리우는 W-CDMA 방식에서는 20MHz의 주파수 대역에 4개의 주파수 채널을 운용하고 있다. 도 1은 현재 우리나라의 PCS 서비스에 대한 사업자별 주파수 할당을 도식적으로 표현한 것이다.

도 1에서 보는 바와 같이 우리나라의 경우는 10MHz 단위로 통신 사업자에게 주파수를 할당하고, 할당된 주파수 대역 내에서 7개의 주파수 채널을 운용하고 있다. KTF의 경우는 20MHz의 대역을 이용하고 있고 LGT의 경우는 10MHz의 대역을 운용하고 있으므로 이동통신 중계기에서는 KTF의 주파수 20MHz와 LGT의 주파수 10MHz를 구분하여 필터링하도록 규격이 마련되어 있다.

이와 같이 통신 사업자에게 주파수 대역 단위로 구분이 되어 있다면, 이동통신 중계기에서는 10MHz의 단위로 필터링을 해 주면 서비스에 문제가 없다. 이러한 10MHz 단위의 필터링은 도 2에 나타낸 것과 같은 캐비티 필터를 이용하여 구현이 가능하다. 캐비티 필터는 금속 블록의 공진을 이용하여 필터를 구현하는 방식이며, 날카로운 차단 특성을 구현할 수 있다는 장점이 있지만 필터의 크기가 매우 크고 금속으로 되어 있어 중량이 무거우며, 생산을 하는 과정이 매우 복잡하다는 문제점을 가지고 있다. 또한 캐비티 필터를 이용하여 1~3MHz 대역과 같이 협대역에 대한 필터를 구현하는 경우에는 광대역 필터에 비해 더욱 크기가 커진다는 문제점을 가지고 있다.

대부분의 이동통신 선진국에서는 앞서 도 1에서 보는 바와 같이 이동 통신 사업자에게 주파수 대역을 그대로 할당하여 서비스를 실시하고 있다. 그러나 이동통신 후진국의 경우에는 상황이 달라진다. 동남아시아 및 동유럽, 남미 등의 국가에서는 10MHz의 주파수 대역을 다수의 통신 사업자가 나누어 이용하는 경우가 빈번하게 발생한다.

도 3은 동남아 이동통신 사업자의 주파수 이용현황이다. 도 3에서 보는 바와 같이 10MHz의 대역을 3개의 사업자가 공유하는 특이한 상황이 발생하고 있다. 따라서 A사업자의 이동통신 중계기용 채널화기는 1 ~ 3번의 주파수 채널만을 선택적으로 통과하고 나머지는 제거하는 기능을 가져야 한다. 이와 같이 10MHz의 대역에 다수의 사업자가 있는 경우 통신 사업자간의 간섭을 최소화하기 위해서 매우 날카로운 특성을 갖는 필터가 요구된다. 이와 같이 날카로운 특성을 갖는 필터를 캐비티 필터로 구현하기 위해서는 필터의 크기가 매우 커짐과 동시에 가격도 급격하게 상승한다.

상기한 캐비티 필터와 같은 아날로그 방식의 필터이외에, 이동통신 중계기에 디지털 필터를 적용하여 임의의 주파수 채널을 선택하는 기능에 대한 종래의 기술로는 [대한민국 공개특허 제10-2006-0014113호(2006년 2월 15일 공개, 채널 주파수 선택 기능을 갖는 이동통신 시스템용 중계장치)] 등이 공지되어 있다.

상기 기술의 이동통신 중계기는 도 4에서 보는 바와 같이, 소정 대역의 주파수신호를 송신 및 수신하기 위한 제 1 및 제2 안테나(101,111)와, 상기 제1 안테나를 통해 수신된 주파수신호를 증폭하기 위한 제1 증폭수단(103), 상기 제2 안테나를 통해 수신된 주파수신호를 증폭하기 위한 제2 증폭수단(112), 상기 제1 증폭수단 또는 제2 증폭수단의 전단에 설치되는 디지탈 필터(106,115) 및, 외부 장치로부터의 입력 데이터를 근거로 상기 디지탈 필터를 제어하는 제어수단(120)을 포함하여 구성되고, 상기 디지털 필터는 상기 제어수단의 제어에 따라 안테나를 통해 수신되는 주파수신호로부터 특정 대역의 주파수신호를 필터링하고, 이 필터링된 주파수신호의 주파수대역을 다른 대역의 주파수신호로 변환하는 것을 특징으로 한다.

그러나 종래의 기술에서는 주파수 채널을 선택하기 위한 기술이 구체적으로 명시되어 있지 않으며 단순히 디지털 필터를 적용한다고만 언급이 되어 있다. N개의 주파수 채널을 선택하기 위해서는 간단하게 생각하면 N개의 디지털 필터가 있으면 가능하다. 대부분의 종래의 기술들은 이와 같이 다수의 디지털 필터를 병렬로 배치하여 각각의 필터링을 행한 후 출력을 더해주는 구조를 가지고 있다.

도 5는 기존 발명에서의 주파수 선택을 위한 방식을 도식적으로 나타낸 것이다. 아날로그-디지털 변환기(200)를 통과한 신호는 다수의 디지털 필터(201)의 입력으로 인가된다. 각각의 디지털 필터(201)는 자기에게 해당하는 주파수 채널만을 통과시킨다. 디지털 필터(201)의 출력은 각각 가산기(202)에서 더해진 후 디지털-아날로그 변환기(203)로 인가되어 다시 아날로그 신호로 변환된다.

이와 같은 종래의 방식에서는 N개의 디지털 필터가 필요하다. 일반적으로 1개의 주파수 채널을 위한 통과 필터는 아주 날카로운 특성을 가져야 하므로 256탭 정도의 디지털 필터를 사용하는 것이 일반적이다. 그렇다면 N개의 주파수 채널을 임의대로 필터링하기 위해서는 256탭 필터가 N개 필요하다. 따라서 디지털 필터의 크기가 매우 커진다는 문제점이 있다. 디지털 필터의 1개의 탭은 1개의 곱셈기와 1개의 가산기로 이루어지는데 256탭이라면 256개의 곱셈기와 256개의 가산기가 요구된다. 더욱이 그러한 필터가 N개가 있는 경우라면 복잡도는 훨씬 크게 증가한다.

또한 디지털 필터(201)의 최종 출력이 N-1개의 가산기를 통과하여야 한다. 일반적으로 가산기를 1개 통과하면서 td의 시간 지역이 발생하는데 N-1개의 가산기를 통과하였으므로 N X td의 시간 지연이 발생한다. 이러한 시간 지연은 시스템 의 안정적인 동작을 저하하는 요소이므로 이를 극복하기 위해서는 좀 더 앞선 기술의 반도체 공정 기술을 이용하여야 한다. 이렇게 고집적도의 공정 기술을 이용하게 되면 부품 가격이 상승한다는 문제점이 있다.

도 6은 일반적인 6탭 디지털 필터의 구조를 도식적으로 표현한 것이다. 일반적인 디지털 필터는 입력신호(300)를 디지털 필터로 처리하기 위해서 입력 신호(300)와 탭계수(301)를 곱하는 곱셈기(302)와 이 신호를 1 클럭 지연시키는 지연기(303) 및 이전의 탭과 신호를 더하는 가산기(304)로 구현된다. 이러한 구조는 아주 일반적인 디지털 필터의 구조이다.

만일 이동통신 중계기에서 주파수 채널을 선택적으로 필터링을 하고자 한다면 256탭의 디지털 필터가 필요하다. 도 7에서 보는 바와 같이, 7개의 주파수 채널을 선택적으로 설정하기 위해서는 256탭의 디지털 필터가 7개가 필요하게 된다. 따라서 전체적으로 요구되는 디지털 필터의 탭수는 256 X 7 = 1792탭의 디지털 필터가 요구된다. 이는 달리 표현하면 1792개의 곱셈기와 1792개의 가산기가 필요하다는 것이다.

이와 같이 1792 탭의 디지털 필터를 구현하기 위해서는 현재의 디지털 신호처리 소자의 기술로는 ASIC이 유일한 방법이다. 고속 디지털 신호 처리를 위한 디지털 필터의 구현 기술로는 FPGA (Field Programmable Gate Array)를 이용하는 방안과 ASIC을 이용하는 방안이 있다. FPGA는 디지털로 설계된 회로를 자유롭게 프로그램하여 하드웨어를 구성하는 소자로서 고속 디지털 필터의 구현이나 ASIC을 제작하기 위한 검증용으로 널리 이용된다. 현재 출시된 FPGA는 512탭의 디지털 필터를 구현할 수 있는 디바이스가 가장 용량이 큰 소자이다. 512탭의 디지털 필터를 구현할 수 있는 FPGA의 가격은 고가로 가격이 형성되어 있다. 그렇다면 7개의 주파수 채널을 임의대로 설정하는 채널화기를 제작하기 위해서는 3개의 FPGA가 요구되므로, 이는 전체적인 시스템의 가격을 크게 상승시키는 요인이 된다.

FPGA를 이용하기 어렵다면 ASIC을 구현하는 것을 고려할 수 있다. ASIC의 경우는 집적도가 대단히 높아 3천탭의 디지털 필터를 구현하는 것도 문제가 없다. 그러나 ASIC의 제작에는 FPGA에 비해 200 ~ 300 배의 초기 개발 투자비가 투입되어야 한다는 문제점이 있다.

앞서 살펴본 바와 같이, 다수의 사업자가 주파수 대역을 공유하는 상황에서 종래의 캐비티 필터는 그 크기가 커짐과 동시에 가격도 급격히 상승하는 문제점을 해결하기 위해서, 디지털 필터를 이용한 주파수 채널화기를 제시하고자 한다. 본 발명에서 제시하는 이동통신 중계기용 채널화기는 임의의 주파수 채널을 선택적으로 통과시키는 구조로 되어 있어, 통신 사업자의 주파수 대역 이용이 변경되거나 중계기가 설치된 지역의 주파수 채널 할당 환경에 따라 가변적으로 구성을 변경할 수 있다는 장점을 제공하고 있다.

또한, 종래의 디지털 필터를 이용한 이동통신용 중계기에서 N개의 주파수 채널을 임의로 선정하기 위해서는 N개의 디지털 필터가 필요하였으므로 구현이 복잡 하고 가격이 크게 상승하여 상용화에는 문제가 발생하였다. 본 발명에서는 이러한 문제점을 해결하기 위해서 1개의 디지털 필터를 이용하여 이를 시분할(time sharing)구조로 구현하는 방법을 제시하고자 한다. 1개의 디지털 필터를 6배의 시분할(time sharing)구조로 이용하면 12개의 주파수 채널을 임의로 선정하기 위해서는 2개의 디지털 필터만 있으면 구현이 가능하다. 종래의 방법으로 이를 구현하기 위해서는 12개의 디지털 필터가 필요하였다. 이와 같이 1개의 디지털 필터를 시분할(time sharing)구조로 이용하면 전체적인 복잡도가 획기적으로 줄어들어 시스템 구현이 간단하고 전체적인 가격도 낮출 수 있다는 장점이 있다.

본 발명은 N개의 주파수 채널을 갖는 수신신호에서 임의의 주파수 채널을 선택할 수 있는 이동통신 중계기용 디지털 필터 장치에 관한 것으로서, M개의 탭계수를 저장하는 탭계수저장부와, 상기 수신신호와 상기 탭계수저장부로부터 인가되는 탭계수를 입력받아 곱하는 곱셈기, 상기 곱셈기로부터의 인가된 값과, 가산한 이전 결과값을 지연시켜 피드백하여 인가된 값을 가산하는 가산기, 상기 가산기로부터 인가된 결과값을 지연하는 지연기, 상기 지연기로부터 인가된 값을 선택적으로 상기 가산기로 피드백하여 인가하는 선택기, 주클럭의 M배 빠른 클럭을 발생시켜 상기 탭계수저장부와 상기 지연기에 인가하는 시분할 클럭발생기를 포함하고, 상기 시분할 클럭발생기가 M번 클럭을 발생한 후 상기 가산기의 결과값을 출력하는 것을 특징으로 한다.

또한, 상기 필터장치를 L개를 병렬로 연결하여, K번째 장치에서 출력되는 결과값을 K+1번째 장치의 가산기로 인가하여, K+1번째 장치에서 연산이 완료되면 K번째 장치의 완료된 결과값을 입력받아 연산함으로써, 필터장치를 확장할 수 있는 것을 특징으로 한다.

앞서 살펴본 바와 같이, 본 발명에서 제시하는 이동통신 중계기용 채널화기는 임의의 주파수 채널을 선택적으로 통과시키는 구조로 되어 있어, 통신 사업자의 주파수 대역 이용이 변경되거나 중계기가 설치된 지역의 주파수 채널 할당 환경에 따라 가변적으로 구성을 변경할 수 있다는 장점을 제공하고 있다.

또한, 본 발명에서는 이동통신 중계기 및 기타 고속 디지털 신호 처리 필터의 구현에서 보다 경제적으로 시스템을 구현하기 위한 방안으로 시분할(time sharing)구조의 디지털 필터를 제시하였다.

최근 이동통신 중계기에서는 대역 내에 주파수 채널을 선택적으로 운용하기 위한 요구가 증가하고 있다. 이러한 요구를 충족시키기 위한 방안으로는 캐비티 필터를 이용하는 방법과 디지털 필터를 이용하는 방법이 있다. 캐비티 필터는 장치의 크기가 매우 크며 금속으로 되어 있어 중량도 크고, 필터를 구현하는 과정이 매우 복잡하다는 문제점이 있었다. 따라서 이와 같이 이동통신 중계기용 채널화기를 구현하는 방안으로는 디지털 필터가 가장 효율적인 방안으로 알려져 있다. 그러나 일반적인 디지털 필터를 이용하는 경우 주파수 채널을 임의대로 선택하기 위해서는 많은 논리회로를 요구하였다.

도 7은 앞서 본 바와 같이, 7개의 주파수 채널을 임의대로 선택할 수 있는 채널화기를 일반적인 디지털 필터를 이용하여 구현한 경우를 도식적으로 표현한 것이다. 이와 동일한 기능을 갖는 채널화기를 본 발명에서 고안한 6배의 시분할(time sharing)을 갖는 구조를 적용한 경우에 대한 구조를 도 9에 나타내었다.

7개의 주파수 채널을 임의대로 설정하는 채널화기의 구현에 있어서, 일반적인 디지털 필터를 이용하는 경우 약 9,000,000 게이트의 논리회로가 요구된다. 이러한 방대한 크기의 논리 회로는 FPGA에서는 구현할 수가 없으며 이를 구현하기 위해서는 현재의 기술로는 ASIC이 유일한 방법이다. 반면에 본 발명에서 고안한 시분할(time sharing)구조를 이용하는 경우에는 1,500,000 게이트로 구현이 가능하다. 이러한 논리 회로의 양은 현재 나와 있는 FPGA에서 충분히 구현할 수 있다.

구현 요소	일반적인 디지털 필터	Time Sharing 구조
곱셈기	256 X 7	42 X 7
가산기	256 X 7	42 X 7
지연기	256 X 7	42 X 7
선택기	-	42 X 7
클럭	T	T/6
Gate 환산	약 9,000K	약 1,500K

본 발명을 통하여 이동통신 및 고속 신호 처리에 있어 복잡도가 증가하는 필터를 효율적이고 저렴하게 구현할 수 있다.

본 발명은 N개의 주파수 채널을 갖는 수신신호에서 임의의 주파수 채널을 선택할 수 있는 이동통신 중계기용 디지털 필터 장치(또는 시분할 채널주파수 디지털 필터 장치)에 관한 것으로서, M개의 탭계수를 저장하는 탭계수저장부와, 상기 수신신호와 상기 탭계수저장부로부터 인가되는 탭계수를 입력받아 곱하는 곱셈기, 상기 곱셈기로부터의 인가된 값과, 가산한 이전 결과값을 지연시켜 피드백하여 인가된 값을 가산하는 가산기, 상기 가산기로부터 인가된 결과값을 지연하는 지연기, 상기 지연기로부터 인가된 값을 선택적으로 상기 가산기로 피드백하여 인가하는 선택기, 주클럭의 M배 빠른 클럭을 발생시켜 상기 탭계수저장부와 상기 지연기에 인가하는 시분할 클럭발생기를 포함하고, 상기 시분할 클럭발생기가 M번 클럭을 발생한 후 상기 가산기의 결과값을 출력하는 것을 특징으로 한다.

즉, 본 발명에서는 FPGA를 이용하여 디지털 필터를 구현함에 있어서 시분할(time sharing)구조를 이용한다. 시분할(time sharing)구조는 간단하게 원리를 설명하면 디지털 필터 1탭을 시간적으로 공유하도록 하여 1개의 필터 탭이 6번의 연산을 수행하도록 한 구조이다. 즉, 일반적인 디지털 필터의 경우는 매 클럭 마다 1번의 연산이 수행되지만 본 발명에서 제시한 시분할(time sharing)구조에서는 6번 의 연산이 이루어지도록 구조를 변경한다. 이를 위해서 디지털 필터의 구조를 변경하였고 시스템 클럭을 6배 높이는 구조를 제시한다. 따라서 1개의 탭이 6탭의 효과를 나타낼 수 있도록 하여 1792탭의 디지털 필터를 1792/6 = 298탭의 디지털 필터로 실현할 수 있도록 한다.

이하, 본 발명인 시분할 채널주파수 디지털 필터 장치를 참조도면을 통하여 상세히 설명하고자 한다.

도 8은 본 발명의 시분할(time sharing)방식의 채널주파수 디지털 필터 장치의 구성에 대한 바람직한 일실시예를 도시한 것이다.

도 8에 보는 바와 같이, 채널주파수 디지털 필터 장치(400)는 탭계수저장부(410)와, 곱셈기(420), 가산기(430), 지연기(440), 선택기(450), 시분할 클럭발생기(460)를 포함하는 것을 특징으로 한다.

상기 탭계수저장부(410)는 M개의 탭계수, 즉, C(1), C(2), ..., C(M)을 저장한다. 탭계수저장부(410)에는 상기 시분할 클럭발생기(460)에서 발생되는 클럭이 인가되고, 인가가 될 때마다 저장된 M개의 탭계수를 순차적으로 출력한다. 즉, 첫 번째 클럭에는 C(1)이 출력되고, 두 번째 클럭에는 C(2)가 출력된다.

상기 곱셈기(420)는 상기 수신신호(300)와 상기 탭계수저장부(410)로부터 인가되는 탭계수를 입력받아 곱한다. 상기 수신신호(300)에는 입력신호 X(n)이 순차적으로 입력된다. 따라서 K번째 클럭이 발생될 때 C(k)ㅧ X(n-k)를 연산하여 출력한다.

상기 가산기(430)는 상기 곱셈기(420)로부터의 인가된 값과 가산한 이전 결 과값을 지연시켜 피드백하여 인가된 값을 가산하여 결과값을 출력한다. k번째 클럭이 발생될 때의 결과값을 Yn(k)이라고 표시하면, 이전 결과값은 Yn(k-1)이 된다. 즉, Yn(k) = C(k)ㅧ X(n-k) + Yn(k-1)이 결과값으로 출력된다.

상기 지연기(440)는 상기 가산기(430)로부터 인가된 결과값을 지연한다. 즉, 결과값 Yn(k)를 입력받아 다음 클럭에 피드백하여 가산하는 입력값으로 이용되도록 한 클럭 지연시킨다. 통상 상기 지연기(440)는 D 플립플롭으로 구현될 수 있다.

상기 선택기(450)는 상기 지연기(440)로부터 인가된 값을 선택적으로 상기 가산기(430)로 피드백하여 인가한다. 클럭이 M번 발생하여 완료될 때까지는 상기 지연기(440)로부터 인가된 값을 출력한다. 상기 M번 클럭이 발생이 완료되면 다른 디지털 필터 장치로부터 출력되는 결과값을 입력받아 내보낸다. 이는 다수의 디지털 필터 장치가 병렬도 연결되어, 각 장치에서 부분적으로 탭계수와 수신신호가 연산된 결과를 최종적으로 가산하기 위한 것이다.

상기 시분할 클럭발생기(460)는 주클럭보다 M배 빠른 클럭을 발생시켜 상기 탭계수저장부(410)와 상기 지연기(440)에 인가한다. 주클럭보다 M배 빠른 클럭을 발생시켜서, 상기와 같이, 하나의 곱셈기(420)와 하나의 가산기(430)만을 사용하여 M번의 탭계수와 수신신호의 연산을 할 수 있게 된다. 이렇게 함으로써, 주클럭보다 M배 빠른 클럭을 발생시키는 클럭발생기를 이용하지만, 곱셈기(420)와 가산기(430)를 1/M으로 줄일 수 있게 된다.

상기 시분할 클럭발생기(460)가 M번 클럭을 발생한 후 상기 가산기(430)의 결과값을 출력한다. M번 클럭이 발생되면, 상기 M개의 탭계수와 수신신호의 연산이 완료되고 결과값을 출력한다. 결과값은 다음과 같다.

1번째 클럭: Yn(1) = C(1)ㅧ X(n-1)

2번째 클럭: Yn(2) = Yn(1) + C(2)ㅧ X(n-2)

= C(1)ㅧ X(n-1) + C(2)ㅧ X(n-2)

...

M번째 클럭: Yn(M) = C(1)ㅧ X(n-1) + C(2)ㅧ X(n-2) + ... + C(M)ㅧ X(n-M)

요약하면, 시분할(Time sharing) 구조를 간단하게 설명하면 디지털 필터 1탭을 시간적으로 공유하도록 하여 1개의 필터 탭이 M번의 연산을 수행하도록 하는 구조이다. 즉, 일반적인 디지털 필터의 경우는 매 클럭 마다 1번의 연산이 수행되지만 본 발명에서 고안한 시분할(Time sharing) 구조에서는 M번의 연산이 이루어지도록 구조를 변경하였다. 이를 위해서 디지털 필터의 구조를 변경하였고 시스템 클럭을 M배 높이는 구조를 제시하였다. 예컨대, 6배 빠른 클럭을 이용하면, 1개의 탭이 6탭의 효과를 나타낼 수 있도록 하여 1792탭의 디지털 필터를 1792/6 = 298탭의 디지털 필터로 실현할 수 있도록 하였다.

지금까지의 설명을 보다 이해하기 쉽도록 설명하기 위하여, 도 9를 참조하여 3탭 필터의 디지털 구조에 대하여 종래의 기술과 본 발명의 기술을 비교하여 설명하고자 한다. 도 9a는 종래의 일반적인 3탭 필터의 디지털 필터 구조이고, 도 9b는 본 발명의 3배 빠른 클럭을 이용한 디지털 필터 구조이다.

필터 출력(504) Yn은 매번 클럭(505) T마다 연산이 되도록 되어 있는 것이 일반적인 필터의 구조이며, Yn은 다음의 식으로 표현할 수 있다.

[수식 1] Yn = X(n-3T)*C(1) + X(n-2T)*C(2) + X(n-T)*C(3)

본 발명에서 제시한 시분할(time sharing)구조를 동일한 3탭 디지털 필터에 적용한 경우를 도식적으로 표현한 것이 도 9b이다. 도 9b에서 보면 수신신호 X(n)은 먼저 탭계수 C(1)과 곱해진다. 이 신호는 3배 빠른 클럭으로 동작하는 T/3클럭(603)에 의해 한번 쉬프트 된다. 이때의 출력 신호 Yn은 다음의 식과 같다.

[수식2] Yn(T/3) = X(n-T/3)*C(1)

이 신호는 피드백되어 다시 선택기(604)의 입력으로 들어간다. 선택기에서는 아직 연산이 끝나지 않았으므로 이전탭 신호(605)를 선택하지 않고, 피드백되어 온 신호 Yn(T/3)을 선택한다. Yn(T/3)은 다시 X(n)과 탭계수 C(2)의 곱해진 신호와 더해지고 한번 쉬프트 되면서 다음의 신호를 출력한다.

[수식 3] Yn(2T/3) = X(n-2T/3)*C(1) + X(n-T/3)*C(2)

이 신호는 또 다시 피드백되어 선택기(604)의 입력으로 들어간다. 선택기(604)에서는 아직 연산이 끝나지 않았으므로 이전탭 신호(605)를 선택하지 않고, 피드백 되어온 신호 Yn(2T/3)을 선택한다. Yn(2T/3)은 다시 X(n)과 탭계수 C(3)의 곱해진 신호와 더해지고 한번 쉬프트 되면서 다음의 신호를 출력한다.

[수식 4] Yn(3T/3) = X(n-3T/3)*C(1) + X(n-2T/3)*C(2) + X(n-T/3)*C(3)

정리하면,

[수식 5] Yn(T) = X(n-T)*C(1) + X(n-2T/3)*C(2) + X(n-T/3)*C(3)

최종 출력식인 [수식 5]를 일반적인 디지털 필터의 출력인 [수식 1]과 비교하면 단지 클럭이 3배 빠르게 동작하는 차이 외에는 동일한 결과를 얻을 수 있음을 알 수 있다.

일반적인 디지털 필터 구조와 시분할(Time sharing) 구조를 논리 회로를 구성하는 게이트 숫자로 비교하면 다음과 같다. 일반적으로 곱셈기는 4,000개의 게이트를 필요로 한다. 가산기는 1,000개의 게이트를 필요로 한다.

3탭의 디지털 필터 구현에 있어서 일반적인 디지털 필터의 구조는 16,000개의 논리회로를 필요로 하지만, 시분할(Time sharing)구조에서는 56,000개의 게이트만을 필요로 한다. 전체적으로 1/3의 자원으로도 구현이 가능해 진다.

구현 요소	일반적인 디지털 필터	Time Sharing 구조
곱셈기	3개 (12K 게이트)	1개(4K 게이트)
가산기	3개(3K 게이트)	1개(1K 게이트)
지연기	2개(1K 게이트)	1개(0.5 게이트)
선택기	-	1개(0.1 게이트)
클럭	T	T/3
Gate 환산	16K 게이트	5.6K 게이트

이상에서와 같이 본 발명에서는 Time sharing 구조를 이용하여 기존 디지털 필터의 구현에서 요구되던 곱셈기와 가산기를 획기적으로 절감할 수 있는 방안을 제시하였다.

도 10은 본 발명의 시분할(time sharing)방식의 디지털 필터 장치를 병렬로 연결한 디지털 필터 병렬장치의 구성에 대한 바람직한 일실시예를 도시한 것이다.

도 10에서 보는 바와 같이, 상기한 본 발명의 다수의 디지털 필터 장치를 병렬로 연결할 수 있다. 병렬로 연결하기 위하여, K번째 장치에서 출력되는 결과값을 K+1번째 장치의 가산기(430)로 인가한다.

디지털 필터 장치를 병렬로 구성하게 되면 256탭의 디지털 필터 장치 7개가 병렬로 동작을 하게 된다. 즉, 7개의 필터가 각각 독립적인 디지털 필터로 동작을 하고 이를 통하여 7개의 주파수 채널을 임의대로 선택할 수 있게 된다. 예를 들어서 A라는 통신 사업자가 1,2,3번 주파수 채널만이 필요하게 되었을 때 본 발명의 시분할 디지털 필터 장치를 병렬로 이용하여 1,2,3번 디지털 필터는 ON을 시키고 4,5,6,7번 디지털 필터는 OFF를 시킴으로서 자유롭게 주파수 채널을 선택할 수 있게 된다.

이는 만일 주파수 채널이 L개가 존재한다면 디지털 필터 장치 역시 L개를 병렬로 처리하여 주파수 선택 기능을 구현할 수 있음을 의미한다.

다음은 9탭 필터를 가정하여, 일반적인 디지털 필터와 본 발명의 필터를 비교해 보고자 한다.

입력신호가 X(n)이라고 하면 일반적인 디지털 필터의 출력Y(n)은 다음과 같이 결정된다.

Y(n)=C1*X(n-8T)+C2*X(n-7T)+C3*X(n-6T)+C4*X(n-5T)+C5*X(n-4T)+C6*X(n-3T)+C7*X(n-2T)+C8*X(n-T)+C9*(Xn)

그러나 본 발명에서는 3배 빠른 클럭을 사용하여

C1*X(n-8T)+C2*X(n-7T)+C3*X(n-6T)가 1번에 처리되도록 한 것이고, 처리된 결과는 C4*X(n-5T)+C5*X(n-4T)+C6*X(n-3T)의 처리결과에 더해져야 하고, 또 다시 이 결과는 C7*X(n-2T)+C8*X(n-T)+C9*(Xn)에 더해져야 한다.

이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

도 1은 일반적인 이동통신 주파수 대역을 이동통신 사업자에게 할당하는 것을 도시한 것이다.

도 2는 종래의 아날로그 방식의 주파수 대역을 필터링하는 캐비티 필터의 형상이다.

도 3은 이동통신 주파수 대역을 다수의 이동통신 사업자가 공유하는 경우에 대한 주파수 채널 배치와 주파수 채널 필터링을 예시한 것이다.

도 4는 종래의 디지털 필터를 이용하여 채널주파수 선택기능을 갖는 이동통신 중계기의 구조를 도시한 것이다.

도 5는 일반적인 디지털 필터를 이용한 채널화기 구조를 도시한 것이다.

도 6은 종래의 디지털 필터의 세부 구조를 도시한 것이다.

도 7은 종래의 256탭의 디지털 필터로 7개의 주파수 채널을 선택적으로 설정하기 위한 필터 장치의 구성을 도시한 것이다.

도 9는 3탭 필터의 디지털 구조에 대하여 종래의 기술과 본 발명의 기술을 비교하여 도시한 것이다.

Claims

N개의 주파수 채널을 갖는 수신신호(300)에서 임의의 주파수 채널을 선택할 수 있는 시분할 채널주파수 디지털 필터 장치(400)에 있어서,

M개의 탭계수를 저장하는 탭계수저장부(410)와;

상기 수신신호(300)와, 상기 탭계수저장부(410)로부터 인가되는 탭계수를 입력받아 곱하는 곱셈기(420);

상기 곱셈기(420)로부터의 인가된 값과, 가산한 이전 결과값을 지연시켜 피드백하여 인가된 값을 가산하는 가산기(430);

상기 가산기(430)로부터 인가된 결과값을 지연하는 지연기(440);

상기 지연기(440)로부터 인가된 값을 선택적으로 상기 가산기(430)로 피드백하여 인가하는 선택기(450);

주클럭보다 M배 빠른 클럭을 발생시켜 상기 탭계수저장부(410)와 상기 지연기(440)에 인가하는 시분할 클럭발생기(460);

를 포함하고, 상기 시분할 클럭발생기(460)가 M번 클럭을 발생한 후 상기 가산기(430)의 결과값을 출력하는 것을 특징으로 하는 시분할 채널주파수 디지털 필터 장치.
제 1 항에 있어서, 상기 선택기(450)는,

상기 M번 클럭이 발생하는 경우에는 상기 지연기(440)의 출력값을 상기 가산기(430)에 인가하고, 상기 M번 클럭이 발생이 완료되면 다른 디지털 필터 장치로부터 출력되는 결과값을 입력받아 상기 가산기(430)에 인가하는 것;

을 특징으로 하는 시분할 채널주파수 디지털 필터 장치.
L개의 제 2 항의 시분할 채널주파수 디지털 필터 장치를 순차적으로 병렬로 연결하는 시분할 채널주파수 디지털 필터 병렬장치에 있어서,

상기 병렬로 연결된 시분할 채널주파수 디지털 필터 장치들 중 K번째 있는 장치에서 출력되는 결과값을 K+1번째 장치의 가산기(430)로 인가하는 것을 특징으로 하는 시분할 채널주파수 디지털 필터 병렬장치.