CN1157080C

CN1157080C - 用于执行改良快速卷积算法的信道化器和方法

Info

Publication number: CN1157080C
Application number: CNB008118825A
Authority: CN
Inventors: R・赫尔贝里; R·赫尔贝里; A·维丁
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 1999-06-21
Filing date: 2000-05-31
Publication date: 2004-07-07
Anticipated expiration: 2020-05-31
Also published as: EP1188330B1; CA2375856A1; AU5858300A; EP1188330A1; CN1370378A; JP2003502961A; DE60044902D1; CA2375856C; WO2000079817A1; US6611855B1; JP4638099B2

Abstract

本发明提供了一种能动态地适应改变的系统要求而硬件量最少的数字信道化器/去信道化器结构。按照本发明的一些典型实施例，这种数字信道化器/去信道化器应用改良的快速卷积算法，含有多个专用、优化的流水线模块，这些流水线模块可以动态地加以调整，从而可以处理不同的带宽、数量灵活的信道、同时的多种标准以及信道和标准的动态配置。

Description

用于执行改良快速卷积算法的信道化器和方法

技术领域

本发明与无线电通信系统有关，具体地说，涉及用于无线电通信系统的灵活和高效的信道化器和去信道化器的结构。

背景技术

在美国和世界的其它地方，蜂窝通信产业在商业性经营上取得了惊人的进展。在主要大城市区中的增长远远超过了预期情况，很快将超过系统容量。如果这种趋势继续下去，这个产业增长的效果不久甚至将达到饱和。需要有一些革新的解决方案来满足容量日益增长的需要以及保持高质量服务和避免价格上涨。

除了需要更大的系统容量所提出的挑战，未来移动通信系统和基站的设计人员还有他们自己需要解决的复杂问题。例如，在这个产业中的一个众所周知的问题是需要提供一种经济和灵活的系统。系统设计人员所感兴趣的是提供一种系统，能在基本上不需要增加系统硬件的情况下，可以动态地处理多种不同标准(例如，频分多址，时分多址，等等)的共存、动态地为每个标准分配信道和同时处理多种带宽。这种动态灵活性的要求对于许多基站操作，从在启动期间为基站下载个别配置文件到逐帧甚至逐时隙重新配置现场来处理不断改变的条件(例如改变的标准)，是很重要的。

图1例示了随时间逐帧或逐时隙动态配置多个不同标准的情况。如图所示，第一个例示帧(帧#1)的所有三个时隙分配给只需要少量带宽的美国移动电话系统(DAMPS)传输。整个第二个例示帧用于带宽要求比DAMPS传输高的EDGE传输，如图所示。第N个帧的这些时隙分配给EDGE和全球移动通信系统(GSM)传输，而第N+1个例示帧分配给宽带码分多址(CDMA)传输。从图1可见，未来系统需要能支持多种具有不同带宽要求的不同标准。

图2例示了一个传统的基站接收机结构，它包括一个数字信道化器240，能支持若干不同标准(例如，FDMA#1...K，TDMA#1...M，CDMA#1...N)每种标准具有数量不同的信道CX#Y(其中，X为标准，而Y为载波数)。如图所示，这个传统的基站接收机结构包括一个天线210，用来接收射频(RF)信号和将所接收的信号传送给RF前端220，将它下变频成中频(IF)信号。RF前端220包括象低噪声放大器(LNA)、滤波器和混频器这样的一些组件。IF信号由模数变换器(ADC)230变换成数字信号。

为了获得动态灵活性，传统的基站可以使用数字信道化器240和信道化算法。一种典型的信道化/去信道化算法是改良快速卷积(MFC)算法，这在1998年9月18日递交的共同待决、同样转让的美国专利申请No.09/156,630和授予Richard Hellberg的瑞典专利No.9802050-7中有详细说明，这两个文件在这里都列为参考予以引用。应用这种算法的信道化器的功能是足够好地滤出各个信道，使得其他频率的信号不会干扰有用信号。结果是形成一个有限带宽信号，馈送给基带处理器(未示出)，例如是CDMA系统的rake检测器或者TDMA系统的均衡器。

美国专利申请No.09/156,630中所揭示的信道化/去信道化算法适合于象动态地配置参数(例如，不同标准的滤波器参数和数据率)以及处理数量可变的信道和具有不同带宽要求的不同标准这样的一些信道化任务。虽然这种信道化/去信道化算法既灵活又通用，但仍有必要开发一种适当的对这种算法的硬件实现，可以保留这种算法的灵活性和通用性，同时又不会引入高的计算代价或者导致硬件大幅度增加。

图3例示了一种典型的数字信道化器的硬件结构。如图所示，这种数字信道化器包括许多不同的处理链400-1至400-N，每个处理链供多个信道1-N(此处，N是整数)中的一个信道专用。每个处理链包括一个数控振荡器(NCO)和一组级联数字滤波器。在工作中，来自第一信道(例如，信道1)的ADC 230的数据输入数字信道化器的与第一信道关联的处理链，即处理链400-1。NCO 410-1将接收频率下变频到基带频率，产生信号的I和Q分量。然后，I和Q分量输入一组面向数据流的级联数字滤波器。这些级联的滤波器通常具有不同的类型，典型的是级联积分梳状(CIC)、半带或有限脉冲响应(FIR)滤波器。这些不同的滤波器具有一些可编程的参数，如滤波系数、增益和抽取因子。所得到的I和Q结果从第一个链400-1的第N个滤波器馈送给一个基带处理器(未示出)。熟悉该技术领域的人员可以理解，其他这些处理链以类似的方式进行工作。

诸如图3所示的基于按每个信道的数据流处理的数字信道化器或去信道化器在各个信道内具有有限的灵活性。每个信道的计算资源由所有对链内各个模块的不同标准要求之和确定。必须按对这个具体模块有严格要求的标准规定链内的每个专用模块。这意味着为了支持所有可能的标准，必然要对整个链作全面规定，从而导致硅面积和功率消耗都比较大的开销。此外，由于信道数是固定的(即固定为信道化器支持的处理链数)，因此系统在那些需要的信道数与数字信道化器支持的处理链数不同的情况下就成为低效率的。

所以，有必要开发一种数字信道化器/去信道化器，在基本上不需要增加计算代价或硬件的情况下能动态地适应不断改变的条件。

发明内容

本发明提供了一种能动态地适应变化的系统要求而硬件量最少的数字信道化/去信道化结构。按照本发明的一些典型实施例，这种数字信道化器/去信道化器应用改良的快速卷积算法，含有多个专用、优化的流水线模块，这些流水线模块可以动态地加以调整，从而可以处理不同的带宽、数量灵活的信道、同时的多种标准以及信道和标准的动态配置。

附图说明

从以下结合附图对优选实施例的说明中可以更加清楚地看到本发明的以上目的和特色，在这些附图中：

图1例示了随时间逐帧或逐时隙动态配置多个不同标准的情况；

图2例示了一个传统的包括一个能支持若干各有不同数量的信道的不同标准的数字信道化器的基站接收机结构；

图3例示了一种典型的数字信道化器的硬件结构；

图4例示了用于传统的数据流数字信道化器的MFC算法；

图5例示了用于按照本发明的的一个实施例设计的典型流水线数字信道化器结构的MFC算法；

图6例示了分组通过图5所示的典型流水线数字信道化器结构的流程；

图7例示了分组和控制信号通过本发明的数字信道化器的一个典型的流水线链的流程；

图8例示了按照本发明的另一个实施例设计的这些流水线模块中有一个用作主控器的流水线配置；以及

图9例示了用于按照本发明的的一个实施例设计的典型流水线数字去信道化器结构的MFC算法。

具体实施方式

在以下说明中，作为解释而不是限制，阐述了一些具体情况，诸如一些具体的线路、电路组件、技术等，以便能对本发明有全面的理解。然而，对于熟悉该技术领域的人员来说显可以看到，本发明可以用不同于这些具体情况的实施方式实现。在其他一些情况下，省略了一些众所周知的方法、器件和电路的详细说明，以免反而使对本发明的说明模糊不请。

图4例示了用于传统的数据流数字信道化器的MFC算法。在图4中，这个数字信道化器包括一个交叠块产生器410、一个N点离散傅里叶变换(DFT)模块420和多个信道专用处理链430-1至430-N。这些信道专用处理链各以类似的方式形成，适合本链所关联的信道的要求。例如，处理链430-1包括：一个分辨元(bin)选择模块432-1；一个将n个数据乘以n个系数的乘法器模块434-1；一个m点离散傅里叶逆变换(IDFT)模块436-1，其中n和m的值对于各个分组和信道可以是不同的而且是可变的；一个交叠块合并器438-1；以及一个附加滤波和信号处理模块440-1。

在工作中，ADC 230将一个数字数据流提供给交叠块产生器410，在那里形成一系列数据块。所得到的数据块输入DFT算法。DFT算法在模块420内完成。DFT处理结果传送给与接收信号的信道相应的专用处理链。例如，如果信号是在信道1上接收的，N点DFT处理模块就会将结果传送给处理链430-1。由于DFT处理，DFT的输出通常不是正序的。因此，分辨元选择模块432-1通过对输出序列重新排序来加以补偿，而且只选择那些需要的分辨元。所需的分辨元的个数取决于滤波器系数的个数。

所选的分辨元在乘法器模块434-1内乘以滤波器的频率系数。然后，对相乘结果进行IDFT 436-1。IDFT 436-1输出的块传送给交叠块合并器438-1加以合并。合并后的块传送给模块440-1进行附加滤波和信号处理。以上说明的信道化器的操作的一些改进可参见1998年9月30日递交的共同待决同样转让的美国专利申请No.09/163,298，该文件在这里列作参考予以引用。

为了实现上述的信道化器，对于与一个具体基站关联的每个信道都需要一个处理链。可以理解，随着基站支持的信道的数量的增加，处理这些信道所需的硬件量也越来越大，从而系统的计算代价和消耗的总功率也增大。此外，由于这种数字信道化器结构基于按每个信道进行的数据流处理，因此具有有限的灵活性。这是因为处理链的每一个模块都必须按对这个专用块有严格要求的标准规定。结果，为了支持所有可能的标准，通常要对整个处理链作全面规定。

本发明通过提供一种基本上没有增加对系统的硬件要求的灵活和高效的信道化器/去信道化器结构克服了在这个技术领域内的上述缺点。按照本发明的典型实施例，提出了一种基于流水线处理的数字信道化器/去信道化器结构。这种信道化器/去信道化器的算法的信道专用操作由一些可以使它们各自适合系统的标准和带宽要求的专用硬件模块执行。

图5例示了用于按照本发明的的一个实施例设计的典型流水线数字信道化器结构的MPC算法。这种典型的流水线数字信道化器结构包括一个交叠块产生器410、一个N点DFT模块420和一个单独的流水线处理链。这个流水线处理链包括：一个分辨元选择模块532；一个将n个数据乘以n个系数的乘法器模块534；一个m点IDFT模块536，其中n和m的值对于各个分组和信道可以是不同的可变的；一个交叠块合并器538；以及一个附加滤波和信号处理模块540。如图所示，属于不同信道的数据分组随着前一分组处理就绪从一个硬件模块发送到下一个硬件模块。所谓“分组”以下指的是一个属于某个信道和由交叠模块产生器410产生的某个信号块两者的信号。

这种算法执行快速卷积，在抽取和频率变换后再进行附加滤波及其他信号处理。图6示出了这种算法的作用原理。交叠块产生器模块610接收到来自ADC 230的数字信号，予以处理后形成一系列数据块，传送给N点DFT模块620。N点DFT模块620是一个专用来产生交叠信号块的大离散傅里叶变换的硬件模块。这种数字信道化器的其余模块，如熟悉该技术领域的人员所知道的那样，通常对比这个大DFT处理器少的样点进行操作，因为N点DFT 620输出的信号立即在“每次选择一个信道的分辨元”的模块632内受到抽选。

数字信道化器内的信号分组流水线处理开始于“每次选择一个信道的分辨元”的模块632，从来自大DFT的这些分辨元(频域样点)中选择一个属于一个特定信道的部分。所选择的这些分辨元作为一个分组与控制信息一起发送给链内下一个模块，即“乘以频率响应”的模块634。然后，分组发送给“m点IDFT”模块636，在那里受到离散傅里叶逆变换。这个分组内的信号于是在“交叠块合并器”的模块638内与前面的分组接插在一起。此后，重新形成的属于一个信道的信号段发送给“附加信号处理”模块640，在那里完成信道滤波及其他信号处理操作。上述这些操作同时对不同的分组执行，属于不同信道的分组同时在不同的硬件模块内处理。这种情况在概念上示于图7。

如图7所示，在一个模块完成了对一个分组的处理时，它可以就向链内前一个模块发信号，表明它随时可开始对下一个分组进行操作。这在图7中示为箭头700₁-700₄。如下面要看到的那样，就绪指示包括给前一模块的控制信号和/或参数之类。响应这个就绪指示，前一模块如果就绪的话就将经它处理的分组加上控制信号和/或参数发送给随后的模块。这在图7中示为箭头710₁-710₄。否则，前一模块知道它一就绪就可以发送分组。作为上述分组传送方法的另一个可选择的方式，可以用一个控制器来安排各个模块的操作，或者也可以在一段预定的时间后自动地将分组从前一模块传送给下一模块。也可以将这些方法组合起来使用。

本发明的这些流水线模块可以迭代地对一个分组进行处理，也可以对通过本模块的数据进行操作。可以看到，其中一些模块需要记住一些从上一次处理的信号分组得出的状态变量。这是通过将这些状态变量存入一些为各个信道设立的寄存器或存储区来实现的。此外，由于在各个不同的流水线模块内处理属于不同信道的分组，因此每个模块能动态地适应不断改变的系统要求。参数可以存储在一个属于一个硬件模块的存储单元内，也可以随要处理的分组一起发送。因而，这些流水线模块可以处理一些具有不同的诸如带宽、滤波器特性、信道频率和抽取/内插因子之类的参数的信道。可以理解，在例如这些模块交换许多控制信号和/或参数或者它们共享一个公用存储器的那些情况下，两个或更多个模块可以组合在一起。

本发明的硬件模块各执行一个或者至少一些类型的操作。因此，这些模块可以优化成很高效地执行为它们规定的具体类型的操作。唯一需要的“软”特性是能有用于这些操作的不同参数。如上面所述，每个硬件模块可以有一个存储单元配合，存储这些不同的参数。

可以理解，由于本发明的这种流水线配置，通过流水线处理链发送的分组的次序可以按照不同的目的优化。例如，某个信道可能对延迟要求比较严格，因此可以首先予以处理。窄带和宽带信道的处理次序也可以优化成以尽可能小的延迟使用硬件模块，从而增大最多可以处理的信道数。

以上说明的那些分组因此表示一个信道和由交叠块产生器产生的某个信号块。熟悉该技术领域的人员可以理解，作为另一个可选择的方式，这些分组可以表示一次几个信道或一次几个信号块，或者这两者。这些分组还可以表示只是在一些专用硬件模块内处理的一个信道的一部分或者一个信号块的一部分。

图8例示了本发明的又一个实施例，多个流水线模块中有一个用作主控模块，对流水线内其他模块的处理进行控制。在图8中，假设乘法器模块834指定为主控模块。可以理解，选择乘法器模块834作为主模块只是示范性的，也可以指定流水线内另一个模块作为主控模块。作为主控模块，乘法器模块834为流水线内其他模块(即：分辨元选择模块832，m点IDFT 836，交叠块合并器838，以及附加滤波和信号处理模块840)产生一些控制信号和/或参数，通过公共总线850予以传送。因而，乘法器模块834将控制信号和/或参数与一些前或后处理块需用的数据一起发送。

虽然以上所说明的这些实施例提出了一种信道化器的实现方式，但熟悉该技术领域的人员可以理解，本发明同样适用于实现去信道化器。这种情况在概念上如图9所示。图9例示了用于按照本发明的的一个实施例设计的典型流水线数字去信道化器结构的MFC算法。这种去信道化器结构包括一个流水线链，这个流水线链包括一个附加滤波和信号处理模块910、一个交叠块产生器920、一个m点DFT模块930、一个将n个数据乘以n个系数的乘法器模块940、一个分辨元插入模块950、一个N点IDFT模块960和一个交叠块合并器970。如图所示，这种去信道化器结构基本上是信道化器结构的反演。此外，如上所述，m和n的值对于各个分组和信道可以是不同的和可变的。

与如上所述的数字信道化器的工作情况类似，图9所示的这个典型的数字去信道化器的各个流水线模块都能动态地适应不断改变的系统要求。因此，实现这样的去信道化器的硬件可以减到最少，同时又保证了一个灵活、高效的系统。

由于本发明的信道化器/去信道化器是流水线型的，因此这种信道化器/去信道化器能处理灵活的信道数、灵活的信道带宽、各个信道的参数设置和同时多个标准，而所有一切都是以最少的硬件量和低的功率消耗实现的。此外，本发明还允许动态地配置不同的标准和改变信道的数量。

以上说明了本发明的原理、优选实施例和工作情况。然而，不应该将本发明认为是局限于上面所讨论到的这些具体实施例。例如，虽然上面所说明的这些实施例阐述的是使用单个流水线链，但是熟悉该技术领域的人员可以理解，这种信道化器/去信道化器可以包括多个流水线链，以便能对一些信号进行并行处理。因此，以上所说明的这些实施例应该认为是例示性的而不是限制性的。可以理解，熟悉该技术领域的工作人员在不脱离如以下提出的权利要求书所明确的本发明的专利保护范围的情况下可以在这些实施例中作出各种变动。

Claims

1.一种应用改良快速卷积算法的信道化器，所述信道化器包括：

交叠块产生器，用于从模数转换器接收的数字数据流形成数据块；

N点离散傅里叶变换DFT处理器，用于从所述交叠块产生器接收数据块，并且对所述数据块执行N点DFT；

块选择模块，用于从所述DFT处理器接收处理过的数据块，并且顺序地选择和转发所述块的部分以便进一步处理，所述每个被转发的部分包括每次与单一信道相关联的数据块以及所关联的信道的指示；以及

多个流水线处理模块，用于从所述块选择模块接收单一信道数据块的被转发部分，并且顺序地处理在每个所述流水线处理模块中的数据块，每个所述流水线处理模块与如下的存储器相关联，所述存储器用于存储为多个不同信道所定义的参数，并且每个流水线处理模块包括：

用于根据与每个接收的数据块的部分相关联的信道的指示获取为每个数据块部分所存储的参数的装置；

用于根据所获取的参数处理每个数据块部分的装置；以及

用于将处理过的数据块传送到在所述多个模块中的下一个流水线处理模块；

其中每个所述流水线处理模块获取为所接收的数据块定义的参数，独立于由其他流水线处理模块同时执行的任何处理而处理所述数据块，以及将处理过的数据块转发到下一个流水线处理模块，从而使得所述信道化器能够动态地通过处理模块的单一的流水线来适应不同的信道参数。

2.权利要求1的信道化器，其中所述多个流水线模块包括乘法器、用于执行m点离散傅里叶逆变换的装置、交叠块合并器和用于执行滤波和信号处理的模块。

3.权利要求1的信道化器，其中前一模块响应从后一模块传送来的控制信号将处理过的数据块传送给所述后一模块。

4.权利要求1的信道化器，还包括如下的流水线控制器，该流水线控制器用于向所述流水线处理模块传送一个控制信号，指示前一模块将处理过的数据块传送到后一模块。

5.权利要求1的信道化器，其中前一模块在预定的时间间隔之后将处理过的数据块传送到后一模块。

6.权利要求1的信道化器，其中所述信道化器动态地适应变化的带宽、变化的信道参数设定、变化的标准和变化的信道数。

7.权利要求1的信道化器，还包括至少第二多个流水线处理模块，这些模块被定位用于从N点DFT处理器接收所选择的、处理过的数据块。

8.权利要求1的信道化器，其中所述多个流水线处理模块之一充当如下的主模块，所述主模块用于通过将控制信息、参数以及数据之一发送到其他流水线处理模块来控制所述的其他流水线处理模块。

9.权利要求1的信道化器，还包括与所述多个流水线处理模块相关联的第二存储器，所述第二存储器用于存储由一个特定的流水线处理模块处理与特定信道相关联的数据块的一部分而产生的状态变量，当与所述特定信道相关联的数据块的相同部分或者另一部分已就绪要在所述特定模块中加以处理时，所述状态变量被所述特定模块访问。

10.一种执行应用到信道化器的改良快速卷积算法的方法，所述方法包括如下步骤：

由交叠块产生器处理所接收的数据流，以便形成数据块；

通过N点离散傅里叶变换DFT处理所述数据块，以便形成分辩元；

顺序地选择和转发分辩元到多个流水线处理模块以便进一步处理，所述每个被转发的分辩元每次与单一信道相关联并且包括所关联的信道的指示；

在与所述流水线处理模块相关联的存储器中存储为多个不同信道所定义的参数；以及

顺序地使用所述多个流水线处理模块处理所述分辩元，所述的顺序处理步骤包括在每个流水线中进行如下操作：

确定与所接收的分辩元相关联的信道；

从所述关联的存储器中获取为所述关联信道存储的参数；以及

根据所获取的参数处理每个分辩元；

其中每个所述流水线处理模块选择为接收的分辩元定义的参数，独立于由其他流水线处理模块同时执行的任何处理而处理所述分辩元，以及将处理过的分辩元转发到下一个流水线处理模块，从而使得所述信道化器能够动态地通过处理模块的单一的流水线来适应不同的信道参数。

11.权利要求10的方法，其中根据所获取的参数处理每个分辩元的步骤包括如下步骤：

将所接收的分辩元与频率滤波器系数相乘以便形成数据点；

对所述数据点执行m点离散傅里叶逆变换IDFT；

使用交叠块合并器处理从m点IDFT所输出的数据以便形成数字数据流；以及

对所述数字数据流执行附加的滤波和信号处理。

12.权利要求10的方法，其中所述顺序地处理分辩元的步骤包括：响应从后一模块传送来的控制信号，将处理过的分辩元从前一模块传送到所述的后一模块。

13.权利要求12的方法，其中所述顺序地处理分辩元的步骤包括：响应从流水线控制器传送来的控制信号，将处理过的分辩元从前一模块传送到后一模块。

14.权利要求10的方法，其中所述顺序地处理分辩元的步骤包括：在预定的时间间隔之后，将处理过的分辩元从前一模块传送到后一模块。

15.权利要求10的方法，还包括如下步骤：

在与所述流水线处理模块相关联的第二存储器中存储由一个特定的流水线处理模块处理与特定信道相关联的分辩元而产生的状态变量，并且

当与所述特定信道相关联的相同分辩元或者另一分辩元已就绪要在所述特定模块中加以处理时，所述特定模块访问所存储的状态变量。

16.权利要求10的方法，其中所述顺序地选择和转发分辩元到多个流水线处理模块的步骤包括如下步骤：

确定每个分辩元的优先级。以及

首先选择并转发具有较高优先级的分辩元。

17.权利要求10的方法，其中所述顺序地选择和转发分辩元到多个流水线处理模块的步骤包括如下步骤：

为与每个分辩元相关联的信道确定等待时间需求；以及

首先选择并转发具有更严格等待时间需求的分辩元。

18.权利要求10的方法，其中所述顺序地选择和转发分辩元到多个流水线处理模块的步骤包括如下步骤：

确定哪些信道是窄带信道，哪些信道是宽带信道；以及

确定用于处理所述关联分辩元的如下次序，所述次序在所述多个流水线处理模块之中产生最小的处理时间。

19.一种反过来能够充当去信道化器的、应用改良快速卷积算法的信道化器，所述信道化器包括：

多个流水线处理模块，用于接收与不同信道相关联的被信道化的数据块，并顺序地处理在每个流水线处理模块中的所述数据块，每个所述流水线处理模块与如下的存储器相关联，所述存储器用于存储为多个不同信道所定义的参数，并且每个流水线处理模块包括如下的装置，该装置用于根据与每个接收的数据块的部分相关联的信道选择所存储的参数以便处理每个数据块的部分；

N点离散傅里叶逆变换IDFT处理器，用于从所述流水线处理模块接收数据块，并且对所述数据块执行N点IDFT；

块内插模块，用于顺序地从所述流水线处理模块接收处理过的数据块，并且将所接收的数据块插入到IDFT处理器中；以及

交叠块合并器，用于从N点IDFT接收的数据块形成数字数据流；

其中每个所述流水线处理模块选择为所接收的数据块定义的参数，独立于由其他流水线处理模块同时执行的任何处理而处理所述数据块，以及将处理过的数据块转发到下一个流水线处理模块，从而使得所述信道化器能够动态地通过处理模块的单一的流水线来适应不同的信道参数。

20.权利要求19的信道化器，其中所述多个流水线模块包括用于执行滤波和信号处理的模块、交叠块生成器、用于执行m点离散傅里叶变换DFT的装置和乘法器。

21.权利要求19的信道化器，其中前一模块响应从后一模块传送来的控制信号将处理过的数据块传送给所述后一模块。

22.权利要求21的信道化器，前一模块响应从流水线控制器传送的一个控制信号将处理过的数据块传送到后一模块。

23.权利要求19的信道化器，其中前一模块在预定的时间间隔之后将数据块传送到后一模块。

24.权利要求19的信道化器，其中所述信道化器动态地适应变化的带宽、变化的信道参数设定、变化的标准和变化的信道数。

25.权利要求19的信道化器，还包括至少第二多个流水线处理模块，这些模块被定位用于接收并处理被信道化的数据块，并将它们提供给N点IDFT处理器。

26.权利要求19的信道化器，其中所述多个流水线处理模块之一充当如下的主模块，所述主模块用于通过将控制信息、参数以及数据之一发送到其他流水线处理模块来控制所述的其他流水线处理模块。

27.一种用于执行应用到如下信道化器的应用改良快速卷积算法的方法，所述信道化器反过来作为去信道化器操作，所述方法包括：

在与多个流水线处理模块相关联的存储器中存储为多个不同信道所定义的参数；

顺序地用流水线处理模块处理在接收的数字数据流，以便形成分辩元，所述顺序地处理步骤包括在每个流水线处理模块中执行如下步骤：

确定与所接收的数据流相关联的信道；

根据所获取的参数处理每个数据流以便形成分辩元；

使用N点离散傅立叶逆变化IDFT处理所述分辩元以便形成数据块；

在交叠块产生器中合并所述数据块；以及

将合并的数据块提供给数模转换器；

其中每个所述流水线处理模块选择为所接收的分辩元定义的参数，独立于由其他流水线处理模块同时执行的任何处理而处理所述分辩元，以及将处理过的分辩元转发到下一个流水线处理模块，从而使得所述去信道化器能够动态地通过处理模块的单一的流水线来适应不同的信道参数。

28.权利要求27的方法，其中所述根据所获取的参数处理每个数据流的步骤包括如下步骤：

对所述数字数据流执行滤波和信号处理；

使用交叠块产生器处理所述滤过波和信号处理过的流以便形成数据块；

对所述数据点执行m点离散傅里叶变换DFT以便形成分辩元；

将所述分辩元与频率滤波系数相乘；以及

插入所述相乘后的分辩元以便用所述N点IDFT进行处理。

29.权利要求27的方法，其中所述顺序地处理所接收的数据流的步骤包括：

响应从后一模块传送来的控制信号将处理过的数据从前一模块传送到所述后一模块。

30.权利要求29的方法，其中所述顺序地处理所述分辩元的步骤包括：

响应从流水线控制器传送的一个控制信号将处理过的分辩元从前一模块传送到后一模块。

31.权利要求27的方法，其中所述顺序地处理所述分辩元的步骤包括：

在预定的时间间隔之后将处理过的分辩元从前一模块传送到后一模块。