KR100890486B1 - 반도체 기판 프로세싱 장치 및 방법 - Google Patents

반도체 기판 프로세싱 장치 및 방법 Download PDF

Info

Publication number
KR100890486B1
KR100890486B1 KR1020077004040A KR20077004040A KR100890486B1 KR 100890486 B1 KR100890486 B1 KR 100890486B1 KR 1020077004040 A KR1020077004040 A KR 1020077004040A KR 20077004040 A KR20077004040 A KR 20077004040A KR 100890486 B1 KR100890486 B1 KR 100890486B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
liquid
semiconductor
processing
wafer
Prior art date
Application number
KR1020077004040A
Other languages
English (en)
Other versions
KR20070046874A (ko
Inventor
스티븐 버하버베케
브라이언 제이. 브라운
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20070046874A publication Critical patent/KR20070046874A/ko
Application granted granted Critical
Publication of KR100890486B1 publication Critical patent/KR100890486B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04—Cleaning involving contact with liquid
    • B08B3/10—Cleaning involving contact with liquid with additional treatment of the liquid or of the object being cleaned, e.g. by heat, by electricity or by vibration
    • B08B3/12—Cleaning involving contact with liquid with additional treatment of the liquid or of the object being cleaned, e.g. by heat, by electricity or by vibration by sonic or ultrasonic vibrations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/04—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by a combination of operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Abstract

본 발명의 일 측면에 따라, 반도체 기판 프로세싱 장치 및 반도체 기판 프로세싱 방법이 제공된다. 반도체 기판 프로세싱 장치는 반도체 기판 지지부, 상기 반도체 기판 지지부 위쪽에 배치된 분배 헤드, 액체 컨테이너, 및 이송용 보조시스템을 포함한다. 반도체 기판은 반도체 기판 지지부상에 위치될 것이고, 제 1 반도체 프로세싱 액체가 그 위로 분배된다. 반도체 기판 지지부에 의해 웨이퍼가 회전되어 제 1 반도체 프로세싱 액체를 제거한다. 이송용 보조시스템은 반도체 기판을 액체 컨테이너로 이송할 것이며, 그곳에서 반도체 기판이 제 2 반도체 프로세싱 액체내에 침지될 것이다. 이어서, 반도체 기판이 제 2 반도체 프로세싱 액체의 표면과 접촉하는 반도체 기판의 표면으로 증기가 향하게 하면서, 반도체 기판을 제 2 반도체 프로세싱 액체로부터 제거한다.

Description

반도체 기판 프로세싱 장치 및 방법{A SEMICONDUCTOR SUBSTRATE PROCESSING APPARATUS AND METHOD THEREOF}
본 발명은 반도체 기판 프로세싱 장치 및 반도체 기판 프로세싱 방법에 관한 것이다.
집적 회로는 웨이퍼와 같은 반도체 기판상에 형성된다. 집적 회로의 형성은 여러 층들의 증착, 층들의 일부에 대한 에칭, 및 다수의 베이킹(bakes) 단계와 같은 수많은 프로세싱 단계를 포함할 것이다. 이어서, 집적 회로는 패키지화되고 회로 기판에 부착되는 개별적인 미세전자 다이스(dice)로 분리된다.
집적 회로 생성에 포함되는 여러 프로세싱 단계 중에, 집적 회로가 형성되는 웨이퍼 표면상에 여러 표면들이 형성된다. 이러한 표면들 중 일부는 친수성을 가지고 일부 표면들은 소수성을 가질 수 있다. 실리콘 산화물 및 실리콘 질화물과 같은 친수성 표면들은 물에 대한 친화력을 가지며 물에 대해 반발하지 않는다. 반면에, 실리콘 및 저용량(low capacitance) 유전체와 같은 소수성 표면들은 물과의 친화력이 부족하고 물에 대해 매우 반발하는 특성을 갖는다.
친수성 및 소수성 표면을 가지는 웨이퍼를 세정하고 건조하기 위해 이용되는 두 가지 일반적인 방법이 있다. 하나의 방법은 간단히 스핀 세정이라고 칭하는 방 법으로서, 세정 용액을 웨이퍼상에 분산시키는 단계와 웨이퍼를 회전시켜 용액을 제거함으로써 웨이퍼를 건조시키는 단계를 포함한다. 다른 방법은 침지형(immersion) 세정이라고도 하는 방법으로서, 웨이퍼를 세정 용액내에 완전히 침지시키는 단계, 웨이퍼를 탈이온수에 침지시키는 단계, 및 이소프로필 알콜 증기를 웨이퍼로 지향시켜 웨이퍼의 상부 표면과 접촉하도록 하면서 물로부터 웨이퍼를 제거하는 단계를 포함한다. 이러한 건조 프로세스를 마랑고니(Marangoni) 건조라 한다.
통상적으로, 집적 회로 제조업자들은, 웨이퍼 프로세싱 장치를 단순화하고 집적 회로의 제조를 용이하게 하기 위해, 웨이퍼 프로세싱 중에 두 가지 타입의 세정 중에서 하나만을 이용한다. 그러나, 그러한 프로세싱은 완전히 효율적인 것이 아닌데, 이는 스핀 세정이 소수성 표면을 효과적으로 세정하지 못하고 침지형 세정이 일반적으로 친수성 표면의 세정에 바람직하지 못하기 때문이다.
본 발명의 일 측면에 따라, 반도체 기판 프로세싱 장치 및 반도체 기판 프로세싱 방법이 제공된다. 반도체 기판 프로세싱 장치는 반도체 기판 지지부, 상기 반도체 기판 지지부 위쪽에 배치된 분배 헤드, 액체 컨테이너, 및 이송용 보조시스템(subsystem)을 포함할 것이다. 반도체 기판은 반도체 기판 지지부상에 위치될 것이고, 제 1 반도체 프로세싱 액체가 그 위로 분배된다. 반도체 기판 지지부에 의해 웨이퍼가 회전되어 제 1 반도체 프로세싱 액체를 제거한다. 이송용 보조시스템은 반도체 기판을 액체 컨테이너로 이송할 것이며, 그곳에서 반도체 기판이 제 2 반도체 프로세싱 액체내에 침지될 것이다. 이어서, 반도체 기판이 제 2 반도체 프로세싱 액체의 표면과 접촉하는 반도체 기판의 표면으로 증기가 향하게 하면서, 반도체 기판을 제 2 반도체 프로세싱 액체로부터 제거한다.
이하에서는 첨부 도면을 참조하여 예를 들어 본 발명을 설명한다.
도 1은 플라즈마 애쉬(ash) 챔버, 스핀 세정 챔버, 및 수직형 침지 세정 챔버를 포함하는 반도체 기판 프로세싱 장치의 평면도이다.
도 2는 플라즈마 애쉬 프로세싱 챔버의 단면도이다.
도 3은 스핀 세정 프로세싱 챔버의 단면도이다.
도 4a는 수직형 침지 세정 챔버내의 수직형 침지 세정 장치의 사시도이다.
도 4b는 도 4a의 수직형 침지 세정 장치의 단면도이다.
도 5a는 플라즈마 애쉬 프로세스를 나타낸 플라즈마 애쉬 프로세싱 챔버의 단면도이다.
도 5b는 스핀 세정 프로세스를 나타낸 스핀 세정 프로세싱 챔버의 단면도이다.
도 5c-5h는 수직형 침지 세정 프로세스를 나타내는 수직형 침지 세정 장치의 단면도이다.
도 6a-6e는 도 5a-5e에 도시된 프로세스를 거친 반도체 웨이퍼의 단면도이다.
도 1 내지 도 6e는 반도체 기판 프로세싱 장치 및 반도체 기판 프로세싱 방법을 도시한다. 반도체 기판 프로세싱 장치는 반도체 기판 지지부, 상기 반도체 기판 지지부 위쪽에 위치된 분배 헤드, 액체 컨테이너, 및 이송용 보조시스템을 포함한다. 반도체 기판이 반도체 기판 지지부상에 위치되고, 제 1 반도체 프로세싱 액체가 그 위로 분배된다. 또한, 반도체 기판 지지부에 의해 웨이퍼가 회전되어 제 1 반도체 프로세싱 액체를 제거한다. 이송용 보조시스템이 반도체 기판을 액체 컨테이너로 이송하고, 그곳에서 반도체 기판은 제 2 반도체 프로세싱 액체내로 침지될 것이다. 이어서, 반도체 기판이 제 2 반도체 프로세싱 액체의 표면과 접촉하는 반도체 기판의 표면으로 증기가 향하게 하면서, 반도체 기판을 제 2 반도체 프로세싱 액체로부터 제거한다.
도 1은 반도체 웨이퍼 프로세싱 장치(10)의 실시예를 도시한다. 웨이퍼 프로세싱 장치(10)는 프레임(12), 웨이퍼 카세트(14), 웨이퍼 프로세싱 챔버(16), 이송용 보조시스템(18), 및 컴퓨터 제어 콘솔(19)를 포함한다. 프레임(12)은 제 1단부에 카세트(14)가 부착된 실질적으로 사각형 모양일 수 있다. 이송용 보조시스템(18)이 프레임(12)의 중앙 부분에 놓이고, 웨이퍼 프로세싱 챔버(16)가 이송용 보조시스템(18)의 양측에 배열될 수 있다.
웨이퍼 카세트(14)가 프레임(12)의 일 단부에 놓일 수 있고, 소위 당업계에서 일반적으로 이해하고 있는 바와 같은 Front Opening Unified Pods(FOUPs)일 수 있다. 카세트(14)는 예를 들어 직경이 200 또는 300 밀리미터인 웨이퍼와 같은 다수의 반도체 기판을 홀딩하도록 그 크기 및 형상이 정해질 것이다.
웨이퍼 프로세싱 챔버(16)는 플라즈마 애쉬 챔버(20), 스핀 세정 챔버(22), 및 수직형 침지 세정 챔버(24)와 같은 제 1, 2, 및 3 타입의 프로세싱 챔버를 포함할 수 있다. 수직형 침지 세정 챔버(24)는 수직형 침지 세정 장치(26)를 포함할 것이다.
이송용 보조시스템(18), 또는 메카니즘은 로봇 트랙(28) 및 로봇(30)을 포함할 수 있다. 로봇 트랙(28)이 프레임(12)상에 놓이고, 웨이퍼 카세트(14)에 인접한 프레임(12)의 제 1단부로부터 상기 웨이퍼 카세트(14)와 마주하는 프레임(12)의 제 2단부까지 연장한다. 로봇(30)은 로봇 트랙(28)에 이동가능하게 부착되고 로봇 아암(32) 및 웨이퍼 지지부(34)를 포함할 수 있다.
웨이퍼 지지부, 웨이퍼 척(chuck), 및 웨이퍼 그리퍼(gripper)라는 용어는 상호 혼용하여 사용될 수 있으며, 이러한 용어들 중 어느 하나를 사용하더라도 제한적인 것을 의미하지 않는다는 것을 이해하여야 한다.
웨이퍼 지지부(34)는 예를 들어 200 또는 300 mm 직경의 웨이퍼와 같은 반도체 기판을 지지할 수 있을 것이다. 로봇 아암(32)은 로봇(30)에 대해 상대적으로 이동가능하여, 로봇 트랙(28)상의 로봇(30)의 위치에 따라, 웨이퍼 지지부(34)가 웨이퍼 카세트(14) 중 하나 또는 웨이퍼 프로세싱 챔버(16)내로 연장하게 한다.
소위 당업계에 공지된 바와 같이, 컴퓨터 제어 콘솔(19)은 명령어 실행을 위해 메모리에 연결된 프로세서 및 명령어 세트를 저장하기 위한 메모리를 구비하는 컴퓨터 형태일 것이다. 컴퓨터 제어 콘솔(19)은 프레임(12), 카세트(14), 웨이퍼 프로세싱 챔버(16), 및 이송용 보조시스템(18)에 전기적으로 연결될 것이다.
도 2는 플라즈마 애쉬 프로세싱 챔버(20)를 도시한다. 플라즈마 애쉬 챔버(20)는 웨이퍼 슬릿(38)을 구비하는 챔버 벽(36), 웨이퍼 척(40), 및 플라즈마 발생기(42)를 포함할 수 있다. 챔버 벽(36)은 단면이 실질적으로 사각형일 수 있고, 웨이퍼 슬릿(38)이 이송용 보조시스템(18)에 가장 인접한 챔버 벽(36)의 측부에 위치될 수 있다. 웨이퍼 척(40)이 챔버 벽(36)의 하부에 부착될 수 있고, 예를 들어 200 또는 300 mm 직경의 반도체 웨이퍼를 지지하기에 적합한 크기를 가질 수 있다. 플라즈마 발생기(42)가 챔버 벽(36)의 상단부에 부착될 수 있고, 비록 도시하지는 않았지만, 고전압 전극을 포함할 수 있으며, 소위 당업계에 일반적으로 공지된 바와 같이, 플라즈마 가스 공급원에 연결될 수 있다.
도 3은 스핀 세정 챔버(22)의 하나를 도시한다. 스핀 세정 챔버(22)은 웨이퍼 슬릿(46)을 구비하는 챔버 벽(44), 웨이퍼 척(48), 및 분배 헤드(50)를 포함할 수 있다. 챔버 벽(44)의 단면이 실질적으로 사각형일 수 있고, 이송용 보조시스템(18)에 가장 인접한 챔버 벽(44)의 측부에는 웨이퍼 슬릿(46)이 제공된다. 웨이퍼 척(48)이 도 2에 도시된 웨이퍼 척(40)과 유사한 크기를 가질 수 있고, 스핀 세정 챔버(22)의 하부에 위치될 수 있다. 상세하게 도시하지는 않았지만, 3000의 분당 회전수(rpm)과 같은 고속으로 반도체 기판을 회전 또는 스피닝 시킬 수 있도록 웨이퍼 척(48)이 프레임(12)에 부착될 수 있다. 분배 헤드(50)가 챔버 벽(44)의 상부로부터 현수될 수 있고, 웨이퍼 척(48)의 중앙 부분의 바로 위쪽에 위치될 수도 있다. 상세하게 도시하지는 않았지만, 소위 당업계에서 일반적으로 이해될 수 있는 바와 같이, 분배 헤드(50)가 반도체 프로세싱 유체 공급원에 연결될 수 있다.
도 4a는 하나의 수직형 침지 세정 장치(26)를 도시한다. 수직형 침지 세정 장치(26)는 메인 본체(52) 및 웨이퍼 그리퍼(54)를 포함할 수 있다. 메인 본체(52)는 실질적으로 장방형이고 상단부에 웨이퍼 슬릿(56)을 구비한다. 웨이퍼 그리퍼(54)는 메인 본체(52)에 이동가능하게 부착될 수 있고 200 또는 300 mm 직경의 반도체 웨이퍼와 같은 반도체 기판을 수용하는 크기를 가질 수 있다. 웨이퍼 그리퍼(54)가 이송용 보조시스템(18)의 부품일 수 있다는 것을 이해할 것이다.
도 4b는 하나의 수직형 침지 세정 장치(26)의 메인 본체(52)를 도시한다. 웨이퍼 슬릿(56) 외에도, 메인 본체(52)는 증기 노즐(60)을 구비하는 증기 파이프(58), 제 1탱크 액체(64)를 내부에 포함할 수 있는 액체 탱크(62), 유입구(66), 및 드레인(68)을 포함한다. 증기 파이프(58)가 웨이퍼 슬릿(56)의 대향 측면에서 메인 본체(52)의 벽에 부착될 수 있다. 증기 파이프(58)가 증기 노즐(60)을 형성하는 개구부를 포함할 수 있다. 도시하지는 않았지만, 증기 파이프(58)가 반도체 프로세싱 증기 공급원에 연결될 수 있다는 것을 이해할 것이다. 액체 탱크(62)가 증기 파이프(58) 아래쪽의 메인 본체(52)의 나머지를 차지할 것이다. 유입구(66) 및 드레인(68)가 메인 본체의 하단부에 위치되고 액체 탱크(62)에 연결될 것이다. 제 1탱크 액체(64)가 유입구(66)를 통해 액체 탱크(62)로 펌핑될 것이다.
다시 도 1을 참조하면, 사용시에, 웨이퍼(78)와 같은 다수의 반도체 기판이 웨이퍼 카세트(14)내로 삽입될 것이다. 도 6a는 반도체 웨이퍼(78)들 중 하나의 예의 일부를 도시한다. 웨이퍼(78)는 실리콘으로 제조될 수 있고, 상부 표면에 형성된 p-타입 트랜지스터(80), n-타입 트랜지스터(82) 및 그 사이의 트렌치를 구비 할 수 있다. 각 트랜지스터(80 및 82)는 게이트(84), 게이트(84)의 대향 측면에 형성된 스페이서(86), 게이트 하부의 게이트 유전체(88), 및 소오스 및 드레인 트렌치(90)를 포함할 것이다. 그러나, 포토레지스트 층(92)이 웨이퍼(78)상에 형성되면, p-타입 트랜지스터(80)에 대해 실시되는 이온 주입과 같은 웨이퍼 제조 프로세스로부터 n-타입 트랜지스터(82)를 보호하기 위해 포토레지스트 층(92)은 n-타입 트랜지스터(82)만을 덮을 것이다.
다시 도 1을 참조하면, 컴퓨터 제어 콘솔(19)이 이송용 보조시스템(18) 및 웨이퍼 프로세싱 챔버(16)를 제어하여 다음 프로세싱 단계들을 실시할 것이다. 로봇(30)이 로봇 트랙(28)을 따라 웨이퍼 카세트(14)에 인접한 위치로 이동될 것이다. 로봇 아암(32)은 웨이퍼 지지부(34)가 웨이퍼 카세트(14)들 중 하나내에 도달하게 하고 웨이퍼 카세트(14)들 중 하나로부터 반도체 웨이퍼(78)들 중 하나를 회수하게 할 것이다. 이어서, 로봇(30)은 웨이퍼(78)를 플라즈마 애쉬 챔버(20)내로 이송한다. 도 5a를 참조하면, 로봇이 웨이퍼 슬릿(38)을 통해 웨이퍼 지지부(34)를 플라즈마 애쉬 챔버(20)내로 이동시키고, 웨이퍼(78)를 웨이퍼 척(40)에 위치시킨다. 이어서, 플라즈마 발생기(42)가 활성화되어 산소와 같은 특정 프로세싱 가스로부터 고-에너지 플라즈마를 생성한다. 플라즈마(70)가 트랜지스터(80 및 82)가 형성된 웨이퍼(78)의 상부 표면으로 향한다.
도 6b를 참조하면, 웨이퍼(78)가 플라즈마 애쉬 챔버(20)내에서 플라즈마 처리된 후에, 포토레지스트 층(92)이 실질적으로 완전히 제거된다. 그러나, 산화물 층(94)이 기판(78)의 상부 표면상에서, 특히 소오스 및 드레인 트렌치(90)내에서 성장한다. 산화물 층(94)이 산화로(oxidation furnace)내에서 의도적으로 성장될 수 있다. 산화물 층(94)이 친수성 표면을 가질 것이다. 플라즈마 애쉬 프로세스는 또한, 제거된 포토레지스트 또는 금속 입자(96)로부터의 애쉬와 같은 기타 잔류물 또는 부스러기를 남길 수 있다.
도 1을 참조하면, 로봇(30)이 로봇 아암(32)을 이용하여 플라즈마 애쉬 챔버(20)로부터 웨이퍼(78)를 제거하고 웨이퍼(78)를 스핀 세정 챔버(22)들 중 하나내로 이송할 수 있다.
도 5b를 참조하면, 웨이퍼(78)로부터 포토레지스트 또는 금속 입자를 제거하고 세정하기 위해, 로봇 아암(32)이 스핀 세정 챔버(22)내에서 웨이퍼(78)를 웨이퍼 척(48)에 위치시킬 수 있다. 스핀 세정 챔버(22)내에서, 암모니아 및 과산화수소와 같은 반도체 프로세싱 액체가 분배 헤드(50)를 통해 웨이퍼(78)상으로 분배될 수 있다. 이어서, 웨이퍼(78)가 그 웨이퍼(78)의 중심 축선(97)을 중심으로 예를 들어 1000 rpm으로 웨이퍼 척(48)에 의해 회전될 수 있다. 웨이퍼(78)의 회전에 의해 생성되는 원심력에 의해 웨이퍼(78)의 상부 표면으로부터 실질적으로 모든 반도체 프로세싱 액체가 제거되며, 그에 따라 웨이퍼(78)가 건조된다.
도 6c는 스핀 세정 챔버(22)내에서의 스핀 세정 프로세스 후의 반도체 웨이퍼(78)를 도시한다. 스핀 세정 프로세스에 의해, 웨이퍼(78)상의 산화물 층(94)의 친수성 표면으로부터 실질적으로 모든 애쉬 및 금속 입자(96)가 제거된다는 것을 주지하여야 한다.
도 1을 다시 참조하면, 로봇(30)이 반도체 웨이퍼(78)를 스핀 세정 챔버(22) 로부터 수직형 침지 세정 챔버(24)로 이송할 것이다.
도 4a를 참조하면, 로봇 아암(32)이 웨이퍼(78)를 수직형 침지 세정 장치(26)들 중 하나의 웨이퍼 그리퍼(54)상으로 위치시킬 것이다.
도 5c를 참조하면, 웨이퍼(78)로부터 산화물 층(94)을 제거하고 그 웨이퍼(78)를 더욱 세정하기 위해, 웨이퍼(78)가 웨이퍼 그리퍼(54)에 의해 수직형 침지 세정 장치(26)의 메인 본체(52)내의 액체 탱크(62)내로 위치될 것이다. 상세하게 도시하지는 않았지만, 웨이퍼 그리퍼(54)가 로봇 아암(32)으로부터 웨이퍼를 수용하고 웨이퍼(78)를 수직형 침지 세정 장치(26)의 메인 본체(52)내로 이송할 것이다. 도시된 바와 같이, 웨이퍼(78)가 제 1탱크 액체(64)내에 수직으로 침지될 것이며, 이때 액체내에서 웨이퍼(78)의 상부 및 하부 표면들이 제 1탱크 액체(64)의 표면(75)에 대해 실질적으로 수직이 되거나 또는 웨이퍼(78)의 중심 축선(97)이 제 1탱크 액체(64)의 표면(75)에 실질적으로 평행하게 될 것이다.
도 5d를 참조하면, 웨이퍼(78)가 수직 배향 상태로 제 1탱크 액체(64)내로 완전히 침지될 것이며, 그에 따라 웨이퍼가 액체 탱크(62)내의 침지 위치로 배치될 것이다. 제 1탱크 액체(64)는 불화 수소산 또는 산화물 층(94)의 제거에 적합한 기타 반도체 프로세싱 액체일 것이다.
도 6d는 웨이퍼(78)가 제 1탱크 액체(64)내에 침지된 후의 웨이퍼(78)를 도시한다. 산화물 층(94)이 제거되었고, 웨이퍼(78)의 노출된 실리콘이 소수성 표면을 가진다는 것을 주지하여야 한다.
도 5e에 도시된 바와 같이, 제 1탱크 액체(64)가 트레인(68)을 통해 액체 탱 크(62)로부터 배출되어 폐기처분되거나 재활용될 것이다.
도 5f에 도시된 바와 같이, 탈이온수 또는 기타 반도체 프로세싱 액체와 같은 제 2탱크 액체(74)가 유입구(66)를 통해 액체 탱크(62)내로 펌핑되어 웨이퍼(78)를 린스(rinse)작업 한다.
도 5g에 도시된 바와 같이, 제 2탱크 액체(74)가 제 1탱크 액체와 유사한 깊이까지 펌핑되어, 웨이퍼(78)가 액체 탱크(62)내의 침지 위치내에 있을 때 전체 웨이퍼(78)가 제 2탱크 액체(74)내에 침지될 수 있게 한다.
도 5h에 도시된 바와 같이, 여전히 수직으로 배향된 상태에서, 웨이퍼 그리퍼(54)에 의해, 웨이퍼(78)가 제 2탱크 액체(74) 및 액체 탱크(62)로부터 제거된다. 웨이퍼(78)가 제 2탱크 액체(74)로부터 제거될 때, 이소프로필 알콜(IPA) 증기(76), 또는 용해되었을 때 웨이퍼의 표면 장력을 감소시키는 기타의 적절한 증기가 웨이퍼(78) 건조를 위해 웨이퍼(78)를 제 2탱크 액체로부터 잡아당기는 동안에 증기 파이프(58) 및 증기 노즐로부터 웨이퍼(78)의 대향 측면(예를 들어, 상부 표면 및 하부 표면)상의 지점으로 배향된다. 도시된 바와 같이, 웨이퍼(78)가 제 2탱크 액체(74)로부터 잡아당겨짐에 따라 제 2탱크 액체(74)로부터의 메니스커스(98)가 웨이퍼(78)의 각 측면을 형성하며, 이때 웨이퍼(78)의 상부 표면 및 하부 표면은 제 2탱크 액체(74)의 표면(75)과 접촉한다. 웨이퍼 양 측면상에서 IPA 증기(76)가 메니스커스(98)의 상단부를 향한다. IPA 증기가 메니스커스(98) 및 웨이퍼(78)와 충돌함에 따라, 제 2탱크 액체(74)는 웨이퍼(78)의 소수성 표면으로부터 나머지 제 2탱크 액체(74)가 있는 액체 탱크(62)내로 "밀려난다(pushed off)". 결 과적으로, 웨이퍼(78)가 수직형 침지 세정 장치(26)의 메니스커스(98)로부터 당겨질 때, 웨이퍼(78)는 실질적으로 완전히 건조된다.
상세하게 도시하지는 않았지만, 도 5c와 유사하게, 웨이퍼(78)가 제 2탱크 액체(74)로부터 제거되는 동안에, 웨이퍼(78)의 상부 표면이 제 2탱크 액체(74)의 표면(75)에 대해 실질적으로 수직하거나, 또는 웨이퍼(78)의 중심 축선(97)이 제 2탱크 액체(74)의 표면(75)와 실질적으로 평행할 것이다.
도 1을 다시 참조하면, 웨이퍼(78)가 수직형 침지 세정 챔버(24)로부터 제거되고 로봇(30)에 의해 웨이퍼 카세트(14)로 다시 이송될 것이다. 이어서, 웨이퍼(78)가 다른 웨이퍼 프로세싱 장치로 이송될 것이다.
도 6e에 도시된 바와 같이, 소오스 및 드레인 영역(100)이 반도체 웨이퍼(78)상의 소오스 및 드레인 트렌치(90)내에 증착될 것이다. 도 6e에 도시된 프로세싱 단계가 도 1에 3도시된 것과 다른 별도의 반도체 웨이퍼 프로세싱 장치내에서 이루어질 수 있다는 것을 이해하여야 한다.
도 6a-6e에 도시된 웨이퍼(78)는 본 발명의 실시예의 범위내에서 프로세싱될 수 있는 반도체 기판의 단지 한 예라는 것을 이해하여야 한다.
하나의 이점은, 소수성 및 친수성 표면 모두가 각각에 대해 가장 적합한 기술로 세정되고 건조될 수 있다는 것이다. 그에 따라, 보다 효율적인 웨이퍼 프로세싱 장치 및 방법이 제공된다.
비록, 하나의 반도체 웨이퍼(78)만이 반도체 기판 프로세싱 장치(10)에 의해 프로세싱되는 것으로 설명하였지만, 여러 가지 프로세싱 챔버(16)에 의해 제공되는 다양한 프로세싱 단계들이 동시에 장치(10)내에서 다양한 웨이퍼에 대해 실시될 수 있다는 것을 이해할 수 있을 것이다. 예를 들어, 다시 도 1을 참조하면, 로봇(30)이 플라즈마 애쉬 프로세싱 챔버(20)로부터 스핀 세정 챔버(22)들 중 하나로 제 1웨이퍼를 이송한 후에, 제 2웨이퍼가 카세트(14)로부터 플라즈마 애쉬 챔버(20)로 이송될 수 있을 것이다. 유사하게, 로봇(30)이 제 1웨이퍼를 스핀 세정 챔버(22)로부터 수직형 침지 세정 챔버(24)로 이송한 후에, 제 2웨이퍼가 스핀 세정 챔버(22)로 이송되고, 제 3웨이퍼가 플라즈마 애쉬 프로세싱 챔버(20)로 이송될 수 있다. 그러한 방식에서, 다수의 웨이퍼들을 동시에 프로세싱할 수 있고, 그에 따라 웨이퍼 생산량을 증대시킬 수 있다.
본 발명의 다른 실시예들이 플라즈마 애쉬 챔버 이외에 추가적인, 또는 상이한 프로세싱 챔버, 예를 들어 추가적인 스핀 세정 챔버들 또는 수직형 침지 세정 챔버들을 구비할 수도 있다. 플라즈마 애쉬 챔버가 수소와 같은 다른 플라즈마 가스를 이용할 수도 있다. 상기 장치는 플라즈마 애쉬 프로세싱 챔버를 포함하지 않을 수도 있다. 여러 챔버들을 이용하여 웨이퍼를 프로세싱하는 순서도 변경될 수 있다.
이상에서 특정한 예시적인 실시예를 설명하였고 첨부 도면에 도시하였지만, 그러한 실시예들은 단지 예시적인 것이고 본 발명을 제한하는 것이 아님을 이해할 수 있을 것이며, 본 발명은 도시되고 설명된 특정 구성이나 배치로 제한되는 것이 아니며, 소위 당업자는 본 발명의 범위내에서 변형 실시예들을 이해할 수 있을 것이다.

Claims (33)

  1. 반도체 기판 프로세싱 장치로서:
    반도체 기판으로부터 포토레지스트 층을 실질적으로 제거하기 위한 플라즈마 애쉬(ash) 챔버, 상기 플라즈마 애쉬 챔버와 커플링된 제 1반도체 기판 프로세싱 챔버, 반도체 기판 액체 침지 장치 및 반도체 기판을 파지하기 위한 웨이퍼 그리퍼를 구비하는 제 2반도체 기판 프로세싱 챔버, 그리고 반도체 기판 이송 메카니즘을 포함하며,
    상기 제 1반도체 기판 프로세싱 챔버는 반도체 기판을 지지하기 위한 반도체 기판 지지부, 및 내부에 위치된 분배 헤드를 구비하고, 상기 반도체 기판 지지부는 반도체 기판을 회전시킬 수 있으며, 상기 분배 헤드는 상기 반도체 기판의 위쪽에 위치되어 반도체 프로세싱 액체를 상기 반도체 기판상으로 분배하며,
    상기 액체 침지 장치는 제 2액체 수용을 위한 액체 컨테이너 및 다수의 증기 노즐을 포함하고, 상기 각각의 증기 노즐은 상기 반도체 기판이 상기 제 2액체의 표면과 접촉하는 반도체 기판의 표면들 중 하나로 증기를 향하게 하며,
    상기 웨이퍼 그리퍼는 상기 반도체 기판을 제 2액체내의 침지 위치로 배치하고 상기 반도체 기판을 상기 액체로부터 제거하며, 상기 증기를 향하게 하는 것은 상기 반도체 기판이 상기 제 2액체로부터 제거될 때 이루어지며;
    상기 반도체 기판 이송 메카니즘은 상기 반도체 기판 지지부로부터 상기 반도체 기판 액체 침지 장치로 반도체 기판을 이송하며,
    상기 반도체 프로세싱 액체가 제 1액체이고, 상기 반도체 기판의 회전에 의해 실질적으로 모든 제 1액체가 상기 반도체 기판의 상부 표면으로부터 제거되며, 상기 반도체 기판 이송 메카니즘이 상기 반도체 기판 액체 침지 장치내에서 제 2액체내로 상기 반도체 기판을 추가로 침지시키며, 상기 반도체 기판의 상부 표면의 적어도 일부가 상기 추가적인 침지 후에 소수성을 가지는 반도체 기판 프로세싱 장치.
  2. 제 1항에 있어서, 상기 반도체 기판의 회전이 상기 반도체 기판의 상부 표면 및 하부 표면을 통해 연장하는 축선을 중심으로 이루어지는 반도체 기판 프로세싱 장치.
  3. 삭제
  4. 제 1항에 있어서, 상기 제 1액체가 상기 반도체 기판의 상부 표면으로 분배되고 반도체 기판이 회전되기에 앞서서, 상기 반도체 기판의 상부 표면의 적어도 일부가 친수성을 가지는 반도체 기판 프로세싱 장치.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1항에 있어서, 상기 액체 침지 장치가 유입구 및 드레인을 더 포함하며, 상기 유입구 및 드레인이 상기 액체 컨테이너에 연결되는 반도체 기판 프로세싱 장치.
  9. 제 8항에 있어서, 상기 제 2액체는 불화수소산 및 탈이온수 중 하나 이상인 반도체 기판 프로세싱 장치.
  10. 제 9항에 있어서, 상기 제 2액체가 탈이온수이고, 상기 반도체 기판이 상기 제 2액체로부터 제거될 때 상기 반도체 기판의 상부 표면의 적어도 일부가 소수성을 가지는 반도체 기판 프로세싱 장치.
  11. 반도체 기판 프로세싱 장치로서:
    프레임;
    상기 프레임에 결합되고 반도체 기판으로부터 포토레지스트 층을 실질적으로 제거하기 위한 플라즈마 애쉬 챔버;
    상기 프레임에 연결되어 반도체 기판을 지지하고, 상기 반도체 기판을 회전시킬 수 있는 반도체 기판 지지부;
    상기 반도체 기판 지지부의 위쪽에 위치된 프레임에 연결되어 상기 반도체 기판의 표면상으로 제 1반도체 프로세싱 액체를 분배하는 분배 헤드;
    상기 프레임에 연결되어 제 2반도체 프로세싱 액체를 수용하는 액체 컨테이너;
    상기 반도체 기판이 상기 제 2 반도체 프로세싱 액체의 표면과 접촉하는 상기 반도체 기판의 상부 및 하부 표면으로 증기를 향하게 하는 다수의 증기 노즐;
    상기 반도체 기판을 파지하기 위한 웨이퍼 그리퍼로서, 상기 웨이퍼 그리퍼는 상기 반도체 기판을 제 2반도체 프로세싱 액체내의 침지 위치로 배치하고 상기 반도체 기판을 상기 제 2반도체 프로세싱 액체로부터 제거하며, 상기 증기를 향하게 하는 것은 상기 반도체 기판이 상기 제 2반도체 프로세싱 액체로부터 제거될 때 이루어지는, 웨이퍼 그리퍼; 그리고
    상기 반도체 기판 지지부로부터 상기 액체 컨테이너내로 상기 반도체 기판을 이송하기 위한 반도체 기판 이송용 보조시스템으로서, 상기 반도체 기판을 상기 액체 컨테이너내로 이송한 후에 상기 반도체 기판의 상부 표면의 적어도 일부가 소수성을 가지는, 반도체 기판 이송용 보조시스템을 포함하는 반도체 기판 프로세싱 장치.
  12. 제 11항에 있어서, 상기 반도체 기판이 상기 액체 컨테이너내의 제 2반도체 프로세싱 액체내로 완전히 침지되는 반도체 기판 프로세싱 장치.
  13. 제 12항에 있어서, 상기 반도체 기판 이송용 보조시스템이 상기 제 2반도체 프로세싱 액체로부터 반도체 기판을 추가적으로 제거하는 반도체 기판 프로세싱 장치.
  14. 제 13항에 있어서, 상기 반도체 기판이 상부 및 하부 표면을 구비하며, 상기 반도체 기판이 침지되고 상기 제 2반도체 프로세싱 액체로부터 제거되는 동안에 상기 상부 및 하부 표면이 상기 제 2반도체 프로세싱 액체의 표면에 실질적으로 수직인 반도체 기판 프로세싱 장치.
  15. 삭제
  16. 제 11항에 있어서, 다수의 반도체 기판을 저장하기 위한 하나 이상의 반도체 기판 카세트를 더 포함하는 반도체 기판 프로세싱 장치.
  17. 제 11항에 있어서, 상기 반도체 기판 지지부 및 분배 헤드가 상기 프레임에 연결된 제 1반도체 프로세싱 챔버내에 위치되고, 상기 액체 컨테이너가 상기 프레임에 연결된 제 2반도체 프로세싱 챔버내에 위치하는 반도체 기판 프로세싱 장치.
  18. 제 17항에 있어서, 상기 프레임에 연결된 제 3반도체 프로세싱 챔버를 더 포함하며, 상기 제 3반도체 프로세싱 챔버는 제 2반도체 기판 지지부를 내부에 구비하고, 상기 제 3반도체 프로세싱 챔버에는 플라즈마 발생기가 연결되며, 상기 반도체 기판 이송용 보조시스템은 하나 이상의 반도체 기판 카세트로부터 제 1, 2, 및 3의 반도체 프로세싱 챔버로 반도체 기판을 추가로 이송하는 반도체 기판 프로세싱 장치.
  19. 제 11항에 있어서, 상기 제 1반도체 프로세싱 액체가 상기 반도체 기판상으로 분배되고 반도체 기판이 회전되기에 앞서서, 상기 반도체 기판 표면의 적어도 일부가 친수성을 가지는 반도체 기판 프로세싱 장치.
  20. 제 19항에 있어서, 상기 반도체 기판이 제 2반도체 프로세싱 액체내로 침지 된 후에, 상기 반도체 기판 표면의 적어도 일부가 소수성을 가지는 반도체 기판 프로세싱 장치.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 반도체 기판 프로세싱 장치로서:
    반도체 기판으로부터 포토레지스트 층을 실질적으로 제거하기 위한 플라즈마 발생기 및 반도체 기판을 지지하기 위한 제 1 반도체 기판 지지부를 가지는 플라즈마 애쉬 챔버, 상기 플라즈마 애쉬 챔버와 커플링된 제 1반도체 기판 프로세싱 챔버, 반도체 기판 액체 침지 장치 및 반도체 기판을 파지하기 위한 웨이퍼 그리퍼를 구비하는 제 2반도체 기판 프로세싱 챔버, 그리고 반도체 기판 이송 메카니즘을 포함하며,
    상기 제 1반도체 기판 프로세싱 챔버는 반도체 기판을 지지하기 위한 제 2 반도체 기판 지지부, 및 내부에 위치된 분배 헤드를 구비하고, 상기 제 2 반도체 기판 지지부는 반도체 기판을 회전시킬 수 있으며, 상기 분배 헤드는 상기 반도체 기판의 위쪽에 위치되어 반도체 프로세싱 액체를 상기 반도체 기판상으로 분배하며,
    상기 액체 침지 장치는 제 2액체 수용을 위한 액체 컨테이너 및 다수의 증기 노즐을 포함하고, 상기 각각의 증기 노즐은 상기 반도체 기판이 상기 제 2액체의 표면과 접촉하는 반도체 기판의 표면들 중 하나로 증기를 향하게 하며,
    상기 웨이퍼 그리퍼는 상기 반도체 기판을 제 2액체내의 침지 위치로 배치하고 상기 반도체 기판을 상기 제 2액체로부터 제거하며, 상기 증기를 향하게 하는 것은 상기 반도체 기판이 상기 제 2액체로부터 제거될 때 이루어지며;
    상기 반도체 기판 이송 메카니즘은 상기 제 2 반도체 기판 지지부로부터 상기 반도체 기판 액체 침지 장치로 반도체 기판을 이송하는 반도체 기판 프로세싱 장치.
  32. 제 31항에 있어서, 상기 반도체 프로세싱 액체가 제 1액체이고, 상기 제 1액체가 상기 반도체 기판의 상부 표면으로 분배되고 반도체 기판이 회전되기에 앞서서, 상기 반도체 기판의 상부 표면의 적어도 일부가 친수성을 가지는 반도체 기판 프로세싱 장치.
  33. 제 31항에 있어서, 상기 반도체 프로세싱 액체가 제 1액체이고, 상기 반도체 기판의 회전에 의해 실질적으로 모든 제 1액체가 상기 반도체 기판의 상부 표면으로부터 제거되며, 상기 반도체 기판 이송 메카니즘이 상기 반도체 기판 액체 침지 장치내에서 제 2액체내로 상기 반도체 기판을 추가로 침지시키며, 상기 반도체 기판의 상부 표면의 적어도 일부가 상기 추가적인 침지 후에 소수성을 가지는 반도체 기판 프로세싱 장치.
KR1020077004040A 2004-08-12 2005-07-22 반도체 기판 프로세싱 장치 및 방법 KR100890486B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/918,757 US20060035475A1 (en) 2004-08-12 2004-08-12 Semiconductor substrate processing apparatus
US10/918,757 2004-08-12
PCT/US2005/025823 WO2006020333A1 (en) 2004-08-12 2005-07-22 A semiconductor substrate processing apparatus and method thereof

Publications (2)

Publication Number Publication Date
KR20070046874A KR20070046874A (ko) 2007-05-03
KR100890486B1 true KR100890486B1 (ko) 2009-03-26

Family

ID=34980381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077004040A KR100890486B1 (ko) 2004-08-12 2005-07-22 반도체 기판 프로세싱 장치 및 방법

Country Status (7)

Country Link
US (2) US20060035475A1 (ko)
EP (1) EP1787315A1 (ko)
JP (1) JP2008510302A (ko)
KR (1) KR100890486B1 (ko)
CN (1) CN100552872C (ko)
TW (1) TW200610011A (ko)
WO (1) WO2006020333A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7718012B2 (en) * 2004-12-30 2010-05-18 Infineon Technologies Ag Method of degasification in semiconductor cleaning
US20080268617A1 (en) * 2006-08-09 2008-10-30 Applied Materials, Inc. Methods for substrate surface cleaning suitable for fabricating silicon-on-insulator structures
US7694688B2 (en) 2007-01-05 2010-04-13 Applied Materials, Inc. Wet clean system design
CN106944381A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 晶圆清洗装置及其清洗方法
US11139183B2 (en) 2018-05-24 2021-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for dry wafer transport

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5996594A (en) * 1994-11-30 1999-12-07 Texas Instruments Incorporated Post-chemical mechanical planarization clean-up process using post-polish scrubbing
EP1263022A1 (en) 2001-05-31 2002-12-04 S.E.S. Company Limited Substrate cleaning system

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764477A (en) * 1987-04-06 1988-08-16 Motorola, Inc. CMOS process flow with small gate geometry LDO N-channel transistors
JPH02116130A (ja) * 1988-10-26 1990-04-27 Matsushita Electron Corp 基板の洗浄方法
JPH03129732A (ja) * 1989-07-19 1991-06-03 Matsushita Electric Ind Co Ltd 半導体の処理方法
JP2963947B2 (ja) * 1990-03-30 1999-10-18 東京エレクトロン株式会社 ウエット洗浄装置
US5227001A (en) * 1990-10-19 1993-07-13 Integrated Process Equipment Corporation Integrated dry-wet semiconductor layer removal apparatus and method
US5605861A (en) * 1995-05-05 1997-02-25 Texas Instruments Incorporated Thin polysilicon doping by diffusion from a doped silicon dioxide film
JPH0945610A (ja) * 1995-07-28 1997-02-14 Dainippon Screen Mfg Co Ltd 基板処理装置
US20030051972A1 (en) * 1997-05-05 2003-03-20 Semitool, Inc. Automated immersion processing system
CN1125963C (zh) * 1997-09-23 2003-10-29 格雷·W·费雷尔 改进的化学干燥和净化系统
US6494217B2 (en) * 1998-03-12 2002-12-17 Motorola, Inc. Laser cleaning process for semiconductor material and the like
US6328814B1 (en) * 1999-03-26 2001-12-11 Applied Materials, Inc. Apparatus for cleaning and drying substrates
US6410436B2 (en) * 1999-03-26 2002-06-25 Canon Kabushiki Kaisha Method of cleaning porous body, and process for producing porous body, non-porous film or bonded substrate
US6727185B1 (en) * 1999-11-29 2004-04-27 Texas Instruments Incorporated Dry process for post oxide etch residue removal
US6579810B2 (en) * 2001-06-21 2003-06-17 Macronix International Co. Ltd. Method of removing a photoresist layer on a semiconductor wafer
JP2003100688A (ja) * 2001-09-25 2003-04-04 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2003179025A (ja) * 2001-09-27 2003-06-27 Dainippon Screen Mfg Co Ltd 基板処理装置
JP4005388B2 (ja) * 2002-03-08 2007-11-07 大日本スクリーン製造株式会社 基板処理システム
US6875289B2 (en) * 2002-09-13 2005-04-05 Fsi International, Inc. Semiconductor wafer cleaning systems and methods

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5996594A (en) * 1994-11-30 1999-12-07 Texas Instruments Incorporated Post-chemical mechanical planarization clean-up process using post-polish scrubbing
EP1263022A1 (en) 2001-05-31 2002-12-04 S.E.S. Company Limited Substrate cleaning system

Also Published As

Publication number Publication date
JP2008510302A (ja) 2008-04-03
EP1787315A1 (en) 2007-05-23
US20080045029A1 (en) 2008-02-21
CN101006549A (zh) 2007-07-25
US20060035475A1 (en) 2006-02-16
CN100552872C (zh) 2009-10-21
KR20070046874A (ko) 2007-05-03
TW200610011A (en) 2006-03-16
WO2006020333A1 (en) 2006-02-23

Similar Documents

Publication Publication Date Title
KR102381781B1 (ko) 기판 처리 장치
KR102009613B1 (ko) 기판 처리 방법
US20050115671A1 (en) Substrate treating apparatus and substrate treating method
US20180012754A1 (en) Wet etching method, substrate liquid processing apparatus, and storage medium
KR20040075323A (ko) 단일- 또는 두-기판 처리용 장치 및 방법
KR102262348B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR100890486B1 (ko) 반도체 기판 프로세싱 장치 및 방법
JP4404720B2 (ja) 半導体基板の洗浄装置及び洗浄方法
KR102493554B1 (ko) 기판 처리 방법, 기판 처리 장치 및 기억 매체
US20080053486A1 (en) Semiconductor substrate cleaning apparatus
US7387132B2 (en) Apparatus for treating wafer
JP7195084B2 (ja) 基板処理方法及び基板処理装置
JP6934376B2 (ja) 基板処理方法および基板処理装置
KR100978127B1 (ko) 기판 처리장치 및 이의 기판 이송 방법
KR100872995B1 (ko) 기판처리장치 및 이를 이용한 기판처리방법
KR20100128122A (ko) 기판 세정 방법
KR100647485B1 (ko) 기판의 건조방법
JP7397736B2 (ja) エッチング方法および基板処理方法
WO2023090171A1 (ja) 基板処理方法
KR102180009B1 (ko) 기판처리장치 및 방법
KR101000942B1 (ko) 기판 수납 방법
KR20230035396A (ko) 기판 처리 방법
CN117160955A (zh) 基板处理装置和基板处理方法
TW202331824A (zh) 基板處理方法及基板處理裝置
JP2024002883A (ja) バッファーチャンバ、基板処理装置及び基板処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120228

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee