KR100878263B1 - thin film transistor array panel for liquid crystal display and manufacturing method thereof - Google Patents
thin film transistor array panel for liquid crystal display and manufacturing method thereof Download PDFInfo
- Publication number
- KR100878263B1 KR100878263B1 KR1020010033168A KR20010033168A KR100878263B1 KR 100878263 B1 KR100878263 B1 KR 100878263B1 KR 1020010033168 A KR1020010033168 A KR 1020010033168A KR 20010033168 A KR20010033168 A KR 20010033168A KR 100878263 B1 KR100878263 B1 KR 100878263B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- electrode
- storage capacitor
- layer
- line
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
절연 기판 위에 하부의 투명 도전막과 상부의 불투명 도전막의 이중막으로 이루어진 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선이 형성되어 있고, 게이트선 사이에 투명 도전막으로 이루어진 유지 용량 전극이 형성되어 있다. 게이트 배선 및 유지 용량 전극 위에 게이트 절연막이 형성되어 있고, 게이트 절연막 위에 반도체층 및 저항성 접촉층이 차례로 형성되어 있다. 저항성 접촉층 위에 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선이 형성되어 있으며, 그 위에 보호막이 형성되어 있다. 보호막에는 드레인 전극, 게이트 패드 및 데이터 패드를 각각 노출시키는 접촉 구멍이 형성되어 있으며, 보호막 위에 유지 용량 전극과 중첩하는 화소 전극과 게이트 패드 및 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드가 형성되어 있다. 유지 용량 전극은 절연막을 사이에 두고 화소 전극과 중첩하여 유지 용량을 형성하며, 투명 도전막으로 형성되어 있으므로 개구율이 감소하지 않는다.A gate line including a gate line, a gate electrode, and a gate pad formed of a double layer of a lower transparent conductive film and an upper opaque conductive film is formed on an insulating substrate, and a storage capacitor electrode formed of a transparent conductive film is formed between the gate lines. It is. A gate insulating film is formed on the gate wiring and the storage capacitor electrode, and a semiconductor layer and an ohmic contact layer are sequentially formed on the gate insulating film. A data line including a data line, a source electrode, a drain electrode, and a data pad is formed on the ohmic contact layer, and a protective film is formed thereon. A contact hole for exposing the drain electrode, the gate pad, and the data pad is formed in the passivation layer, and a pixel electrode overlapping the storage capacitor electrode, an auxiliary gate pad and an auxiliary data pad connected to the gate pad and the data pad, respectively, are formed on the passivation layer. It is. The storage capacitor electrode overlaps the pixel electrode with an insulating film therebetween to form the storage capacitor. Since the storage capacitor electrode is formed of a transparent conductive film, the aperture ratio does not decrease.
유지 용량 전극, 투명 도전막, 개구율Storage capacitor electrode, transparent conductive film, aperture ratio
Description
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,1 is a layout view illustrating a thin film transistor substrate for a liquid crystal display according to a first embodiment of the present invention.
도 2는 도 1에서 Ⅱ-Ⅱ 선에 대한 단면도이고,2 is a cross-sectional view taken along the line II-II in FIG.
도 3a는 본 발명의 제1 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판을 도시한 단면도이고,3A is a cross-sectional view illustrating a thin film transistor substrate in a first step of manufacturing according to the first embodiment of the present invention;
도 3b 및 도 3c는 도 3a 다음 단계에서의 공정을 그 순서에 따라 차례로 도시한 단면도이고,3B and 3C are cross-sectional views sequentially showing the processes in the next step of FIG. 3A in the order thereof;
도 4a는 도 3c 다음 단계에서의 배치도이고,4A is a layout view in the next step of FIG. 3C;
도 4b는 도 4a에서 Ⅳb-Ⅳb 선에 대한 단면도이고,4B is a cross sectional view taken along line IVb-IVb in FIG. 4A;
도 5a는 도 4a 다음 단계에서의 배치도이고,FIG. 5A is a layout view of the next step of FIG. 4A;
도 5b는 도 5a에서 Ⅴb-Ⅴb 선에 대한 단면도이고,FIG. 5B is a cross sectional view taken along the line Vb-Vb in FIG. 5A;
도 6a는 도 5a 다음 단계에서의 배치도이고,FIG. 6a is a layout view in the next step of FIG. 5a;
도 6b는 도 6a에서 Ⅵb-Ⅵb 선에 대한 단면도이고,FIG. 6B is a cross sectional view taken along the line VIb-VIb in FIG. 6A;
도 7a는 도 6a 다음 단계에서의 배치도이고, FIG. 7a is a layout view in the next step of FIG.
도 7b는 도 7a에서 Ⅶb-Ⅶb 선에 대한 단면도이고,FIG. 7B is a cross sectional view taken along the line VIIb-VIIb in FIG. 7A;
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,8 is a layout view illustrating a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention.
도 9는 도 8에서 Ⅸ-Ⅸ 선에 대한 단면도이고,9 is a cross-sectional view taken along line VII-VII in FIG. 8,
도 10a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판을 도시한 단면도이고,10A is a cross-sectional view illustrating a thin film transistor substrate at a first stage of manufacture in accordance with a second embodiment of the present invention;
도 10b 및 도 10c는 도 10a 다음 단계에서의 공정을 그 순서에 따라 차례로 도시한 단면도이고,10B and 10C are cross-sectional views sequentially showing the processes in the next step of FIG. 10A in the order thereof;
도 11a는 도 10c 다음 단계에서의 배치도이고,FIG. 11A is a layout view in the next step of FIG. 10C;
도 11b는 도 11a에서 XⅠb-XⅠb 선에 대한 단면도이고,FIG. 11B is a cross-sectional view taken along the line XIB-XIB in FIG. 11A,
도 12a는 도 11a 다음 단계에서의 배치도이고,12A is a layout view at the next step of FIG. 11A;
도 12b는 도 12a에서 XⅡb-XⅡb 선에 대한 단면도이고,FIG. 12B is a cross sectional view taken along the line XIIb-XIIb in FIG. 12A;
도 13a는 도 12a 다음 단계에서의 배치도이고,FIG. 13A is a layout view in the next step of FIG. 12A;
도 13b는 도 13a에서 XⅢb-XⅢb 선에 대한 단면도이고,FIG. 13B is a cross sectional view taken along line XIIIb-XIIIb in FIG. 13A;
도 14a는 도 13a 다음 단계에서의 배치도이고,FIG. 14a is a layout view in the next step of FIG. 13a;
도 14b는 도 14a에서 XⅣb-XⅣb 선에 대한 단면도이다.FIG. 14B is a cross-sectional view taken along line XIVb-XIVb in FIG. 14A.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 개구율을 향상시키는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전극이 형성되어 있는 두 장의 유리 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 있으며, 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하는 표시 장치이다. The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two glass substrates on which electrodes are formed and a liquid crystal layer interposed therebetween. A display device for controlling the amount of light transmitted by rearranging them.
이러한 액정 표시 장치의 한 기판은 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 갖는 것이 일반적이며, 이러한 박막 트랜지스터 기판에는 박막 트랜지스터 외에도 게이트선 및 데이터선을 포함하는 배선, 외부로부터 신호를 인가받아 게이트선 및 데이터선으로 각각 전달하는 게이트 패드 및 데이터 패드가 형성되어 있다. 게이트선과 데이터선이 교차하여 정의되는 화소 영역에는 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극이 형성되어 있다.One substrate of such a liquid crystal display device generally includes a thin film transistor for switching a voltage applied to an electrode. In addition to the thin film transistor, the substrate includes a wiring including a gate line and a data line and a gate line receiving a signal from the outside. And gate pads and data pads respectively transferred to the data lines. A pixel electrode electrically connected to the thin film transistor is formed in the pixel region defined by the intersection of the gate line and the data line.
이러한 액정 표시 장치에서 유지 용량을 형성하기 위해 전단의 게이트선을 이용하거나 게이트선 또는 데이터선과 동일한 층으로 유지 용량 배선을 형성한 후 절연막을 사이에 두고 화소 전극과 중첩시킨다. 이때, 게이트선 및 데이터선이 불투명 도전 물질로 형성되어 있으므로 화소 전극과 중첩되는 만큼의 개구율이 감소하는 문제점이 있다. In such a liquid crystal display, in order to form the storage capacitor, a gate line of a front end is used or a storage capacitor line is formed of the same layer as the gate line or the data line, and the insulating layer is interposed between the pixel electrode. In this case, since the gate line and the data line are formed of an opaque conductive material, there is a problem that the aperture ratio as much as overlapping with the pixel electrode is reduced.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 개구율을 향상시키는 것이다.An object of the present invention is to improve the aperture ratio of a liquid crystal display device.
이러한 과제를 달성하기 위하여 본 발명에서는 투명 도전막을 사용하여 유지 용량 전극을 형성한다.In order to achieve this object, in the present invention, a storage capacitor electrode is formed using a transparent conductive film.
본 발명에 따르면, 절연 기판 위에 하부의 투명 도전막과 상부의 불투명 도전막으로 이루어진 게이트선 및 게이트선의 일부인 게이트 전극을 포함하는 게이트 배선이 형성되어 있다. 게이트선 사이에는 투명 도전막으로 이루어진 유지 용량 전극이 형성되어 있다. 게이트 배선 및 유지 용량 전극은 게이트 절연막으로 덮여 있으며, 게이트 절연막 위에 반도체층 및 저항성 접촉층이 차례로 형성되어 있다. 저항성 접촉층 위에 데이터선, 데이터선의 일부인 소스 전극 및 소스 전극과 분리되어 있는 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 드레인 전극을 노출시키는 접촉 구멍을 갖는 보호막이 형성되어 있고, 보호막 위에 유지 용량 전극과 중첩되어 있는 화소 전극이 형성되어 있다.According to the present invention, a gate line including a gate line formed of a lower transparent conductive film and an upper opaque conductive film and a gate electrode that is part of the gate line is formed on the insulating substrate. A storage capacitor electrode made of a transparent conductive film is formed between the gate lines. The gate wiring and the storage capacitor electrode are covered with a gate insulating film, and a semiconductor layer and an ohmic contact layer are sequentially formed on the gate insulating film. A data line including a data line, a source electrode that is a part of the data line, and a drain electrode separated from the source electrode is formed on the ohmic contact layer. A protective film having a contact hole for exposing the drain electrode is formed, and a pixel electrode overlapping the storage capacitor electrode is formed on the protective film.
여기서, 유지 용량 전극은 게이트선과 연결되어 있을 수 있다. Here, the storage capacitor electrode may be connected to the gate line.
한편, 유지 용량 전극은 게이트선 사이에 투명 도전막으로 형성되어 있으며, 유지 용량선에 연결되어 있을 수 있다.On the other hand, the storage capacitor electrode is formed of a transparent conductive film between the gate lines, it may be connected to the storage capacitor line.
이러한 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 먼저, 절연 기판 위에 투명 도전막과 불투명 도전막을 차례로 형성하고, 위치에 따라 두께가 다른 감광막 패턴을 형성한다. 다음, 감광막 패턴을 마스크로 하여 불투명 도전막과 투명 도전막을 식각하여 투명 도전막과 불투명 도전막의 이중막으로 이루어진 게이트선 및 게이트 전극을 포함하는 게이트 배선과 투명 도전막으로 이 루어진 유지 용량 전극을 형성한다. 다음, 게이트 절연막, 반도체층 및 저항성 접촉층을 차례로 형성한다. 다음, 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하고, 드레인 전극을 노출시키는 접촉 구멍을 갖는 보호막을 형성한다. 다음, 드레인 전극과 연결되는 화소 전극을 형성한다.When manufacturing a thin film transistor substrate for a liquid crystal display device according to the present invention, first, a transparent conductive film and an opaque conductive film are sequentially formed on an insulating substrate, and a photosensitive film pattern having a different thickness is formed according to a position. Next, using the photosensitive film pattern as a mask, the opaque conductive film and the transparent conductive film are etched to form a gate wiring including a gate line and a gate electrode formed of a double layer of a transparent conductive film and an opaque conductive film, and a storage capacitor electrode made of a transparent conductive film. Form. Next, a gate insulating film, a semiconductor layer, and an ohmic contact layer are sequentially formed. Next, a data line including a data line, a source electrode and a drain electrode is formed, and a protective film having contact holes for exposing the drain electrode is formed. Next, a pixel electrode connected to the drain electrode is formed.
이때, 감광막 패턴은 유지 용량 전극 상부에 위치하는 제1 부분, 제1 부분보다 두꺼운 두께를 가지며 게이트 배선 상부에 위치하는 제2 부분, 두께가 없으며 제1 및 제2 부분을 제외한 나머지 부분에 위치하는 제3 부분으로 이루어지며, 감광막 패턴을 형성할 때 사용하는 광마스크는 제1 영역, 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하며, 광마스크의 제1, 제2 및 제3 영역은 감광막 패턴의 제1, 제2 및 제3 부분에 각각 대응하도록 정렬되는 것이 바람직하다.In this case, the photoresist pattern may include a first portion disposed above the storage capacitor electrode, a second portion thicker than the first portion, and a second portion disposed above the gate wiring, and having no thickness and located at the remaining portions except the first and second portions. The photomask comprising a third portion and used to form the photoresist pattern includes a first region, a second region having a lower transmittance than the first region, and a third region having a higher transmittance than the first region. The first, second and third regions of the mask are preferably aligned to correspond to the first, second and third portions of the photoresist pattern, respectively.
이러한 본 발명에서는 유지 용량 전극을 투명 도전막으로 형성하여 개구율을 향상시킬 수 있다. In the present invention, the storage capacitor electrode can be formed of a transparent conductive film to improve the aperture ratio.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.Next, a thin film transistor substrate for a liquid crystal display device and a method for manufacturing the same according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the same. do.
먼저, 도 1 및 도 2를 참조하여 본 발명의 제1 실시예에 따른 액정 표시 장치의 구조에 대하여 상세히 설명한다.First, the structure of the liquid crystal display according to the first exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 2는 도 1에서 Ⅱ-Ⅱ 선에 대한 단면도이다. 1 is a layout view illustrating a thin film transistor substrate for a liquid crystal display according to a first exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1.
도 1 및 도 2에서와 같이, 절연 기판(10) 위에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명 도전막(211)과 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐 합금(MoW)과 같은 불투명 도전막(212)의 이중막으로 이루어진 게이트 배선(21, 22, 23)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(21), 게이트선(21)의 일부인 게이트 전극(22), 게이트선(21)의 끝에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(21)으로 전달하는 게이트 패드(23)를 포함한다. 기판(10) 위에 게이트 배선(21, 22, 23)의 투명 도전막(211)과 동일한 층으로 이루어진 유지 용량 전극(25, 26)이 게이트선(21)으로부터 세로 방향으로 뻗어 있다.1 and 2, a transparent
게이트 배선(21, 22, 23) 및 유지 용량 전극(25, 26) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 있다.The
게이트 절연막(30) 위에는 비정질 규소 따위의 반도체로 이루어진 반도체층(41)이 형성되어 있으며, 반도체층(41) 위에는 인(P)과 같은 n형 불순물이 도핑되어 있는 비정질 규소 따위의 반도체로 이루어진 저항성 접촉층(52, 53)이 게이트 전극(22)을 중심으로 양쪽으로 분리되어 형성되어 있다. A
저항성 접촉층(52, 53) 위에는 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 탄탈륨 등의 금속 또는 도전체로 이루어진 데이터 배선(61, 62, 63, 64)이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(22)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 인가받아 데이터선(61)에 전달하는 데이터 패드(64)를 포함한다. On the
데이터 배선(61, 62, 63, 64)은 단일층으로 형성할 수 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하다.The data lines 61, 62, 63, and 64 may be formed in a single layer, but may be formed in a double layer or a triple layer. In the case of forming more than two layers, it is preferable that one layer is formed of a material having a low resistance and the other layer is formed of a material having good contact properties with other materials.
데이터 배선(61, 62, 63, 64) 및 게이트 절연막(30) 위에는 질화 규소 또는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)은 게이트 절연막(30)과 함께 게이트 패드(23)를 노출시키는 접촉 구멍(73)을 가지고 있을 뿐만 아니라, 데이터 패드(64)를 노출시키는 접촉 구멍(74)과 드레인 전극(63)을 노출시키는 접촉 구멍(72)을 가지고 있다. A
보호막(70) 위에는 ITO 또는 IZO와 같은 투명 도전 물질로 이루어진 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있다.The
화소 전극(80)은 접촉 구멍(72)을 통하여 드레인 전극(63)과 연결되어 화상 신호를 전달받으며, 전단의 게이트선(21)과 연결되어 있는 유지 용량 전극(25, 26)과 중첩되어 유지 용량을 형성하고 있다. 보조 게이트 패드(83)와 보조 데이터 패드(84)는 접촉 구멍(73, 74)을 통해 게이트 패드(23) 및 데이터 패드(64)와 각각 연결되어 있으며, 이들은 패드(23, 64)와 외부 회로 장치와의 접착성을 보완하고 패드(23, 64)를 보호하는 역할을 한다. The
이와 같이 본 발명의 제1 실시예에서는 화소 전극(80)이 유지 용량 전극(25, 26)과 중첩되어 유지 용량을 형성하며, 이때 유지 용량 전극(25, 26)이 게이트 배선(21, 22, 23)의 하부막(211)인 투명 도전막으로 이루어져 있어서 유지 용량 전극(25, 26)으로 인하여 개구율이 저하되지 않는다.As described above, in the first exemplary embodiment of the present invention, the
그러면, 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 7b, 앞서의 도 1 및 도 2를 참조하여 설명한다.Next, a method of manufacturing a thin film transistor substrate for a liquid crystal display according to a first exemplary embodiment of the present invention will be described with reference to FIGS. 3A to 7B and FIGS. 1 and 2.
먼저, 도 3a에서와 같이, 절연 기판(10) 위에 ITO 또는 IZO와 같은 투명 도전막(211)과 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금과 같은 불투명 도전막(212)을 차례로 증착하고 감광막을 도포한다. 다음, 위치에 따라 투과율이 다른 마스크(100)를 사용하여 감광막에 빛을 조사한 후 현상하여 위치에 따라 두께가 다른 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 유지 용량 전극(25, 26)이 형성될 부분(C)에 위치한 제2 부분(114)의 두께는 게이트 배선(21, 22, 23)이 형성될 부분(A)에 위치한 제1 부분(112)보다 두께가 얇으며, 그 외 기타 부분(B)의 감광막은 제거되어 도전막(212)이 노출되어 있다. First, as shown in FIG. 3A, a transparent
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, C 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투과막을 사용한다.As such, there may be various methods of varying the thickness of the photoresist layer according to the position. In order to control the light transmittance in the C region, a slit or lattice-shaped pattern is mainly formed or a semi-transmissive layer is used.
다음, 감광막 패턴(112, 114) 및 도전막(211, 212)에 대한 식각을 진행한다. Next, the
먼저, 도 3b에서와 같이, 감광막 패턴(112, 114)으로 가리지 않은 불투명 도 전막(212) 및 투명 도전막(211)을 습식 식각으로 차례로 식각한다. First, as shown in FIG. 3B, the opaque
다음, 도 3c에서와 같이, 감광막 패턴(112, 114)을 애싱(ashing)하여 C 부분의 감광막 패턴(114)을 제거하여 불투명 도전막(212)을 드러낸 후, 남아 있는 감광막 패턴(112)을 제거하면 도 4a 및 도 4b에서와 같이, 이중막(211, 212)으로 이루어진 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선과 투명 도전막(211)으로 이루어진 유지 용량 전극(25, 26)이 형성된다. Next, as shown in FIG. 3C, the
다음, 도 5a 및 도 5b에서와 같이, 게이트 절연막(30), 비정질 규소층 및 n형 불순물이 도핑된 비정질 규소층을 화학 기상 증착법(CVD : chemical vapor deposition) 따위를 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 1,500Å 및 300Å 내지 600Å의 두께로 차례로 증착하고, 상부의 두 층을 마스크를 이용한 사진 식각 공정으로 패터닝하여 반도체층(41) 및 저항성 접촉층(51)을 형성한다.Next, as shown in FIGS. 5A and 5B, the
다음, 도 6a 및 도 6b에서와 같이, 데이터 배선용 도전체 또는 금속을 스퍼터링 따위의 방법으로 1,500Å 내지 3,000Å의 두께로 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선을 형성한다. 다음, 소스 전극(62)과 드레인 전극(63)으로 가리지 않은 저항성 접촉층(51)을 제거하여 두 부분(52, 53)으로 분리한다.6A and 6B, a data wiring conductor or metal is deposited to a thickness of 1,500 kV to 3,000 kV by a method such as sputtering, and patterned by a photolithography process using a mask to form a
다음, 도 7a 및 도 7b에서와 같이, 질화 규소를 증착하거나 유기 절연막을 코팅하여 보호막(70)을 형성한 후, 마스크를 이용한 사진 식각 공정으로 패터닝하여 드레인 전극(63), 게이트 패드(23) 및 데이터 패드(64)를 각각 노출시키는 접촉 구멍(72, 73, 74)을 형성한다. Next, as shown in FIGS. 7A and 7B, silicon nitride is deposited or an organic insulating film is coated to form a
다음, 앞서의 도 1 및 도 2에서와 같이, 보호막(70) 위에 ITO 또는 IZO와 같은 투명 도전 물질을 스퍼터링 따위의 방법으로 400Å 내지 500Å의 두께로 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.Next, as shown in FIGS. 1 and 2, a transparent conductive material such as ITO or IZO is deposited on the
본 발명의 제1 실시예에서는 유지 용량 전극(25, 26)이 게이트선(21) 사이에 데이터선(61)과 인접하여 화소 영역마다 한 쌍씩 형성되어 있는 경우를 예로 들었으나, 유지 용량 전극의 모양은 여러 가지 다른 모양으로 형성될 수 있다. 그 중 한 예로, 전단의 게이트선(21)이 부분적으로 폭이 확장되어 유지 용량 전극을 이루고 이 부분이 화소 전극과 중첩되는 형태를 들 수 있다. In the first embodiment of the present invention, a case in which the
다음, 도 8 및 도 9를 참조하여 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.Next, a structure of a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention will be described with reference to FIGS. 8 and 9.
도 8 및 도 9에서와 같이, 절연 기판(10) 위에 ITO 또는 IZO와 같은 투명 도전막(211)과 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금과 같은 불투명 도전막(212)의 이중막으로 이루어진 게이트 배선(21, 22, 23)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(21), 게이트선(21)의 일부인 게이트 전극(22), 게이트선(21)의 끝에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(21)으로 전달하는 게이트 패드(23)를 포함한다. 게이트선(21) 사이에는 게이트 배선(21, 22, 23)의 하부막(211)으로 이루어진 유지 용량선(25)이 게이트선(21)과 나란하게 형성되어 있으며, 유지 용량선(25)의 가지 선인 유지 용량 전극(26)이 형성되어 있다. 8 and 9, a double layer of a transparent
게이트 배선(21, 22, 23), 유지 용량선(25) 및 유지 용량 전극(26) 위에는 질화 규소 따위로 이루어진 게이트 절연막(30)이 형성되어 있다.A
게이트 절연막(30) 위에는 비정질 규소 따위의 반도체로 이루어진 반도체층(41)이 형성되어 있으며, 반도체층(41) 위에는 인(P)과 같은 n형 불순물이 도핑되어 있는 비정질 규소 따위의 반도체로 이루어진 저항성 접촉층(52, 53)이 게이트 전극(22)을 중심으로 양쪽으로 분리되어 형성되어 있다. A
저항성 접촉층(52, 53) 위에는 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 탄탈륨 등의 금속 또는 도전체로 이루어진 데이터 배선(61, 62, 63, 64)이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(22)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 인가받아 데이터선(61)에 전달하는 데이터 패드(64)를 포함한다. On the
데이터 배선(61, 62, 63, 64) 및 게이트 절연막(30) 위에는 질화 규소 또는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)에는 드레인 전극(63), 게이트 패드(23) 및 데이터 패드(64)를 노출시키는 접촉 구멍(72, 73, 74)이 형성되어 있다.A
보호막(70) 위에는 접촉 구멍(72)을 통해 드레인 전극(63)과 연결되며 유지 용량선(25) 및 유지 용량 전극(26)과 중첩되어 유지 용량을 형성하는 화소 전극(80), 게이트 패드(23) 및 데이터 패드(64)와 각각 접촉 구멍(73, 74)을 통해 연결되어 있는 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있다. The
그러면, 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 10a 내지 도 14b, 앞서의 도 8 및 도 9를 참조하여 설명한다.Next, a method of manufacturing a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention will be described with reference to FIGS. 10A to 14B and FIGS. 8 and 9.
먼저, 도 10a에서와 같이, 절연 기판(10) 위에 ITO 또는 IZO와 같은 투명 도전막(211)과 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금과 같은 불투명 도전막(212)을 차례로 증착하고 감광막을 도포한다. 다음, 위치에 따라 투과율이 다른 마스크(100)를 사용하여 감광막에 빛을 조사한 후 현상하여 위치에 따라 두께가 다른 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 유지 용량선(25) 및 유지 용량 전극(26)이 형성될 부분(C)에 위치한 제2 부분(114)의 두께는 게이트 배선(21, 22, 23)이 형성될 부분(A)에 위치한 제1 부분(112)보다 두께가 얇으며, 그 외 기타 부분(B)의 감광막은 제거되어 도전막(212)이 노출되어 있다. First, as shown in FIG. 10A, a transparent
위치에 따라 감광막의 두께를 달리하는 방법으로 본 발명의 제1 실시예에서와 같이, C 영역의 빛 투과량을 조절하기 위하여 슬릿이나 격자 형태의 패턴을 형성하거나 반투과막을 사용하면 된다.As a method of varying the thickness of the photoresist film according to the position, as in the first embodiment of the present invention, a slit or lattice-shaped pattern or a semi-transmissive film may be used to control the amount of light transmission in the C region.
다음, 감광막 패턴(112, 114) 및 도전막(211, 212)에 대한 식각을 진행한다. Next, the
먼저, 도 10b에서와 같이, 감광막 패턴(112, 114)으로 가리지 않은 불투명 도전막(212) 및 투명 도전막(211)을 습식 식각으로 차례로 식각한다. First, as shown in FIG. 10B, the opaque
다음, 도 10c에서와 같이, 감광막 패턴(112, 114)을 애싱(ashing)하여 C 부 분의 감광막 패턴(114)을 제거하여 불투명 도전막(212)을 드러낸 후, 남아 있는 감광막 패턴(112)을 제거하면 도 11a 및 도 11b에서와 같이, 이중막(211, 212)으로 이루어진 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선과 투명 도전막(211)으로 이루어진 유지 용량선(25) 및 유지 용량 전극(26)이 형성된다. Next, as shown in FIG. 10C, the
다음, 도 12a 및 도 12b에서와 같이, 게이트 절연막(30), 비정질 규소층 및 n형 불순물이 도핑된 비정질 규소층을 화학 기상 증착법 따위를 이용하여 차례로 증착하고, 상부의 두 층을 마스크를 이용한 사진 식각 공정으로 패터닝하여 반도체층(41) 및 저항성 접촉층(51)을 형성한다.Next, as shown in FIGS. 12A and 12B, the
다음, 도 13a 및 도 13b에서와 같이, 데이터 배선용 도전체 또는 금속을 스퍼터링 따위의 방법으로 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선을 형성한다. 다음, 소스 전극(62)과 드레인 전극(63)으로 가리지 않은 저항성 접촉층(51)을 제거하여 두 부분(52, 53)으로 분리한다.Next, as shown in FIGS. 13A and 13B, a conductor or a metal for data wiring is deposited by a method such as sputtering, and patterned by a photolithography process using a mask to form a
다음, 도 14a 및 도 14b에서와 같이, 질화 규소를 증착하거나 유기 절연막을 코팅하여 보호막(70)을 형성한 후, 마스크를 이용한 사진 식각 공정으로 패터닝하여 드레인 전극(63), 게이트 패드(23) 및 데이터 패드(64)를 각각 노출시키는 접촉 구멍(72, 73, 74)을 형성한다. Next, as shown in FIGS. 14A and 14B, silicon nitride is deposited or an organic insulating film is coated to form a
다음, 앞서의 도 8 및 도 9에서와 같이, 보호막(70) 위에 ITO 또는 IZO와 같은 투명 도전 물질을 스퍼터링 따위의 방법으로 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.Next, as shown in FIGS. 8 and 9, a transparent conductive material such as ITO or IZO is deposited on the
이와 같이 본 발명에서는 유지 용량을 형성하는 배선을 투명 도전막으로 형성하여 개구율을 향상시킬 수 있다. As described above, in the present invention, the wiring for forming the storage capacitance can be formed of a transparent conductive film to improve the aperture ratio.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010033168A KR100878263B1 (en) | 2001-06-13 | 2001-06-13 | thin film transistor array panel for liquid crystal display and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010033168A KR100878263B1 (en) | 2001-06-13 | 2001-06-13 | thin film transistor array panel for liquid crystal display and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020094748A KR20020094748A (en) | 2002-12-18 |
KR100878263B1 true KR100878263B1 (en) | 2009-01-13 |
Family
ID=27708950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010033168A KR100878263B1 (en) | 2001-06-13 | 2001-06-13 | thin film transistor array panel for liquid crystal display and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100878263B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101296898B1 (en) * | 2004-12-23 | 2013-08-14 | 엘지디스플레이 주식회사 | Thin Film Transistor Substrate And Method for Fabricating The Same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0534726A (en) * | 1991-07-25 | 1993-02-12 | Clarion Co Ltd | Capacitor structure of active matrix system liquid crystal device |
JPH0815711A (en) * | 1994-06-28 | 1996-01-19 | Kyocera Corp | Active matrix substrate |
KR19980076093A (en) * | 1997-04-07 | 1998-11-16 | 윤종용 | Thin film transistor liquid crystal display device substrate using molybdenum tungsten alloy as the source and drain metal and method for manufacturing same |
KR20000019505A (en) * | 1998-09-11 | 2000-04-15 | 구본준, 론 위라하디락사 | Method for manufacturing lcd using diffraction exposure |
KR100289510B1 (en) * | 1997-05-26 | 2001-05-02 | 다니구찌 이찌로오, 기타오카 다카시 | TFT array board and liquid crystal display device using it |
-
2001
- 2001-06-13 KR KR1020010033168A patent/KR100878263B1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0534726A (en) * | 1991-07-25 | 1993-02-12 | Clarion Co Ltd | Capacitor structure of active matrix system liquid crystal device |
JPH0815711A (en) * | 1994-06-28 | 1996-01-19 | Kyocera Corp | Active matrix substrate |
KR19980076093A (en) * | 1997-04-07 | 1998-11-16 | 윤종용 | Thin film transistor liquid crystal display device substrate using molybdenum tungsten alloy as the source and drain metal and method for manufacturing same |
KR100289510B1 (en) * | 1997-05-26 | 2001-05-02 | 다니구찌 이찌로오, 기타오카 다카시 | TFT array board and liquid crystal display device using it |
KR20000019505A (en) * | 1998-09-11 | 2000-04-15 | 구본준, 론 위라하디락사 | Method for manufacturing lcd using diffraction exposure |
Also Published As
Publication number | Publication date |
---|---|
KR20020094748A (en) | 2002-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7422916B2 (en) | Method of manufacturing thin film transistor panel | |
KR100783702B1 (en) | Thin film transistor array panel and method manufacturing the same | |
KR100878242B1 (en) | a thin film transistor array panel and a method for manufacturing the panel | |
KR100580398B1 (en) | Thin film transistor substrate for liquid crystal display and manufacturing method thereof | |
KR100767357B1 (en) | thin film transistor array panel for liquid crystal display and manufacturing method thereof | |
KR20010010117A (en) | Manufacturing method of a thin film transistor array panel for liquid crystal display | |
KR100729767B1 (en) | manufacturing method of thin film transistor array panel for liquid crystal display | |
KR101282404B1 (en) | Method of manufacturing liquid crystal display | |
KR100878263B1 (en) | thin film transistor array panel for liquid crystal display and manufacturing method thereof | |
KR20000047142A (en) | Method of manufacturing thin film transistor substrate for liquid crystal display device | |
KR100330097B1 (en) | Thin film transistor substrate for liquid crystal display and manufacturing method thereof | |
KR100796747B1 (en) | A thin film transistor array substrate and a method for manufacturing the same | |
KR100796746B1 (en) | Manufacturing method of thin film transistor array panel for liquid crystal display | |
KR100695301B1 (en) | manufacturing method of thin film transistor array panel for liquid crystal display | |
KR100695300B1 (en) | Structure of wire and method for manufacturing the wire, and thin film transistor substrate and method for manufacturing the substrate using the same | |
KR20010096804A (en) | A contact structure of a wires and method manufacturing the same, and thin film transistor substrate including the contact structure and method manufacturing the same | |
KR100709710B1 (en) | manufacturing method of thin film transistor array panel for liquid crystal display | |
KR100750919B1 (en) | a thin film tra nsistor array panel for a liquid crystal display and a method for manufacturing the same | |
KR100695295B1 (en) | a structure of a wire and a thin film transistor array panel using of the wire and a manufacturing method thereof | |
KR100870009B1 (en) | A contact portion of a wires, a method for manufacturing the contact portion, a thin film transistor array panel including the contact portion, and a method for manufacturing the panel | |
KR100783699B1 (en) | manufacturing method of thin film transistor array panel for liquid crystal display | |
KR20060128521A (en) | Thin film transistor panel for liquid crystal display and method for fabricating the same | |
KR100777694B1 (en) | Thin film transistor plate and fabricating method thereof | |
KR100729776B1 (en) | Thin film transistor substrate for liquid crystal display and manufacturing method thereof | |
KR100895309B1 (en) | A method for manufacturing a thin film transistor array panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111214 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |