KR100877645B1 - 반도체 패키징 구조 및 패키징 방법 - Google Patents

반도체 패키징 구조 및 패키징 방법 Download PDF

Info

Publication number
KR100877645B1
KR100877645B1 KR1020070053463A KR20070053463A KR100877645B1 KR 100877645 B1 KR100877645 B1 KR 100877645B1 KR 1020070053463 A KR1020070053463 A KR 1020070053463A KR 20070053463 A KR20070053463 A KR 20070053463A KR 100877645 B1 KR100877645 B1 KR 100877645B1
Authority
KR
South Korea
Prior art keywords
die
adhesive layer
substrate
layer
paste
Prior art date
Application number
KR1020070053463A
Other languages
English (en)
Other versions
KR20080105636A (ko
Inventor
현순영
강병언
서준모
김재훈
성태현
Original Assignee
엘에스엠트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스엠트론 주식회사 filed Critical 엘에스엠트론 주식회사
Priority to KR1020070053463A priority Critical patent/KR100877645B1/ko
Publication of KR20080105636A publication Critical patent/KR20080105636A/ko
Application granted granted Critical
Publication of KR100877645B1 publication Critical patent/KR100877645B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 반도체 패키징 구조 및 패키징 방법에 관한 것이다. 본 발명의 반도체 패키징은, 기판, 상기 기판 상에 형성된 기판 점착층, 상기 기판 점착층 상에 형성되며, 제1 본딩 와이어에 의해 기판에 접속되어 있는 제1 다이, 상기 제1 다이 상에 형성되며, 제1 본딩 와이어를 덮는 2층 구조의 다이 접착제층 및 상기 2층 구조의 다이 접착제층 상에 형성되며, 제2 본딩 와이어에 의해 기판에 접속되어 있는 제2 다이로 이루어진 반도체 패키징 구조에 있어서, 상기 2층 구조의 다이 접착제층이 하부측에 상기 제1 다이 상에 위치하는 제1 본딩 와이어를 완전히 덮도록 페이스트 타입의 접착제층이 형성되고, 상부측에는 필름 타입의 접착제층이 형성된 것을 특징으로 한다. 본 발명에 따르면, 다이와 와이어간 전기적 절연효과를 가지며, 종래 페이스트 타입만으로는 불가능했던 완충 역할을 하여 다이의 박리와 크랙 및 쇼트(short)를 억제하여 다이 자체의 손상을 방지할 수 있으며, 필름형 타입만으로는 해결하지 못한 채움특성을 개선할 수 있고, 공정 자체의 비용 절감 효과를 기대할 수 있는 장점이 있다.
다이 접착제, 필름 타입, 페이스트 타입, 반도체 패키징, 구조

Description

반도체 패키징 구조 및 패키징 방법{Semiconductor package structure and its method}
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니 된다.
도 1은 종래 페이스트 타입의 접착제가 적용된 반도체 패키징 구조를 나타낸 단면도이다.
도 2는 종래 2층 구조의 필름 타입 접착제가 적용된 반도체 패키징 구조를 나타낸 단면도이다.
도 3은 본 발명의 일실시예에 의한 2 층 구조의 다이 접착제층이 적용된 반도체 패키징 구조를 나타낸 단면도이다.
도 4는 본 발명의 일실시예에 의한 2 층 구조의 다이 접착제층이 적용된 반도체 패키징 구조에 EMC 공정을 완료한 구조를 나타낸 단면도이다.
<도면의 주요 부호에 대한 설명>
1,2: 반도체 칩 3,4: 본딩 와이어
5: 페이스트 타입의 접착제층 6,6': 필름 타입의 접착제층
7: 기판 8: 기판 점착층
9,9': 전극단자 10: 2층 구조의 다이 접착제층
11: EMC
본 발명은 반도체 패키징 구조 및 패키징 방법에 관한 것으로, 보다 상세하게는 기판에 적층된 복수개의 다이를 접착하기 위한 다이 접착제로 하부측에 상기 제1 다이 상에 위치하는 제1 본딩 와이어를 완전히 덮도록 페이스트 타입의 접착제층이 형성되고, 상부측에는 필름 타입의 접착제층이 형성된 2층 구조의 다이 접착제를 사용함으로써 다이와 와이어간 전기적 절연효과를 가지며, 종래 페이스트 타입만으로는 불가능했던 완충 역할을 하여 다이의 박리와 크랙 및 쇼트(short)를 억제하여 다이 자체의 손상을 방지할 수 있으며, 필름형 타입만으로는 해결하지 못한 채움특성을 개선할 수 있고, 공정 자체의 비용 절감 효과를 기대할 수 있는 반도체 패키징 구조 및 패키징 방법에 관한 것이다.
반도체 디바이스의 다기능 경박단소화의 요구에 따라, 어셈블리 업체에서는 멀티칩 패키징(multichip packaging) 또는 시스템-인-패키징(system-in-packaging) 등의 새로운 패키징이 개발되고 있다. 이러한 패키징의 핵심적인 기술 중의 하나가 동일 크기 또는 다른 크기의 칩을 적층하여 패키징을 제조하는 것이다.
칩간 적층을 위하여 종래의 페이스트형 접착제를 대체하여 필름형 다이 접착 필름이 널리 사용되고 있다.
동일한 크기의 칩을 적층함에 있어서, 종래에는 필름형 스페이서나 또는 더미 실리콘(dummy silicon) 칩과 접착필름을 이용하였다. 이는 동일한 칩의 적층에 있어서 칩의 적층에 있어서 칩의 외각에 외이어 본딩 공간을 주기 위함이었다. 그러나, 이 경우 본딩된 와이어와 상부의 칩과의 접촉으로 인하여 전기적인 신호에 불량을 초래하거나 전기적인 쇼트를 유발할 수 있다.
이에 따라 스페이서를 대체하는 새로운 접착필름이 개발되었다. 이는 다이 본딩시에 다이 접착 필름이 와이어(wire)까지 덮는 형태의 필름이다. 대한민국 공개특허 제2002-0062857호에는 전기적인 단락을 방지하는 제1층과 와이어를 덮는 기능을 하는 제2층으로 이루어진 2층 구조의 필름을 제시하고 있다. 그러나, 상기 특허는 2층의 독립적인 필름의 제조가 필요하며, 칩 본딩 후에 내습성 평가를 위한 흡습/솔더 리플로우(solder refolw)시 두 층간의 탄성율과 열팽창 계수 차이에 의한 박리(delamination) 또는 크랙(crack)의 발생가능성이 있다는 문제점이 있다.
일본공개특허공보 제2006-005333호에는 동일재료이나 탄성율이 다른 2층 구조의 필름을 제시하고 있다. 이 특허에서는 동일한 재료를 사용하나 1층을 특정 건조조건으로 건조하고, 다시 그 위에 2층을 코팅한 후 1층과 다른 건조조건을 통하여 건조함으로써 재료는 같으나 상이한 탄성율을 가지도록 하였다. 그러나, 상기 특허의 경우에도 1층을 건조한 후 2층 코팅이 그 위에 진행되므로, 층간의 물리적 계면이 존재하며, 이에 따라 박리와 크랙이 발생될 가능성이 있으며, 두 번의 코팅과정을 거쳐야한다는 문제점이 있었다.
따라서, 전술한 종래 기술의 문제점을 해결하기 위한 노력이 관련 업계에서 지속되어 왔으며, 이러한 기술적 배경하에서 본 발명이 안출되었다.
본 발명이 이루고자하는 기술적 과제는, 이와 와이어간 전기적 절연효과를 가지며, 종래 페이스트 타입만으로는 불가능했던 완충 역할을 하여 다이의 박리와 크랙 및 쇼트(short)를 억제하여 다이 자체의 손상을 방지할 수 있으며, 필름형 타입만으로는 해결하지 못한 채움특성을 개선할 수 있고, 공정 자체의 비용 절감 효과를 내고자 함에 있으며, 이러한 기술적 과제를 달성할 수 있는 반도체 패키징 구조 및 패키징 방법을 제공함에 본 발명의 목적이 있다.
본 발명이 이루고자 하는 기술적 과제를 달성하기 위한 반도체 패키징 구조는, 기판, 상기 기판 상에 형성된 기판 점착층, 상기 기판 점착층 상에 형성되며, 제1 본딩 와이어에 의해 기판에 접속되어 있는 제1 다이, 상기 제1 다이 상에 형성되며, 제1 본딩 와이어를 덮는 2층 구조의 다이 접착제층 및 상기 2층 구조의 다이 접착제층 상에 형성되며, 제2 본딩 와이어에 의해 기판에 접속되어 있는 제2 다이로 이루어진 반도체 패키징 구조에 있어서, 상기 2층 구조의 다이 접착제층은, 하부측에 상기 제1 다이 상에 위치하는 제1 본딩 와이어를 완전히 덮도록 페이스트 타입의 접착제층이 형성되고, 상부측에는 필름 타입의 접착제층이 형성된 것을 특징으로 한다.
상기 페이스트 타입의 접착제층과 필름 타입의 접착제층으로 형성된 2층 구 조의 다이 접착제층은 페이스트 타입의 특징인 채움성을 장점으로 하여 다이싱 다이 접착 필름에서 필름만 사용할 경우의 부족한 점을 보완하고, 그 상부측에 형성된 필름 타입의 접착제층을 적용함으로써 기존의 필름 접착층의 장점인 다이-다이, 다이-PCB의 CTE 미스매치(mis-match)를 보완하고 상부 다이로부터의 완충역할을 할 수 있다.
상기 페이스트 타입의 접착제층은, 그 탄성율이 1.0 내지 5.0 MPa이고, 그 점도가 30,000 내지 60,000 cP인 것이 바람직하다.
상기 필름 타입의 점착제층은, 그 탄성율이 7 내지 70 MPa이고, 그 점도가 50,000 내지 200,000 cP인 것이 바람직하다.
본 발명이 이루고자 하는 기술적 과제를 달성하기 위한 반도체 패키징 방법은, (S1)기판 상에 기판 점착층을 형성하는 단계; (S2)상기 기판 점착층 상에 제1 다이를 형성한 후, 상기 제1 다이와 기판을 와이어 본딩하는 단계; (S3)상기 제1 다이 상에 2층 구조의 다이 접착제층을 형성하는 단계; 및 (S4)상기 2층 구조의 다이 접착제층 상에 제2 다이를 형성한 후, 상기 제2 다이와 기판을 와이어 본딩하는 단계;를 포함하여 진행되는 반도체 패키징 방법에 있어서, 상기 (S3) 단계는, 상기 제1 다이 상에 페이스트 타입의 접착제를 도포하여 경화시키는 단계; 상기 제2 다이의 하부에 필름 타입의 접착제를 라미네이션시키는 단계; 및 상기 제1 다이에 형성된 페이스트 타입의 접착제와 제2 다이의 하부에 라미네이션된 필름 타입의 점착제를 점착하는 단계;로 진행되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
본 발명에서는 페이스트 타입과 필름 타입의 점착제를 적절히 적용함으로서 솔더 리플로우(solder reflow)시 박리(delamination) 및 크랙(crack)의 발생을 억제하고, 내습성을 개선할 수 있으며, 제작공정을 단순히 할 수 있을 발견하였다.
본 발명은 기판, 상기 기판 상에 형성된 기판 점착층, 상기 기판 점착층 상에 형성되며, 제1 본딩 와이어에 의해 기판에 접속되어 있는 제1 다이, 상기 제1 다이 상에 형성되며, 제1 본딩 와이어를 덮는 2층 구조의 다이 접착제층 및 상기 2층 구조의 다이 접착제층 상에 형성되며, 제2 본딩 와이어에 의해 기판에 접속되어 있는 제2 다이로 이루어진 반도체 패키징 구조에 있어서, 상기 2층 구조의 다이 접착제층이 하부측에 상기 제1 다이 상에 위치하는 제1 본딩 와이어를 완전히 덮도록 페이스트 타입의 접착제층이 형성되고, 상부측에는 필름 타입의 접착제층이 형성된 것을 특징으로 한다.
상기 필름(film) 타입의 접착제층은 웨이퍼와 라미네이션되는 부분이다.
상기 필름 타입의 접착제층은 그 탄성율이 7 내지 70 MPa이고, 그 점도가 50,000 내지 200,000 cP인 것이 바람직하다.
상기 필름 타입의 접착제층의 탄성율 범위에 있어서, 상기 하한가 미만이거나 상한가를 초과할 경우에는 CTE 미스매치 보완이 어렵고, 상부 다이 부착시 충격 완화가 어려워 바람직하지 않다.
또한 상기 필름 타입의 접착제층의 점도 범위에 있어서, 상기 하한가 미만일 경우에는 필름 형성이 어려워 공정상 문제를 야기시키고, 용융유량(melt flow)를 발생시켜 바람직하지 않으며, 상기 상한가를 초과할 경우에는 페이스트 위에 부착시 분리(delamination) 등의 문제를 발생시키기 쉽다.
또한 상기 페이스트(paste) 타입의 접착제층은 상기 필름 타입의 접착제층의 하부에 형성되며, 다이 상에 위치하는 와이어를 충분히 덮을 수 있을 정도의 두께를 가지며, 와이어 손상을 최소화하는 역할을 한다.
상기 페이스트 타입의 접착제층은 그 탄성율이 1.0 내지 5.0 MPa이고, 그 점도가 30,000 내지 60,000 cP인 것이 바람직하다.
상기 페이스트 타입의 접착제층의 탄성율 범위에 있어서, 상기 하한가 미만이거나 상한가를 초과할 경우에는 CTE 미스매치 보완이 어렵고, 상부 다이 부착시 충격 완화가 어려워 바람직하지 않다.
또한 상기 페이스트 타입의 접착제층의 점도 범위에 있어서, 상기 하한가 미만일 경우에는 용융유량(melt flow)를 발생시켜 바람직하지 않으며, 상기 상한가를 초과할 경우에는 페이스트 도포 공정이나 분사 공정시 문제를 야기시킬 수 있어 바 람직하지 않다.
상기와 같은 필름 타입의 접착제층과 페이스트 타입의 접착제층은 범용 고상 및 액상 에폭시 수지, 분자량이 50,000 이상인 고무, 열 개시제, 경화제 등의 성분으로 이루어질 수 있으나, 본 발명이 이에 한하는 것은 아니다.
구체적으로, 상기 필름 타입과 페이스트 타입의 접착제층들은 범용 고상 및 액상 에폭시 수지 100 중량부에 대하여 분자량이 50,000 이상인 고무 15 내지 30 중량부; 90∼130 ℃의 온도를 기준으로 반감기가 30 내지 60 분인 열 개시제 2 내지 5 중량부; 및 경화제 1 내지 5 중량부;로 포함하여 이루어지는 것이 바람직하다.
상기 분자량이 50,000 이상인 고무는 페이스트 조성물의 점도를 조절하는 작용을 한다.
상기 분자량이 50,000 이상인 고무는 액상 폴리부타디엔, 아크릴로니트릴 부타디엔, 글리시딜 아크릴레이트, 스타이렌 부타디엔 고무 또는 아크릴로니트릴 고무 등을 사용할 수 있다.
상기 분자량이 50,000 이상인 고무는 그 함량을 증감함으로써 최종 페이스트 조성물의 점도를 조절할 수 있으며, 따라서 그 함량은 범용 고상 및 액상 에폭시 수지 100 중량부에 대하여 15 내지 30 중량부로 포함되는 것이 바람직하다. 상기 분자량이 50,000 이상인 고무의 함량범위에 있어서, 상기 하한가 미만일 경우에는 고무의 분자량이 적정수준보다 증가하여 신뢰성 및 공정성이 감소되어 바람직하지 않으며, 상기 상한가를 초과할 경우에는 고무의 분자량이 적정수준보다 감소하여 신뢰성 및 공정성이 감소되어 바람직하지 않다.
상기 범용 고상 및 액상 에폭시 수지는 취급성을 위한 택성 조절과 가요성을 위해 사용되며, 고상 및 액상의 비율이 1.0 내지 3.0인 것이 바람직하다. 상기 고상 및 액상의 비율이 상기 범위를 벗어날 경우에는 수지 점도, 테크니스(tackiness) 및 점착성이 다이 다이싱 필름의 신뢰성과 제조에 있어 적합하지 않아 바람직하지 않다.
상기 범용 고상 및 액상 에폭시 수지는 비스페놀 A 에폭시 수지, 비스페놀 F 에폭시 수지, 크레졸 노볼락 에폭시 수지 또는 페녹시계 에폭시 수지를 사용할 수 있다. 이러한 에폭시 수지는 높은 접착강도를 얻을 수 있고 반응수축률이 매우 작으며 휘발 물질이 발생하지 않는다. 또한, 기계적 성질, 전기 절연성, 내수성 및 내열성이 우수하다.
상기 열 개시제는 90∼130 ℃의 온도를 기준으로 반감기가 30 내지 60 분인 열 개시제를 사용하는 것이 바람직하다. 상기 열 개시제의 90∼130 ℃의 온도 기준 반감기가 30 분 미만이거나 60 분을 초과할 경우에는 B-스태징이 너무 빠르게 진행되거나 또는 반대로 너무 느리게 진행되어 수지의 테크니스 값이 적절하지 않게되며, 보관성 및 신뢰성 저하를 초래하여 바람직하지 않다.
바람직하게, 상기 열 개시제는 퍼옥사이드(peroxide), 하이드로퍼옥사이드(hydroperoxide), 퍼옥시디카르보네이트(peroxydicarbonates), 퍼옥시에스테르(peroxyesters), 벤조일 퍼옥사이드(benzoyl peroxide) 등을 사용할 수 있다.
상기 열 개시제는 에폭시 수지 100 중량부에 대하여 2 내지 5 중량부로 포함 되는 것이 바람직하다. 상기 열 개시제의 함량범위에 있어서, 상기 하한가 미만일 경우에는 B-스태징이 제대로 진행되지 않아 끈기가 증가하여 칩 접착이 용이하지 않으며 보관성 또한 저하되어 바람직하지 않으며, 상기 상한가를 초과할 경우에는 끈기(tack) 값이 감소하여 칩 접착이 용이하지 않아 바람직하지 않다.
상기 경화제는 잠재성 경화제로서, 아민계 경화제, 퍼옥사이드계 경화제 또는 페놀계 경화제 등을 사용할 수 있다.
상기 경화제는 에폭시 수지 100 중량부에 대하여 1 내지 5 중량부로 포함되는 것이 바람직하다. 상기 경화제의 함량범위에 있어서, 상기 하한가 미만일 경우에는 에폭시 당량에 못미치는 함량으로 경화율이 낮아지게 되며 신뢰성을 저하시켜 바람직하지 않으며, 상기 상한가를 초과할 경우에는 에폭시 당량을 초과하는 함량으로 다이 접착 불량 및 공정성 저하가 발생되어 바람직하지 않다.
상기와 같은 성분으로 이루어지는 다이 접착용 페이스트 조성물에는 반응성 용매를 더 포함할 수 있다.
상기 반응성 용매는 메틸 카비톨(methyl carbitol), 에톡시트리글리콜(ethoxytriglycol), 메틸 프로파졸(methyl propasol), 프로필 디프로파졸(propyl dipropasol) 또는 부틸 카르비톨(butyl carbitol) 등을 사용할 수 있다.
상기 반응성 용매는 그 함량을 조절함으로써 B-스태징 경화율 및 최종 페이스트 점도를 조절할 수 있으며, 따라서 상기 반응성 용매는 에폭시 수지 100 중량부에 대하여 30 내지 40 중량부로 포함되는 것이 바람직하다. 상기 반응성 용매의 함량범위에 있어서, 상기 하한가 미만일 경우에는 수지의 점도가 너무 높아 공정성 저하를 초래하여 바람직하지 않으며, 상기 상한가를 초과할 경우에는 수지의 점도가 너무 낮아 공정성 저하 및 B-스태징 경화율 저하를 초래하여 바람직하지 않다.
이하 본 발명의 반도체 패키징 방법과 이로부터 형성된 반도체 패키징 구조를 도 3을 참조하여 설명한다.
도 1은 종래 페이스트 타입의 접착제가 적용된 반도체 장치의 단면도이다. 도 1에 도시한 바와 같이, 페이스트 타입의 접착제가 적용된 반도체 장치는 기판(7) 상에 복수의 다이(1, 2)가 적층되어 있고, 각각의 다이(1, 2) 상에 형성된 전극단자(9, 9')는 본딩 와이어(3, 4)에 의해 기판(7)에 전기적으로 접속되어 있는 반도체 장치로서, 상기 본딩 와이어(3, 4)와, 이 본딩 와이어(3, 4)가 접속된 다이(1, 2)의 해당 본딩 와이어(3, 4) 측에 적층된 다이(1, 2) 사이에 페이스트 타입의 접착제층(5)이 형성된다.
또한 도 2는 종래 2층 구조의 필름 타입 접착제가 적용된 반도체 장치의 단면도이다. 도 2에 도시한 바와 같이, 2층 구조의 필름 타입 접착제가 적용된 반도체 장치는 상기 도 1에서 설명한 반도체 장치에서, 상기 본딩 와이어(3, 4)와, 이 본딩 와이어(3, 4)가 접속된 다이(1, 2)의 해당 본딩 와이어(3, 4) 측에 적층된 다이(1, 2) 사이에 2층 구조의 필름 타입의 접착제층(6, 6')이 형성된다.
도 3은 본 발명의 일실시예에 의한 페이스트 타입 접착층과 필름 타입의 접착층의 2층 구조의 다이 접착제층이 적용된 반도체 장치의 단면도이다. 도 3에 도시한 바와 같이, 2층 구조의 다이 접착제층이 적용된 반도체 장치는 기판(7) 상에 복수의 다이(1, 2)가 적층되어 있고, 각각의 다이(1, 2) 상에 형성된 전극단자(9, 9')는 본딩 와이어(3, 4)에 의해 기판(7)에 전기적으로 접속되어 있는 반도체 장치에서, 상기 본딩 와이어(3, 4)와, 이 본딩 와이어(3, 4)가 접속된 다이(1, 2)의 해당 본딩 와이어(3, 4) 측에 적층된 다이(1, 2) 사이에 본 발명의 2층 구조의 다이 접착제층(10)이 형성된다. 상기 2층 구조의 다이 접착제층(10)은 하부측에 형성되는 페이스트 타입의 접착제층(5)과 상부측에 형성되는 필름 타입의 접착제층(6)으로 이루어진다.
상기 기판(7) 상에 다이(1, 2)를 적층하는 방법은 당업계에서 실시하는 통상의 방법에 따라 실시할 수 있다. 예를 들어, 상기 다이 적층 방법은, 첫째로 기판(7) 위에 일정 성분의 페이스트 타입의 접착제를 도포한 후, 다이(1)를 스택(stack)하고 다이 본더(die bonder)를 통하여 일정 온도와 압력 조건에서 상기 도포한 접착제를 경화시켜 점착시키는 방법과; 둘째로 웨이퍼(wafer) 상태의 다이(1)에 필름 타입의 접착제를 라미네이션한 후, 소잉(sawing) 공정을 거치고 다이 픽업(die pick up) 공정을 통하여 기판(7)에 일정 온도와 압력을 가하여 다이 본더로 점착시키는 방법이 있다.
또한, 상기와 같이 적층된 다이(1) 상에는 다이 접착제를 이용하여 또 다른 다이(2)를 적층할 수 있다. 본 발명에서는 상기 다이 접착제로 2층 구조의 다이 접착제를 사용함에 특징이 있으며, 이를 이용한 다이 적층 방법은 다음과 같다.
우선, 상기 기판(7) 상에 형성된 다이(1)를 와이어 본딩하여 기판(7)과 전기적 접속을 시킨 후, 상기 다이(1) 상부에 페이스트 타입의 접착제를 적정량 도포하고 경화시켜 완전경화상태나 반경화상태의 페이스트 타입 접착제층(5)을 형성한다.
그 다음, 또 다른 다이(2)의 하부에 필름 타입의 접착제층(6)을 라미네이션한 후, 상기 라미네이션된 필름 타입의 접착제층(6)이 상기 형성한 페이스트 타입 접착제층(5)과 맞닿도록 올린 다음, 일정 시간 동안 압력 및 온도를 가하여 본딩함으로써 두 개의 다이(1, 2)를 적층할 수 있다.
이상과 같이 본 발명의 일예로는 두 개의 다이(1, 2)를 적층하는 방법만을 설명하였으나, 두 개 이상의 다이 적층시에도 상기와 같은 공정과 동일한 공정을 적용할 수 있다.
또한 도 4에 도시한 바와 같이, 다이(1, 2)를 적층한 후에는 통상의 방법에 따라 최상부 다이(2)와 기판(7)을 와이어 본딩한 후, EMC(epoxy molding compound, 11) 공정을 통하여 반도체 패키징 공정을 완료할 수 있다. 상기 이후 실시되는 와이어 본딩, EMC 공정 등은 반도체 패키징에 사용되는 통상의 방법에 따라 실시할 수 있음은 물론이다.
상기 페이스트 타입의 접착제층(5)과 필름 타입의 접착제층(6)으로 구성된 본 발명의 2층 구조의 다이 접착제층(10)은 페이스트 타입 접착제의 장점과 필름 타입 접착제의 장점만을 적용한 새로운 구조의 2층 구조의 다이 접착제층(10)으로, 페이스트 타입 접착제만으로는 불가능했던 완충 역할을 효과적으로 하여 다이 자체의 손상을 최소화할 수 있으며, 필름 타입 접착제만으로는 불가능했던 채움특성을 개선할 수 있다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지 식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 발명에 따르면 다이와 와이어간 전기적 절연효과를 가지며, 종래 페이스트 타입만으로는 불가능했던 완충 역할을 하여 다이의 박리와 크랙 및 쇼트(short)를 억제하여 다이 자체의 손상을 방지할 수 있으며, 필름형 타입만으로는 해결하지 못한 채움특성을 개선할 수 있고, 공정 자체의 비용 절감 효과를 기대할 수 있다.

Claims (9)

  1. 삭제
  2. 기판;
    상기 기판 상에 형성된 기판 점착층;
    상기 기판 점착층 상에 형성되며, 제1 본딩 와이어에 의해 기판에 접속되어 있는 제1 다이;
    상기 제1 다이 상에 형성되며, 제1 본딩 와이어를 덮는 2층 구조의 다이 접착제층; 및
    상기 2층 구조의 다이 접착제층 상에 형성되며, 제2 본딩 와이어에 의해 기판에 접속되어 있는 제2 다이;로 이루어진 반도체 패키징 구조에 있어서,
    상기 2층 구조의 다이 접착제층은, 하부측에 상기 제1 다이 상에 위치하는 제1 본딩 와이어를 완전히 덮도록 탄성율이 1.0 내지 5.0 MPa이고, 점도가 30,000 내지 60,000 cP인 페이스트 타입의 접착제층이 형성되고, 상부측에는 필름 타입의 접착제층이 형성된 것을 특징으로 하는 반도체 패키징 구조.
  3. 기판;
    상기 기판 상에 형성된 기판 점착층;
    상기 기판 점착층 상에 형성되며, 제1 본딩 와이어에 의해 기판에 접속되어 있는 제1 다이;
    상기 제1 다이 상에 형성되며, 제1 본딩 와이어를 덮는 2층 구조의 다이 접착제층; 및
    상기 2층 구조의 다이 접착제층 상에 형성되며, 제2 본딩 와이어에 의해 기판에 접속되어 있는 제2 다이;로 이루어진 반도체 패키징 구조에 있어서,
    상기 2층 구조의 다이 접착제층은, 하부측에 상기 제1 다이 상에 위치하는 제1 본딩 와이어를 완전히 덮도록 페이스트 타입의 접착제층이 형성되고, 상부측에는 탄성율이 7 내지 70 MPa이고, 점도가 50,000 내지 200,000 cP인 필름 타입의 접착제층이 형성된 것을 특징으로 하는 반도체 패키징 구조.
  4. (S1)기판 상에 기판 점착층을 형성하는 단계;
    (S2)상기 기판 점착층 상에 제1 다이를 형성한 후, 상기 제1 다이와 기판을 와이어 본딩하는 단계;
    (S3)상기 제1 다이 상에 2층 구조의 다이 접착제층을 형성하는 단계; 및
    (S4)상기 2층 구조의 다이 접착제층 상에 제2 다이를 형성한 후, 상기 제2 다이와 기판을 와이어 본딩하는 단계;를 포함하여 진행되는 반도체 패키징 방법에 있어서,
    상기 (S3) 단계는, 상기 제1 다이 상에 페이스트 타입의 접착제를 도포하여 경화시키는 단계; 상기 제2 다이의 하부에 필름 타입의 접착제를 라미네이션시키는 단계; 및 상기 제1 다이에 형성된 페이스트 타입의 접착제와 제2 다이의 하부에 라미네이션된 필름 타입의 점착제를 점착하는 단계;를 진행하여 형성되는 것을 특징으로 하는 반도체 패키징 방법.
  5. 제4항에 있어서,
    상기 페이스트 타입의 접착제 또는 상기 필름 타입의 접착제는, 범용 고상 및 액상 에폭시 수지 100 중량부에 대하여 분자량이 50,000 이상인 고무 15 내지 30 중량부; 90∼130 ℃의 온도를 기준으로 반감기가 30 내지 60 분인 열 개시제 2 내지 5 중량부; 및 경화제 1 내지 5 중량부로 이루어지는 것을 특징으로 하는 반도 체 패키징 방법.
  6. 제5항에 있어서,
    상기 분자량이 50,000 이상인 고무는, 액상 폴리부타디엔, 아크릴로니트릴 부타디엔, 글리시딜 아크릴레이트, 스타이렌 부타디엔 고무 및 아크릴로니트릴 고무로 이루어지는 군으로부터 선택된 단일물 또는 둘 이상의 혼합물인 것을 특징으로 하는 반도체 패키징 방법.
  7. 제5항에 있어서,
    상기 범용 고상 및 액상 에폭시 수지는, 비스페놀 A 에폭시 수지, 비스페놀 F 에폭시 수지, 크레졸 노볼락 에폭시 수지 및 페녹시계 에폭시 수지로 이루어지는 군으로부터 선택된 단일물 또는 둘 이상의 혼합물인 것을 특징으로 하는 반도체 패키징 방법.
  8. 제5항에 있어서,
    상기 열 개시제는, 90∼130 ℃의 온도를 기준으로 반감기가 30 내지 60 분인 열 개시제로, 퍼옥사이드(peroxide), 하이드로퍼옥사이드(hydroperoxide), 퍼옥시디카르보네이트(peroxydicarbonates), 퍼옥시에스테르(peroxyesters) 및 벤조일 퍼옥사이드(benzoyl peroxide)로 이루어지는 군으로부터 선택된 단일물 또는 둘 이상의 혼합물인 것을 특징으로 하는 반도체 패키징 방법.
  9. 제5항에 있어서,
    상기 경화제는, 아민계 경화제, 퍼옥사이드계 경화제 및 페놀계 경화제로 이루어지는 군으로부터 선택된 단일물 또는 둘 이상의 혼합물인 것을 특징으로 하는 반도체 패키징 방법.
KR1020070053463A 2007-05-31 2007-05-31 반도체 패키징 구조 및 패키징 방법 KR100877645B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070053463A KR100877645B1 (ko) 2007-05-31 2007-05-31 반도체 패키징 구조 및 패키징 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070053463A KR100877645B1 (ko) 2007-05-31 2007-05-31 반도체 패키징 구조 및 패키징 방법

Publications (2)

Publication Number Publication Date
KR20080105636A KR20080105636A (ko) 2008-12-04
KR100877645B1 true KR100877645B1 (ko) 2009-01-08

Family

ID=40366892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070053463A KR100877645B1 (ko) 2007-05-31 2007-05-31 반도체 패키징 구조 및 패키징 방법

Country Status (1)

Country Link
KR (1) KR100877645B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171819B2 (en) 2013-10-15 2015-10-27 Samsung Electronics Co., Ltd. Semiconductor package

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2783849B1 (en) * 2012-01-06 2021-09-22 LG Chem, Ltd. Encapsulation film

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060005717A (ko) * 2004-07-14 2006-01-18 주식회사 하이닉스반도체 멀티 칩 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060005717A (ko) * 2004-07-14 2006-01-18 주식회사 하이닉스반도체 멀티 칩 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171819B2 (en) 2013-10-15 2015-10-27 Samsung Electronics Co., Ltd. Semiconductor package

Also Published As

Publication number Publication date
KR20080105636A (ko) 2008-12-04

Similar Documents

Publication Publication Date Title
JP5918664B2 (ja) 積層型半導体装置の製造方法
KR100923596B1 (ko) 적층형 반도체 장치
US8334602B2 (en) Die package including encapsulated die and method of manufacturing the same
TWI606925B (zh) Thermosetting sealing resin sheet and manufacturing method of electronic part package
WO2007023852A1 (ja) 半導体装置及びその製造方法
WO1998015975A1 (fr) Dispositif semi-conducteur, substrat de montage d&#39;une puce de semi-conducteur, leurs procedes de fabrication, adhesif, et film a double couche d&#39;adhesif
US8008124B2 (en) Adhesive film for semiconductor and semiconductor device using the adhesive film
US20070152314A1 (en) Low stress stacked die packages
KR102329756B1 (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP4161544B2 (ja) 半導体素子搭載用接着フィルム
JP2013135061A (ja) 半導体装置の製造方法
KR100877645B1 (ko) 반도체 패키징 구조 및 패키징 방법
KR20070032817A (ko) 적층-다이 패키지에 있어서의 다이의 부착 방법 및 시스템
KR102012789B1 (ko) 반도체 장치
KR100673685B1 (ko) 반도체용 접착 필름
KR100896106B1 (ko) 상분리 패이스트 타입 점착제 및 그를 이용한 반도체 칩패키지 및 패키징 방법
KR100766498B1 (ko) 반도체 패키지 및 그 제조방법
KR100837000B1 (ko) 와이어 침투 다이 접착 필름
CN113380744B (zh) 半导体装置
KR100755127B1 (ko) 다이 접착용 필름, 이를 이용한 반도체 칩 패키징 방법 및 반도체 칩 패키지
KR100855787B1 (ko) 스택 패키지 스페이서용 다이 다이싱 필름
CN109478535B (zh) 半导体用粘合膜和半导体器件
KR100855786B1 (ko) 스택 패키지 스페이서용 다이 다이싱 필름
JP2002319650A (ja) フリップチップ実装体及び半導体チップの実装方法
JPH0936119A (ja) 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee