KR100877429B1 - Ferroelectric memory device - Google Patents

Ferroelectric memory device Download PDF

Info

Publication number
KR100877429B1
KR100877429B1 KR1020070058170A KR20070058170A KR100877429B1 KR 100877429 B1 KR100877429 B1 KR 100877429B1 KR 1020070058170 A KR1020070058170 A KR 1020070058170A KR 20070058170 A KR20070058170 A KR 20070058170A KR 100877429 B1 KR100877429 B1 KR 100877429B1
Authority
KR
South Korea
Prior art keywords
ferroelectric
delete delete
layer
organic
gate electrode
Prior art date
Application number
KR1020070058170A
Other languages
Korean (ko)
Other versions
KR20080063032A (en
Inventor
박병은
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to PCT/KR2007/002884 priority Critical patent/WO2008082046A1/en
Publication of KR20080063032A publication Critical patent/KR20080063032A/en
Application granted granted Critical
Publication of KR100877429B1 publication Critical patent/KR100877429B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 메모리장치에 사용되는 강유전체의 히스테리시스(Hysteresis) 및 잔류분극 특성을 획기적으로 제고하여 안정적인 메모리 동작이 가능하도록 된 강유전체를 이용한 강유전체 메모리 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ferroelectric memory device using a ferroelectric that enables stable memory operation by dramatically improving the hysteresis and residual polarization characteristics of a ferroelectric used in a memory device.

본 발명에 따른 강유전체 메모리 장치는 전계효과 트랜지스터는 기판 상측에 게이트 전극(21)이 형성되고, 상기 게이트 전극(21)의 상측에 채널형성층(22)이 형성되며, 상기 채널형성층(22)의 상측에 강유전체층(23)이 형성된다. 이때, 강유전체층(23)은 무기물 강유전 물질이나 그 고용체와 유기물 또는 유기물 강유전체 물질의 혼합물로 구성된다.In the ferroelectric memory device according to the present invention, in the field effect transistor, a gate electrode 21 is formed on the substrate, a channel forming layer 22 is formed on the gate electrode 21, and an upper side of the channel forming layer 22 is formed. The ferroelectric layer 23 is formed in the. At this time, the ferroelectric layer 23 is composed of an inorganic ferroelectric material or a solid solution thereof and a mixture of organic or organic ferroelectric materials.

강유전체 메모리, 전계효과 트랜지스터, 무기물, 유기물 Ferroelectric Memory, Field Effect Transistor, Inorganic, Organic

Description

강유전체 메모리 장치{Ferroelectric memory device}Ferroelectric memory device

도 1 내지 도 5는 본 발명에 적용되는 강유전 물질의 전압에 따른 용량 특성을 나타낸 특성그래프.1 to 5 is a characteristic graph showing the capacity characteristics according to the voltage of the ferroelectric material applied to the present invention.

도 6은 본 발명의 제1 실시예에 따른 강유전체 메모리장치의 구조를 나타낸 구조도.6 is a structural diagram showing the structure of a ferroelectric memory device according to the first embodiment of the present invention;

도 7은 도 6에 나타낸 강유전체 메모리장치의 등가회로 구성을 나타낸 도면.FIG. 7 is a diagram showing an equivalent circuit configuration of the ferroelectric memory device shown in FIG.

도 8은 본 발명의 제2 실시예에 따른 강유전체 메모리장치의 구조를 나타낸 구조도.8 is a structural diagram showing the structure of a ferroelectric memory device according to the second embodiment of the present invention;

도 9는 도 8에 나타낸 강유전체 메모리장치의 제조공정을 설명하기 위한 도면.9 is a view for explaining a manufacturing process of the ferroelectric memory device shown in FIG.

도 10은 도 8에 나타낸 실시예의 변형예에 따른 강유전체 메모리 장치의 구조를 나타낸 구조도.10 is a structural diagram showing a structure of a ferroelectric memory device according to a modification of the embodiment shown in FIG.

도 11은 본 발명에 따른 강유전체 메모리장치의 다른 구조예를 나타낸 구조도.11 is a structural diagram showing another structural example of the ferroelectric memory device according to the present invention;

*** 도면의 주요 부분에 대한 간단한 설명 ****** Brief description of the main parts of the drawing ***

10 : 기판, 21 : 게이트 전극,10: substrate, 21: gate electrode,

22 : 채널형성층, 23 : 강유전체층,22: channel forming layer, 23: ferroelectric layer,

24 : 드레인전극, 25 : 소스전극.24: drain electrode, 25: source electrode.

본 발명은 강유전체를 이용한 메모리 장치에 관한 것이다.The present invention relates to a memory device using a ferroelectric.

현재, 개인용 컴퓨터를 비롯하여 대부분의 전자 장치에 있어서는 필수적으로 메모리 장치가 채용되어 사용되고 있다. 이들 메모리 장치는 크게 EPROM(Electrically Programmable Read Only Memory)과 EEPROM(Electrically Erasable PROM), 플래시 ROM(Flash ROM) 등의 ROM과, SRAM(Static Random Access Memory)과 DRAM(Dynamic RAM), FRAM(Ferroelectric RAM) 등의 RAM으로 구분된다. 이들 메모리 장치는 통상 실리콘 등의 반도체 웨이퍼상에 캐패시터와 트랜지스터를 형성하여 만들게 된다.At present, memory devices are essentially adopted in most electronic devices including personal computers. These memory devices are mainly ROMs such as EPROM (Electrically Programmable Read Only Memory), EEPROM (Electrically Erasable PROM), Flash ROM (Flash ROM), Static Random Access Memory (SRAM), Dynamic RAM (DRAM), and Ferroelectric RAM (FRAM). RAM). These memory devices are usually made by forming a capacitor and a transistor on a semiconductor wafer such as silicon.

종래의 메모리 장치는 주로 메모리 셀의 집적도를 높일 수 있는 방안에 대해서 연구되어 왔다. 그러나, 최근에 이르러 전원공급을 차단해도 저장되어 있는 데이터를 유지할 수 있는 비휘발성 메모리에 대한 관심이 높아지면서 메모리장치의 재료로서 강유전성 물질을 이용하는 방안에 대하여 많은 연구가 진행되고 있다.Conventional memory devices have been mainly studied for ways to increase the density of memory cells. However, in recent years, as the interest in non-volatile memory that can maintain stored data even when the power supply is cut off, a lot of researches on the use of ferroelectric material as a material of the memory device.

현재, 메모리장치에 이용되는 강유전성 물질로는 PZT(lead zirconate titanate), SBT(Strontium bismuth tantalite), BLT(Lanthanum-substituted bismuth titanate) 등의 무기물이 주로 이용되고 있다. 그러나, 이러한 무기물 강유전체의 경우에는 우선 그 가격이 고가이고, 시간에 따라 극성특성의 열화가 초래되며, 박막형성에 고온처리가 필요함은 물론 고가의 장비가 필요하다는 단점이 있다.Currently, inorganic materials such as lead zirconate titanate (PZT), strontium bismuth tantalite (SBT), and lanthanum-substituted bismuth titanate (BLT) are mainly used as ferroelectric materials used in memory devices. However, in the case of such inorganic ferroelectric, its price is high, and the deterioration of polarity characteristics is caused over time, and high temperature treatment is required as well as expensive equipment is required.

상기한 사정을 고려하여 본 출원인 및 발명자는 대한민국 특허출원 제2005-0039167호 및 제2006-0003399호 및 2006-0041814호를 통해 유기물을 이용하는 강유전체 메모리 장치에 대하여 출원한 바 있다.In consideration of the above circumstances, the present applicant and the inventor have applied for a ferroelectric memory device using organic materials through Korean Patent Application Nos. 2005-0039167 and 2006-0003399 and 2006-0041814.

그러나, 유기물을 이용한 메모리 장치의 경우에는 동일한 메모리 구조를 채용하는 경우 종래의 무기물 메모리에 비하여 고집적화가 불리하다는 단점이 있게 된다.However, in the case of a memory device using an organic material, when the same memory structure is adopted, high integration is disadvantageous as compared with a conventional inorganic memory.

이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 제조가 용이하고 저가격이며, 극성특성이 우수하며, 동일한 면적에 대하여 많은 수의 메모리 셀을 제조할 수 있도록 된 메모리 장치를 제공함에 목적이 있다. Accordingly, the present invention has been made in view of the above circumstances, and an object of the present invention is to provide a memory device that is easy to manufacture, low cost, and has excellent polarity characteristics, and that enables a large number of memory cells to be manufactured in the same area. have.

상기 목적을 실현하기 위한 본 발명의 제1 관점에 따른 강유전체 메모리 장치는 기판과, 게이트전극, 드레인 및 소오스전극, 채널형성층 및 강유전체층을 포함하여 구성되고, 상기 강유전체층은 무기물 강유전 물질과 유기물의 혼합물로 구성되며, 상기 게이트전극과 강유전체층 사이에 채널형성층이 형성되는 것을 특징으 로 한다.The ferroelectric memory device according to the first aspect of the present invention for realizing the above object comprises a substrate, a gate electrode, a drain and source electrode, a channel forming layer and a ferroelectric layer, wherein the ferroelectric layer is formed of an inorganic ferroelectric material and an organic material. It is composed of a mixture, characterized in that the channel forming layer is formed between the gate electrode and the ferroelectric layer.

또한, 본 발명의 제2 관점에 따른 강유전체 메모리 장치는 기판과, 게이트전극, 드레인 및 소오스전극, 채널형성층 및 강유전체층을 포함하여 구성되고, 상기 강유전체층은 무기물 강유전 물질의 고용체와 유기물의 혼합물로 구성되며, 상기 게이트전극과 강유전체층 사이에 채널형성층이 형성되는 것을 특징으로 한다.In addition, the ferroelectric memory device according to the second aspect of the present invention includes a substrate, a gate electrode, a drain and a source electrode, a channel forming layer, and a ferroelectric layer, wherein the ferroelectric layer is a mixture of a solid solution of an inorganic ferroelectric material and an organic material. And a channel forming layer is formed between the gate electrode and the ferroelectric layer.

또한, 본 발명의 제3 관점에 따른 강유전체 메모리 장치는 기판과, 게이트전극, 드레인 및 소오스전극, 채널형성층 및 강유전체층을 포함하여 구성되고, 상기 강유전체층은 무기물 강유전 물질과 유기물의 혼합물로 구성되며, 상기 게이트전극과 채널형성층 사이에 강유전체층이 형성되는 것을 특징으로 한다.In addition, the ferroelectric memory device according to the third aspect of the present invention includes a substrate, a gate electrode, a drain and a source electrode, a channel forming layer, and a ferroelectric layer, wherein the ferroelectric layer is composed of a mixture of inorganic ferroelectric materials and organic materials. The ferroelectric layer is formed between the gate electrode and the channel forming layer.

또한, 본 발명의 제4 관점에 따른 강유전체 메모리 장치는 기판과, 게이트전극, 드레인 및 소오스전극, 채널형성층 및 강유전체층을 포함하여 구성되고, 상기 강유전체층은 무기물 강유전 물질의 고용체와 유기물의 혼합물로 구성되며, 상기 게이트전극과 채널형성층 사이에 강유전체층이 형성되는 것을 특징으로 한다.In addition, the ferroelectric memory device according to the fourth aspect of the present invention includes a substrate, a gate electrode, a drain and a source electrode, a channel forming layer, and a ferroelectric layer, wherein the ferroelectric layer is a mixture of a solid solution of an inorganic ferroelectric material and an organic material. The ferroelectric layer is formed between the gate electrode and the channel forming layer.

또한, 상기 채널형성층은 유기물 또는 무기물 반도체층인 것을 특징으로 한다.In addition, the channel forming layer is characterized in that the organic or inorganic semiconductor layer.

또한, 상기 채널형성층은 절연층인 것을 특징으로 한다.In addition, the channel forming layer is characterized in that the insulating layer.

또한, 상기 기판은 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이 트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 또는 이것들의 혼합물 및 화합물 중 하나를 포함하는 것을 특징으로 한다.In addition, the substrate is polyimide (PI), polycarbonate (PC), polyether sulfone (PES), polyether ether ketone (PEEK), polybutylene terephthalate (PBT), polyethylene terephthalate (PET), polychloride Vinyl (PVC), polyethylene (PE), ethylene copolymers, polypropylene (PP), propylene copolymers, poly (4-methyl-1-pentene) (TPX), polyarylate (PAR), polyacetal (POM) , Polyphenylene oxide (PPO), polysulfone (PSF), polyphenylene sulfide (PPS), polyvinylidene chloride (PVDC), polyvinyl acetate (PVAC), polyvinyl alcohol (PVAL), polyvinyl acetal, polystyrene (PS), AS resin, ABS resin, polymethyl methacrylate (PMMA), fluorine resin, phenol resin (PF), melamine resin (MF), urea resin (UF), unsaturated polyester (UP), epoxy resin ( EP), diallyl phthalate resin (DAP), polyurethane (PUR), polyamide (PA), silicone resin (SI) or mixtures and compounds thereof And that is characterized.

또한, 상기 기판이 종이를 포함하는 재질로 구성되는 것을 특징으로 한다.In addition, the substrate is characterized in that it is made of a material containing paper.

또한, 상기 무기물 강유전 물질이 산화물 강유전체, 불화물 강유전체, 강유전체 반도체나 이들 무기물의 혼합물 중 적어도 하나 이상을 포함하는 것을 특징으로 한다.The inorganic ferroelectric material may include at least one of an oxide ferroelectric, a fluoride ferroelectric, a ferroelectric semiconductor, and a mixture of these inorganic materials.

또한, 상기 혼합물에 실리사이트, 실리케이트 또는 다른 금속이 추가로 혼합되어 있는 것을 특징으로 한다.In addition, the mixture is characterized in that the silicate, silicate or other metal is further mixed.

또한, 상기 유기물이 고분자 강유전체인 것을 특징으로 한다.In addition, the organic material is characterized in that the polymer ferroelectric.

또한, 상기 고분자 강유전체가 폴리비닐리덴 플로라이드(PVDF), 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체, 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 중 적어도 하나 이상을 포함하는 것을 특징으로 한다.In addition, the polymeric ferroelectric includes at least one or more of polyvinylidene fluoride (PVDF), a polymer, a copolymer, or a terpolymer comprising the PVDF, an odd number of nylon, a cyano polymer, and polymers or copolymers thereof. Characterized in that.

또한, 상기 고분자 강유전체가 PVDF-TrFE인 것을 특징으로 한다.In addition, the polymer ferroelectric is characterized in that the PVDF-TrFE.

또한, 상기 강유전체층이 무기물 강유전 물질의 용액과 유기물 용액의 혼합 용액을 가열 소성시켜 생성된 것임을 특징으로 한다.In addition, the ferroelectric layer is characterized in that it is produced by heating and baking a mixed solution of the inorganic ferroelectric material and the organic solution.

또한, 본 발명의 제5 관점에 따른 강유전체 메모리 장치는 기판 상에 다수의 메모리 셀을 적층하여 형성하고, 상기 메모리 셀은 게이트전극, 드레인 및 소스전극, 채널형성층 및 강유전체층을 포함하여 구성되며, 상기 강유전체층은 무기물 강유전 물질과 유기물의 혼합물로 구성되고, 상기 게이트전극과 강유전체층 사이에 채널형성층이 형성되는 것을 특징으로 한다.In addition, the ferroelectric memory device according to the fifth aspect of the present invention is formed by stacking a plurality of memory cells on a substrate, and the memory cell includes a gate electrode, a drain and a source electrode, a channel forming layer, and a ferroelectric layer, The ferroelectric layer is composed of a mixture of an inorganic ferroelectric material and an organic material, and a channel forming layer is formed between the gate electrode and the ferroelectric layer.

또한, 본 발명의 제6 관점에 따른 강유전체 메모리 장치는 기판 상에 다수의 메모리 셀을 적층하여 형성하고, 상기 메모리 셀은 게이트전극, 드레인 및 소스전극, 채널형성층 및 강유전체층을 포함하여 구성되며, 상기 강유전체층은 무기물 강유전 물질의 고용체와 유기물의 혼합물로 구성되고, 상기 게이트전극과 강유전체층 사이에 채널형성층이 형성되는 것을 특징으로 한다.In addition, the ferroelectric memory device according to the sixth aspect of the present invention is formed by stacking a plurality of memory cells on a substrate, and the memory cell includes a gate electrode, a drain and a source electrode, a channel forming layer, and a ferroelectric layer, The ferroelectric layer is composed of a mixture of a solid solution of an inorganic ferroelectric material and an organic material, and a channel forming layer is formed between the gate electrode and the ferroelectric layer.

또한, 본 발명의 제7 관점에 따른 강유전체 메모리 장치는 기판 상에 다수의 메모리 셀을 적층하여 형성하고, 상기 메모리 셀은 게이트전극, 드레인 및 소스전극, 채널형성층 및 강유전체층을 포함하여 구성되며, 상기 강유전체층은 무기물 강유전 물질과 유기물의 혼합물로 구성되고, 상기 게이트전극과 채널형성층 사이에 강유전체층이 형성되는 것을 특징으로 한다.In addition, the ferroelectric memory device according to the seventh aspect of the present invention is formed by stacking a plurality of memory cells on a substrate, the memory cell comprises a gate electrode, a drain and source electrode, a channel forming layer and a ferroelectric layer, The ferroelectric layer is composed of a mixture of an inorganic ferroelectric material and an organic material, characterized in that the ferroelectric layer is formed between the gate electrode and the channel forming layer.

또한, 본 발명의 제8 관점에 따른 강유전체 메모리 장치는 기판 상에 다수의 메모리 셀을 적층하여 형성하고, 상기 메모리 셀은 게이트전극, 드레인 및 소스전극, 채널형성층 및 강유전체층을 포함하여 구성되며, 상기 강유전체층은 무기물 강유전 물질의 고용체와 유기물의 혼합물로 구성되며, 상기 게이트전극과 채널형성층 사이에 강유전체층이 형성되는 것을 특징으로 한다.In addition, the ferroelectric memory device according to the eighth aspect of the present invention is formed by stacking a plurality of memory cells on a substrate, and the memory cell includes a gate electrode, a drain and a source electrode, a channel forming layer, and a ferroelectric layer, The ferroelectric layer is composed of a mixture of an organic solution with a solid solution of an inorganic ferroelectric material, characterized in that the ferroelectric layer is formed between the gate electrode and the channel forming layer.

또한, 상기 메모리 셀 사이에 절연층이 형성되고, 상기 절연층이 유기물인 것을 특징으로 한다.In addition, an insulating layer is formed between the memory cells, and the insulating layer is an organic material.

또한, 상기 적층된 메모리 셀은 강유전층이 상호 인접하게 배치되는 것을 특징으로 한다.In addition, the stacked memory cells are characterized in that the ferroelectric layer is disposed adjacent to each other.

또한, 상기 적층된 메모리 셀은 게이트 전극이 상호 인접하게 배치되는 것을 특징으로 한다.In addition, the stacked memory cells may have gate electrodes disposed adjacent to each other.

이하, 도면을 참조하여 본 발명에 따른 실시예를 설명한다.Hereinafter, an embodiment according to the present invention will be described with reference to the drawings.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

우선, 본 발명의 기본 개념을 설명한다.First, the basic concept of the present invention will be described.

현재 강유전 특성을 나타내는 물질로서는 다양한 것이 알려져 있다. 이들 물질로서는 크게 무기물과 유기물로 구분된다. 무기물 강유전체로서는 산화물 강유전체, BMF(BaMgF4) 등의 불화물 강유전체, 강유전체 반도체 등이 있고, 유기물 강유전체로서는 고분자 강유전체가 있다.Currently, various materials are known as ferroelectric properties. These substances are largely divided into inorganic and organic substances. Examples of the inorganic ferroelectric include oxide ferroelectrics, fluoride ferroelectrics such as BMF (BaMgF 4 ), ferroelectric semiconductors, and the like, and polymer ferroelectrics as organic ferroelectrics.

상기, 산화물 강유전체로서는 예컨대 PZT(PbZrxTi1-xO3), BaTiO3, PbTiO3 등의 페로브스카이트(Perovskite) 강유전체, LiNbO3, LiTaO3 등의 수도 일메나이트(Pseudo-ilmenite) 강유전체, PbNb3O6, Ba2NaNb5O15 등의 텅스텐-청동(TB) 강유전체, SBT(SrBi2Ta2O9), BLT((Bi,La)4Ti3O12), Bi4Ti3O12 등의 비스무스 층구조의 강유전체 및 La2Ti2O7 등의 파이로클로어(Pyrochlore) 강유전체와 이들 강유전체의 고용체(固溶體)를 비롯하여 Y, Er, Ho, Tm, Yb, Lu 등의 희토류 원소(R)를 포함하는 RMnO3과 PGO(Pb5Ge3O11), BFO(BiFeO3) 등이 있다.As the oxide ferroelectric, for example, Pseudo-ilmenite ferroelectric such as Perovskite ferroelectric such as PZT (PbZr x Ti 1-x O 3 ), BaTiO 3 , PbTiO 3 , LiNbO 3 , LiTaO 3, and the like , Tungsten-bronze (TB) ferroelectrics such as PbNb 3 O 6 , Ba 2 NaNb 5 O 15 , SBT (SrBi 2 Ta 2 O 9 ), BLT ((Bi, La) 4 Ti 3 O 12 ), Bi 4 Ti 3 Ferroelectrics of bismuth layer structure such as O 12 and Pyrochlore ferroelectrics such as La 2 Ti 2 O 7 and solid solutions of these ferroelectrics, as well as Y, Er, Ho, Tm, Yb, Lu, etc. RMnO 3 , PGO (Pb 5 Ge 3 O 11 ), and BFO (BiFeO 3 ) containing a rare earth element (R).

또한, 상기 강유전체 반도체로서는 CdZnTe, CdZnS, CdZnSe, CdMnS, CdFeS, CdMnSe 및 CdFeSe 등의 2-6족 화합물이 있다.Examples of the ferroelectric semiconductors include Group 2-6 compounds such as CdZnTe, CdZnS, CdZnSe, CdMnS, CdFeS, CdMnSe, and CdFeSe.

또한, 상기 고분자 강유전체로서는 예컨대 폴리비닐리덴 플로라이드(PVDF)나, 이 PVDF를 포함하는 중합체, 공중합체, 또는 삼원공중합체가 포함되고, 그 밖에 홀수의 나일론, 시아노중합체 및 이들의 중합체나 공중합체 등이 포함된다.As the polymer ferroelectric, for example, polyvinylidene fluoride (PVDF), a polymer, a copolymer, or a terpolymer containing the PVDF is included. In addition, an odd number of nylons, cyano polymers, polymers thereof and air Coalescing and the like.

일반적으로 산화물 강유전체, 불화물 강유전체 및 강유전체 반도체 등의 무기물 강유전체는 유기물 강유전체에 비하여 유전률이 매우 높다. 따라서, 현재 일반적으로 제안되고 있는 강유전성 전계효과 트랜지스터나 강유전체 메모리의 경우에는 강유전층의 재료로서 무기물 강유전체를 채용하고 있다.In general, inorganic ferroelectrics such as oxide ferroelectrics, fluoride ferroelectrics, and ferroelectric semiconductors have a higher dielectric constant than organic ferroelectrics. Therefore, in the case of ferroelectric field effect transistors and ferroelectric memories, which are currently generally proposed, an inorganic ferroelectric is employed as a material of the ferroelectric layer.

그러나, 상기한 무기물 강유전체의 경우에는 이를 기판상에 형성할 때 예컨대 500도 이상의 고온처리가 요구된다. 고온처리를 통해 실리콘 기판상에 무기물 강유전체층을 형성하는 경우에는 고온에 의해 강유전체층과 실리콘 기판과의 경계면에 저품질의 천이층이 형성되고 강유전 물질의 Pb, Bi와 같은 원소가 실리콘 기판에 확산되게 됨으로써 강유전체 메모리의 데이터 유지시간이 매우 짧아지는 문제가 발생하게 된다.However, in the case of the inorganic ferroelectric described above, a high temperature treatment of, for example, 500 degrees or more is required when forming it on a substrate. When the inorganic ferroelectric layer is formed on the silicon substrate through the high temperature treatment, a low quality transition layer is formed on the interface between the ferroelectric layer and the silicon substrate by high temperature, and elements such as Pb and Bi of the ferroelectric material are diffused on the silicon substrate. This causes a problem that the data holding time of the ferroelectric memory becomes very short.

본 발명에서는 강유전 물질로서 무기물 강유전 물질과 유기물 또는 유기물 강유전 물질의 혼합물을 사용한다.In the present invention, a mixture of an inorganic ferroelectric material and an organic or organic ferroelectric material is used as the ferroelectric material.

본 발명자가 연구한 바에 따르면 무기물 강유전 물질의 경우에는 유전율이 높은 반면에 그 형성온도가 높게 형성된다. 또한, 유기물 강유전 물질을 포함하는 유기물의 경우에는 유전율이 낮은 반면에 그 형성온도가 매우 낮다. 따라서, 무기물 강유전 물질과 유기물 또는 유기물 강유전 물질을 혼합하게 되면 일정 이상의 유전율을 가지면서 형성온도가 매우 낮은 강유전 물질을 얻을 수 있게 된다.According to the inventors' research, the inorganic ferroelectric material has a high dielectric constant while its formation temperature is high. In addition, the organic material including the organic ferroelectric material has a low dielectric constant while its formation temperature is very low. Therefore, when the inorganic ferroelectric material and the organic or organic ferroelectric material are mixed, the ferroelectric material having a very high dielectric constant and having a very low formation temperature can be obtained.

여기서 무기물 강유전 물질과 유기물 또는 유기물 강유전 물질을 혼합하는 방법으로는 다음과 같은 방법을 사용할 수 있다.Herein, the following method may be used as a method of mixing an inorganic ferroelectric material and an organic or organic ferroelectric material.

1. 무기물 파우더와 유기물 파우더를 혼합한 후, 이를 용매에 녹여서 혼합 용액을 생성.1. After mixing inorganic powder and organic powder, dissolve it in solvent to produce mixed solution.

2. 무기물 용액에 유기물 파우더를 용해시켜 혼합 용액을 생성.2. Dissolve organic powder in mineral solution to produce mixed solution.

3. 유기물 용액에 무기물 파우더를 용해시켜 혼합 용액을 생성.3. Dissolve the inorganic powder in the organic solution to produce a mixed solution.

4. 무기물 용액과 유기물 용액을 혼합하여 혼합 용액을 생성.4. Mix the inorganic and organic solutions to form a mixed solution.

또한, 무기물 강유전 물질과 유기물을 혼합하는 방식에 있어서도 다음과 같은 방식을 채용하는 것이 가능하다.In addition, in the method of mixing the inorganic ferroelectric material and the organic material, it is possible to adopt the following method.

1. 강유전 무기물과 유기물을 혼합.1. Mix ferroelectric minerals and organics.

2. 강유전 무기물과 강유전 유기물을 혼합.2. Mix ferroelectric minerals with ferroelectric organics.

3. 강유전 무기물의 고용체와 유기물을 혼합.3. Mix solid solution of organic fertilizer with organic material.

4. 강유전 무기물의 고용체와 강유전 유기물을 혼합.4. Mix solid solution of ferroelectric mineral with ferroelectric organic material.

5. 제1 내지 제4 방식에 따른 혼합물에 실리사이트, 실리케이트 또는 다른 금속을 혼합.5. Mixing silicide, silicate or other metals into the mixture according to the first to fourth manners.

물론, 여기서 상기 무기물과 유기물의 혼합 방법 및 방식은 특정한 것에 한정되지 않고, 무기물과 유기물을 적절하게 혼합할 수 있는 어떤 임의의 방법을 채용할 수 있다.Of course, the mixing method and method of the said inorganic substance and organic substance are not limited to a specific thing, Any arbitrary method which can mix an inorganic substance and an organic substance suitably can be employ | adopted here.

또한, 상기 강유전 무기물과 혼합되는 유기물로서는 일반적인 모노 머(monomer), 올리고머(oligomer), 폴리머(polymer), 코폴리머(copolymer), 바람직하게는 유전율이 높은 유기물 재료가 사용될 수 있다.In addition, as the organic material mixed with the ferroelectric inorganic material, a general monomer, oligomer, polymer, copolymer, preferably an organic material having a high dielectric constant may be used.

이들 재료로서는 예컨대 PVP(polyvinyl pyrrolidone), PC(poly carbonate), PVC(polyvinyl chloride), PS(polystyrene), 에폭시(epoxy), PMMA(polymethyl methacrylate), PI(polyimide), PE(polyehylene), PVA(polyvinyl alcohol), 나일론 66(polyhezamethylene adipamide), PEKK(polytherketoneketone) 등이 있다.These materials include, for example, polyvinyl pyrrolidone (PVP), polycarbonate (PC), polyvinyl chloride (PVC), polystyrene (PS), epoxy (epoxy), polymethyl methacrylate (PMMA), polyimide (PE), poly (ethylene) (PE), and PVA ( polyvinyl alcohol), nylon 66 (polyhezamethylene adipamide), and PEKK (polytherketoneketone).

또한, 상기 유기물로서는 불화 파라-자일렌(fluorinated para-xylene), 플루오로폴리아릴에테르(fluoropolyarylether), 불화 폴리이미드(fluorinated polyimide), 폴리스티렌(polystyrene), 폴리(α-메틸 스티렌)(poly(α-methyl styrene)), 폴리(α-비닐나프탈렌)(poly(α-vinylnaphthalene)), 폴리(비닐톨루엔)(poly(vinyltoluene)), 폴리에틸렌(polyethylene), 시스-폴리부타디엔(cis-polybutadiene), 폴리프로필렌(polypropylene), 폴리이소프렌(polyisoprene), 폴리(4-메틸-1-펜텐)(poly(4-methyl-1-pentene)), 폴리(테트라플루오로에틸렌)(poly(tetrafluoroethylene)), 폴리(클로로트리플루오로에틸렌)(poly(chlorotrifluoroethylene), 폴리(2-메틸-1,3-부타디엔)(poly(2-methyl-1,3-butadiene)), 폴리(p-크실릴렌)(poly(p-xylylene)), 폴리(α-α-α'-α'-테트라플루오로-p-크실릴렌)(poly(α-α-α'-α'-tetrafluoro-p-xylylene)), 폴리[1,1-(2-메틸 프로판)비스(4-페닐)카보네이트](poly[1,1-(2-methyl propane)bis(4-phenyl)carbonate]), 폴리(시클로헥실 메타크릴레이트)(poly(cyclohexyl methacrylate)), 폴리(클로로스티렌)(poly(chlorostyrene)), 폴리(2,6-디메틸-1,4- 페닐렌 에테르)(poly(2,6-dimethyl-1,4-phenylene ether)), 폴리이소부틸렌(polyisobutylene), 폴리(비닐 시클로헥산)(poly(vinyl cyclohexane)), 폴리(아릴렌 에테르)(poly(arylene ether)) 및 폴리페닐렌(polyphenylene) 등의 비극성 유기물이나, 폴리(에틸렌/테트라플루오로에틸렌)(poly(ethylene/tetrafluoroethylene)), 폴리(에틸렌/클로로트리플루오로에틸렌)(poly(ethylene/chlorotrifluoroethylene)), 불화 에틸렌/프로필렌 코폴리머(fluorinated ethylene/propylene copolymer), 폴리스티렌-코-α-메틸 스티렌(polystyrene-co-α-methyl styrene), 에틸렌/에틸 아크릴레이트 코폴리머(ethylene/ethyl acrylate copolymer), 폴리(스티렌/10%부타디엔)(poly(styrene/10%butadiene), 폴리(스티렌/15%부타디엔)(poly(styrene/15%butadiene), 폴리(스티렌/2,4-디메틸스티렌)(poly(styrene/2,4-dimethylstyrene), Cytop, Teflon AF, 폴리프로필렌-코-1-부텐(polypropylene-co-1-butene) 등의 저유전율 코폴리머 등이 사용될 수 있다.In addition, as the organic material, fluorinated para-xylene, fluoropolyarylether, fluorinated polyimide, polystyrene, poly (α-methyl styrene) (poly (α) -methyl styrene), poly (α-vinylnaphthalene), poly (vinyltoluene), polyethylene, cis-polybutadiene, poly Propylene, polyisoprene, poly (4-methyl-1-pentene), poly (tetrafluoroethylene), poly ( Chlorotrifluoroethylene (poly (chlorotrifluoroethylene), poly (2-methyl-1,3-butadiene) (poly (2-methyl-1,3-butadiene)), poly (p-xylylene) (poly ( p-xylylene)), poly (α-α-α'-α'-tetrafluoro-p-xylylene) (poly (α-α-α'-α'-tetrafluoro-p-xylylene)), poly [1,1- (2-methyl propane) bis (4-phenyl) carbonate] (poly [1,1- (2-methyl propane) bis (4-phenyl) carbonate]), poly (cyclohexyl methacrylate), poly (chlorostyrene), poly (2,6- Dimethyl-1,4-phenylene ether) (poly (2,6-dimethyl-1,4-phenylene ether)), polyisobutylene, poly (vinyl cyclohexane), Nonpolar organic substances such as poly (arylene ether) and polyphenylene, poly (ethylene / tetrafluoroethylene), poly (ethylene / chlorotri Poly (ethylene / chlorotrifluoroethylene), fluorinated ethylene / propylene copolymer, polystyrene-co-α-methyl styrene, ethylene / ethyl acryl Ethylene / ethyl acrylate copolymer, poly (styrene / 10% butadiene) (poly (styrene / 10% butadiene), poly (styrene / 15% butadiene) (po ly (styrene / 15% butadiene), poly (styrene / 2,4-dimethylstyrene) (poly (styrene / 2,4-dimethylstyrene), Cytop, Teflon AF, polypropylene-co-1-butene (polypropylene-co- Low dielectric constant copolymers such as 1-butene) and the like can be used.

그리고, 그 밖에 폴리아센(polyacene), 폴리페닐렌(polyphenylene), 폴리(페닐렌 비닐렌) (poly(phenylene vinylene)), 폴리플루오렌(polyfluorene)과 같은 공액 탄화수소 폴리머, 및 그러한 공액 탄화수소의 올리고머; 안트라센(anthracene), 테트라센(tetracene), 크리센(chrysene), 펜타센(pentacene), 피렌(pyrene), 페릴렌(perylene), 코로넨(coronene)과 같은 축합 방향족 탄화수소 (condensed aromatic hydrocarbons); p-쿼터페닐(p-quaterphenyl)(p-4P), p-퀸쿼페닐(p-quinquephenyl)(p-5P), p-섹시페닐(p-sexiphenyl)(p-6P)과 같은 올리고머성 파라 치환 페닐렌 (oligomeric para substituted phenylenes); 폴리(3-치환 티오펜) (poly(3-substituted thiophene)), 폴리(3,4-이치환 티오펜) (poly(3,4-bisubstituted thiophene)), 폴리벤조티오펜 (polybenzothiophene)), 폴리이소티아나프텐 (polyisothianaphthene), 폴리(N-치환 피롤) (poly(N-substituted pyrrole)), 폴리(3-치환 피롤) (poly(3-substituted pyrrole)), 폴리(3,4-이치환 피롤) (poly(3,4-bisubstituted pyrrole)), 폴리퓨란(polyfuran), 폴리피리딘(polypyridine), 폴리-1,3,4-옥사디아졸 (poly-1,3,4-oxadiazoles), 폴리이소티아나프텐(polyisothianaphthene), 폴리(N-치환 아닐린) (poly(N-substituted aniline)), 폴리(2-치환 아닐린) (poly(2-substituted aniline)), 폴리(3-치환 아닐린) (poly(3-substituted aniline)), 폴리(2,3-치환 아닐린) (poly(2,3-bisubstituted aniline)), 폴리아줄렌 (polyazulene), 폴리피렌 (polypyrene)과 같은 공액 헤테로고리형 폴리머; 피라졸린 화합물 (pyrazoline compounds); 폴리셀레노펜 (polyselenophene); 폴리벤조퓨란 (polybenzofuran); 폴리인돌 (polyindole); 폴리피리다진 (polypyridazine); 벤지딘 화합물 (benzidine compounds); 스틸벤 화합물 (stilbene compounds); 트리아진 (triazines); 치환된 메탈로- 또는 메탈-프리 포르핀 (substituted metallo- or metal-free porphines), 프탈로시아닌 (phthalocyanines), 플루오로프탈로시아닌 (fluorophthalocyanines), 나프탈로시아닌 (naphthalocyanines) 또는 플루오로나프탈로시아닌 (fluoronaphthalocyanines); C60 및 C70 풀러렌(fullerenes); N,N'-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴-1,4,5,8-나프탈렌테트라카르복실릭 디이미드 (N,N'-dialkyl, substituted dialkyl, diaryl or substituted diaryl-1,4,5,8-naphthalenetetracarboxylic diimide) 및 불화 유도체; N,N'-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴 3,4,9,10-페릴렌테트라카르복실릭 디이미드 (N,N'-dialkyl, substituted dialkyl, diaryl or substituted diaryl 3,4,9,10-perylenetetracarboxylic diimide); 배쏘페난쓰롤린 (bathophenanthroline); 디페노퀴논 (diphenoquinones); 1,3,4-옥사디아졸 (1,3,4-oxadiazoles); 11,11,12,12-테트라시아노나프토-2,6-퀴노디메탄 (11,11,12,12-tetracyanonaptho-2,6-quinodimethane); α,α'-비스(디티에노[3,2-b2',3'-d]티오펜) (α,α'-bis(dithieno[3,2-b2',3'-d]thiophene)); 2,8-디알킬, 치환된 디알킬, 디아릴 또는 치환된 디아릴 안트라디티오펜 (2,8-dialkyl, substituted dialkyl, diaryl or substituted diaryl anthradithiophene); 2,2'-비벤조[1,2-b:4,5-b']디티오펜 (2,2'-bibenzo[1,2-b:4,5-b']dithiophene) 등의 유기 반-전도성(semi-conducting) 재료나 이들의 화합물, 올리고머 및 화합물 유도체 등이 사용될 수 있다.And other conjugated hydrocarbon polymers such as polyacene, polyphenylene, poly (phenylene vinylene), polyfluorene, and oligomers of such conjugated hydrocarbons. ; Condensed aromatic hydrocarbons such as anthracene, tetratracene, chrysene, pentacene, pyrene, perylene and coronene; oligomeric para substitutions such as p-quaterphenyl (p-4P), p-quinquephenyl (p-5P), p-sexiphenyl (p-6P) Oligomeric para substituted phenylenes; Poly (3-substituted thiophene), poly (3,4-bisubstituted thiophene), polybenzothiophene, poly Isothianaphthene, poly (N-substituted pyrrole), poly (3-substituted pyrrole), poly (3,4-disubstituted pyrrole) ) (poly (3,4-bisubstituted pyrrole)), polyfuran, polypyridine, poly-1,3,4-oxadiazoles, polyiso Polyisothianaphthene, poly (N-substituted aniline), poly (2-substituted aniline), poly (2-substituted aniline), poly (3-substituted aniline) (poly Conjugated heterocyclic polymers such as (3-substituted aniline), poly (2,3-bisubstituted aniline), polyazulene, polypyrene; Pyrazoline compounds; Polyselenophene; Polybenzofuran; Polyindole; Polypyridazine; Benzidine compounds; Stilbene compounds; Triazines; Substituted metallo- or metal-free porphines, phthalocyanines, fluorophthalocyanines, naphthalocyanines or fluoronaphthalocyanines; C 60 and C 70 fullerenes; N, N'-dialkyl, substituted dialkyl, diaryl or substituted diaryl-1,4,5,8-naphthalenetetracarboxylic diimide (N, N'-dialkyl, substituted dialkyl, diaryl or substituted diaryl-1,4,5,8-naphthalenetetracarboxylic diimide) and fluorinated derivatives; N, N'-dialkyl, substituted dialkyl, diaryl or substituted diaryl 3,4,9,10-perylenetetracarboxylic diimide (N, N'-dialkyl, substituted dialkyl, diaryl or substituted diaryl 3,4,9,10-perylenetetracarboxylic diimide); Bathophenanthroline; Diphenoquinones; 1,3,4-oxadiazoles (1,3,4-oxadiazoles); 11,11,12,12-tetracyanonaphtho-2,6-quinodimethane (11,11,12,12-tetracyanonaptho-2,6-quinodimethane); α, α'-bis (dithieno [3,2-b2 ', 3'-d] thiophene) (α, α'-bis (dithieno [3,2-b2', 3'-d] thiophene) ); 2,8-dialkyl, substituted dialkyl, diaryl or substituted diaryl anthrathiothiophenes (2,8-dialkyl, substituted dialkyl, diaryl or substituted diaryl anthradithiophene); Organic groups such as 2,2'-bibenzo [1,2-b: 4,5-b '] dithiophene (2,2'-bibenzo [1,2-b: 4,5-b'] dithiophene) Semi-conducting materials or their compounds, oligomers and compound derivatives can be used.

상기한 방식에서 무기물과 유기물의 혼합비는 필요에 따라 적절하게 설정하는 것이 가능하다. 만일 강유전 무기물의 혼합비가 높아지게 되면 혼합물의 유전율은 높아지는 반면에 형성온도가 높아지게 되고, 강유전 무기물의 혼합비가 낮아지게 되면 혼합물의 유전율은 낮아지는 반면에 형성온도가 낮아지게 된다.In the above manner, the mixing ratio of the inorganic material and the organic material can be appropriately set as necessary. If the mixing ratio of the ferroelectric inorganic material is increased, the dielectric constant of the mixture is increased while the formation temperature is high, and if the mixing ratio of the ferroelectric inorganic material is low, the dielectric constant of the mixture is low while the formation temperature is low.

본 발명에 따른 강유전 물질은 다음과 같은 특성을 갖는다.The ferroelectric material according to the present invention has the following characteristics.

1. 무기물과 유기물의 혼합 용액을 이용하여 강유전체층을 형성하게 되므로, 잉크젯, 스핀코팅법 또는 스크린 인쇄 등을 이용하여 용이하게 강유전체층을 형성할 수 있게 된다.1. Since the ferroelectric layer is formed using a mixed solution of an inorganic material and an organic material, the ferroelectric layer can be easily formed using inkjet, spin coating, or screen printing.

2. 강유전체층의 형성온도가 낮아지게 되므로 전계효과 트랜지스터나 강유전체 메모리를 기존의 실리콘 기판 대신에 유기물이나 종이 등과 같은 다양한 종류의 기판 상에 형성할 수 있게 된다.2. Since the formation temperature of the ferroelectric layer is lowered, the field effect transistor or the ferroelectric memory can be formed on various kinds of substrates such as organic material or paper instead of the existing silicon substrate.

한편, 도 1 내지 도 5는 본 발명에 따른 강유전 물질 중 무기물 강유전 물질과 유기물 강유전 물질, 예컨대 PZT(PbZrxTi1-xO3)와 PVDF-TrFE를 일정 비율로 혼합하여 강유전체층을 형성한 후, 그 분극특성을 측정한 그래프이다.Meanwhile, FIGS. 1 to 5 illustrate ferroelectric layers formed by mixing inorganic ferroelectric materials and organic ferroelectric materials, for example, PZT (PbZr x Ti 1-x O 3 ) and PVDF-TrFE at a predetermined ratio, among ferroelectric materials according to the present invention. It is a graph which measured the polarization characteristic after that.

여기서, 강유전체층은 PZT 용액과 PVDF-TrFE 용액을 일정한 비율로 혼합하여 혼합용액을 생성하고, 이 혼합용액을 실리콘 웨이퍼상에 스핀코팅법을 이용하여 도포한 후, 실리콘 웨이퍼를 핫플레이트상에서 일정 시간동안 150~200도 정도로 가열하여 형성하였다.Here, the ferroelectric layer is mixed with the PZT solution and PVDF-TrFE solution in a constant ratio to generate a mixed solution, the mixed solution is applied on the silicon wafer by spin coating method, and then the silicon wafer is fixed on the hot plate for a predetermined time. It was formed by heating to about 150 ~ 200 degrees.

또한, 상기 PZT 용액은 예컨대 2-메톡시에탄올(2-methoxyethanol) 용액과 리드 아세테이트 트리히드레이트(lead acetate trihydrate) 용액의 혼합용액에 지르코늄 프로폭시드(zirconium propoxide)용액을 혼합하여 PZO 용액을 생성하고, 2-메톡시에탄올 용액과 리드 아세테이트 트리히드레이트 용액의 혼합용액에 티타늄 이소프로폭시드(titanium isopropoxide) 용액을 혼합하여 PTO 용액을 생성한 후, PZO 용액과 PTO 용액을 혼합하여 생성하였다.In addition, the PZT solution, for example, by mixing a zirconium propoxide solution with a mixed solution of 2-methoxyethanol solution and lead acetate trihydrate solution to produce a PZO solution Then, a titanium isopropoxide solution was mixed with a mixed solution of 2-methoxyethanol solution and lead acetate trihydrate solution to generate a PTO solution, and then a PZO solution and a PTO solution were mixed.

또한, PVDF-TrFE 용액은 PVDF-TrFE 파우더를 예컨대 THF(C4H5O), MEK(C4H8O), 아세톤(C3H6O), DMF(C3H7NO), DMSO(C2H6OS) 등의 용매에 용해시켜 생성하였다.In addition, the PVDF-TrFE solution may contain PVDF-TrFE powders such as THF (C 4 H 5 O), MEK (C 4 H 8 O), Acetone (C 3 H 6 O), DMF (C 3 H 7 NO) It was produced by dissolving in a solvent such as (C 2 H 6 OS).

도 1 내지 도 5에서 도 1은 PZT와 PVDF-TrFE의 혼합비를 1:1, 도 2는 PZT와 PVDF-TrFE의 혼합비를 2:1, 도 3은 PZT와 PVDF-TrFE의 혼합비를 3:1로 한 것이고, 도 4는 PVDF-TrFE의 혼합비를 1:2, 도 5는 PVDF-TrFE의 혼합비를 1:3으로 한 경우의 분극특성을 나타낸 것이다.1 to 5, the mixing ratio of PZT and PVDF-TrFE is 1: 1, the mixing ratio of PZT and PVDF-TrFE is 2: 1, and the mixing ratio of PZT and PVDF-TrFE is 3: 1. 4 shows the polarization characteristics when the mixing ratio of PVDF-TrFE is 1: 2 and the mixing ratio of PVDF-TrFE is 1: 3.

또한, 도 1a, 도 2a 및 도 3a는 강유전체층의 막두께를 50㎚, 도 1b, 도 2b, 도 3b, 도 4 및 도 5는 강유전체층의 막두께를 75㎚, 도 1c는 강유전체층의 막두께를 100㎚로 한 경우를 나타낸다.1A, 2A and 3A show the thickness of the ferroelectric layer 50 nm, FIGS. 1B, 2B, 3B, 4 and 5 show the thickness of the ferroelectric layer 75 nm, and FIG. 1C shows the ferroelectric layer. The case where the film thickness is 100 nm is shown.

또한, 도 1 내지 도 5에서 A로 표시한 특성 그래프는 강유전체층의 형성온도를 190도, B로 표시한 것은 강유전체층의 형성온도를 170도, C로 표시한 것은 강유전체층의 형성온도를 150도로 한 경우를 나타낸 것이다.In addition, in the characteristic graphs indicated by A in FIGS. 1 to 5, the formation temperature of the ferroelectric layer is 190 degrees and the formation temperature of B is 170 degrees and the formation temperature of the ferroelectric layer is 150 degrees. The case is shown.

도 1 내지 도 5을 보면, PZT와 PVDF-TrFE의 혼합비를 1:1로 하거나 PVDF-TrFE의 혼합비를 더 크게 한 경우에는 150~190도의 형성온도에서 대체적으로 양호한 분극특성을 나타내고, PZT의 혼합비가 높아질수록 보다 높은 형성온도에서 양호한 분극특성을 나타낸다.1 to 5, when the mixing ratio of PZT and PVDF-TrFE is 1: 1 or the mixing ratio of PVDF-TrFE is larger, the polarization characteristics are generally good at the formation temperature of 150 to 190 degrees, and the mixing ratio of PZT The higher is, the better the polarization characteristic is at the formation temperature.

또한, 강유전체층의 두께를 두껍게 할수록 분극값, 즉 용량값은 낮아지는 반면에 메모리 윈도우의 크기가 커지게 된다.In addition, as the thickness of the ferroelectric layer is increased, the polarization value, that is, the capacitance value is lowered, while the size of the memory window is increased.

특히, 주목할만한 것은 PZT와 PVDF-TrFE의 혼합비를 변경하거나 또는 그 형성온도를 200도 이하의 온도로 설정하는 경우에도 매우 양호한 히스테리시스 특성 을 나타낸다.In particular, it is noteworthy that even when the mixing ratio of PZT and PVDF-TrFE is changed or the formation temperature is set to a temperature of 200 degrees or less, very good hysteresis characteristics are exhibited.

상기한 바와 같이 종래의 무기물 강유전 물질의 경우에는 그 형성온도가 높기 때문에 이를 실리콘 기판상에 형성할 때 여러가지 문제가 발생하게 된다. 이에 반하여, 본 발명에 따른 무기물 강유전 물질과 유기물의 혼합물질의 경우에는 200도 이하의 저온에서 형성할 수 있음은 물론, -5~5V사이의 전압에서 양호한 히스테리시스 특성을 나타낸다. 이는 본 발명에 따른 강유전 물질이 강유전성 전계효과 트랜지스터나 강유전체 메모리의 재료로서 유용하게 사용될 수 있음을 의미한다.As described above, in the case of the conventional inorganic ferroelectric material, since its formation temperature is high, various problems occur when it is formed on a silicon substrate. In contrast, the mixture of the inorganic ferroelectric material and the organic material according to the present invention can be formed at a low temperature of 200 degrees or less, and exhibits good hysteresis characteristics at a voltage between -5 and 5V. This means that the ferroelectric material according to the present invention can be usefully used as a material for ferroelectric field effect transistors or ferroelectric memories.

이하, 본 발명에 따른 실시예에 대해 보다 구체적으로 설명한다.Hereinafter, the embodiment according to the present invention will be described in more detail.

도 6은 상기한 강유전 물질을 적용한 강유전체 메모리 장치의 구조를 나타낸 구조도이다.6 is a structural diagram illustrating a structure of a ferroelectric memory device to which the ferroelectric material is applied.

도 6에서 기판(10)상에 트랜지스터 또는 메모리 셀(20)이 형성된다. 여기서, 기판(10)은 예컨대 실리콘 등의 반도체 기판으로 구성된다. 또한, 상기 기판(10)으로는 종이, 파릴렌(Parylene) 등의 코딩재가 도포된 종이 또는 유연성을 갖는 플라스틱 등의 유기물로 구성될 수 있다. 이때 이용가능한 유기물로서는 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티 렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 또는 이것들의 혼합물 및 화합물을 이용할 수 있다.In FIG. 6, a transistor or a memory cell 20 is formed on a substrate 10. Here, the substrate 10 is composed of a semiconductor substrate such as silicon, for example. In addition, the substrate 10 may be formed of an organic material such as paper, paper coated with a coding material such as parylene, or a plastic having flexibility. The organic materials usable here include polyimide (PI), polycarbonate (PC), polyethersulfone (PES), polyetheretherketone (PEEK), polybutylene terephthalate (PBT), polyethylene terephthalate (PET), polychlorinated Vinyl (PVC), Polyethylene (PE), Ethylene Copolymer, Polypropylene (PP), Propylene Copolymer, Poly (4-methyl-1-pentene) (TPX), Polyarylate (PAR), Polyacetal (POM) , Polyphenylene oxide (PPO), polysulfone (PSF), polyphenylene sulfide (PPS), polyvinylidene chloride (PVDC), polyvinyl acetate (PVAC), polyvinyl alcohol (PVAL), polyvinyl acetal, poly Styrene (PS), AS resin, ABS resin, polymethyl methacrylate (PMMA), fluorine resin, phenol resin (PF), melamine resin (MF), urea resin (UF), unsaturated polyester (UP), epoxy Resin (EP), diallyl phthalate resin (DAP), polyurethane (PUR), polyamide (PA), silicone resin (SI) or mixtures and compounds thereof It can be used.

상기 기판(10)상에 주지된 방법을 통해 하부전극으로서 게이트전극(21)이 형성된다. 이때 게이트전극(21)으로서는 금, 은, 알루미늄, 플라티늄, 인듐주석화합물(ITO), 스트론튬티타네이트화합물(SrTiO3)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등의 재질이 이용된다.The gate electrode 21 is formed as a lower electrode on the substrate 10 by a known method. In this case, the gate electrode 21 is based on gold, silver, aluminum, platinum, indium tin compound (ITO), strontium titanate compound (SrTiO 3 ), other conductive metal oxides, alloys and compounds thereof, or conductive polymers. For example, a mixture such as polyaniline, poly (3,4-ethylenedioxythiophene) / polystyrenesulfonate (PEDOT: PSS), a compound, or a multilayered material is used.

이어, 상기 게이트전극(21)과 기판(10)을 전체적으로 도포하면서 채널형성층(22)으로서 예컨대 유기물 반도체층이 형성된다. 이 유기물 반도체층으로서는 예컨대 Cu-프탈로시아닌(Cu-phthalocyanine), 폴리아세틸렌(Polyacetylene), 메로시아닌(Merocyanine), 폴리티오펜(Polythiophene), 프탈로시아닌(Phthalocyanine), 폴리(3-헥실티오펜)[Poly(3-hexylthiophene)], 폴리(3-알킬티오펜) [Poly(3-alkylthiophene)], α-섹시티오펜(α-sexithiophene), 펜타센(Pentacene), α-ω-디헥실-섹시티오펜(α-ω-dihexyl-sexithiophene), 폴리티닐렌비닐렌(Polythienylenevinylene), Bis(dithienothiophene), α-ω-디헥실-쿼터티오펜(α-ω-dihexyl-quaterthiophene), 디헥실-안트라디티오펜(Dihexyl- anthradithiophene), α-ω-디헥실-퀸퀘티오펜(α-ω-dihexyl-quinquethiophene), F8T2, Pc2Lu, Pc2Tm, C60/C70, TCNQ, C60, PTCDI-Ph, TCNNQ, NTCDI, NTCDA, PTCDA, F16CuPc, NTCDI-C8F, DHF-6T, PTCDI-C8 등이 이용될 수 있다.Subsequently, for example, an organic semiconductor layer is formed as the channel forming layer 22 while coating the gate electrode 21 and the substrate 10 as a whole. Examples of the organic semiconductor layer include Cu-phthalocyanine, polyacetylene, merocyanine, polythiophene, phthalocyanine, and poly (3-hexylthiophene). (3-hexylthiophene)], poly (3-alkylthiophene) [Poly (3-alkylthiophene), α-sexithiophene, pentacene, α-ω-dihexyl-seccity Α-ω-dihexyl-sexithiophene, Polythienylenevinylene, Bis (dithienothiophene), α-ω-dihexyl-quaterthiophene, dihexyl-anthrathiity Difenxyl- anthradithiophene, α-ω-dihexyl-quinquethiophene, F8T2, Pc 2 Lu, Pc 2 Tm, C 60 / C 70 , TCNQ, C 60 , PTCDI- Ph, TCNNQ, NTCDI, NTCDA, PTCDA, F16CuPc, NTCDI-C8F, DHF-6T, PTCDI-C8 and the like can be used.

또한, 여기서 상기 채널형성층(22)으로서는 유기물 이외에 실리콘 등의 무기물 반도체층을 이용할 수 있다.As the channel forming layer 22, an inorganic semiconductor layer such as silicon may be used in addition to the organic material.

또한, 상기 채널형성층(22)으로서 절연층을 이용하는 것도 가능하다. 이때 절연층으로서는 ZrO2, SiO4, Y2O3, CeO2 등의 무기물이나, BCB, 폴리이미드(Polyimide), 아크릴(Acryl), 파릴린 C(Parylene C), PMMA, CYPE 등의 유기물이 이용될 수 있다. It is also possible to use an insulating layer as the channel forming layer 22. At this time, as the insulating layer, inorganic materials such as ZrO 2 , SiO 4 , Y 2 O 3 , CeO 2 , or organic materials such as BCB, polyimide, acryl, parylene C, PMMA, CYPE, etc. Can be used.

상기 채널형성층(22)은 본 강유전체 메모리 장치의 채널 형성을 위한 것이다.The channel formation layer 22 is for channel formation of the ferroelectric memory device.

상기 채널형성층(22)상의 게이트 전극(21)에 대응하는 영역에는 강유전체층(23)이 형성된다. 이때, 상기 강유전체층(23)은 상술한 바와 같이, 무기물 강유전 물질이나 그 고용체와 유기물 또는 유기물 강유전 물질의 혼합물로 구성된다.The ferroelectric layer 23 is formed in a region corresponding to the gate electrode 21 on the channel forming layer 22. In this case, as described above, the ferroelectric layer 23 is composed of an inorganic ferroelectric material, a solid solution thereof, and a mixture of organic or organic ferroelectric materials.

그리고, 상기 강유전체층(23)의 양측면에는 상부전극으로서 드레인전극(24) 및 소스전극(25)이 형성된다.A drain electrode 24 and a source electrode 25 are formed on both side surfaces of the ferroelectric layer 23 as upper electrodes.

이때, 상기 드레인전극(24) 및 소스전극(25)으로는 금, 은, 알루미늄, 플라티늄, 인듐주석화합물(ITO), 스트론튬티타네이트화합물(SrTiO3)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예 컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등의 재질이 이용된다.In this case, as the drain electrode 24 and the source electrode 25, gold, silver, aluminum, platinum, indium tin compound (ITO), strontium titanate compound (SrTiO 3 ), other conductive metal oxides, and alloys thereof And materials such as compounds or compounds based on conductive polymers such as polyaniline, poly (3,4-ethylenedioxythiophene) / polystyrenesulfonate (PEDOT: PSS), compounds, or multilayers.

상기한 구조에 있어서는 게이트전극(21)에 가해지는 전압에 따라 강유전체층(23)이 분극특성을 가지게 된다. 그리고, 이와 같이 강유전체층(23)의 분극특성에 의해 채널형성층(22)에 소정의 채널이 형성됨으로써 드레인전극(24)과 소스전극(25)이 이 채널영역을 통해 도통 또는 비도통상태로 설정되게 된다.In the above structure, the ferroelectric layer 23 has a polarization characteristic according to the voltage applied to the gate electrode 21. As a result, a predetermined channel is formed in the channel forming layer 22 due to the polarization characteristic of the ferroelectric layer 23, so that the drain electrode 24 and the source electrode 25 are set to the conductive or non-conductive state through the channel region. Will be.

현재 상용화 되어 있는 일반적인 메모리 장치의 경우에는 1T-1C(One Transistor-One Capacitor)구조를 갖는다. 이들 메모리 장치에 있어서는 통상 트랜지스터의 온/오프를 통해 캐패시터에 소정의 전압을 충전 또는 방전시키는 방법을 통해 캐패시터에 데이터를 기록하거나 캐패시터로부터 데이터를 독출하게 된다.In general, a commercially available memory device has a 1T-1C (One Transistor-One Capacitor) structure. In these memory devices, data is written to or read from a capacitor through a method of charging or discharging a predetermined voltage to the capacitor through on / off of a transistor.

상기 구조에 있어서는 게이트전극(21)에 가해지는 전압에 따라 강유전체층(23)이 소정의 분극특성을 갖게 되고, 이러한 분극특성은 전압을 차단하는 경우에도 일정하게 유지된다. 따라서, 상기한 구조로 된 메모리 장치의 경우에는 도 7에 나타낸 바와 같이 본 강유전체 메모리장치(40)의 소스전극을 접지시키고, 드레인전극을 통해 데이터를 독출하는 간단한 1T 구조로 비휘발성 메모리장치를 구성할 수 있게 된다.In the above structure, the ferroelectric layer 23 has a predetermined polarization characteristic according to the voltage applied to the gate electrode 21, and this polarization characteristic is kept constant even when the voltage is cut off. Therefore, in the case of the memory device having the above-described structure, as shown in FIG. 7, the nonvolatile memory device has a simple 1T structure in which the source electrode of the ferroelectric memory device 40 is grounded and data is read through the drain electrode. You can configure it.

한편, 도 8은 본 발명의 제2 실시예에 따른 강유전체 메모리 장치의 구조를 나타낸 구조도이다.8 is a structural diagram showing the structure of a ferroelectric memory device according to the second embodiment of the present invention.

도 8에서 기판(70)상에 제1 메모리 셀(80)이 형성되고, 이 제1 메모리 셀(80)상에 예컨대 폴리이미드(PI) 등의 절연층(90)이 형성된다. 그리고, 상기 절 연층(90)상에 다시 제2 메모리 셀(100)이 형성된다.In FIG. 8, a first memory cell 80 is formed on the substrate 70, and an insulating layer 90, such as polyimide (PI), is formed on the first memory cell 80. The second memory cell 100 is again formed on the isolation layer 90.

상기 기판(70)은 예컨대 실리콘 등의 반도체 기판으로 구성된다. 또한, 상기 기판(70)으로는 종이, 파릴렌(Parylene) 등의 코딩재가 도포된 종 또는 유연성을 갖는 플라스틱 등의 유기물로 구성될 수 있다. 이때 이용가능한 유기물로서는 폴리이미드(PI), 폴리카보네이트(PC), 폴리에테르설폰(PES), 폴리에테르에테르케톤(PEEK), 폴리부틸렌테레프탈레이트(PBT), 폴리에틸렌테레프탈레이트(PET), 폴리염화비닐(PVC), 폴리에틸렌(PE), 에틸렌 공중합체, 폴리프로필렌(PP), 프로필렌 공중합체, 폴리(4-메틸-1-펜텐)(TPX), 폴리아릴레이트(PAR), 폴리아세탈(POM), 폴리페닐렌옥사이드(PPO), 폴리설폰(PSF), 폴리페닐렌설파이드(PPS), 폴리염화비닐리덴(PVDC), 폴리초산비닐(PVAC), 폴리비닐알콜(PVAL), 폴리비닐아세탈, 폴리스티렌(PS), AS수지, ABS수지, 폴리메틸메타크릴레이트(PMMA), 불소수지, 페놀수지(PF), 멜라민수지(MF), 우레아수지(UF), 불포화폴리에스테르(UP), 에폭시수지(EP), 디알릴프탈레이트수지(DAP), 폴리우레탄(PUR), 폴리아미드(PA), 실리콘수지(SI) 또는 이것들의 혼합물 및 화합물을 이용할 수 있다.The substrate 70 is composed of, for example, a semiconductor substrate such as silicon. In addition, the substrate 70 may be made of paper, a species coated with a coding material such as parylene, or an organic material such as a plastic having flexibility. The organic materials usable here include polyimide (PI), polycarbonate (PC), polyethersulfone (PES), polyetheretherketone (PEEK), polybutylene terephthalate (PBT), polyethylene terephthalate (PET), polychlorinated Vinyl (PVC), Polyethylene (PE), Ethylene Copolymer, Polypropylene (PP), Propylene Copolymer, Poly (4-methyl-1-pentene) (TPX), Polyarylate (PAR), Polyacetal (POM) , Polyphenylene oxide (PPO), polysulfone (PSF), polyphenylene sulfide (PPS), polyvinylidene chloride (PVDC), polyvinyl acetate (PVAC), polyvinyl alcohol (PVAL), polyvinyl acetal, polystyrene (PS), AS resin, ABS resin, polymethyl methacrylate (PMMA), fluorine resin, phenol resin (PF), melamine resin (MF), urea resin (UF), unsaturated polyester (UP), epoxy resin ( EP), diallyl phthalate resin (DAP), polyurethane (PUR), polyamide (PA), silicone resin (SI) or mixtures and compounds thereof. Available.

상기 기판(70)상에 순차적으로 메모리 셀(80, 100)이 적층 형성된다. 본 실시예에 있어서는 기판(70)상에 메모리 셀을 2층으로 적층한 경우를 예로 들어 설명한 것이다. 그러나, 이러한 메모리 셀의 적층은 필요에 따라 2층 이상의 복수층으로 구성하는 것도 가능하다.Memory cells 80 and 100 are sequentially stacked on the substrate 70. In this embodiment, a case where two layers of memory cells are stacked on the substrate 70 is described as an example. However, the stack of such memory cells may be formed of two or more layers as necessary.

상기 제1 메모리 셀(80)은 하부전극으로서 게이트 전극(81)이 형성되고, 게이트 전극(81)상에 채널형성층(82)이 형성된다. 이어, 채널형성층(82)상의 게이트 전극(81)에 대응하는 영역에는 강유전체층(83)이 형성된다. 이때, 상기 강유전체층(83)은 본 발명에 따른 강유전 물질, 즉 무기물 강유전 물질이나 그 고용체와 유기물 또는 유기물 강유전 물질의 혼합물질로 구성된다. 그리고, 상기 강유전체층(83)의 양측면에는 드레인전극(84) 및 소스전극(85)이 형성된다.In the first memory cell 80, a gate electrode 81 is formed as a lower electrode, and a channel formation layer 82 is formed on the gate electrode 81. Subsequently, a ferroelectric layer 83 is formed in a region corresponding to the gate electrode 81 on the channel formation layer 82. At this time, the ferroelectric layer 83 is composed of a ferroelectric material, that is, an inorganic ferroelectric material or a mixture of organic or organic ferroelectric materials thereof. A drain electrode 84 and a source electrode 85 are formed on both side surfaces of the ferroelectric layer 83.

제2 메모리 셀(100)은 제1 메모리 셀(80)과 실질적으로 동일한 구조를 갖는다. 제2 메모리 셀(100)도 제 1 메모리 셀(80)과 마찬가지로 게이트 전극(101), 채널형성층(102) 및 강유전체층(103)이 순차적으로 적층된 구조로 되어 있다.The second memory cell 100 has a structure substantially the same as that of the first memory cell 80. Like the first memory cell 80, the second memory cell 100 has a structure in which the gate electrode 101, the channel forming layer 102, and the ferroelectric layer 103 are sequentially stacked.

제2 메모리 셀(100)의 강유전체층(103)은 제1 메모리 셀(80)과 마찬가지로 무기물 강유전 물질이나 그 고용체와 유기물 또는 유기물 강유전 물질의 혼합물질로 구성된다.Like the first memory cell 80, the ferroelectric layer 103 of the second memory cell 100 is composed of an inorganic ferroelectric material, a solid solution thereof, and a mixture of organic or organic ferroelectric materials.

특히, 여기서 상기 강유전체층(83, 103)의 구성 물질은 서로 동일할 필요없이 경우에 따라 적절한 것을 사용할 수 있다. 예를 들어, 강유전체층은(83)은 무기물 강유전 물질과 유기물의 혼합물로 구성되고, 강유전체층(103)은 무기물 강유전 물질과 유기물 강유전 물질의 혼합물로 구성될 수 있다.In particular, the material of the ferroelectric layers 83 and 103 may be appropriately used in some cases without having to be the same as each other. For example, the ferroelectric layer 83 may be composed of a mixture of inorganic ferroelectric materials and organic materials, and the ferroelectric layer 103 may be composed of a mixture of inorganic ferroelectric materials and organic ferroelectric materials.

즉, 상기 강유전체층(83, 103)은 각각 본 발명에서 제공되는 어떠한 종류의 강유전 혼합물질을 이용하여 형성할 수 있다.That is, the ferroelectric layers 83 and 103 may be formed using any kind of ferroelectric mixture material provided in the present invention.

상기 게이트전극(81, 101)으로서는 금, 은, 알루미늄, 플라티늄, 인듐주석화합물(ITO), 스트론튬티타네이트화합물(SrTiO3)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등의 재질이 이용된다.Examples of the gate electrodes 81 and 101 include gold, silver, aluminum, platinum, indium tin compound (ITO), strontium titanate compound (SrTiO 3 ), other conductive metal oxides, alloys and compounds thereof, or conductive polymers. For example, a mixture such as polyaniline, poly (3,4-ethylenedioxythiophene) / polystyrenesulfonate (PEDOT: PSS), a compound, or a multilayered material may be used.

상기 채널형성층(82, 102)으로서는 예컨대 Cu-프탈로시아닌(Cu-phthalocyanine), 폴리아세틸렌(Polyacetylene), 메로시아닌(Merocyanine), 폴리티오펜(Polythiophene), 프탈로시아닌(Phthalocyanine), 폴리(3-헥실티오펜)[Poly(3-hexylthiophene)], 폴리(3-알킬티오펜) [Poly(3-alkylthiophene)], α-섹시티오펜(α-sexithiophene), 펜타센(Pentacene), α-ω-디헥실-섹시티오펜(α-ω-dihexyl-sexithiophene), 폴리티닐렌비닐렌(Polythienylenevinylene), Bis(dithienothiophene), α-ω-디헥실-쿼터티오펜(α-ω-dihexyl-quaterthiophene), 디헥실-안트라디티오펜(Dihexyl-anthradithiophene), α-ω-디헥실-퀸퀘티오펜(α-ω-dihexyl-quinquethiophene), F8T2, Pc2Lu, Pc2Tm, C60/C70, TCNQ, C60, PTCDI-Ph, TCNNQ, NTCDI, NTCDA, PTCDA, F16CuPc, NTCDI-C8F, DHF-6T, PTCDI-C8 등의 유기물이나 무기물이 이용될 수 있다.Examples of the channel forming layers 82 and 102 include Cu-phthalocyanine, polyacetylene, merocyanine, polythiophene, phthalocyanine, and poly (3-hexylthione). Offen) [Poly (3-hexylthiophene)], poly (3-alkylthiophene) [Poly (3-alkylthiophene), α-sexithiophene, pentacene, α-ω-di Hexyl-Sexythiophene (α-ω-dihexyl-sexithiophene), Polythienylenevinylene, Bis (dithienothiophene), α-ω-dihexyl-quaterthiophene, di Hexyl-anthradithiophene, α-ω-dihexyl-quinquethiophene, F8T2, Pc 2 Lu, Pc 2 Tm, C 60 / C 70 , TCNQ, C 60 , PTCDI-Ph, TCNNQ, NTCDI, NTCDA, PTCDA, F16CuPc, NTCDI-C8F, DHF-6T, PTCDI-C8 and the like may be used.

또한, 상기 채널형성층(82, 102)으로서는 절연층을 이용하는 것도 가능하다. 이때 절연층으로서는 ZrO2, SiO4, Y2O3, CeO2 등의 무기물이나, BCB, 폴리이미드(Polyimide), 아크릴(Acryl), 파릴린 C(Parylene C), PMMA, CYPE 등의 유기물이 이용될 수 있다.It is also possible to use an insulating layer as the channel forming layers 82 and 102. At this time, as the insulating layer, inorganic materials such as ZrO 2 , SiO 4 , Y 2 O 3 , CeO 2 , or organic materials such as BCB, polyimide, acryl, parylene C, PMMA, CYPE, etc. Can be used.

상기 채널형성층(82, 102)은 본 강유전체 메모리 장치의 채널 형성을 위한 것이다.The channel forming layers 82 and 102 are for channel formation of the ferroelectric memory device.

그리고, 상기 드레인전극(84, 104) 및 소스전극(85, 105)으로는 금, 은, 알루미늄, 플라티늄, 인듐주석화합물(ITO), 스트론튬티타네이트화합물(SrTiO3)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등의 재질이 이용된다.The drain electrodes 84 and 104 and the source electrodes 85 and 105 are gold, silver, aluminum, platinum, indium tin compound (ITO), strontium titanate compound (SrTiO 3 ), and other conductive metal oxides. And mixtures of compounds such as polyaniline, poly (3,4-ethylenedioxythiophene) / polystyrenesulfonate (PEDOT: PSS), compounds or multilayers based on conductive alloys and compounds or conductive polymers are used. do.

상기한 구조에 있어서는 게이트전극(81, 101)에 가해지는 전압에 따라 강유전체층(83, 103)이 분극특성을 가지게 된다. 그리고, 이와 같이 강유전체층(83, 103)의 분극특성에 의해 채널형성층(82, 102)에 소정의 채널이 형성됨으로써 드레인전극(84, 104)과 소스전극(85, 105)이 이 채널영영을 통해 도통 또는 비도통상태로 설정되게 된다.In the above structure, the ferroelectric layers 83 and 103 have polarization characteristics according to voltages applied to the gate electrodes 81 and 101. As a result, a predetermined channel is formed in the channel forming layers 82 and 102 due to the polarization characteristics of the ferroelectric layers 83 and 103, so that the drain electrodes 84 and 104 and the source electrodes 85 and 105 take up the channel region. Through or non-conductive state is set through.

이어, 도 9을 참조하여 본 발명에 따른 강유전체 메모리장치의 제조공정을 설명한다.Next, a manufacturing process of the ferroelectric memory device according to the present invention will be described with reference to FIG. 9.

반도체 웨이퍼, 종이, 파릴렌 등의 코딩재가 도포된 종이, 또는 플라스틱 등의 기판(70)상에 예컨대 금(Au) 등의 도전층(51)을 증착 형성하고(도 9a 및 도 9b), 여기에 스핀코팅법을 이용하여 포토레지스트(52)를 도포한다(도 9c).A conductive layer 51 such as gold (Au), for example, is deposited on a substrate 70 such as a semiconductor wafer, paper, or a coding material such as parylene, or a plastic or the like (FIG. 9A and 9B). The photoresist 52 is apply | coated using spin coating method (FIG. 9C).

이어, 예컨대 아세톤 등의 리무버를 이용하여 게이트전극의 형성을 위한 부분만을 제외하고 상기 포토레지스트(52)를 제거한 후, 이를 마스크로하여 상기 도전층(51)을 에칭함으로써 게이트전극(81)을 형성한다(도 9d, 도 9e).Subsequently, the photoresist 52 is removed except for only a portion for forming the gate electrode using a remover such as acetone, and the gate electrode 81 is formed by etching the conductive layer 51 using the mask as a mask. (FIG. 9D, FIG. 9E).

상기 게이트전극(81)상의 포토레지스트(52)를 제거한 후, 스핀코팅법을 이용 하여 구조체 전체 표면상에 채널형성층(82)을 형성하고(도 9f), 이 채널형성층(82)상에 스핀코팅법, 잉크젯 인쇄법, 또는 스크린 인쇄법을 통해 본 발명에 따른 강유전 물질 용액을 도포하고, 이를 예컨대 200도 이하의 저온에서 소성하여 강유전체층(83)을 형성한다.After removing the photoresist 52 on the gate electrode 81, a channel forming layer 82 is formed on the entire surface of the structure by spin coating (FIG. 9F), and spin coating is formed on the channel forming layer 82. The ferroelectric material solution according to the present invention is applied by a method, an inkjet printing method, or a screen printing method, and then fired at a low temperature of 200 degrees or less, for example, to form the ferroelectric layer 83.

그리고, 포토레지스트(53)를 이용하여 예컨대 BOE(Buffered Oxide Etching)나 BOE와 금 에천트(Gold etchant)의 2단계 에칭, 또는 RIE(Reactive Ion Etching)법을 실행하여 게이트전극(81)에 대응되는 부분을 제외한 나머지 강유전체층을 제거한 후(도 9h~도 9j). 상기 강유전체층(83)에 형성된 포토리지스트(53)를 제거한다(도 9k). 그리고, 상술한 방법과 동일한 방법을 통해 강유전체층(83)상에 포토레지스트(54)를 도포하고, 그 결과물상에 전체적으로 예컨대 금으로 이루어진 도전층을 증착하여 드레인전극(84) 및 소스전극(85)을 형성한 후, 강유전체층(83)상의 포토레지스트(54) 및 도전층(55)을 리프트-오프(lift-off)방식으로 제거하여 제1 메모리 셀(80)을 구성하게 된다(도 9l~도 9o)The photoresist 53 is used to cope with the gate electrode 81, for example, by performing two-step etching of BOE (Buffered Oxide Etching), BOE and Gold etchant, or RIE (Reactive Ion Etching). After removing the remaining ferroelectric layer except for the portion (Figs. 9H to 9J). The photoresist 53 formed on the ferroelectric layer 83 is removed (FIG. 9K). Then, the photoresist 54 is applied on the ferroelectric layer 83 by the same method as described above, and the drain electrode 84 and the source electrode 85 are deposited by depositing a conductive layer made of, for example, gold entirely on the resultant. ), The photoresist 54 and the conductive layer 55 on the ferroelectric layer 83 are removed in a lift-off manner to form the first memory cell 80 (FIG. 9L). To 9o)

상기와 같이 제1 메모리 셀(80)을 형성한 후에는 이 제1 메모리 셀(80)의 전체 구조체상에 예컨대 폴리이미드(PI) 등의 절연층(90)을 형성하고, 이 절연층(90)을 평탄화 시킨다.After forming the first memory cell 80 as described above, an insulating layer 90 such as polyimide (PI) is formed on the entire structure of the first memory cell 80, and the insulating layer 90 is formed. Flatten).

그리고, 상기 평탄화된 절연층(90)의 상면에 도 9a~도 9o의 공정을 반복해서 실행함으로써 제2 메모리 셀(100)을 형성하게 된다.The second memory cell 100 is formed by repeatedly performing the processes of FIGS. 9A to 9O on the planarized insulating layer 90.

한편, 상기 적층 구조에 있어서는 제1 메모리 셀(80)의 강유전체층(83)상에 절연층(90)을 통해 제2 메모리 셀(100)의 게이트 전극(101)이 형성되게 된다. 따라 서, 이 경우에는 상기 게이트 전극(101)에 가해지는 전압에 따라 제1 메모리 셀(80)에 구비되는 강유전체층(83)이 영향을 받음으로써 제1 메모리 셀(80)의 데이터 유지 특성이 약화될 우려가 있게 된다.In the stacked structure, the gate electrode 101 of the second memory cell 100 is formed on the ferroelectric layer 83 of the first memory cell 80 through the insulating layer 90. Therefore, in this case, the ferroelectric layer 83 included in the first memory cell 80 is affected by the voltage applied to the gate electrode 101, so that the data retention characteristic of the first memory cell 80 is improved. There is a risk of weakening.

도 10은 상기한 사정을 고려한 본 발명의 다른 실시예에 따른 메모리 장치의 구조를 나타낸 단면도이다. 또한, 도 10에서 도 8과 동일한 부분에는 동일한 참조번호를 붙이고 그 상세한 설명은 생략한다.10 is a cross-sectional view illustrating a structure of a memory device according to another embodiment of the present invention in consideration of the above circumstances. In FIG. 10, the same parts as in FIG. 8 are given the same reference numerals, and detailed description thereof will be omitted.

도 10에 나타낸 구조에 있어서는 제2 메모리 셀(100)에서 절연층(90)의 상측에 강유전체층(103)이 형성된다. 그리고, 이 강유전체층(103)을 전체적으로 피복하면서 채널형성층(102)이 형성되고, 이 채널형성층(102)상의 상기 강유전체층(103)에 대응하는 부분에 게이트 전극(101)이 형성된다.In the structure shown in FIG. 10, the ferroelectric layer 103 is formed above the insulating layer 90 in the second memory cell 100. The channel forming layer 102 is formed while covering the ferroelectric layer 103 as a whole, and the gate electrode 101 is formed in a portion corresponding to the ferroelectric layer 103 on the channel forming layer 102.

상기 제2 메모리 셀(100)에 있어서도 게이트 전극(101)으로 가해지는 전압에 따라 강유전체층(103)이 분극 특성을 갖게 되고, 이러한 분극값에 의해 채널형성층(102)에 채널이 형성됨으로써 드레인전극(104)과 소스전극(105)이 이 채널영영을 통해 도통 또는 비도통상태로 설정되게 된다.In the second memory cell 100, the ferroelectric layer 103 has a polarization characteristic according to the voltage applied to the gate electrode 101, and a channel is formed in the channel formation layer 102 by this polarization value, thereby draining the drain electrode. 104 and the source electrode 105 are set to the conductive or non-conductive state through this channel region.

본 실시예에 있어서는 제1 메모리 셀(80)과 제 2 메모리 셀(100)의 강유전체층(83, 103)이 절연층(90)을 통해 인접하게 배치되고, 각각의 게이트 전극(81, 101)은 다른 메모리 셀과 가장 먼 위치에 배치되게 되므로, 상술한 실시예와 달리 제2 메모리 셀(100)의 게이트 전압에 의해 제1 메모리 셀(80)의 강유전체층(83)이 영향을 받는 일이 제거되게 된다.In the present embodiment, the ferroelectric layers 83 and 103 of the first memory cell 80 and the second memory cell 100 are disposed adjacent to each other through the insulating layer 90, and the respective gate electrodes 81 and 101 are disposed. Is positioned at the furthest position from other memory cells, so that the ferroelectric layer 83 of the first memory cell 80 is affected by the gate voltage of the second memory cell 100 unlike the above-described embodiment. Will be removed.

또한, 본 실시예에서 상기 제2 메모리 셀(100)상에 다시 메모리 셀을 적층하 는 경우에는 제1 메모리 셀(80)과 같이 게이트 전극(81)을 하측에 배치하여 제2 메모리 셀(100)과 게이트 전극이 상호 인접하게 배치되도록 하면 된다.In the present embodiment, when the memory cells are stacked on the second memory cell 100 again, the gate electrode 81 is disposed below the second memory cell 100 like the first memory cell 80. ) And the gate electrode may be disposed adjacent to each other.

이상으로 본 발명에 따른 실시예에 대하여 설명하였다. 그러나, 상술한 실시예는 본 발명을 구현함에 있어 하나의 바람직한 실시예를 나타낸 것으로서, 이러한 실시예의 예시는 본 발명의 권리범위를 제한하기 위한 것이 아니다. 본 발명은 그 기본적인 개념 및 사상을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.The embodiment according to the present invention has been described above. However, the above-described embodiment shows one preferred embodiment in implementing the present invention, and examples of such embodiments are not intended to limit the scope of the present invention. The present invention can be implemented in various modifications without departing from the basic concept and spirit thereof.

예를 들어, 상술한 실시예에 있어서는 각 메모리 셀(80, 100)의 구조로서 게이트전극(81, 101)상에 채널형성층(82, 102)을 통해 강유전체층(83, 103)을 결합시키는 구조를 채택한 경우를 예로 들어 설명하였다.For example, in the above-described embodiment, the ferroelectric layers 83 and 103 are coupled to the gate electrodes 81 and 101 through the channel forming layers 82 and 102 as the structures of the respective memory cells 80 and 100. The case where is adopted is described as an example.

그러나, 본 발명에 따른 강유전체 메모리장치는 상기한 메모리 셀 구조 이외에 다양한 구조를 채택하여 구현할 수 있다.However, the ferroelectric memory device according to the present invention may be implemented by adopting various structures in addition to the memory cell structure described above.

예를 들어, 도 11은 본 발명에 대하여 적용 가능한 메모리 셀의 여러가지 구조 예를 나타낸 것이다.For example, FIG. 11 shows various structural examples of memory cells applicable to the present invention.

도 11은 게이트전극(21)과 강유전체층(23)을 직접적으로 결합시키면서, 상기 게이트전극(21)과 대향하는 강유전체층(23)의 반대측에 채널형성층(22)을 형성한 것이다. 단, 도 11a는 스태거드(Staggered) 구조, 도 11b는 인버티드 스태거드(Inverted staggered) 구조, 도 11c는 코플래너(Coplanar) 구조, 도 11d는 인버티드 코플래너(Inverted coplanar) 구조를 나타낸 것이다. 또한, 도 11에서 도 6과 대응하는 부분에는 동일한 참조번호가 부가되어 있다.In FIG. 11, the channel forming layer 22 is formed on the opposite side of the ferroelectric layer 23 facing the gate electrode 21 while directly coupling the gate electrode 21 and the ferroelectric layer 23. However, FIG. 11A shows a staggered structure, FIG. 11B shows an inverted staggered structure, FIG. 11C shows a coplanar structure, and FIG. 11D shows an inverted coplanar structure. It is shown. In Fig. 11, the same reference numerals are added to the corresponding parts in Fig. 6.

도 11에 나타낸 구조에 있어서는 게이트전극(21)에 일정 전압이 인가되면 강유전체층(23)에 분극이 발생됨으로써 채널형성층(22)에 채널이 형성되게 된다. 그리고, 이와 같이 형성된 채널을 통해 드레인전극(24)과 소스전극(25)이 도통상태 또는 비도통상태로 설정되게 된다.In the structure shown in FIG. 11, when a constant voltage is applied to the gate electrode 21, polarization occurs in the ferroelectric layer 23, so that a channel is formed in the channel forming layer 22. The drain electrode 24 and the source electrode 25 are set to the conductive state or the non-conductive state through the channel formed as described above.

또한, 도 11의 구조에 있어서도 상기 채널형성층(22) 대신에 절연층을 이용하는 것도 가능하다. 즉, 상기 채널형성층(22)으로서는 인가되는 전압에 따라 채널을 형성할 수 있는 어떠한 형태의 것도 가능하다.In the structure of FIG. 11, an insulating layer may be used instead of the channel forming layer 22. That is, the channel forming layer 22 may be of any type that can form a channel according to the applied voltage.

이상으로 설명한 바와 같이 본 발명에 의하면, 강유전 물질로서 무기물 강유전 물질이나 그 고용체와 유기물 또는 유기물 강유전 물질을 이용하고, 또한, 이러한 강유전 물질을 이용하는 1T 구조의 메모리 장치를 순차적으로 적층하여 다수의 메모리 셀을 구성하게 된다. 따라서, 본 발명에 의하면, 비교적 저온공정을 통해 강유전체 메모리 셀을 구성할 수 있음은 물론 동일한 면적에 대하여 다수의 메모리 셀을 구성할 수 있게 된다.As described above, according to the present invention, an inorganic ferroelectric material, a solid solution thereof, an organic material, or an organic ferroelectric material is used as the ferroelectric material, and a plurality of memory cells are sequentially stacked by stacking memory devices having a 1T structure using the ferroelectric material. Will be configured. Therefore, according to the present invention, a ferroelectric memory cell can be configured through a relatively low temperature process, and a plurality of memory cells can be configured for the same area.

Claims (72)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 기판과, 게이트전극, 드레인 및 소오스전극, 채널형성층 및 강유전체층을 포함하여 구성되고,A substrate, a gate electrode, a drain and source electrode, a channel forming layer, and a ferroelectric layer, 상기 강유전체층은 무기물 강유전 물질과 유기물의 혼합물로 구성되며,The ferroelectric layer is composed of a mixture of inorganic ferroelectric materials and organic matter, 상기 게이트전극과 강유전체층 사이에 채널형성층이 형성되고,A channel forming layer is formed between the gate electrode and the ferroelectric layer, 상기 혼합물에 실리사이트, 실리케이트 또는 다른 금속이 추가로 혼합되어 있는 것을 특징으로 하는 강유전체 메모리 장치.And a silicide, silicate or other metal is further mixed in the mixture. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 기판과, 게이트전극, 드레인 및 소오스전극, 채널형성층 및 강유전체층을 포함하여 구성되고,A substrate, a gate electrode, a drain and source electrode, a channel forming layer, and a ferroelectric layer, 상기 강유전체층은 무기물 강유전 물질의 고용체와 유기물의 혼합물로 구성되며,The ferroelectric layer is composed of a mixture of an organic solution and a solid solution of an inorganic ferroelectric material, 상기 게이트전극과 강유전체층 사이에 채널형성층이 형성되고,A channel forming layer is formed between the gate electrode and the ferroelectric layer, 상기 혼합물에 실리사이트, 실리케이트 또는 다른 금속이 추가로 혼합되어 있는 것을 특징으로 하는 강유전체 메모리장치.And a silicide, silicate or other metal is further mixed in the mixture. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 기판과, 게이트전극, 드레인 및 소오스전극, 채널형성층 및 강유전체층을 포함하여 구성되고,A substrate, a gate electrode, a drain and source electrode, a channel forming layer, and a ferroelectric layer, 상기 강유전체층은 무기물 강유전 물질과 유기물의 혼합물로 구성되며,The ferroelectric layer is composed of a mixture of inorganic ferroelectric materials and organic matter, 상기 게이트전극과 채널형성층 사이에 강유전체층이 형성되고,A ferroelectric layer is formed between the gate electrode and the channel forming layer, 상기 혼합물에 실리사이트, 실리케이트 또는 다른 금속이 추가로 혼합되어 있는 것을 특징으로 하는 강유전체 메모리장치.And a silicide, silicate or other metal is further mixed in the mixture. 삭제delete 삭제delete 삭제delete 삭제delete 기판과, 게이트전극, 드레인 및 소오스전극, 채널형성층 및 강유전체층을 포함하여 구성되고,A substrate, a gate electrode, a drain and source electrode, a channel forming layer, and a ferroelectric layer, 상기 강유전체층은 무기물 강유전 물질의 고용체와 유기물의 혼합물로 구성되며,The ferroelectric layer is composed of a mixture of an organic solution and a solid solution of an inorganic ferroelectric material, 상기 게이트전극과 채널형성층 사이에 강유전체층이 형성되는 것을 특징으로 하는 강유전체 메모리 장치.A ferroelectric memory device, characterized in that a ferroelectric layer is formed between the gate electrode and the channel forming layer. 제25항에 있어서,The method of claim 25, 상기 혼합물에 실리사이트, 실리케이트 또는 다른 금속이 추가로 혼합되어 있는 것을 특징으로 하는 강유전체 메모리 장치.And a silicide, silicate or other metal is further mixed in the mixture. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020070058170A 2006-12-29 2007-06-14 Ferroelectric memory device KR100877429B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2007/002884 WO2008082046A1 (en) 2006-12-29 2007-06-14 Ferroelectric memory device, fet, and methods of manufacturing the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20060138753 2006-12-29
KR20060138748 2006-12-29
KR1020060138748 2006-12-29
KR1020060138753 2006-12-29

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020080102807A Division KR20080097977A (en) 2008-10-20 2008-10-20 Ferroelectric memory device, fet, and methods of manufacturing the same
KR1020080102808A Division KR20080095232A (en) 2008-10-20 2008-10-20 Ferroelectric memory device and methods of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20080063032A KR20080063032A (en) 2008-07-03
KR100877429B1 true KR100877429B1 (en) 2009-01-08

Family

ID=39815071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070058170A KR100877429B1 (en) 2006-12-29 2007-06-14 Ferroelectric memory device

Country Status (1)

Country Link
KR (1) KR100877429B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050001210A1 (en) 2003-07-03 2005-01-06 Samsung Electronics Co., Ltd. Organic thin film transistor comprising multi-layered gate insulator
JP2006196881A (en) * 2004-12-14 2006-07-27 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing it
KR20060116726A (en) * 2005-05-11 2006-11-15 서울시립대학교 산학협력단 Ferrodielectric memory device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050001210A1 (en) 2003-07-03 2005-01-06 Samsung Electronics Co., Ltd. Organic thin film transistor comprising multi-layered gate insulator
JP2006196881A (en) * 2004-12-14 2006-07-27 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing it
KR20060116726A (en) * 2005-05-11 2006-11-15 서울시립대학교 산학협력단 Ferrodielectric memory device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20080063032A (en) 2008-07-03

Similar Documents

Publication Publication Date Title
KR100876136B1 (en) Field Effect Transistor and Ferroelectric Memory Device Having MFC Structure and Manufacturing Method Thereof
Heremans et al. Polymer and organic nonvolatile memory devices
US6812509B2 (en) Organic ferroelectric memory cells
Dhar et al. Threshold voltage shifting for memory and tuning in printed transistor circuits
US20080128682A1 (en) Ferrodielectric Memory Device And Method For Manufacturing The Same
KR100876135B1 (en) Memory device and manufacturing method thereof
KR100966301B1 (en) Manufacturing method of ferroelectric Memory Device
KR100893764B1 (en) Ferroelectric material and method of forming ferroelectric layer using the same
WO2008126961A1 (en) Mfmis-fet, mfmis-ferroelectric memory device, and methods of manufacturing the same
KR20080097977A (en) Ferroelectric memory device, fet, and methods of manufacturing the same
KR100851538B1 (en) FET, ferroelectric memory device, and methods of manufacturing the same
KR20130021836A (en) Ferroelectric memory device, fet, and methods of manufacturing the same
KR100877429B1 (en) Ferroelectric memory device
KR20080095232A (en) Ferroelectric memory device and methods of manufacturing the same
WO2008082046A1 (en) Ferroelectric memory device, fet, and methods of manufacturing the same
WO2008082045A1 (en) Memory device and method of manufacturing the same
KR100877428B1 (en) FET, ferroelectric memory device, and methods of manufacturing the same
KR101763434B1 (en) Solar cell and method of manufacturing the same
KR101449755B1 (en) Ferroelectric material and method of forming ferroelectric layer using the same
WO2008082047A1 (en) Fet, ferroelectric memory device, and methods of manufacturing the same
KR20080108960A (en) Ferroelectric material and method of forming ferroelectric layer using the same
KR20100005627A (en) Bfo based ferroelectric material and manufacturing method thereof
KR20130021884A (en) Mfmis-fet, mfmis-ferroelectric memory device, and methods of manufacturing the same
KR101703417B1 (en) Transistor using PVDF film bonded with azobenzene and manufacturing method thereof
WO2008082044A1 (en) Fet, ferroelectric memory device, and methods of manufacturing the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121212

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131203

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141209

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161111

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee