KR100873066B1 - 유기 전계 발광 장치 및 그 제조방법 - Google Patents
유기 전계 발광 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100873066B1 KR100873066B1 KR1020020057888A KR20020057888A KR100873066B1 KR 100873066 B1 KR100873066 B1 KR 100873066B1 KR 1020020057888 A KR1020020057888 A KR 1020020057888A KR 20020057888 A KR20020057888 A KR 20020057888A KR 100873066 B1 KR100873066 B1 KR 100873066B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- circuit
- layer
- substrate
- planarization
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 238000005401 electroluminescence Methods 0.000 title description 5
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000011368 organic material Substances 0.000 claims abstract description 15
- 239000010409 thin film Substances 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 29
- 239000012044 organic layer Substances 0.000 abstract description 6
- 238000005265 energy consumption Methods 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
유기 전계 발광 장치 및 그 제조방법이 개시되어 있다. 투명기판, 상기 기판 상에 형성된 박막 트랜지스터를 포함하는 회로부 및 상기 회로부를 포함하고 상기 회로부와 전기적으로 연결되는 디스플레이부를 포함한다. 투명기판 상에 박막 트랜지스터를 포함하는 회로부를 형성하고, 상기 회로부를 포함한 기판 상부면을 평탄화한다. 상기 회로부와 전기적으로 연결되는 제1전극을 형성하며, 유기물층을 도포한다. 상기 유기물층 상에 제2전극을 형성한다. 이와 같이 회로부를 포함하여 디스플레이부를 형성함으로서 개구율을 증가시켜 소자의 에너지 소비 효율을 증대시킬 수 있다.
Description
도 1은 종래의 유기 전계 발광 장치의 하나의 화소를 나타낸 평면도이다.
도 2는 본 발명의 실시예에 의한 유기 전계 발광 장치의 하나의 화소의 일부 단면도이다.
도 3a 내지 도 3e는 본 발명의 실시예에 의한 유기 전계 발광 장치의 제조방법을 설명하기 위한 하나의 화소의 일부 단면도이다.
도 4는 본 발명의 실시예에 의한 유기 전계 발광 장치의 하나의 화소에 대한 평면적인 개략도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 회로부 110 : 게이트 라인
120 : 데이터 라인 150 : 디스플레이부
200 : 기판 220 : 폴리실리콘 패턴
230 : 게이트 절연막 240 : 게이트 전극
250 : 소오스/드레인 절연막 260 : 개구부
270 : 드레인 전극 272 : 소오스 전극
275 : 회로부 280 : 평탄화막
285 : 하부전극 288 : 유기물층
290 : 상부전극 294 : 디스플레이부
410 : 게이트 라인 420 : 데이터 라인
475 : 회로부 영역 475a : 빈 공간
494 : 디스플레이 영역
본 발명은 유기 전계 발광 장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 개구율이 증가된 유기 전계 발광 장치 및 그 제조방법에 관한 것이다.
평판 디스플레이(Flat Panel Display)에 대한 관심이 고조되면서, 저전압 고휘도의 자체발광 디스플레이인 유기 전계 발광 디스플레이(Organic Electroluminescence Display)에 대한 연구가 활발하게 진행되고 있다. 유기 전계 발광 디스플레이는 자체적으로 빛을 생성하는 발광층을 유기물로 형성함으로써, 상기 유기물을 합성하는 것에 따라, 다양한 재료 개발이 가능하다. 또한, 상기 유기물은 저온에서 증착되므로, 저온 제조 공정에 의해 제조가 가능하며, 저전압으로 구동하여 디스플레이의 발광효율을 향상시킬 수 있다.
일반적으로, 상기 유기 전계 발광 디스플레이는 투명 전극이 형성된 투명 기판 상에 정공 전달층(Hole Transporting Layer;HTL), 발광층(EMission Layer) 및 전자 전달층(Electron Transporting Layer; ETL)으로 이루어진 유기물층이 존재하 고 상부에 금속전극이 형성된 후면 발광(bottom emission) 구조이다.
상기 유기 전계 발광 디스플레이의 구동방법에 따라, 크게 수동 매트릭스 유기 전계 발광 장치(Passive Matrix Organic Electroluminescence Device;PMOELD, 이하, "PMOELD"라고 한다.) 및 능동 매트릭스 유기 전계 발광 장치(Active Matirx Organic Electroluminescence Device;AMOELD, 이하, "AMOELD"라고 한다.)로 구분할 수 있다.
상기 PMOELD의 구동방법은 패턴된 하부전극의 애노드(anode) 및 상기 애노드와 직교하도록 패턴된 상부전극의 캐소드(cathode)가 라인 형태로 교차하는 지점의 화소(pixel)를 선택적으로 지정하여 구동하게 된다. 상기 PMOELD는 화소의 전면적을 디스플레이 영역으로 사용할 수 있으므로 화소당 외부로 빛을 발산할 수 있는 개구부의 면적은 증가한다. 그러나, 하나의 화소를 발광시키기 위해 상기 화소가 포함된 전극 라인 전체에 대해 전류를 인가해야 하므로, 상기 라인으로 인한 저항에 의해 전류의 소모가 발생한다. 대면적의 디스플레이 장치일수록 상기 라인으로 인한 저항 문제는 더욱 심화된다. 또한, 화소별로 인가되는 전류가 일정하지 못할 경우에는, 전체 디스플레이의 색 구현이 균일하지 못해, 디스플레이로서의 기능을 제대로 실행하지 못한다.
이에 반해, AMOELD 구동방법은 박막 트랜지스터를 포함하는 화소 회로부를 사용하여, 화소를 개별적으로 제어할 수 있다. 따라서, PMOELD 구동방법 보다 적은 전류를 사용하여 디스플레이를 구동할 수 있을 뿐 아니라, 화소별로 특성이 다른 경우에도, 박막 트랜지스터 개수를 조절하여 보상전류를 인가함으로서 디스플레이 전체에 걸쳐 균일한 색 구현을 실현할 수 있다.
도 1은 종래의 유기 전계 발광 장치의 하나의 화소를 나타낸 평면도이다.
도 1을 참조하면, AMOELD는 게이트 라인(110)과 데이터 라인(120)으로 하나의 화소 영역을 정의한다. 상기 하나의 화소 영역은 회로부(100) 및 디스플레이부(150)로 나뉘어진다. 이와 같이, 회로부가 형성된 영역을 제외한 영역에만 디스플레이부를 형성하므로 개구부의 면적(150)은 감소하게 된다. 따라서, 화소 면적에 대한 발광 면적의 비인 개구율(aperture ratio)은 현저히 감소하게 된다. 즉, 상기 개구율이 감소한 만큼, 외부로 발산되는 빛의 양은 감소하게되므로 외부에서 인지하는 빛의 밝기도 떨어지게 된다. 상기 감소한 빛의 밝기를 보상하기 위해서는 전류를 증가시켜야하므로, 에너지 소비 효율이 감소하게 된다.
따라서, 본 발명의 제1 목적은 에너지 소비 효율이 향상된 유기 전계 발광 장치를 제공하는 것이다.
본 발명의 제2 목적은 에너지 소비 효율이 향상된 유기 전계 발광 장치의 제조방법을 제공하는 것이다.
상기 제1 목적을 달성하기 위하여 본 발명은, 투명기판, 상기 기판 상에 형성된 박막 트랜지스터를 포함하는 회로부 및 상기 회로부를 포함하고 상기 회로부와 전기적으로 연결되는 디스플레이부를 포함한다.
상기 제2 목적을 달성하기 위하여 본 발명은, 투명기판 상에 박막 트랜지스 터를 포함하는 회로부를 형성하는 단계 및 상기 회로부를 포함한 기판 상부면을 평탄화하고 상기 회로부와 전기적으로 연결되는 제1전극을 형성하며, 유기물층을 도포한 후, 제2전극을 형성함으로서 디스플레이부를 형성하는 단계를 포함한다.
이와 같이 회로부를 포함하여 디스플레이부를 형성함으로서 개구율을 증가시켜 소자의 에너지 소비 효율을 증대시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 2는 본 발명의 실시예에 의한 유기 전계 발광 장치의 하나의 화소의 일부 단면도이다.
도 2를 참조하면, 유기 전계 발광 장치는 하부에 투명기판(200)이 존재하고, 상기 투명기판 상에 화소를 구동하기 위한 회로부(275)가 위치한다. 상기 회로부(275)는 가장 하부에 채널층을 형성하기 위한 폴리실리콘 패턴(220)이 위치하고 상기 폴리실리콘 패턴(220) 상에는 일부 개구된 게이트 절연막(230), 게이트 전극(240) 및 일부 개구된 소오스/드레인 절연막(250)이 위치한다. 상기 개구된 영역을 포함하여 상기 소오스/드레인 절연막(250) 상에는 상기 게이트 전극(240)의 좌측영역에 소오스 전극(272)이 위치하고, 상기 게이트 전극(240)의 우측영역에는 드레인 전극(270)이 위치한다. 상기 회로부(275) 상에는 일정 두께를 갖는 상부가 평탄한 평탄화막(280)이 존재하며, 상기 평탄화막(280)의 일부를 통해 하부의 회로부와 연결되는 하부전극(285), 유기물층(288) 및 상부전극(290)으로 이루어진 디스플레이부(294)가 존재한다.
도 3a 내지 도 3e는 본 발명의 실시예에 의한 유기 전계 발광 장치의 제조방법을 설명하기 위한 하나의 화소의 일부 단면도이다.
도 3a를 참조하면, 유리와 같은 투명한 기판(200) 상에 상기 기판(200)으로부터 이물질이 상부로 확산되는 것을 방지하기 위해 버퍼층(미도시)을 형성한다. 상기 버퍼층 상에 아몰퍼스 실리콘막(amorphous silicon film)(미도시)을 형성한다. 상기 아몰퍼스 실리콘막을 사용하여 유기 전계 발광 장치를 구동하면, 소자의 열화로 인해, 장치의 수명이 단축되므로 상기 아몰퍼스 실리콘막을 가공 처리하여 결정 배열을 변화시킴으로서 폴리 실리콘막(미도시)으로 변형시킨다. 상기 폴리실리콘막을 패턴닝하여 폴리실리콘 패턴(220)을 형성한다.
상기 폴리실리콘 패턴(220)을 포함하는 결과물 상에 게이트 전열막(230)을 형성한다. 상기 게이트 절연막(230) 상에 금속 물질을 도포한 후, 패터닝하여 상기 폴리실리콘 패턴(220)의 상부에 게이트 전극(240)을 형성한다.
상기 게이트 전극(240)의 좌측 및 우측 하부의 일부 폴리실리콘 패턴(220)을 이온 도핑하여 상기 폴리실리콘 패턴(220)의 좌측 영역은 소오스 영역(220a)으로, 상기 게이트 전극(240)의 우측 하부의 폴리실리콘 패턴(220)의 일부 영역은 드레인 영역(220b)으로 정의한다. 상기 결과물 상에 소오스/드레인 절연막(250)을 형성한다.
도 3b를 참조하면, 상기 소오스/드레인 절연막(250) 및 게이트 절연막(230)의 일부 영역을 순차적으로 식각한다. 상기 식각된 개구부(260)를 통해 상기 소오소 영역(220a) 및 드레인 영역(220b)의 상부면이 일부 노출된다.
도 3c를 참조하면, 상기 개구부(260)를 매립하도록 상기 결과물 상에 금속물질을 도포하여 금속층(미도시)을 형성하고 상기 금속층을 패터닝하여 소오스 전극(272) 및 드레인 전극(270)을 형성한다.
도 3d를 참조하면, 기판 상에 게이트 전극(240), 소오스 영역(220a), 드레인 영역(220b), 소오스 전극(272) 및 드레인 전극(270)으로 이루어진 트랜지스터를 포함하는 회로부를 형성하게 되면, 각각의 요소를 형성할 때마다 막을 도포하고 패터닝함으로서, 단차가 발생한다. 상기 단차를 유지한 채 화소의 제작을 진행하면, 상기 단차가 발생한 회로부는 디스플레이 영역으로 사용할 수 없다. 따라서, 상기 단차를 평탄화시키기 위해 상기 결과물 상에 절연물질을 도포하여 평탄화막(280)을 형성한다. 상기 평탄화막(280)의 최소두께는 상기 회로부의 단차가 없어지는 시점으로 정할 수 있으나, 후속에 상기 회로부 상에 형성될 전극으로 인해, 양단에 기생적으로 전기용량이 형성되는 것을 예방하기 위해, 충분히 절연될 수 있을 정도로 형성한다.
도 3e를 참조하면, 상기 평탄화막(280)의 소정 영역을 식각하여 상기 회로부의 드레인 전극(270)의 상부면을 노출시킨다. 상기 노출된 영역을 매립하도록 상기 평탄화막(280) 상에 인듐-틴-옥사이드(indium-tin-oxide;ITO)와 같은 투명한 도전물질을 증착하여 하부전극(285)을 형성한다. 상기 노출된 영역을 통해 상기 하부전극(285)은 전기적으로 하부의 드레인 전극(270)과 연결된다.
상기 하부전극(285) 상에 유기물층(288)을 형성한다. 상기 유기물층(288)은 전류가 인가되었을 때 정공 및 전자에 의해 자가 발광할 수 있는 물질로서 소자의 종류에 따라 단층 또는 복수층으로 적층될 수 있다. 상기 유기물층(288) 상에 불투명한 도전물질을 증착함으로서 상부전극(290)을 형성한다. 따라서, 유기물층(288)으로부터 형성된 빛은 상부로 발산되지 않고 하부로 발산된다.
이와 같이, 회로부의 단차를 평탄화한 평탄화막 상부 전체에 하부전극, 유기물층 및 상부전극이 형성됨으로서 외부로 빛을 발산할 수 있는 디스플레이부가 회로부까지 포함하여 개구부의 면적이 증가한다.
도 4는 본 발명의 실시예에 의한 유기 전계 발광 장치의 하나의 화소에 대한 평면적인 개략도이다.
도 4를 참조하면, 게이트 라인(410) 및 데이터 라인(420)으로 정의되는 유기 전계 발광 장치의 하나의 화소는 유기물층이 회로부(475)의 상부 영역까지 확장되어 형성된다. 따라서, 빛을 발산하는 디스플레이 영역(494)은 회로부(475)까지 포함하게 된다. 즉, 상기 회로부(475)의 일부 영역을 확대(A)하여 보면, 하부에 회로가 형성된 영역 사이의 빈 공간(475a)까지도 상부전극 및 하부전극을 포함하여 유기물층이 확장되어 있으므로 외부로 빛이 발산되어 디스플레이 영역으로 사용되는 것이다.
상술한 바와 같이 본 발명에 의하면, 기판에 형성된 회로부의 상부면에 평탄화막을 형성하여 상기 회로부가 형성된 영역의 상부 영역까지 디스플레이 영역을 확장시킨다.
이와 같이 디스플레이 영역을 확장시킴으로써, 개구부의 면적을 증가시켜 개 구율을 증가시킬 수 있다. 따라서, 유기물층에서 생성된 빛을 외부로 발산시킬 수 있는 면적의 손실이 적어지므로 적은 전류로 원하는 밝기의 빛을 생성함으로서 소자의 전력 소비 효율을 증대시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (4)
- 투명기판;상기 기판 상에 형성된 박막 트랜지스터를 포함하는 회로부; 및상기 회로부가 형성된 상기 기판 상부면에 상기 회로부를 덮도록 형성된 평탄화부, 상기 평탄화부 상부에 형성되어 상기 회로부와 전기적으로 연결되고 투명한 도전물질로 이루어진 제1 전극, 상기 회로부 상부에 대응하는 평탄화부의 영역을 덮도록 상기 제1 전극의 상부 전면에 형성된 유기물층 및 불투명한 도전물질로 이루어지고 상기 유기물층 상부에 형성된 제2 전극을 포함하는 디스플레이부 포함하는 유기 전계 발광 장치.
- 투명기판 상에 박막 트랜지스터를 포함하는 회로부를 형성하는 단계;상기 회로부를 포함한 기판 상부면에 상기 회로부를 덮도록 절연물질로 이루어진 평탄화막을 형성하여 상기 기판 상부면을 평탄화하는 단계;상기 평탄화막의 일부를 개구하여 상기 트랜지스터의 일부분을 노출시키는 단계;상기 개구된 평탄화막 상에 투명 도전물질을 도포하여 상기 개구영역을 매립하는 제1전극을 형성하는 단계;상기 회로부 상부에 대응하는 평탄화막의 영역을 덮도록 상기 제1 전극 상부 전면에 유기물층을 형성하는 단계; 및상기 유기물층 전면에 불투명 도전물질을 도포하여 제2전극을 형성하는 단계를 포함하는 유기 전계 발광 장치 제조방법.
- 제2항에 있어서, 상기 평탄화막은 상기 회로부 및 제1 전극 간의 간섭효과를 극복할 정도의 두께인 것을 특징으로 하는 유기 전계 발광 장치 제조방법.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020057888A KR100873066B1 (ko) | 2002-09-24 | 2002-09-24 | 유기 전계 발광 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020057888A KR100873066B1 (ko) | 2002-09-24 | 2002-09-24 | 유기 전계 발광 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040026423A KR20040026423A (ko) | 2004-03-31 |
| KR100873066B1 true KR100873066B1 (ko) | 2008-12-11 |
Family
ID=37328905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020057888A KR100873066B1 (ko) | 2002-09-24 | 2002-09-24 | 유기 전계 발광 장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100873066B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030057018A (ko) * | 2001-12-28 | 2003-07-04 | 엘지.필립스 엘시디 주식회사 | 능동행렬 유기전기발광소자 |
| KR20030094656A (ko) * | 2002-06-07 | 2003-12-18 | 엘지전자 주식회사 | 액티브 매트릭스 유기 전계 발광 소자 |
-
2002
- 2002-09-24 KR KR1020020057888A patent/KR100873066B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030057018A (ko) * | 2001-12-28 | 2003-07-04 | 엘지.필립스 엘시디 주식회사 | 능동행렬 유기전기발광소자 |
| KR20030094656A (ko) * | 2002-06-07 | 2003-12-18 | 엘지전자 주식회사 | 액티브 매트릭스 유기 전계 발광 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040026423A (ko) | 2004-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100484591B1 (ko) | 능동행렬 유기전기발광소자 및 그의 제조 방법 | |
| JP4091481B2 (ja) | アクティブ・マトリクス有機電界発光素子及びその製造方法 | |
| US7492096B2 (en) | Flat panel display device capable of reducing or preventing a voltage drop and method of fabricating the same | |
| US7785942B2 (en) | Active matrix organic EL display device and manufacturing method thereof | |
| KR100527029B1 (ko) | 일렉트로 루미네센스 표시 장치 | |
| US7049636B2 (en) | Device including OLED controlled by n-type transistor | |
| KR20060023180A (ko) | 유기 ｅｌ 패널 및 그 제조 방법 | |
| KR20040025383A (ko) | 유기 전계 발광 표시 장치 및 그 제조방법 | |
| KR100453633B1 (ko) | 능동행렬 유기 전기발광소자 및 그의 제조 방법 | |
| US6975065B2 (en) | Light-emitting device and light-emitting device manufacturing method | |
| KR20020043324A (ko) | 유기 전계 발광 표시장치 및 그 제조 방법 | |
| KR100482328B1 (ko) | 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 | |
| KR100873066B1 (ko) | 유기 전계 발광 장치 및 그 제조방법 | |
| KR20070087905A (ko) | 발광 장치 | |
| KR100782322B1 (ko) | 능동행렬 유기전기발광소자 및 그의 제조 방법 | |
| KR100617193B1 (ko) | 양방향 유기 ｅｌ 디스플레이 소자 및 그 제조 방법 | |
| JP4086550B2 (ja) | 表示装置 | |
| JP4483264B2 (ja) | 表示装置及び電子機器 | |
| KR100902076B1 (ko) | 유기 전계 발광 장치의 화소 회로 및 그 제조방법 | |
| KR100761124B1 (ko) | 전계 발광 소자 | |
| KR100669316B1 (ko) | 유기 전계 발광 표시 장치 | |
| KR100638084B1 (ko) | 유기 전계 발광 표시 장치 | |
| KR20040025998A (ko) | 유기 발광 소자 | |
| KR20040061988A (ko) | 하이브리드 구조 유기전계발광 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121115 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20141128 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20171129 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20191202 Year of fee payment: 12 |