KR100870000B1 - Thin film transistor substrate and liquid crystal display - Google Patents
Thin film transistor substrate and liquid crystal display Download PDFInfo
- Publication number
- KR100870000B1 KR100870000B1 KR1020010027258A KR20010027258A KR100870000B1 KR 100870000 B1 KR100870000 B1 KR 100870000B1 KR 1020010027258 A KR1020010027258 A KR 1020010027258A KR 20010027258 A KR20010027258 A KR 20010027258A KR 100870000 B1 KR100870000 B1 KR 100870000B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- liquid crystal
- gate
- substrate
- semiconductor pattern
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
- G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
Abstract
본 발명은 액정 표시 장치에 관한 것으로, 응답 속도와 휘도를 향상시키기 위하여, 하부 기판의 화소 전극의 표면 혹은, 상부 기판의 공통 전극의 표면에 액정이 누워야 할 방향과 평행하게 위치하는 홈을 형성한다. 상세하게는, 본 발명에 따른 박막 트랜지스터 기판에서는, 기판 위에 게이트선, 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 게이트 절연막이 게이트 배선을 덮고 있다. 게이트 전극 상부의 게이트 절연막 위에는 반도체 패턴이 형성되어 있고, 게이트 절연막 위에는 게이트선에 교차하여 화소 영역을 정의하는 데이터선, 데이터선에 연결되어 반도체 패턴에 전기적으로 연결되는 소스 전.극, 소스 전극에 대응하여 반도체 패턴에 전기적으로 연결되는 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 보호막이 이러한 데이터 배선 및 반도체 패턴을 덮고 있으며, 보호막에는 드레인 전극을 드러내는 접촉 구멍이 형성되어 있다. 보호막 및 게이트 절연막에는 소정 간격을 두고 배열되어 있는 다수개의 제1 선형 구멍이 형성되어 있고, 접촉 구멍을 통하여 드레인 전극에 연결되고, 선형 구멍을 따라 위치하는 홈을 가지는 화소 전극이 형성되어 있다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device. In order to improve response speed and brightness, grooves are formed on the surface of the pixel electrode of the lower substrate or the surface of the common electrode of the upper substrate in parallel with the direction in which the liquid crystal should lie. do. Specifically, in the thin film transistor substrate according to the present invention, a gate wiring including a gate line and a gate electrode is formed on the substrate, and the gate insulating film covers the gate wiring. A semiconductor pattern is formed on the gate insulating layer above the gate electrode, and a data line defining a pixel region crossing the gate line and a source electrode, an electrode connected to the data line, and electrically connected to the semiconductor pattern on the gate insulating layer. Correspondingly, a data line including a drain electrode electrically connected to the semiconductor pattern is formed. A protective film covers the data line and the semiconductor pattern, and a contact hole is formed in the protective film to expose the drain electrode. A plurality of first linear holes arranged at predetermined intervals are formed in the passivation film and the gate insulating film, and pixel electrodes having grooves positioned along the linear holes are connected to the drain electrodes through the contact holes.
응답 속도, 휘도, 선형구멍, 홈, 액정이 누울 방향 Response speed, brightness, linear hole, groove, direction in which the liquid crystal lies
Description
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 단면 구조를 개략화하여 나타낸 것이고, 1 is a schematic cross-sectional view of a liquid crystal display according to an exemplary embodiment of the present invention.
도 2 내지 도 4는 본 발명의 실시예에 따른 액정 표시 장치에서, 화소 전극에 형성되는 홈의 배열 상태의 예를 각각 나타낸 것이고, 2 to 4 illustrate examples of arrangement states of grooves formed in pixel electrodes in the liquid crystal display according to the exemplary embodiment of the present invention.
도 5 및 도 6는 본 발명의 실시예에 따른 액정 표시 장치에서, 화소 전극에 형성된 홈의 단면 상태의 예를 각각 나타낸 것이고,5 and 6 illustrate examples of cross-sectional states of grooves formed in pixel electrodes in the liquid crystal display according to the exemplary embodiment of the present invention.
도 7은 본 발명의 실시예에 따른 액정 표시 장지의 배치도이고, 7 is a layout view of a liquid crystal display device according to an embodiment of the present invention,
도 8은 도 7에 도시한 액정 표시 장지를 절단선 Ⅷ-Ⅷ에 따라 나타낸 단면도이고, FIG. 8 is a cross-sectional view illustrating the liquid crystal display device shown in FIG. 7 along a cutting line VIII-VIII,
도 9a부터 도 13b는 본 발명의 실시예에 따른 액정 표시 장치의 제조 공정도이다. 9A through 13B are diagrams illustrating a manufacturing process of a liquid crystal display according to an exemplary embodiment of the present invention.
본 발명은 박막 트랜지스터 기판 및 액정 표시 장치에 관한 것이다. The present invention relates to a thin film transistor substrate and a liquid crystal display device.
액정 표시 장치는 일반적으로 공통 전극과 색 필터 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, liquid crystal displays inject a liquid crystal material between an upper substrate on which a common electrode and a color filter are formed, and a lower substrate on which a thin film transistor and a pixel electrode are formed, and apply different potentials to the pixel electrode and the common electrode. By forming an electric field to change the arrangement of the liquid crystal molecules, and through this to adjust the transmittance of light to express the image.
액정 표시 장치 제조에 있어서, 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 기판에 대하여 수직으로 배향하되, 화소 전극과 그 대향 전극인 공통 전극에 일정한 개구 패턴을 형성하는 PVA(patterned vertically aligned mode)나, 돌기 패턴을 형성하는 MVA(Multi-domain Vertical Aligned Mode)가 제안되고 있다. 이와 같이, 화소 전극과 공통 전극에 각각 개구 패턴이나 돌기 패턴을 형성할 경우, 개구 패턴 혹은 돌기 패턴으로 인하여 형성되는 전기장의 프린지 필드(fringe field)를 이용하여 액정 분자들이 눕는 방향을 조절함으로써 시야각을 넓힐 수 있다. In the manufacture of liquid crystal display devices, various methods for widening the viewing angle have been developed, among which PVA (orthogonal alignment) of liquid crystal molecules with respect to the upper and lower substrates, and forming a constant opening pattern on the pixel electrode and the common electrode which is the opposite electrode ( Background Art A multi-domain vertical aligned mode (MVA) forming a patterned vertically aligned mode or a projection pattern has been proposed. As such, when the opening pattern or the projection pattern is formed on the pixel electrode and the common electrode, the viewing angle is adjusted by adjusting the direction in which the liquid crystal molecules lie down using the fringe field of the electric field formed by the opening pattern or the projection pattern. You can widen it.
수직 배향 모드의 경우, 액정은 프린지 필드에 영향을 받아 상하 기판의 개구, 또는 돌기 패턴에 의하여 구획되는 도메인의 변에 대하여 수직으로 눕도록 유도된다. 도메인의 변두리에서는 프린지 필드가 강하여 액정 분자들이 일정한 방향으로 누울 수 있다. 그러나, 도메인의 중심부로 갈수록 프린지 필드가 약화되고 상하기판에 대하여 수직인 전기장 성분이 많아져 액정 분자들은 어느 방향으로 누울지 결정하기 어려워진다. 이 때, 기판의 표면에 조금이라도 불규칙성이 존재하거나 근처에 다른 방향의 프린지 필드가 존재하게 될 경우에는 액정 분자들이 의도 한대로 눕지 않는 경우가 발생한다. 이와 같이 잘못된 방향으로 누운 액정 분자들은 그 상태 그대로 계속 유지하게 되거나, 오랜 시간 후에는 주변과의 상호 작용에 의해서 의도한 방향으로 제자리를 찾을 수도 있다. 그러나 전자의 경우는 휘도의 손실이 야기되고, 후자의 경우에는 응답시간이 길어지게 되는 문제가 있다. In the vertical alignment mode, the liquid crystal is induced to lie vertically with respect to the openings of the upper and lower substrates or the sides of the domains partitioned by the projection patterns under the influence of the fringe field. At the edge of the domain, the fringe field is strong, allowing liquid crystal molecules to lie in a certain direction. However, as the fringe field weakens toward the center of the domain and the electric field component perpendicular to the upper and lower substrates increases, it becomes difficult to determine in which direction the liquid crystal molecules lie. At this time, when there is even irregularities on the surface of the substrate or fringe fields in different directions nearby, liquid crystal molecules do not lie down as intended. The liquid crystal molecules lying in the wrong direction may be kept as they are, or after a long time, the liquid crystal molecules may be found in the intended direction by interaction with the surroundings. However, in the former case, a loss of luminance is caused, and in the latter case, the response time becomes long.
본 발명은 액정 표시 장치에 있어서, 응답 속도와 휘도를 향상시키고자 한다. The present invention seeks to improve response speed and luminance in a liquid crystal display.
이러한 기술적 과제를 해결하기 위하여, 본 발명에서는, 하부 기판의 화소 전극의 표면 혹은, 상부 기판의 공통 전극의 표면에 액정이 누워야 할 방향과 평행하게 위치하는 홈(Groove)을 형성한다. In order to solve this technical problem, in the present invention, grooves are formed on the surface of the pixel electrode of the lower substrate or the surface of the common electrode of the upper substrate in parallel with the direction in which the liquid crystal should lie.
상세하게, 본 발명에 따른 박막 트랜지스터 기판에서는, 기판 위에 게이트선, 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 게이트 절연막이 게이트 배선을 덮고 있다. 게이트 전극 상부의 게이트 절연막 위에는 반도체 패턴이 형성되어 있고, 게이트 절연막 위에는 게이트선에 교차하여 화소 영역을 정의하는 데이터선, 데이터선에 연결되어 반도체 패턴에 전기적으로 연결되는 소스 전극, 소스 전극에 대응하여 반도체 패턴에 전기적으로 연결되는 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 보호막이 이러한 데이터 배선 및 반도체 패턴을 덮고 있으며, 보호막에는 드레인 전극을 드러내는 접촉 구멍이 형성되어 있다. 보호막에는 소정 간격을 두고 배열되어 있는 다수개의 홈이 형성되어 있고, 접촉 구멍 을 통하여 드레인 전극에 연결되고, 보호막에 형성된 홈을 따라 위치하는 다수개의 홈을 가지는 화소 전극이 형성되어 있다. In detail, in the thin film transistor substrate according to the present invention, a gate wiring including a gate line and a gate electrode is formed on the substrate, and the gate insulating film covers the gate wiring. A semiconductor pattern is formed on the gate insulating layer above the gate electrode, and a data line intersecting the gate line to define a pixel region, a source electrode connected to the data line and electrically connected to the semiconductor pattern, and a source electrode on the gate insulating layer. A data line including a drain electrode electrically connected to the semiconductor pattern is formed. A protective film covers the data line and the semiconductor pattern, and a contact hole is formed in the protective film to expose the drain electrode. The protective film is formed with a plurality of grooves arranged at predetermined intervals, and is formed with a pixel electrode having a plurality of grooves connected to the drain electrode through the contact hole and positioned along the groove formed in the protective film.
여기서, 다수개의 제1 홈은 보호막 및 게이트 절연막에 함께 형성될 수 있으며, 화소 영역에 만들어지는 다수의 액정 도메인에서의 액정이 누워야 할 방향과 평행하게 위치하도록 형성될 수 있다. Here, the plurality of first grooves may be formed together in the passivation layer and the gate insulating layer, and may be formed so that the liquid crystals in the plurality of liquid crystal domains formed in the pixel region are positioned parallel to the direction in which the liquid crystals are to be laid.
또한, 본 발명에 따른 액정 표시 장치는 상술된 박막 트랜지스터 기판 및 이 박막 트랜지스터 기판에 대응되어 있고, 다수개의 홈을 가지는 오버 코트막 및 상기 화소 전극에 대향되어, 상기 오버 코트막의 다수개의 홈을 따라 위치하는 다수개의 홈을 가지는 공통 전극을 포함하는 색 필터 기판을 포함하고, 이들 기판 사이에 액정층을 개재하고 있다. 이 때, 화소 전극은 제1 개구 패턴을 가지고, 공통 전극은 제2 개구 패턴을 가지며, 제1 개구 패턴과 제2 개구 패턴은 화소 영역 에 있는 액정을 다수의 액정 도메인으로 분할하고, 화소 전극의 홈과 공통 전극의 홈은 액정 도메인에서 액정이 누워야 할 방향과 평행하게 위치하도록 형성될 수 있다. In addition, the liquid crystal display device according to the present invention corresponds to the above-described thin film transistor substrate and the thin film transistor substrate and is opposed to the overcoat film having a plurality of grooves and the pixel electrode, along the plurality of grooves of the overcoat film. A color filter substrate including a common electrode having a plurality of grooves positioned therein is provided, and a liquid crystal layer is interposed between these substrates. In this case, the pixel electrode has a first opening pattern, the common electrode has a second opening pattern, and the first opening pattern and the second opening pattern divide the liquid crystal in the pixel region into a plurality of liquid crystal domains, The groove and the groove of the common electrode may be formed to be parallel to the direction in which the liquid crystal should lie in the liquid crystal domain.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 단면 구조를 개략화하여 나타낸 것이다. 1 is a schematic cross-sectional view of a liquid crystal display according to an exemplary embodiment of the present invention.
하부 기판에는, 각종 배선 패턴 및 절연막이 형성되어 있는 제1 기판(100)에 질화 규소로 이루어진 제1 보호막(110)이 형성되어 있고, 제1 보호막(110) 위에 ITO로 이루어진 화소 전극(120)이 형성되어 있다.
On the lower substrate, a
그리고, 이러한 하부 기판에 대응하는 상부 기판에는, 각종 패턴이 형성되어 있는 제2 기판(200)에 질화 규소로 이루어진 제2 보호막(210)이 형성되어 있고, 제2 보호막(210) 위에는 ITO로 이루어진 공통 전극(220)이 형성되어 있다. 이 때, 공통 전극(220)에는 소정 부분에 개구 패턴(220H)이 형성되어 있다. In the upper substrate corresponding to the lower substrate, a second
그리고, "하부 기판"과 상부 기판 사이에는 액정(300)으로 구성되는 액정층이 개재되어 있다. The liquid crystal layer composed of the
이러한 액정 표시 장치에 있어서, 공통 전극(220)과 화소 전극(120)에 각각 소정 크기의 전압을 인가할 경우, 공통 전극(220)의 개구 패턴(220H)에 의하여 형성되는 프린지 필드(fringe field)에 의하여, 액정 분자(300)가 소정 방향으로 기울어지게 된다. 그 결과, 액정층의 액정들은 하나의 화소 영역에서 다수의 액정 소영역(이하, 액정 도메인(domain)이라 함)으로 분리되고, 이러한 액정의 멀티 도메인(multi domain)으로 인하여 광시야각을 확보할 수 있게 된다. In such a liquid crystal display, when a voltage having a predetermined magnitude is applied to the
이 때, 액정(300)은 프린지 필드에 의해 도메인의 변에 대하여 수직으로 눕도록 유도된다. 도메인의 가장자리에서는 프린지 필드가 강하여 액정 분자들이 일정한 방향으로 누울 수 있다. 그러나, 도메인의 가장자리에서 멀어질수록 즉, 도메인의 중앙 부분에서는 프린지 필드의 성분이 약하고, 상부 기판과 하부 기판에 대하여 수직 방향의 전기장이 주를 이루게 되어, 이 부분에 위치하는 액정 분자는 전기장 인가시 액정이 잘못된 방향으로 배열되거나, 신속하게 배열을 바꾸지 못하고 개구 패턴 부근의 액정 분자가 기울어지면서 영향을 미쳐야 비로소 기울어지게 된다. 이러한 이유로 액정 표시 장치의 휘도가 낮고 응답 속도가 느리게 된다.
At this time, the
그러나, 이러한 액정 표시 장치에서, 화소 전극(120)의 표면에, 도 2에 보인 바와 같이, 액정이 제대로 누워야 할 방향과 평행하게 위치하는 홈을 형성할 경우, 액정 분자(300)가 화소 전극(120)의 가장자리 혹은 공통 전극(220)의 개구 패턴(220H)에서 멀리 떨어져 있다 하더라도, 프린지 필드의 세기에 영향을 받지 않고 화소 전극(120)의 표면에 형성된 홈을 따라 제대로 누울수 있다. However, in such a liquid crystal display device, when a groove is formed on the surface of the
이러한 본 발명에 의하여 얻을 수 있는 이점은 다음과 같다. Advantages obtained by the present invention are as follows.
첫째, 액정이 잘못된 방향으로 누웠다가 제자리로 돌아오기 위해 걸리는 시간을 아예 없앨 수 있어서 응답속도를 증가시킬 수 있다. 둘째, 액정들이 화소 전극(120)의 표면에 형성된 홈 때문에 일정한 방향으로 누울 수 있어서, 휘도를 극대화할 수 있다. 셋째, 액정 도메인의 중간 부분에서는 액정의 동작이 안정화되므로, 액정 도메인의 크기를 늘릴 수 있어서 개구율을 증대시킬 수 있다. First, the response time can be increased by eliminating the time it takes for the liquid crystal to lie in the wrong direction and return to its original position. Second, liquid crystals may lie in a predetermined direction due to grooves formed on the surface of the
액정의 오방향 배열은 액정 도메인의 중앙 부분에서 일어나므로, 홈은 화소 전극(120)에서의 액정 도메인의 중앙 부분에 해당하는 부분에만 형성할 수 있다. Since the misalignment of the liquid crystal occurs in the central portion of the liquid crystal domain, the groove may be formed only in a portion corresponding to the central portion of the liquid crystal domain in the
예를 들어, 도 3에 보인 바와 같이, 일정 영역에 ㅡ자 형상의 개구 패턴(125)을 가지는 화소 전극(120)과, 이러한 화소 전극(120)에 대응하여 "T"자와 ㅡ자 형상의 개구 패턴(220H)을 가지는 공통 전극(도면 미표시)을 가지는 액정 표시 장치에서, 화소 전극(120)의 중앙 부분에 형성될 홈을 액정이 누워야 할 방향과 평행이 되는 즉, 공통 전극의 개구 패턴(220H)에 수직이 되게 위치하도록 형성한다. For example, as shown in FIG. 3, the
또한, 예를 들어, 도 4에 보인 바와 같이, 일정 영역에 사선 형상의 개구 패턴(125)을 가지는 화소 전극(120)과, 이러한 화소 전극(120)에 대응하되, 화소 전극(120)의 개구 패턴(125)과 소정 간격을 두고 평행하게 위치하는 사선 형상의 개구 패턴(220H)을 가지는 공통 전극(도면 미표시)을 가지는 액정 표시 장치에서, 화소 전극(120)의 중앙 부분에 형성될 홈을 액정이 누울 방향과 평행이 되는 즉, 공통 전극의 개구 패턴(220H)에 수직이 되게 위치하도록 형성한다. For example, as shown in FIG. 4, the
여기서, 화소 전극(120)에 홈을 형성하지 않고, 화소 전극(120)에 대응하는 공통 전극(220)에 홈을 형성할 수 있다. 이 경우에도 이미 설명한 바와 같이, 공통 전극(220)에서 액정 도메인의 중앙 부분에 해당하는 부분에만 액정이 누울 방향과 평행하게 배열되는 홈을 형성한다. Here, the groove may be formed in the
한편, 화소 전극(120)의 표면의 홈은 도 5 및 도 6에 보인 바와 같이, 화소 전극(120)의 하단에 위치하는 제1 보호막(110)의 표면에 요철 형상을 형성하고, 제1 보호막(110)의 표면을 따라 화소 전극(120)을 덮음으로써 형성할 수 있다. On the other hand, the groove of the surface of the
제1 보호막(110)의 표면을 요철 형상으로 형성할 때, 요철 형상을 정의할 마스크 부분에서 요부를 정의할 패턴 간의 간격이 4㎛이상으로 충분히 크면, 도 5에 보인 바와 같이, 화소 전극(120)의 표면에 소정의 간격을 두고 배열되는 홈을 형성할 수 있다. 이 때, 마스크에서 요부를 정의할 패턴 간의 간격을 2㎛로 설정할 경우에는 노광시 광의 회절에 의하여 제1 보호막(110)에 형성될 홈의 간격은 작아지고, 그의 경사가 완만해지지만, 도 5에 보인 바와 같이, 화소 전극(120)의 표면에 여전히 라운드진 홈을 형성할 수 있다. When the surface of the
이 때, 제1 보호막(110)은 도 5 및 도 6에 보인 바와 같이, 그의 상부 일부 만이 요철 형상을 가지도톡 형성할 수 있지만, 이와는 다르게, 제1 보호막(110) 전부를 이용하여 그 하부의 기판(100)을 드러내도록 하는 홈을 형성하는 것도 가능하다. In this case, as shown in FIGS. 5 and 6, only a portion of the upper portion of the
이러한 본 발명의 기술을 적용한 액정 표시 장치에 대하여 설명하면 다음 과 같다. The liquid crystal display device to which the technique of the present invention is applied will be described below.
도 7은 본 발명의 실시예에 따른 액정 표시 장지의 배치도이고, 도 8은 도 7에 도시한 액정 표시 장지를 절단선 Ⅷ-Ⅷ에 따라 나타낸 단면도이다. 도 7에 보인 액정 표시 장치는 하부 기판의 배선 구조에 상부 기판의 공통 전극의 개구 패턴(225)만을 중첩하여 표시한 것이다. FIG. 7 is a layout view of a liquid crystal display device according to an exemplary embodiment of the present invention, and FIG. 8 is a cross-sectional view of the liquid crystal display device shown in FIG. 7 along a cutting line VIII-VIII. In the liquid crystal display shown in FIG. 7, only the
우선, 하부 기판에 대하여 설명하면, 다음과 같다. First, the lower substrate will be described.
절연 기판(10) 위에 가로 방향으로 연장되어 게이트 신호를 인가받는 게이트선(22), 게이트선(22)으로 전달하기 위한 게이트 신호를 외부로부터 인가되는 게이트 패드(24) 및 게이트선(22)의 일부로, 박막 트랜지스터의 일 전극이 되는 게이트 전극(26)을 포함하는 게이트 배선(22, 24, 26)이 형성되어 있다.The
게이트 배선(22, 24, 26)은 대면적 액정 표시 장치에 적용하기 위하여, 저저항 금속 물질로 형성되는 것이 유리하다. 또한, 게이트 배선(22, 24, 26)은 단일층 구조로 형성되거나, 이중층 이상의 구조로 형성될 수 있는데, 단일층 구조로 형성되는 경우에는 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 알루미늄 또는 알루미늄 합금, 또는, 은 또는 은 합금이 사용되며, 이중층 구조로 형성되는 경우에는 두 층 중 적어도 한 층은 저저항 금속 물질로 형성하는 것이 바람직하다. The gate wirings 22, 24, and 26 are advantageously formed of a low resistance metal material in order to be applied to a large area liquid crystal display device. In addition, the gate wirings 22, 24, and 26 may be formed in a single layer structure, or may be formed in a double layer structure or more. In the case of the single layer structure, the chromium or chromium alloy, molybdenum or molybdenum alloy, aluminum or aluminum alloy may be formed. Silver or a silver alloy is used, and when formed in a double layer structure, at least one of the two layers is preferably formed of a low resistance metal material.
절연 기판(0) 위에는 질화 규소와 같은 절연 물질로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있다. On the insulating substrate 0, a
게이트 절연막(30) 위에는 게이트 전극(26)에 중첩되는 비정질 규소 등의 반도체 물질로 이루어진 반도체 패턴(42)이 형성되어 있으며, 반도체 패턴(42) 위에는 불순물이 도핑되어 있는 비정질 규소 등의 반도체 물질로 이루어진 저항성 접촉층(ohmic contact layer)(55, 56)이 형성되어 있다.A
저항성 접촉층(55, 56)과 게이트 절연막(30) 위에는 세로 방향으로 연장되어 데이터 신호를 전달하는 데이터선(62), 데이터선(62)으로 전송할 데이터 신호를 외부토부터 인가받는 데이터 패드(64), 데이터선(62)에서 돌출되어 하나의 저항성 접촉층(55)에 접촉되어 박막 트랜지스터의 일부를 구성하는 소스 전극(65)과 소스 전극(65)에 대응되어 다른 하나의 저항성 접촉층(56)에 접촉되어 박막 트랜지스터의 일부를 구성하는 드레인 전극(66)을 포함하는 데이터 배선(62, 64, 65, 66)이 형성되어 있다.
데이터 배선(62, 64, 65, 66)도 대면적 액정 표시 장치에 적용하기 위하여, 저저항 금속 물질로 형성되는 것이 유리하다. 또한, 데이터 배선(62, 64, 65, 66)도 게이트 배선(22, 24, 26)과 동일하게 단일층 구조로 형성되거나, 이중층 이상의 구조로 형성될 수 있는데, 단일층 구조로 형성되는 경우에는 크롬 또는 크롬 합금, 몰리브덴 또는 몰리브덴 합금, 알루미늄 또는 알루미늄 합금, 또는, 은 또는 은 합금이 사용되며, 이중층 구조로 형성되는 경우에는 두 층 중 적어도 한 층은 저저항 금속 물질로 형성하는 것이 바람직하다. The data wirings 62, 64, 65, and 66 are also advantageously formed of a low resistance metal material in order to be applied to a large area liquid crystal display. In addition, the data lines 62, 64, 65, and 66 may also be formed in a single layer structure or in a double layer structure or the same as the gate lines 22, 24, and 26. Chromium or chromium alloys, molybdenum or molybdenum alloys, aluminum or aluminum alloys, or silver or silver alloys are used, and when formed in a double layer structure, at least one of the two layers is preferably formed of a low resistance metal material.
데이터 배선(62, 64, 65, 66)을 포함하는 노출된 전면에는 질화 규소와 같은 절연 물질로 이루어진 보호막(70)이 형성되어 있다. A
보호막(70)에는 드레인 전극(66)을 드러내는 제1 접촉 구멍(72), 데이터 패드(64)를 드러내는 제2 접촉 구멍(74) 및 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 제3 접촉 구멍(76)이 형성되어 있다. 또한, 화소 영역에 대응되는 부분 특히, 후술되는 상부 기판의 공통 전극(220)의 개구 패턴(225)에 중첩되지 않는 영역의 두 절연막 즉, 보호막(70)과 게이트 절연막(30)에는 다수개의 선형 구멍(70H)이 형성되어 있다. In the
이들 선형 구멍(70H)은 도면에 보인 바와 같이, 후술되는 화소 전극(82)의 측변 즉, 가장 자리 혹은, 공통 전극(220)의 개구 패턴(225)에 수직으로 위치하도록 배열되어 있다. 이들 선형 구멍(70H)은 화소 전극(82)에 홈을 형성하기 위한 것으므로, 화소 전극(82)의 개구 패턴(83)과 공통 전극(220)의 개구 패턴(225)에 의하여 만들어지는 다수의 액정 도메인 각각에 액정이 누워야 할 방향과 평행한 위치에 형성되는 것이 바람직하다. As shown in the figure, these
이 때, 선형 구멍(70H)은 보호막(70)에만 형성될 수 있는데, 이 경우, 도 5 및 도 6에 보인 바와 같이, 보호막(70)의 상부에 형성할 수 있다. 또한, 선형 구멍(70H)의 단면 형상은 후에 형성되는 화소 전극(82)에 홈을 형성할 수 있으면 족하며, 그의 측변이 도 5에 보인 바와 같이 경사지거나, 도 6에 보인 바와 같이, 라운드지게 하여 형성할 수 있다. In this case, the
보호막(70) 위에는 제1 접촉 구멍(72)을 통하여 드레인 전극(66)에 연결되는 화소 전극(82)과 제2 및 제3 접촉 구멍(74, 76)을 통하여 게이트 패드(24) 및 데이터 패드(64)에 연결되는 보조 데이터 패드(84) 및 보조 게이트 패드(86)가 형성되어 있다. 이 때, 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(86)는 ITO 또는 IZO와 같은 투명 도전 물질로 형성될 수 있다. The
화소 전극(82)은 소정 부분이 함몰되는 개구 패턴(83)이 형성되어 있다. 여기서, 화소 전극(82)은 보호막(70)의 표면을 따라 형성되므로, 선형 구멍(70H)에 의하여 그의 표면에 홈이 형성된다. An
이러한 하부 기판에 대응하는 상부 기판에는 색 필터(도면에 도시하지 않음) 및 블랙 매트릭스(도면에 도시하지 않음)가 형성되어 있는 기판(200)을 오버 코트막(210)이 덮고 있으며, 오버 코트막(210) 위에는 T"자 형상과 ㅡ 자 형상의 개구 패턴(225)이 형성되어 있는 공통 전극(220)이 형성되어 있다. The
이 때, 공통 전극(220)에 개구 패턴(225)을 형성하는 대신에, 개구 패턴(225)의 형상대로 공통 전극(220)의 표면으로부터 돌출되는 돌출 패턴을 형성할 수 있다. In this case, instead of forming the
이와 같이, 공통 전극(220)의 개구 패턴(225)은 하부 기판의 화소 전극(82)과의 사이에 프린지 필드를 형성하여, 상부 기판과 하부 기판 사이에 존재하는 액정층의 액정이 멀티 도메인을 가지게 하여, 시야각을 넓힌다. As such, the
이러한 본 발명에 따른 액정 표시 장치에서는 화소 전극(82)의 표면에 액정이 제대로 누워야 할 방향과 평행하게 위치하는 홈이 형성되어 있으므로, 화소에 전계가 인가될 때, 액정이 화소 전극(82)의 홈을 따라 제대로 눕게 되므로, 반응 속도 및 휘도를 향상시킬 수 있다. In the liquid crystal display according to the present invention, grooves are disposed on the surface of the
이 때, 상부 기판의 표면도 하부 기판의 표면에서와 같은 홈을 형성할 수 있다. 즉, 상부 기판의 오버 코트막(210)에 홈을 형성하고, 이러한 오버 코트막(210)의 표면 위에 투명 도전 물질층을 증착하고 사진 식각하여 공통 전극(220)을 형성하면, 공통 전극(220)의 표면에도 홈을 형성할 수 있다. 공통 전극(220)의 표면에 형성되는 홈 역시, 액정이 누워야 할 방향과 평행하게 위치하도록 하는 것이 중요하다. At this time, the surface of the upper substrate may also form the same grooves as the surface of the lower substrate. That is, when the groove is formed in the
본 발명에서는 화소 전극(82)의 개구 패턴(83)과 공통 전극(220)의 개구 패턴(225)은 화소 전극(82)을 다수의 도메인으로 분할하고, 보호막(70)에 형성된 선형 구멍(70H)과 오버 코트막(210)에 형성되는 홈(도면에 도시하지 않음)은 각 도메인에서 액정이 누워야 할 방향과 평행하게 위치하도록 형성하는 것이 바람직하다. In the present invention, the
그러면, 본 발명의 실시예에 따른 액정 표시 장치의 제조 방법에 대하여 앞서의 도 7 및 도 8과 도 9a 내지 도 14b를 참조하여 상세히 설명한다. Next, a method of manufacturing a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 7 and 8, and FIGS. 9A to 14B.
우선, 하부 기판의 제조 방법에 대하여 설명하면, 다음과 같다. First, the manufacturing method of a lower board | substrate is demonstrated as follows.
도 9a 및 도 9b에 도시한 바와 같이, 절연 기판(10) 위에 저저항 금속층을 증착한 후, 마스크를 이용한 사진 식각 공정으로 금속층을 식각하여 게이트 배선(22, 24, 26)을 형성한다. 이 때, 게이트 배선(22. 24. 26)은 게이트선(22), 게이트 패드(24), 게이트 전극(26)을 포함한다. 9A and 9B, after depositing a low resistance metal layer on the insulating
이 때, 이중층 이상의 금속층을 기판 전면에 증착하고 사진 식각하여 이중층 이상의 게이트 배선(22, 24, 26)을 형성할 수 있다.
In this case, a double layer or more metal layer may be deposited on the entire surface of the substrate and photo-etched to form
다음, 도 10a 및 도 10b에 도시한 바와 같이, 게이트 절연막(30), 반도체층, 불순물이 도핑된 반도체층을 순차적으로 적층한다. 이어, 마스크를 이용한 사진 식각 공정으로 불순물이 도핑된 반도체층과 반도체층을 식각하여 섬 모양의 반도체 패턴(42)과 저항성 접촉층(52)을 형성한다.Next, as shown in FIGS. 10A and 10B, the
다음, 도 11a 및 도 11b에 도시한 바와 같이, 기판 전면에 저저항 금속층을 증착한 후, 마스크를 이용한 사진 식각 공정으로 이 금속층을 식각하여 데이터 배선(62,64,65,66)을 형성한다.이 때, 데이터 배선(62, 64, 65, 66)은 데이터선(62), 데이터 패드(64), 소스 전극(65) 및 드레인 전극(66)을 포함한다. 11A and 11B, after depositing a low resistance metal layer on the entire surface of the substrate, the metal layer is etched by a photolithography process using a mask to form
이어, 소스 전극(65)과 드레인 전극(66)을 마스크로하여 섬 모양의 저항성 접촉층(52)을 식각하여 소스 전극(65)에 접촉되는 저항성 접촉층(55) 및 드레인 전극(66)에 접촉되는 저항성 접촉층(56)으로 분리한다. Subsequently, the island-like
다음, 도 12a 및 도 12b에 도시한 바와 같이, 데이터 배선(62, 64, 65, 66)을 포함하는 기판의 노출된 전면에 질화 규소막을 증착하여 보호막(70)을 형성한다. Next, as shown in FIGS. 12A and 12B, the
이어, 보호막(70)과 게이트 절연막(30)을 마스크를 이용한 사진 식각공정으로 식각하여 드레인 전극(66) 및 데이터 패드(64)를 드러내는 제1 및 제2 접촉 구멍(72, 74) 및 게이트 패드(24)를 드러내는 제3 접촉 구멍(76)을 형성하고, 동시에, 화소 영역에 위치하도록 다수개의 선형 구멍(70H)을 형성한다. 이 때, 선형 구멍(70H)은 액정이 누워야 할 방향과 평행하게 위치하도록 형성한다. Subsequently, the
여기서, 보호막(70)과 게이트 절연막(30)에 형성되는 선형 구멍(70H)을 화소 영역의 내부, 특히, 후술되는 상부 기판의 공통 전극(220)의 개구 패턴(225)에 중첩되지 않는 부분에 형성하는 것이 바람직하며, 이 때, 선형 구멍(70H)은 후술되는 화소 전극(82)의 가장 자리 혹은, 공통 전극(220)의 개구 패턴(225)에 수직이 되게 위치하도록 형성한다.Here, the
다음, 도 13a 및 도 13b에 도시한 바와 같이, 기판 전면에 ITO 또는 IZO로 이루어진 투명 물질층을 증착하고 마스크를 이용하는 사진 식각 공정으로 식각하여 제1 접촉 구멍(72)을 통하여 드레인 전극(66)에 연결되는 화소 전극(82), 제2 및 제3 접촉 구멍(74, 76)을 통하여 게이트 패드(24) 및 데이터 패드(64)에 각각 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(86)를 형성한다. Next, as shown in FIGS. 13A and 13B, a transparent material layer made of ITO or IZO is deposited on the entire surface of the substrate and etched by a photolithography process using a mask to drain the
이 때, 화소 전극(82)은 소정 영역에 ㅡ"자 형상의 개구 패턴(83)이 만들어지도록 형성할 수 있는데, 이는 후술되는 상부 기판의 공통 전극(220)의 개구 패턴(225)과 상응하여 멀티 도메인을 구현하고자 하기 위한 것이다. In this case, the
여기서, 화소 전극(82)은 보호막(70)의 표면을 따라 형성되므로, 그의 표면은 보호막(70) 및 게이트 절연막(30)에 형성된 선형 구멍(70H)의 형상을 따라 굴곡되고, 그의 표면에 선형 구멍(70H)에 대응되는 위치에 홈이 형성된다.Here, since the
이어, 후속 공정을 진행하여 하부 기판의 제작을 완료한다. Subsequently, the subsequent process is performed to complete the fabrication of the lower substrate.
다음, 다시, 도 7 및 도 8에 도시한 바와 같이, 이러한 하부 기판에 대응하여 상부 기판을 제작한다. 통상의 공정을 이용하여 절연 기판에 색 필터 및 블랙 매트릭스(도면 미표시)를 형성하고, 이러한 기판(200)을 절연 물질로 이루어진 오버 코트막(210)으로 덮는다. 이어, 오버 코트막(210) 위에 투명 도전 물질층을 증 착하고, 마스크를 이용한 사진 식각 공정을 진행하여 T"자 형상과 ㅡ 자 형상의 개구 패턴(225)이 형성되어 있는 공통 전극(220)을 형성하는 등의 공정을 진행하여, "상부 기판"의 제작을 완료한다. Next, as shown in FIGS. 7 and 8, an upper substrate is manufactured corresponding to the lower substrate. Using a conventional process, a color filter and a black matrix (not shown) are formed on an insulating substrate, and the
한 편, 본 발명의 실시예에 따른 액정 표시 장치에서는, 상부 기판에도 하부 기판에서와 같이 공통 전극(220)의 표면에 액정이 누워야 할 방향과 평행하게 위치하는 홈을 형성할 수 있다.On the other hand, in the liquid crystal display according to the exemplary embodiment of the present invention, a groove may be formed in the upper substrate in parallel with the direction in which the liquid crystal should lie on the surface of the
통상의 제조 공정을 이용하여, 절연 기판에 색 필터 및 블랙 매트릭스(도면 미표시)를 형성하고, 이러한 기판(200)을 절연 물질로 이루어진 오버 코트막(210)으로 덮는다. 이어, 오버 코트막(210)을 사진 식각 공정으로 식각하여 오보 코트막(210)에 액정이 누워야 할 방향과 평행하게 위치하는 홈을 형성한다. 이어, 이러한 오버 코트막(210)의 표면을 따라 투명 도전 물질층을 증착하고, 마스크를 이용한 사진 식각 공정을 진행하여 T"자 형상과 ㅡ 자 형상의 개구 패턴(225)이 형성되어 있는 공통 전극(220)을 형성한다. Using a conventional manufacturing process, a color filter and a black matrix (not shown) are formed on the insulating substrate, and the
상술한 바와 같이,본 발명에서는 하부 기판의 화소 전극 혹은 상부 기판의 공통 전극의 표면에 액정이 누워야 할 방향과 평행하도록 홈을 형성함으로써,전기장을 인가하는 경우에 액정이 제대로 눕도록 함으로써,응답 속도와 휘도를 향상시킬 수 있다. 또한,본 발명에서는 멀티 도메인의 구조에 있어서 액정 도메인의 중간 부분에 해당하는 기판부분에 형성된 선형 구멍으로 인하여 액정의 동작이 안정화되므로 도메인의 크기를 늘리는것이 가능하고 그에 따라 개구율을 증가시킬 수 있다. As described above, in the present invention, the groove is formed on the surface of the pixel electrode of the lower substrate or the common electrode of the upper substrate so as to be parallel to the direction in which the liquid crystal should lie, so that the liquid crystal is properly laid down when an electric field is applied. Speed and brightness can be improved. In addition, in the present invention, since the operation of the liquid crystal is stabilized due to the linear hole formed in the substrate portion corresponding to the middle portion of the liquid crystal domain in the structure of the multi-domain, it is possible to increase the size of the domain and thus increase the aperture ratio.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010027258A KR100870000B1 (en) | 2001-05-18 | 2001-05-18 | Thin film transistor substrate and liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010027258A KR100870000B1 (en) | 2001-05-18 | 2001-05-18 | Thin film transistor substrate and liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020088218A KR20020088218A (en) | 2002-11-27 |
KR100870000B1 true KR100870000B1 (en) | 2008-11-21 |
Family
ID=27705422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010027258A KR100870000B1 (en) | 2001-05-18 | 2001-05-18 | Thin film transistor substrate and liquid crystal display |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100870000B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100720099B1 (en) * | 2001-06-21 | 2007-05-18 | 삼성전자주식회사 | Thin film transistor plate and fabricating method thereof |
US7755734B2 (en) | 2003-03-31 | 2010-07-13 | Samsung Electronics Co., Ltd. | Liquid crystal display and thin film transistor array panel therefor |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990026638A (en) * | 1997-09-25 | 1999-04-15 | 구자홍 | Reflective plate of reflective liquid crystal display device and manufacturing method thereof |
KR19990079885A (en) * | 1998-04-10 | 1999-11-05 | 윤종용 | Wide viewing angle liquid crystal display device and manufacturing method thereof |
KR20000028035A (en) * | 1998-10-30 | 2000-05-15 | 윤종용 | Optical view angle lcd |
-
2001
- 2001-05-18 KR KR1020010027258A patent/KR100870000B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990026638A (en) * | 1997-09-25 | 1999-04-15 | 구자홍 | Reflective plate of reflective liquid crystal display device and manufacturing method thereof |
KR19990079885A (en) * | 1998-04-10 | 1999-11-05 | 윤종용 | Wide viewing angle liquid crystal display device and manufacturing method thereof |
KR20000028035A (en) * | 1998-10-30 | 2000-05-15 | 윤종용 | Optical view angle lcd |
Also Published As
Publication number | Publication date |
---|---|
KR20020088218A (en) | 2002-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5334552B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and fringe field switching mode liquid crystal display device including the same | |
US8379177B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same | |
KR100961946B1 (en) | A vertically aligned mode liquid crystal display | |
KR101294232B1 (en) | Fringe field switching mode liquid crystal display device and the method for fabricating the same | |
JP4625561B2 (en) | Liquid crystal display device | |
KR101319977B1 (en) | Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same | |
KR100612995B1 (en) | A liquid crystal display and a thin film transistor array panel for the same | |
US7847907B2 (en) | Display substrate, method of fabricating the same, and liquid crystal display device having the same | |
KR102032962B1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
KR100366769B1 (en) | a liquid crystal display | |
KR20130033676A (en) | Fringe field switching mode liquid crystal display device | |
KR100870000B1 (en) | Thin film transistor substrate and liquid crystal display | |
KR100686234B1 (en) | thin film transistor array panel for liquid crystal display and manufacturing method thereof | |
KR100612993B1 (en) | Liquid crystal displays and panels for the same | |
KR100670061B1 (en) | A vertically aligned mode liquid crystal display | |
KR100831225B1 (en) | A multi-domain liquid crystal display | |
KR100816332B1 (en) | Liquid crystal display | |
KR100646780B1 (en) | thin film transistor panels for liquid crystal display and manufacturing method thereof | |
KR100635939B1 (en) | A liquid crystal display, a panel for the same, and a manufacturing method of the same | |
KR20010009748A (en) | a manufacturing method of a thin film transistor array panel for liquid crystal displays | |
KR20080091877A (en) | Display substrate, method for manufacturing the same and liquid crystal display apparatus having the same | |
KR100895310B1 (en) | Thin film transistor array panel | |
KR20080000012A (en) | Liquid crystal display device and method for manufacturing thereof | |
KR20060135098A (en) | Color filter substrate and liquid crystal display panel having the same | |
KR100835976B1 (en) | An array substrate for In-Plane switching mode LCD and method for fabricating of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121115 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141030 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20171101 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20181101 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20191028 Year of fee payment: 12 |