KR100835976B1 - An array substrate for In-Plane switching mode LCD and method for fabricating of the same - Google Patents
An array substrate for In-Plane switching mode LCD and method for fabricating of the same Download PDFInfo
- Publication number
- KR100835976B1 KR100835976B1 KR1020020018612A KR20020018612A KR100835976B1 KR 100835976 B1 KR100835976 B1 KR 100835976B1 KR 1020020018612 A KR1020020018612 A KR 1020020018612A KR 20020018612 A KR20020018612 A KR 20020018612A KR 100835976 B1 KR100835976 B1 KR 100835976B1
- Authority
- KR
- South Korea
- Prior art keywords
- common
- pixel
- liquid crystal
- gate
- electric field
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims description 37
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 52
- 230000005684 electric field Effects 0.000 claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000003860 storage Methods 0.000 claims description 10
- 239000010409 thin film Substances 0.000 claims description 10
- 239000011651 chromium Substances 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims 1
- 150000002739 metals Chemical class 0.000 claims 1
- 238000009826 distribution Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Abstract
본 발명은 횡전계방식 액정표시장치에 관한 것으로 특히, 고 개구율을 확보할 수 있는 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transverse electric field type liquid crystal display device, and more particularly, to an array substrate for a transverse electric field type liquid crystal display device capable of securing a high aperture ratio and a method of manufacturing the same.
본 발명에 따른 횡전계방식 액정표시장치용 어레이기판은 데이터 배선과 근접하게 공통전극을 설계하고, 러빙 방향에 따라 공통전극의 면적을 비대칭적으로 설계한다.The array substrate for a transverse electric field type liquid crystal display device according to the present invention designs the common electrode in close proximity to the data line and asymmetrically designs the area of the common electrode according to the rubbing direction.
이와 같은 구성은, 기존 화소의 동일면적 대비 개구율을 개선할 수 있기 때문에 고화질을 구현하는 횡전계 방식 액정표시장치를 제작할 수 있다.
Such a configuration can improve the aperture ratio compared to the same area of the existing pixels, thereby making it possible to manufacture a transverse electric field type liquid crystal display device that realizes high image quality.
Description
도 1은 종래의 횡전계방식 액정표시장치용 어레이기판의 한 화소를 개략적으로 도시한 평면도이고,1 is a plan view schematically showing one pixel of a conventional array substrate for a transverse electric field type liquid crystal display device;
도 2는 도 1의 Ⅱ-Ⅱ`를 따라 절단한 단면도이고,FIG. 2 is a cross-sectional view taken along the line II-II ′ of FIG. 1;
도 3은 공통전극과 화소전극 사이의 전계 분포와 이에 따른 액정층의 배향방향을 도시한 단면도이고,3 is a cross-sectional view illustrating the electric field distribution between the common electrode and the pixel electrode and the alignment direction of the liquid crystal layer accordingly;
도 4는 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이고,4 is a plan view schematically showing a part of an array substrate for a transverse electric field type liquid crystal display device according to the present invention;
도 5는 도 4의 Ⅴ-Ⅴ`를 따라 절단하여, 제 1 방향으로 러빙공정을 진행하였을 경우의 투과율과, 그에 따른 공통전극의 구성을 나타낸 단면도이고,FIG. 5 is a cross-sectional view illustrating the transmittance and the configuration of a common electrode according to the cutting process taken along the line VV ′ of FIG. 4 when the rubbing process is performed in the first direction.
도 6은 도 4의 Ⅴ-Ⅴ`를 따라 절단하여, 제 2 방향으로 러빙공정을 진행하였을 경우의 투과율과, 그에 따른 공통전극의 구성을 나타낸 단면도이고,FIG. 6 is a cross-sectional view illustrating the transmittance and the configuration of a common electrode according to the cutting process taken along the line VV ′ of FIG. 4 and the rubbing process is performed in the second direction.
도 7a 내지 도 7d와 도 8a 내지 도 8d는 도 4의 Ⅶ-Ⅶ`,Ⅷ-Ⅷ`을 따라 절단하여 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
7A to 7D and FIGS. 8A to 8D are cross-sectional views illustrating a process sequence of the present invention by cutting along the lines VII-VII and VII-VII of FIG. 4.
<도면의 주요 부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>
100 : 기판 114 : 게이트 전극100
116 : 공통 배선 117 : 공통 전극 116: common wiring 117: common electrode
120 : 액티브층 124 : 데이터배선120: active layer 124: data wiring
126 : 소스 전극 128 : 드레인 전극126
130 : 화소전극 136 : 투명전극 패턴
130: pixel electrode 136: transparent electrode pattern
본 발명은 화상 표시장치에 관한 것으로 특히, 개구율을 개선한 횡전계방식(In-Plane Switching mode) 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display device, and more particularly, to an array substrate for an in-plane switching mode liquid crystal display device having an improved aperture ratio and a manufacturing method thereof.
일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. In general, the driving principle of the liquid crystal display device uses the optical anisotropy and polarization of the liquid crystal.
상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다. Accordingly, when the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light polarized by optical anisotropy may be arbitrarily modulated to express image information.
현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. Currently, active matrix LCDs (AM-LCDs) in which thin film transistors and pixel electrodes connected to the thin film transistors are arranged in a matrix manner have attracted the most attention due to their excellent resolution and video performance.
상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(상부기판)과 화소전극이 형성된 어레이기판(하부기판)과, 이 상부 및 하부기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.The liquid crystal display device includes a color filter substrate (upper substrate) on which a common electrode is formed, an array substrate (lower substrate) on which a pixel electrode is formed, and a liquid crystal filled between the upper and lower substrates. And a method in which the liquid crystal is driven by an electric field applied up and down by the pixel electrode, and has excellent characteristics such as transmittance and aperture ratio.
그러나, 상-하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 갖고 있다. 따라서, 상기의 단점을 극복하기 위해 새로운 기술이 제안되고 있다. 하기 기술될 액정표시장치는 횡전계에 의한 액정 구동방법으로 시야각 특성이 우수한 장점을 갖고 있다.However, the liquid crystal drive by the electric field applied up-down has a disadvantage that the viewing angle characteristics are not excellent. Therefore, new techniques have been proposed to overcome the above disadvantages. The liquid crystal display device to be described below has an advantage of excellent viewing angle characteristics by a liquid crystal driving method using a transverse electric field.
이하, 도면을 참조하여 종래의 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법에 대해 설명한다.Hereinafter, a conventional array substrate for a transverse electric field type liquid crystal display device and a manufacturing method thereof will be described with reference to the drawings.
도 1은 종래의 횡전계 방식 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이다.1 is a plan view schematically illustrating a part of a conventional array substrate for a transverse electric field type liquid crystal display device.
도시한 바와 같이, 종래의 횡전계 방식 액정표시장치용 어레이기판(10)은 소정간격 이격되어 평행하게 일 방향으로 구성된 다수의 게이트배선(12)과 공통 배선(16)과, 상기 두 배선과 교차하며 특히 게이트배선(12)과는 화소(P)를 정의하는 데이터배선(24)이 구성된다.
As shown in the drawing, a
상기 게이트배선(12)과 데이터배선(24)의 교차지점에는, 상기 게이트 배선(12)과 연결된 게이트 전극(14)과, 상기 게이트 전극(14)의 상부에 구성된 액티브층(20)과 소스 전극(26)및 드레인 전극(28)을 포함하는 박막트랜지스터(T)가 구성되며, 상기 소스 전극(26)은 상기 데이터배선(24)과 연결되고, 상기 게이트 전극(14)은 상기 게이트배선(12)과 연결된다.At the intersection of the
상기 화소영역(P)의 상부에는 상기 드레인 전극(28)과 연결되는 화소전극(30)과, 상기 화소전극(30)과 평행하게 구성되고 상기 공통 배선(16)과 연결되는 공통전극(17)이 구성된다.The
상기 화소전극(30)은 상기 드레인 전극(28)에서 화소영역(P)으로 연장된 연장부(30a)와 상기 연장부(30a)에서 수직하게 연장되고 서로 소정간격 이격된 다수의 수직부(30b)와, 상기 공통 배선(16)의 상부에서 상기 수직부(30b)를 하나로 연결하는 수평부(30c)로 구성된다.The
상기 공통전극(17)은 상기 공통배선(16)에서 화소영역(P)으로 수직하게 연장되고, 화소전극의 수직부(30b)와 엇갈려 구성되는 다수의 수직부(17b)와, 상기 각 수직부(17b)를 하나로 연결하는 수평부(17a)로 구성된다. The
전술한 바와 같이 구성된 종래의 횡전계방식 액정표시장치용 어레이기판은 데이터 배선(24)에 근접하여 공통전극의 수직부(17b)를 근접하여 설계하였으며, 이러한 구성은 데이터 배선(24)을 흐르는 화상신호와, 상기 화소전극(30b)의 신호가 서로 간섭하는 것을 방지함으로써 수직 크로스 토크(cross talk)를 방지할 수 있는 구성이다.
The conventional array substrate for a transverse electric field type liquid crystal display device configured as described above is designed so that the
이에 대해, 도 2를 참조하여 설명한다.This will be described with reference to FIG. 2.
도 2는 도 1의 Ⅱ-Ⅱ`를 따라 절단한 횡전계 방식 액정표시장치의 단면도이다.FIG. 2 is a cross-sectional view of a transverse electric field type liquid crystal display device taken along line II-II ′ of FIG. 1.
횡전계 방식 액정표시장치는 도시한 바와 같이, 상부에 구성된 오버코트층(overcoat layer)(53)으로 보호되고, 서로 다른 색을 나타내는 서브 컬러필터(57a.57b)와 서브 컬러필터의 사이에 위치한 블랙매트릭스(55)로 구성된 컬러필터가 형성된 제 1 기판(51)과, 도 1에서 설명한 바와 같이, 데이터 배선(24)과 이에 근접하여 구성된 공통전극(17b)과, 상기 공통전극(17b)과 소정간격 이격하여 평행하게 엇갈려 구성된 화소전극(30b)이 형성된 제 1 기판(10)으로 구성된다.As illustrated, the transverse electric field type liquid crystal display device is protected by an
전술한 구성에서, 데이터 신호에 가장 크게 영향을 받는 영역이 최외곽 공통전극(17b)과 화소전극(30b)이 이루는 블록(block)으로 이곳에서는 세 가지 필드(field)에 의해서 액정의 움직임이 결정된다.In the above-described configuration, the area most affected by the data signal is a block formed by the outermost
상세히 설명하면, 데이터 배선(24)의 양측에 구성된 공통 전극(17b(A),17b(B))과 화소전극(30b)사이에 발생하는 전계(E1)와, 데이터 배선(24)과 화소전극(30b)사이에 발생하는 전계(E2)와, 상부기판에 구성된 블랙매트릭스(55)와 화소전극(30b)사이에 발생하는 전계(E3)가 그것이다.In detail, the electric field E1 generated between the
상기 전계(E1,E2,E3)의 성분 중 앞서 언급한 크로스토크와 관련 있는 것은 상기 데이터배선(24)과 화소전극(30b)사이에 발생하는 전계(E2)와, 상기 화소전극(30b)과 블랙매트릭스(55)사이에 발생하는 전계(E3)이다.Of the components of the electric fields E1, E2, and E3 related to the aforementioned crosstalk, the electric field E2 generated between the
상기 크로스 토크를 방지할 수 있는 일반적인 방법은 상기 공통전극의 면적 을 넓게 설계하는 것이다.A general method of preventing the crosstalk is to design a wide area of the common electrode.
따라서, 종래에는 상기 데이터 배선(24)과 이에 근접하여 구성된 공통전극의 수직부(17b(A),17b(B))를 다른 영역보다 큰 폭으로 구성하였다.
Therefore, in the related art, the
그러나, 전술한 바와 같은 구성은 화소를 차지하는 공통전극의 면적이 크기 때문에 그 만큼 개구율이 저하되는 문제가 있다.However, the above-described configuration has a problem in that the aperture ratio decreases by that much because the area of the common electrode occupying the pixel is large.
본 발명은 전술한 바와 같은 문제를 해결하기 위한 목적으로 안출된 것으로, 어레이기판의 최상층에 형성된 배향막의 표면에 러빙 공정의 방향에 따라 하부의 공통전극을 설계하는 방법을 제안한다.The present invention has been made for the purpose of solving the above problems, and proposes a method of designing a lower common electrode in the direction of the rubbing process on the surface of the alignment layer formed on the top layer of the array substrate.
즉, 배향막은 액정의 프리틸트각(pre-tilt angle)과 배향방향을 정의하는 역할을 하게 된다.That is, the alignment film serves to define the pre-tilt angle and the alignment direction of the liquid crystal.
그런데, 상기 프리틸트각으로 인해 전계가 작용할 때 쉽게 움직이는 영역이 있는 반면 더 강한 전계가 작용해야 움직이는 영역이 발생하게 된다.However, due to the pretilt angle, there is an easily moving area when an electric field is applied, whereas a moving area is generated only when a stronger electric field is applied.
이하, 도 3을 참조하여 러빙방향과 전계의 분포에 따른 액정의 움직임을 설명한다.Hereinafter, the motion of the liquid crystal according to the rubbing direction and the distribution of the electric field will be described with reference to FIG. 3.
도 3은 도 1의 Ⅱ-Ⅱ`를 따라 절단하여 개략적으로 도시한 단면도이다.3 is a schematic cross-sectional view taken along the line II-II ′ of FIG. 1.
도시한 바와 같이, 소정의 방향(도 1의 G2)으로 러빙공정이 진행된 배향막(미도시)의 프리틸트각에 따라 액정의 배향 방향(D)이 도시한 바와 같이 정해졌을 경우, 전압이 인가되면 상기 데이터 배선(24)과 화소전극(30b)사이에는 전계(E2(A),E2(B))가 분포하게 된다.As shown, when the alignment direction D of the liquid crystal is determined as shown in accordance with the pretilt angle of the alignment film (not shown) in which the rubbing process is performed in a predetermined direction (G2 of FIG. 1), when a voltage is applied, An electric field E2 (A) or E2 (B) is distributed between the
이때, 상기 전계의 방향(E2(A),E2(B))은 데이터 배선을 중심으로 양측의 화소전극(30b)에서 데이터 배선(24) 방향으로 향하게 되어 각각 반대의 분포를 가진다.At this time, the directions of the electric fields E2 (A) and E2 (B) are directed from the
따라서, 데이터 배선(24)을 중심으로 일 측(N1) 화소전극(30b)의 에지영역에 위치한 액정(L)의 배향 방향(D)은 전계의 방향(E2(A))과 반대로 구성된 반면 타측(N2)에 위치한 액정(L)의 배향 방향(D)은 전계의 배향방향(E2(B))과 평행하게 구성된다.Therefore, the alignment direction D of the liquid crystal L positioned in the edge region of the
이러한 구성에서, 상기 전계의 분포와 동일한 방향으로 배향된 액정(L)은 쉽게 움직이는 반면, 상기 전계의 분포와 다른 방향으로 배향된 액정(L)은 더 많은 전계를 인가해야 쉽게 움직이는 특성을 보이게 된다.In this configuration, the liquid crystals L oriented in the same direction as the distribution of the electric field move easily, while the liquid crystals L oriented in a direction different from the distribution of the electric field show a characteristic of easily moving when more electric fields are applied. .
결과적으로, 상기 데이터 배선(24)과의 사이에 전계가 분포되는 화소전극(30b)의 에지 영역(M)에 위치한 액정(L)은 전압이 낮은 영역에서는 중앙부 대비 더 높은 휘도를 내게 되어 크로스 토크의 주요 발생원인이 된다.As a result, the liquid crystal L positioned in the edge region M of the
따라서, 이 부분의 전계 분포를 약화시키기 위해 공통전극(17b(B))의 폭을 넓혀주는 것은 당연하다.Therefore, it is natural to widen the width of the
그러나, 액정의 배향성이 작은 영역에 구성된 공통전극(17b(A))은 그 폭을 넓혀줄 필요가 없다.However, the
이러한 특성을 이용하여, 액정이 쉽게 움직이는 영역에 위치한 공통전극(17b(B))의 폭을 상대적으로 크게 가져가고, 그 반대편의 최외곽 공통전극(17b(A))의 폭을 작게 가져갈 수 있도록 한다.By using this characteristic, the width of the
이와 같이 하면, 데이터 배선의 양측에 근접한 각 공통전극의 폭을 동일한 넓이로 설계할 필요 없이, 일 측에 위치하는 공통전극의 폭만을 넓게 설계하면 되기 때문에 개구율을 확보할 수 있다.In this way, it is not necessary to design the width of each common electrode adjacent to both sides of the data wiring to have the same width, and only the width of the common electrode positioned on one side can be designed to be wide so that the aperture ratio can be ensured.
따라서, 본 발명은 전술한 바와 같은 원리를 적용하여 개구율이 개선된 고화질의 횡전계 방식 액정표시장치를 제작하는 것을 목적으로 한다.
Accordingly, an object of the present invention is to manufacture a high-quality transverse electric field type liquid crystal display device having an improved aperture ratio by applying the principle described above.
전술한 목적을 달성하기 위한 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판은, 다수의 화소영역이 정의된 투명 절연기판과; 상기 다수의 화소영역의 일 측에 일 방향으로 구성된 다수의 게이트 배선 및 다수의 공통배선과; 상기 다수의 게이트 배선과 교차하는 다수의 데이터 배선과; 상기 다수의 게이트 배선과 상기 다수의 데이터배선의 각각의 교차지점에 위치한 박막트랜지스터와; 상기 다수의 화소영역 내에 형성된 다수의 화소전극과; 상기 다수의 화소영역 내에 상기 다수의 화소전극과 교대하도록 형성되며, 상기 다수의 데이터 배선의 각각의 양측에서 서로 다른 폭을 가지며, 상기 다수의 공통배선과 연결되는 다수의 공통전극을 포함하며, 상기 다수의 공통전극 중 상기 다수의 각 데이터 배선을 기준으로 그 양측에 인접하여 각각 형성된 2개의 공통전극에 있어서 상기 다수의 각 데이터 배선의 각각의 양측에서 러빙공정이 시작되는 방향에 위치한 공통전극의 폭을 더 넓게 구성하는 것이 특징이다.An array substrate for a transverse electric field type liquid crystal display device according to the present invention for achieving the above object includes a transparent insulating substrate having a plurality of pixel areas defined; A plurality of gate lines and a plurality of common lines formed in one direction on one side of the plurality of pixel areas; A plurality of data lines crossing the plurality of gate lines; A thin film transistor positioned at an intersection point of the plurality of gate lines and the plurality of data lines; A plurality of pixel electrodes formed in the plurality of pixel regions; And a plurality of common electrodes formed in the plurality of pixel regions so as to alternate with the plurality of pixel electrodes, and having different widths on both sides of each of the plurality of data lines, and connected to the plurality of common lines. A width of a common electrode positioned in a direction in which a rubbing process is started at both sides of each of the plurality of data wires in two common electrodes formed adjacent to both sides of the plurality of data wires based on the respective data wires. It is characterized by a wider configuration.
상기 다수의 공통전극의 각각은 수평부와 다수의 수직부를 포함하며, 러빙공정을 좌 상단에서 우 하단으로 진행할 경우, 상기 다수의 데이터 배선의 각각의 좌측에 근접한 상기 수직부의 폭을 넓게 구성하고, 러빙공정을 우 상단에서 좌 하단으로 진행할 경우, 상기 다수의 데이터의 각각의 우측에 근접한 상기 수직부의 폭을 넓게 구성하는 것이 특징이다.Each of the plurality of common electrodes includes a horizontal portion and a plurality of vertical portions, and when the rubbing process is performed from the upper left to the lower right, the width of the vertical portion adjacent to each left side of each of the plurality of data wires is wide. When the rubbing process is carried out from the upper right to the lower left, the width of the vertical portion adjacent to the right side of each of the plurality of data is characterized by a wide configuration.
상기 다수의 공통배선과 상기 다수의 게이트배선은 동일층 동일물질로 구성한다.The plurality of common wirings and the plurality of gate wirings are made of the same material.
상기 다수의 화소전극의 수평부와 접촉하면서 상기 다수의 게이트 배선의 상부로 연장된 다수의 투명 전극 패턴을 더욱 포함하며, 상기 다수의 공통 배선과 상기 다수의 화소전극의 수평부의 각각은 제 1 보조 용량부를 구성하고, 상기 다수의 투명전극 패턴과 상기 다수의 게이트 배선의 각각은 제 2 보조 용량부를 구성한다.And a plurality of transparent electrode patterns extending over the plurality of gate wires while in contact with the horizontal parts of the plurality of pixel electrodes, wherein each of the plurality of common wires and the horizontal parts of the plurality of pixel electrodes are first auxiliary. The capacitor unit is configured, and each of the plurality of transparent electrode patterns and the plurality of gate lines constitutes a second auxiliary capacitor unit.
본 발명의 특징에 따른 횡전계 방식 액정표시장치용 어레이기판 제조방법은, 기판 상에 다수의 화소영역을 정의하는 단계와; 상기 다수의 화소영역의 일 측에 일 방향으로 구성된 다수의 게이트 배선과, 다수의 공통배선을 형성하고, 동시에 상기 다수의 화소영역 내에 상기 다수의 공통배선과 연결되며 상기 다수의 데이터 배선의 각각의 양측에 위치에서 서로 다른 폭을 갖는 다수의 공통전극을 형성하는 단계와; 상기 다수의 게이트 배선과 교차하는 다수의 데이터 배선을 형성하는 단계와; 상기 다수의 게이트 배선과 상기 다수의 데이터 배선의 교차지점의 각각에 박막트랜지스터를 형성하는 단계와; 상기 다수의 화소영역 내에 다수의 화소전극을 상기 다수의 공통전극과 교대하도록 상기 다수의 각 데이터 배선과 인접하여 형성된 공통전극 내측에 형성하는 단계를 포함하며, 상기 다수의 공통전극 중 상기 다수의 각 데이터 배선을 기준으로 그 양측에 인접하여 각각 형성된 2개의 공통전극에 있어서 상기 다수의 각 데이터 배선의 각각의 양측에서 러빙공정이 시작되는 방향에 위치한 공통전극의 폭을 더 넓게 형성하는 것이 특징이다.
상기 화소전극은 상기 박막 트랜지스터의 드레인 전극에서 상기 화소영역으로 연장된 연장부와, 상기 연장부에서 수직하게 연장된 수직부와, 상기 수직부를 상기 공통배선의 상부에서 하나로 연결하는 수평부로 구성되는 것을 특징으로 한다.
상기 공통전극은 상기 화소전극과 평행하게 이격되어 구성되는 다수의 수직부와 이를 하나로 연결하는 수평부로 구성되는 것을 특징으로 한다.
상기 화소전극의 수평부와 접촉하면서 상기 게이트 배선의 상부로 연장된 투명 전극 패턴 형성하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of fabricating an array substrate for a transverse electric field type liquid crystal display device, including: defining a plurality of pixel regions on a substrate; A plurality of gate wirings formed in one direction and a plurality of common wirings on one side of the plurality of pixel regions, and simultaneously connected to the plurality of common wirings in the plurality of pixel regions, respectively, Forming a plurality of common electrodes having different widths at positions on both sides; Forming a plurality of data lines crossing the plurality of gate lines; Forming a thin film transistor at each intersection point of the plurality of gate lines and the plurality of data lines; Forming a plurality of pixel electrodes in the plurality of pixel areas inside the common electrode formed adjacent to the plurality of data lines so as to alternate with the plurality of common electrodes, wherein each of the plurality of common electrodes is formed. In the two common electrodes formed adjacent to both sides of the data line, the width of the common electrode positioned in the direction in which the rubbing process starts on both sides of each of the plurality of data lines is wider.
The pixel electrode may include an extension part extending from the drain electrode of the thin film transistor to the pixel area, a vertical part extending vertically from the extension part, and a horizontal part connecting the vertical part to the top of the common wiring. It features.
The common electrode may include a plurality of vertical parts spaced apart from and parallel to the pixel electrode and a horizontal part connecting them to one.
And forming a transparent electrode pattern extending over the gate wiring while in contact with the horizontal portion of the pixel electrode.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
-- 실시예 --Example
본 발명은 배향막의 표면에 진행되는 러빙공정의 러빙방향에 따라 하부에 구성되는 공통전극의 폭을 비대칭적으로 설계하는 것을 특징으로 한다.The present invention is characterized in that the asymmetrical design of the width of the common electrode formed in the lower portion in accordance with the rubbing direction of the rubbing process that proceeds on the surface of the alignment layer.
도 4는 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이다.4 is a plan view schematically illustrating a part of an array substrate for a transverse electric field type liquid crystal display device according to the present invention.
도시한 바와 같이, 본 발명에 따른 횡전계방식 액정표시장치용 어레이기판(100)은 소정간격 이격되어 평행하게 일 방향으로 구성된 다수의 게이트배선(112)과 공통 배선(116)과, 상기 두 배선과 교차하며 특히, 게이트배선(112)과는 화소(P)를 정의하는 데이터배선(124)을 구성한다.As illustrated, the
상기 게이트배선(112)과 데이터배선(124)의 교차지점에는 게이트 전극(114)과 액티브층(120)과 소스 전극(126) 및 드레인 전극(128)을 포함하는 박막트랜지스터(T)를 구성하며, 상기 소스 전극(126)은 상기 데이터배선(124)과 연결하고, 상기 게이트 전극(114)은 상기 게이트배선(112)과 연결한다.A thin film transistor T including a
이때, 바람직하게는 도시한 바와 같이 상기 소스전극은 "U"형상으로 구성하고, 상기 드레인전극은 소스 전극의 안쪽으로 소정간격 이격하여 구성한다.In this case, as shown in the drawing, the source electrode is configured to have a “U” shape, and the drain electrode is configured to be spaced apart from the inside of the source electrode by a predetermined interval.
이와 같은 구성은 소스 및 드레인 전극(126,128)사이로 노출된 액티브 채널의 폭은 넓게 설계하고 채널의 길이는 짧게 하여 캐리어의 흐름을 원활히 하도록 하는 장점이 있다.Such a configuration has an advantage in that the width of the active channel exposed between the source and drain
상기 화소영역(P)의 상부에는 상기 드레인 전극(128)과 연결되는 화소전극(130)과, 상기 화소전극(130)과 평행하게 구성되고 상기 공통 배선(116)과 연결되는 공통전극(117)을 구성한다. The
상기 화소전극(130)은 상기 드레인 전극(128)에서 연장된 연장부(130a)와 상기 연장부(130a)에서 수직하게 연장되고 서로 소정간격 이격된 다수의 수직부(130b)와, 상기 공통배선(116)의 상부에서 상기 수직부(130b)를 하나로 연결하는 수평부(130c)로 구성한다.The
상기 공통전극(117)은 상기 공통 배선(116)에서 수직방향으로 연장되고 상기 화소전극의 수직부(130b)와 엇갈려 구성되는 다수의 수직부(117b)와, 상기 각 수직부(117b)를 하나로 연결하는 수평부(117a)로 구성한다.The
상기 화소전극(130)과 병렬로 연결되는 보조 용량부는 상기 공통 배선(116)의 일부를 제 1 전극으로 하고 화소전극(130)의 수평부(130c)를 제 2 전극으로 하는 제 1 보조 용량부(C1)와, 게이트 배선(112)의 일부를 제 1 전극으로 하고 상기 화소전극(130)의 수평부(130c)와 접촉한 투명 전극 패턴(136)을 제 2 전극으로 하는 제 2 보조 용량부(C2)로 구성된다.The storage capacitor portion connected in parallel with the
전술한 구성에서, 도시한 바와 같이 G1 방향으로 러빙공정을 진행하였을 경우, 데이터 배선(124)을 중심으로 러빙방향이 시작되는 부분에 해당하는 일 측 공통전극(117)의 수직부(117b(A))를 타측에 구성된 공통전극(117)의 수직부(117b(A)) 보다 넓은 폭으로 설계한다.In the above-described configuration, when the rubbing process is performed in the G1 direction as illustrated, the
반대로, G2 방향으로 러빙공정을 진행하였을 경우, 위의 경우와 반대로 공통전극(117)의 폭을 비대칭적으로 설계한다.On the contrary, when the rubbing process is performed in the G2 direction, the width of the
이하, 도 5와 도 6을 참조하여 각각의 경우에 따른 공통전극의 구성을 설명한다. Hereinafter, the configuration of the common electrode according to each case will be described with reference to FIGS. 5 and 6.
도 5는 러빙을 315도 방향(G1)(좌상단에서 우하단 방향)으로 진행하였을 경우에 해당하며, 각 영역에 따라 발생하는 수직 크로스토크(빛샘)와 그에 따른 공통전극의 구성을 도시한 단면도이다.FIG. 5 is a cross-sectional view showing the configuration of the vertical crosstalk (light leakage) generated according to each region and the common electrode according to the case where rubbing proceeds in the 315 degree direction G1 (from the upper left to the lower right). .
도시한 바와 같이, 러빙 공정을 315도 방향(좌측 상단에서 우측 하단 방향)으로 진행하였을 경우, 데이터 배선(124)을 중심으로 좌측의 화소전극(130)의 수직부(130b)의 에지 영역(F1)에서 크로스 토크(빛샘)(Q1)가 크게 발생하는 것을 관찰 할 수 있다.As illustrated, when the rubbing process is performed in the 315 degree direction (upper left to lower right), the edge region F1 of the
물론, 데이터 배선(124)과 이에 근접한 공통전극(117)의 수평부 및 수직부(117a(A),117b(B))사이에 가장 큰 값의 크로스 토크(빛샘)가 발생하기는 하지만 이 부분은 상부기판(미도시)에 형성한 블랙매트릭스(300)로 가려주기 때문에 별 문제는 없다.Of course, the largest crosstalk (light leakage) occurs between the horizontal and
문제는 화소영역(P)에서 발생하는 크로스토크이다.The problem is crosstalk occurring in the pixel region P. FIG.
상기 크로스토크(투과율) 값이 큰 것은 액정의 이상 배향 특성이 크다는 것을 의미한다. 따라서, 이러한 경우에는 상기 좌측에 있는 공통전극(117)의 수직부(117b(A))의 폭을 넓게 함으로써 화소전극(130)의 수직부(130b)과 데이터 배선(124)사이에 분포하는 전계를 약화시켜야 한다.The large crosstalk (transmittance) value means that the abnormal alignment characteristic of the liquid crystal is large. Therefore, in this case, the electric field distributed between the
따라서, 러빙방향이 좌 상단에서 우 하단 방향으로 진행 될 경우, 데이터 배선(124)을 중심으로 좌측에 근접한 공통전극(117)의 수직부(117b)의 폭을 넓게 설계한다.Therefore, when the rubbing direction progresses from the upper left to the lower right, the width of the
이하, 도 6은 러빙공정을 45도 방향(우측 상단에서 좌측 하단방향)으로 진행하였을 경우이며, 이와 같은 경우에는 데이터 배선(124)의 우측에 구성된 화소전극(130)의 수직부(130b)의 에지영역(F2)에서 크로스 토크(빛샘)(Q2)값이 큰 것을 관찰 할 수 있다.6 illustrates a case in which the rubbing process is performed in the 45 degree direction (the upper right side to the lower left direction). In this case, the
이와 같은 경우에는 데이터 배선(124)의 우측에 구성된 공통전극(117)의 수직부(117b(B))의 폭을 크게 설계해야 한다.In such a case, the width of the
결론적으로, 본 발명의 특징은 상기 데이터 배선(124)에 근접하여 구성된 공통전극(117)의 수평부 및 수직부(117b(A),117b(B))중 러빙공정이 시작되는 방향의 공통전극의 폭을 더 넓게 설계한다.In conclusion, a characteristic of the present invention is that the common electrode of the horizontal and
이와 같이 하면, 데이터 배선에 근접하여 구성된 공통전극의 폭을 모두 넓계설계하는 것보다 개구율을 개선할 수 있다.In this way, the aperture ratio can be improved rather than designing all the widths of the common electrodes formed close to the data wiring.
이하, 도 7a 내지 도 7d와 8a 내지 도 8d를 참조하여 본 발명에 따른 횡전계방식 액정표시장치용 어레이기판의 제조공정을 설명한다.Hereinafter, a manufacturing process of an array substrate for a transverse electric field type liquid crystal display device according to the present invention will be described with reference to FIGS. 7A to 7D and 8A to 8D.
도 7a 내지 도 7d와 도 8a 내지 도 8d는 4의 Ⅶ-Ⅶ`와 Ⅷ-Ⅷ`을 따라 절단하여 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.(도 7a 내지 도 7d는 박막트랜지스터 및 화소영역의 일부를 나타낸 것이고, 도 8a 내지 도 8d는 보조 용량부와 데이터 배선 영역을 나타낸 것이다.)7A to 7D and FIGS. 8A to 8D are cross-sectional views illustrating a process sequence of the present invention by cutting along lines VIII-VIII and VIII-X of FIG. 4 (FIGS. 7A to 7D are thin film transistors and A part of the pixel area is shown, and FIGS. 8A to 8D show the storage capacitor and the data wiring area.)
먼저, 도 7a와 도 8a에 도시한 바와 같이, 기판(100)상에 구리(Cu), 알루미늄(Al), 알루미늄 네오디뮴(AlNd)과 같은 알루미늄 합금, 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)을 포함하는 도전성 금속그룹 중 선택된 하나를 증착한 후 패터닝하여, 게이트 전극(114)을 포함하는 게이트배선(112)과, 상기 게이트배선(112)과 소정간격 평행하게 이격된 공통배선(116)과, 상기 공통배선(116)에서 수직으로 돌출된 다수의 수직부(117b)와, 상기 다수의 수직부(117b)를 하나로 연결하는 수평부(117a)로 구성된 공통 전극(117)을 형성한다.
First, as shown in FIGS. 7A and 8A, an aluminum alloy such as copper (Cu), aluminum (Al), aluminum neodymium (AlNd), chromium (Cr), molybdenum (Mo), and tungsten on the
다음으로, 상기 게이트배선(112)과 공통배선(116) 등이 포함된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(118)을 형성한다.Next, one selected from the group of inorganic insulating materials including silicon nitride (SiN X ) and silicon oxide (SiO 2 ) on the front surface of the
다음으로, 상기 게이트 절연막(118) 상부에 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착하고 패턴하여, 액티브층(120)과 오믹 콘택층(122)을 형성한다.Next, amorphous silicon (a-Si: H) and amorphous silicon (n + a-Si: H) including impurities are deposited on the
도 7b와 도 8b에 도시한 바와 같이, 상기 액티브층(120)과 오믹 콘택층(122)이 형성된 기판(100)의 전면에 전술한 바와 같은 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 게이트배선(112)과 공통배선(116)과 교차하여 화소영역(P)을 정의하는 데이터배선(124)과, 상기 데이터배선(124)에서 돌출 형성되고 상기 액티브층(120)의 일 측 상부에 겹쳐 구성되는 소스 전극(126)과 이와는 소정간격 이격된 드레인 전극(128)과, 상기 드레인 전극(128)에서 화소영역(P) 상으로 일 방향으로 연장된 연장부(130a)와 상기 연장부에서 수직하게 연장된 다수의 수직부(130b)와 상기 다수의 수직부(130b)를 하나로 연결하는 수평부(130c)로 구성되는 화소전극을 형성한다.As shown in FIGS. 7B and 8B, one of the conductive metal groups as described above is deposited and patterned on the entire surface of the
이때, 상기 화소전극(130)의 수평부(130c)는 상기 공통 배선(116)의 상부에 구성한다.In this case, the
전술한 공정에서, 상기 소스 전극(126)과 드레인 전극(128)을 마스크로 하여 상기 두 전극 사이에 노출된 오믹 콘택층(122)을 식각하여 액티브층(120)을 노출한 다.In the above-described process, the
도 7c와 도 8c에 도시한 바와 같이, 상기 소스 및 드레인 전극(126,128)과 데이터 배선(124)과 화소전극(130)이 형성된 기판(100)의 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함한 무기절연 물질 그룹 중 선택된 하나를 증착하여 보호막(132)을 형성한다. As illustrated in FIGS. 7C and 8C, silicon nitride (SiN x ) and silicon oxide (I) may be formed on the entire surface of the
연속하여, 상기 보호막(132)을 패턴하여, 화소전극(130)의 수평부(130c)의 일부를 노출하는 콘택홀(134)을 형성한다.Subsequently, the
다음으로, 도 7d와 도 8d에 도시한 바와 같이, 상기 보호막(132) 상부에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함한 투명 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 노출된 화소전극(130)의 수평부(130c)와 접촉하면서 근접한 게이트 배선(112)의 상부로 연장된 투명전극 패턴(136)을 형성한다.Next, as shown in FIGS. 7D and 8D, one of a transparent conductive metal group including indium tin oxide (ITO) and indium zinc oxide (IZO) is deposited on the
이와 같이 하면, 상기 공통 배선(116)의 일부가 제 1 전극의 기능을 하고, 상기 화소전극의 수평부(130c)가 제 2 전극의 기능을 하는 제 1 보조 용량부(C1)와 상기 화소전극의 수평부(130c)와 접촉한 투명전극패턴(136)이 제 1 전극의 기능을 하고 게이트 배선(112)의 일부가 제 2 전극의 기능을 하는 제 2 보조 용량부(dual storage capacitor)(C1,C2)가 구성된다.In this way, a part of the
전술한 구성에서, 상기 데이터 배선(124)과 근접하여 형성된 공통전극(117)의 수평부 및 수직부(117b(A),117b(B))은 이후에 진행될 러빙방향에 따라 다르게 설계되어야 한다. 즉, 데이터 배선(124)을 중심으로 러빙공정이 시작되는 방향의 일 측 공통전극(117)의 폭을 타측 공통 전극(117)의 폭 보다 크게 설계한다.(우 하단에서 좌상단 방향으로 러빙하였을 경우를 예를 듦)In the above-described configuration, the horizontal and
결과적으로, 종래와 비교하여 상기 공통전극(117)의 수평부(117b(A))의 줄어든 폭 만큼 개구율을 확보할 수 있기 때문에 고휘도 고 화질을 구현하는 횡전계 방식 액정표시장치를 제작할 수 있다.As a result, since the aperture ratio can be secured by the reduced width of the
따라서, 본 발명에 따른 횡전계 방식 액정표시장치는 어레이기판에 구성되는 공통전극 중 데이터 배선과 근접한 수직성분의 공통전극 중 러빙방향이 시작되는 일 측의 공통전극의 폭을 넓게 설계하고 타측의 공통전극의 폭을 작게 설계하여, 줄어든 공통전극 폭 만큼의 개구율을 확보 할 수 있다.Therefore, the transverse electric field type liquid crystal display device according to the present invention is designed to widen the width of the common electrode of one side where the rubbing direction starts among the common electrodes of the vertical component close to the data wiring among the common electrodes of the array substrate, and the common of the other side. By designing the width of the electrode small, it is possible to secure the opening ratio as much as the reduced common electrode width.
따라서, 고화질을 구현하는 횡전계 방식 액정표시장치를 제작할 수 있는 효과가 있다.Therefore, there is an effect that can produce a transverse electric field type liquid crystal display device that implements high image quality.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020018612A KR100835976B1 (en) | 2002-04-04 | 2002-04-04 | An array substrate for In-Plane switching mode LCD and method for fabricating of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020018612A KR100835976B1 (en) | 2002-04-04 | 2002-04-04 | An array substrate for In-Plane switching mode LCD and method for fabricating of the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030079539A KR20030079539A (en) | 2003-10-10 |
KR100835976B1 true KR100835976B1 (en) | 2008-06-09 |
Family
ID=32377895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020018612A KR100835976B1 (en) | 2002-04-04 | 2002-04-04 | An array substrate for In-Plane switching mode LCD and method for fabricating of the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100835976B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100560399B1 (en) | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990079889A (en) * | 1998-04-10 | 1999-11-05 | 윤종용 | Flat panel liquid crystal display |
-
2002
- 2002-04-04 KR KR1020020018612A patent/KR100835976B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990079889A (en) * | 1998-04-10 | 1999-11-05 | 윤종용 | Flat panel liquid crystal display |
Also Published As
Publication number | Publication date |
---|---|
KR20030079539A (en) | 2003-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101246719B1 (en) | Array substrate for In-Plane switching mode LCD and the method for fabricating the same | |
JP5334552B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and fringe field switching mode liquid crystal display device including the same | |
KR101269002B1 (en) | An array substrate for In-Plane switching mode LCD and method of fabricating of the same | |
KR100835974B1 (en) | An array substrate for In-Plane switching mode LCD and method for fabricating the same | |
KR20110120624A (en) | Array substrate for in-plane switching mode lcd | |
KR20100098900A (en) | Array substrate for fringe field switching mode liquid crystal display device | |
KR20060128416A (en) | Mva mode liquid crystal display device and method of fabrication thereof | |
KR20030057029A (en) | An array substrate for In-Plane switching mode LCD and the method for fabricating the same | |
KR101108004B1 (en) | An array substrate for In-Plane switching mode LCD and method of fabricating of the same | |
KR100844003B1 (en) | An array substrate for In-Plane switching mode LCD and method for fabricating the same | |
KR100835976B1 (en) | An array substrate for In-Plane switching mode LCD and method for fabricating of the same | |
KR20060095692A (en) | An array substrate for in-plane switching mode lcd and method of fabricating of the same | |
KR101127217B1 (en) | An array substrate for fringe field switching mode LCD and method of fabricating of the same | |
KR100672215B1 (en) | In-plane switching mode liquid crystal display device and manufacturing method of the same | |
KR20110066724A (en) | Array substrate for in-plane switching mode lcd and the method of fabricating the same | |
KR20070063967A (en) | An array substrate for in-plane switching mode lcd and method of fabricating of the same | |
KR101189144B1 (en) | An array substrate for In-Plane switching mode LCD and method of fabricating of the same | |
KR100921450B1 (en) | An array substrate for LCD and methode for fabricating of the same | |
KR101142886B1 (en) | An array substrate for IPS mode LCD and method of fabricating of the same | |
KR100475837B1 (en) | The substrate for LCD with a repair line and method for fabricating the same | |
KR100773876B1 (en) | An array substrate for In-Plane switching mode LCD and the method for fabricating the same | |
KR101911357B1 (en) | Array substrate for fringe field switching mode liquid crystal display device | |
KR101102425B1 (en) | An array substrate for fringe field switching mode LCD and method of fabricating of the same | |
KR101217664B1 (en) | An array substrate for in-plane switching mode LCD and method of fabricating of the same | |
KR100904525B1 (en) | Liquid crystal display device and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120330 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180515 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |