KR100868748B1 - 회로기판 검사장치 및 그 검사 방법 - Google Patents

회로기판 검사장치 및 그 검사 방법 Download PDF

Info

Publication number
KR100868748B1
KR100868748B1 KR1020070120673A KR20070120673A KR100868748B1 KR 100868748 B1 KR100868748 B1 KR 100868748B1 KR 1020070120673 A KR1020070120673 A KR 1020070120673A KR 20070120673 A KR20070120673 A KR 20070120673A KR 100868748 B1 KR100868748 B1 KR 100868748B1
Authority
KR
South Korea
Prior art keywords
circuit board
test
terminals
detector
liquid crystal
Prior art date
Application number
KR1020070120673A
Other languages
English (en)
Inventor
전진국
전형일
윤대중
김영훈
박영식
윤영룡
Original Assignee
주식회사 오킨스전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 오킨스전자 filed Critical 주식회사 오킨스전자
Priority to KR1020070120673A priority Critical patent/KR100868748B1/ko
Priority to JP2009530293A priority patent/JP2010506196A/ja
Priority to US12/443,794 priority patent/US20100194414A1/en
Priority to US12/443,793 priority patent/US8378708B2/en
Priority to PCT/KR2008/001310 priority patent/WO2008126987A1/en
Priority to PCT/KR2008/001311 priority patent/WO2008126988A1/en
Priority to JP2009530294A priority patent/JP2010506197A/ja
Application granted granted Critical
Publication of KR100868748B1 publication Critical patent/KR100868748B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08—Monitoring manufacture of assemblages
    • H05K13/081—Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30141—Printed circuit board [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Operations Research (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

회로검사장치는 복수개의 단자 및 배선을 통해 상기 단자와 연결된 복수개의 접촉 패드를 갖는 회로기판이 놓여지는 검사 소켓과, 상기 검사 소켓에 연결되어 상기 단자에 테스트 전압을 인가하는 테스트 라인과, 상기 검사 소켓 상부에 위치하되, 편광판, 액정층 및 공통전극이 적층된 디텍터와, 상기 공통전극에 공통 전압을 인가는 공통 라인과, 상기 디텍터에 빛을 조사하는 광원을 포함한다. 상기 단자들에 테스트 전압을 인가하고, 상기 공통전극에 공통전압을 인가하고, 상기 공통전극과 상기 접촉 패드들 사이의 전계에 의해 표시된 상기 디텍터의 이미지를 이용하여 상기 회로 기판의 배선을 검사할 수 있다.

Description

회로기판 검사장치 및 그 검사 방법{APPARATUS AND METHOD OF INSPECTING CIRCUIT BOARD}
본 발명은 회로기판 검사장치 및 그 검사 방법에 관한 것으로서, 더 구체적으로는 회로기판에 형성된 배선의 연결 상태를 검사하기 위한 검사 장치 및 그 검사 방법에 관한 것이다.
반도체 패키지 및 반도체 모듈은 반도체 칩 또는 반도체 패키지가 실장(mount)되는 회로기판을 가진다. 회로기판은 배선이 형성된 절연기판을 포함하며, 상기 배선은 상기 절연기판 내에 단일층 또는 다층으로 형성된다.
예컨대, 반도체 패키지에 사용되는 비지에이 기판(Ball Grid Array board; BGA board)은 볼 랜드를 포함하고, 상기 볼 랜드는 반도체 칩의 패드가 접속되는 접촉 패드와 배선을 통해 연결된다. 상기 비지에이 기판에 반도체 칩이 실장되기 전 또는 후에 상기 볼 랜드 상에 솔더 볼이 형성될 수 있다.
반도체 패키지가 실장되는 인쇄회로기판은 반도체 패키지의 단자가 접촉되는 접촉패드와 전기기기에 접속되기 위한 단자를 포함한다. 상기 접촉 패드와 상기 단자는 상기 인쇄회로 기판에 형성된 배선을 통해 전기적으로 연결된다.
상기 반도체 패키지 또는 상기 반도체 모듈을 제작하기에 앞서 상기 회로기판의 배선을 검사하는 것이 필요하다. 상기 배선은 접촉 패드와 단자 간의 통전 실험(continuity test)을 통해 검사할 수 있다. 그러나, 접촉 패드의 크기 및 피치가 작은 경우 상기 접촉 패드에 프로브(probe)를 연결하는 것이 용이하지 않아 배선 검사가 어려운 점이 있다.
또한, 접촉 패드의 높이가 균일하지 않거나 프로브의 높이가 균일하지 않은 경우, 접촉 패드와 프로브가 연결되지 않아 배선검사가 정확하게 이루어지지 않기 때문에 인쇄회로의 배선 검사 결과의 신뢰도가 낮은 문제가 있다.
본 발명이 해결하고자 하는 과제는 접촉 패드에 프로브를 연결하지 않고 회로기판의 배선을 검사할 수 있는 회로기판 검사 장치 및 검사 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 과제는 외부 요인에 의한 배선 검사의 신뢰도 저하를 최소화할 수 있는 회로기판 검사 장치 및 검사 방법을 제공하는 데 있다.
상기 과제들을 해결하기 위하여 본 발명은 전계를 광학적 이미지로 표시할 수 있는 디텍터를 포함하는 회로기판 검사장치를 제공한다.
이 장치는 복수개의 단자 및 배선을 통해 상기 단자와 연결된 복수개의 접촉 패드를 갖는 회로기판이 놓여지는 검사 소켓과, 상기 검사 소켓에 연결되어 상기 단자에 테스트 전압을 인가하는 테스트 라인과, 상기 검사 소켓 상부에 위치하되, 편광판, 액정층 및 공통전극이 적층되어 검사 대상물을 상기 액정층에 나타나는 이미지를 통하여 검사하는 디텍터와, 상기 공통전극에 공통 전압을 인가는 공통 라인과, 상기 디텍터에 빛을 조사하는 광원을 포함한다.
상기 과제들을 해결하기 위하여 본 발명은 회로기판의 배선을 통해 형성되는 전계를 광학적 이미지로 표시하여 상기 배선을 검사하는 회로기판 검사 방법을 제공한다. 이 방법은 소자가 접속되는 복수개의 접촉 패드, 상기 접촉 패드와 배선으로 연결된 복수개의 단자들을 포함하는 회로기판을 검사소켓에 로딩하고, 상기 회로기판 상에 편광판, 액정층 및 공통전극이 적층된 디텍터를 로딩하고, 상기 회로 기판의 단자들에 대한 검사 순서를 결정하여 상기 단자들에 테스트 전압을 인가하고, 상기 공통전극에 공통전압을 인가하고, 상기 공통전극과 상기 접촉 패드들 사이의 전계에 의해 표시된 상기 디텍터의 이미지를 이용하여 상기 회로 기판의 배선을 검사하는 것을 포함한다.
본 발명에 따르면, 디텍터의 공통전극과 회로기판의 접촉 패드 사이의 전계를 광학적 이미지로 변환함으로써 크기나 피치가 작은 접촉 패드에 프로브를 연결하지 않고 회로기판의 배선을 검사할 수 있다. 그 결과, 접촉 패드와 프로브의 연결 불량으로 인한 종래와 같은 검사신뢰도 저하를 막을 수 있다.
또한, 접촉 패드에 비해 상대적으로 크기와 피치가 큰 단자를 통해 테스트 전압을 인가하기 때문에 테스트 전압을 안정적으로 인가할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1a 및 도 2a는 통상적인 비지에이 패키지를 나타낸 평면도이다
도 1b 및 도 2b는 각각 도 1a 및 도 2a에 도시된 비지에이 패키지의 단면도 이다.
도 1a 및 도 1b를 참조하면, 비지에이 패키지는 회로기판(10)과 상기 회로기판(10) 상에 실장된 반도체 칩(12)을 포함한다. 상기 반도체 칩(12)은 ㅇ몰드조성에폭시 봉지제(Epoxy Molding Compound; EMC)와 같은 봉지제(Molding compound; 21)에 의해 상기 회로기판(10) 상에 밀봉되어 있다.
상기 반도체 칩(12)은 플립칩 기술을 이용하여 상기 회로기판(10) 상에 실장될 수 있다. 상기 회로기판(10) 상에 복수개의 접촉 패드(14)가 형성되어 있다.
상기 접촉 패드는 상기 회로기판(10)의 배선(18)이 연장된 범퍼 랜드(도시 안함) 상에 형성된 솔더 범퍼(14)를 포함한다. 상기 솔더 범퍼(14)는 상기 반도체 칩(12)의 패드(도시 안함)에 대응된 위치에 형성된다. 상기 회로기판(10)의 배면에는 복수개의 단자들이 형성되어 있다.
비지에이 패키지에서 상기 단자들은 상기 배선(18)이 연장된 볼 랜드(17)와 상기 볼 랜드(17) 상에 형성된 솔더 볼(16)을 포함할 수 있다.
상기 솔더 범퍼(14)와 상기 솔더 볼(16)은 배선(18)에 의해 전기적으로 연결된다. 상기 배선은 회로설계에 따라 단일층 또는 다층으로 형성될 수 있다. 따라서, 상기 회로설계로부터 각각의 솔더 범퍼(14)와 솔더 볼(16)의 연결관계를 알 수 있다.
도 2a 및 도 2b를 참조하면, 반도체 칩(22)은 본딩 와이어(29)를 이용하여 상기 회로 기판(20)의 배선(28)과 전기적으로 연결될 수 있다. 상기 회로기판(20) 상에 복수개의 접촉 패드(24)가 형성되고, 상기 접촉 패드(24)는 상기 배선(28)과 전기적으로 연결된다. 상기 반도체 칩(22)은 봉지제에 의해 밀봉되어 외부 환경으로부터 보호된다.
상기 회로 기판(20)의 배면에는 복수개의 단자들이 형성되어 있다. 비지에이 패키지에서 상기 단자들은 상기 배선(28)이 연장된 볼 랜드(27)와 상기 볼 랜드(27) 상에 형성된 솔더 볼(26)을 포함할 수 있다.
상기 솔더 범퍼(24)와 상기 솔더 볼(26)은 배선(28)에 의해 전기적으로 연결된다. 상기 배선(28)은 회로설계에 따라 단일층 또는 다층으로 형성될 수 있다. 따라서, 상기 회로설계로부터 각각의 솔더 범퍼(24)와 솔더 볼(26)의 연결관계를 알 수 있다.
도 3a 및 도 3b는 각각 상기 회로 기판에 형성된 배선의 불량을 예시한 도면들이다.
회로 기판의 배선을 형성하는 동안 구조적인 불량이 발생할 수 있으며, 그 유형으로 단선과 단락이 있을 수 있다.
회로기판(30)의 제조 과정에서 불량이 발생하여, 배선(38)이 도 3a에 도시된 것과 같이 끊어진 부분(EO)을 포함할 수 있으며, 도 3b에 도시된 것과 같이 이웃한 배선들이 비정상적으로 연결된 부분(ES)을 포함할 수도 있다.
정상적인 회로기판(30)에서, 접촉 패드(35)와 단자(37)는 설계회로에 따라 배선(38)을 통하여 전기적으로 연결되거나 절연되어야 한다. 그러나, 상기 배선(38)에 단선된 부분(EO)이 있으면, 대응된 접촉 패드(O1)과 단자(I1)이 전기적 으로 연결되지 않는다. 또한, 상기 배선(38)에 단락된 부분(ES)이 있으면, 회로기판의 단자(I2)에 전압을 인가한 경우 대응된 접촉 패드(O2) 뿐만 아니라 다른 단자(I3)에 대응된 접촉 패드(O3)의 전압이 변경될 수 있다.
도 4는 본 발명의 검사장치를 이용하여 검사할 수 있는 다른 형태의 회로기판을 나타낸 도면이다.
도 4를 참조하면, 본 발명의 검사장치는 반도체 패키지를 위한 회로 기판 뿐만 아니라 반도체 패키지가 실장되는 인쇄회로기판의 배선도 검사할 수 있다.
도 4를 참조하면, 반도체 패키지가 실장되는 인쇄회로기판(40)은 복수개의 패키지 영역(42)을 포함하고, 상기 패키지 영역(42)에는 반도체 패키지와 전기적으로 연결되는 복수개의 접촉 패드들(44)이 형성되어 있다. 상기 접촉 패드들(44)은 상기 인쇄회로기판(40)에 형성된 배선층(48)을 통해 단자들(46)과 연결된다. 상기 배선층(48)은 상기 인쇄회로기판(40)에 단일층 또는 다층으로 형성되어 있을 수 있다.
상기 단자들(46)은 전자기기에 접속되는 부분으로서, 전자기기로부터 전원 및 신호가 입력되는 부분이다. 인쇄회로기판의 설계회로에 따라 각 단자들(46)과 접촉 패드들(44)의 연결관계를 알 수 있다.
도 5는 본 발명의 일 실시예에 따른 회로기판 검사장치를 개략적으로 나타낸 도면이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 검사장치(100)는 검사 대상물(inspection target; 130)이 놓여지는 스테이지(110)와 상기 검사대상물(130)의 배선을 검사하는 디텍터(120)을 포함한다.
상기 스테이지(110)는 상기 검사대상물(130)이 놓여지는 검사 소켓(140) 상기 검사대상물(130)에 테스트 전원을 공급하기 위한 테스트 라인(116)이 연결될 수 있다.
상기 테스트 라인(116)은 상기 검사 소켓(140)에 설치된 복수개의 테스트 전극(114)에 연결된다. 상기 테스트 전극들(114)은 검사대상물(130)의 단자들에 대응되어 연결된다.
본 발명에서 상기 검사 대상물(130)은 외부에서 전압이 인가되는 단자와, 상기 단자와 연결된 배선 및 상기 배선을 통해 상기 단자와 전기적으로 연결된 접촉 패드들을 포함할 수 있다. 예컨대, 상기 검사 대상물(130)은 반도체 패키지에 사용되는 회로기판 또는 반도체 패키지가 실장되는 인쇄회로기판일 수 있다. 상기 회로기판 및 상기 인쇄회로기판은 외부로부터 전기 신호가 입출력되는 단자와 상기 단자에 비해 상대적으로 크기 및 피치가 작은 접촉 패드들을 포함할 수 있다.
상기 검사 소켓(140)은 검사 대상물의 단자 배열에 대응되는 테스트 전극을 가질 수 있으며, 상기 스테이지(110)에 탈부착이 가능한 구조로 형성될 수 있다. 따라서, 검사 대상물에 따라 검사 소켓(140)을 바꾸어가며 배선을 검사할 수 있다.
상기 디텍터(120)는 상기 검사 대상물(130)의 전방에 위치하며, 편광판(121), 액정층(123) 및 공통 전극(124)을 포함한다. 상기 액정층(123)은 상기 공통 전극(124)과 하부 기판(122) 사이에 개재될 수 있다. 상기 공통 전극(124) 은 투명 전도체로 형성될 수 있고, 공통전압을 인가하는 공통라인(118)에 접속된다.
상기 액정층(123)은 상기 편광판(121)에 대하여 소정의 각도로 배향될 수 있다. 상기 공통 전극(124)과 상기 검사 대상물(130) 사이에 형성되는 전계에 의해 상기 액정층(123)이 회전함으로써, 상기 액정층(123) 및 상기 편광판(121)을 통과하는 빛의 투과도가 변경된다.
상기 디텍터(120)는 상기 투과도를 이용하여 전계의 세기 및/또는 전계의 유무를 광학적 이미지로 표시한다. 상기 광학적 이미지를 이용하여 상기 검사 대상물(130)의 배선을 검사할 수 있다.
상기 편광판(121)은 상기 액정층(123)에 입사되는 빛을 기준으로 상기 액정층(123)의 전방에 형성되어 빛을 편광한다.
액정분자는 크게 양의 유전율 이방성을 가지는 액정 분자와 음의 유전율 이방성을 가지는 액정 분자로 분류할 수 있다. 양의 유전율 이방성을 가지는 액정 분자는 전계와 평행한 방향으로 배열되고, 음의 유전율 이방성을 가지는 액정 분자는 전계에 수직한 방향으로 배열된다.
예컨대, 본 발명의 일 실시예는 TN(Twisted Nematic)모드, STN(Super Twisted Nematic)모드, IPS 모드(In-Plane Switching Mode), VA 모드(Vertical Alignment Mode), OCB 모드(Optically Compensated Bend Mode) 액정 분자를 사용할 수 있다.
본 발명은 편광판의 편광축과 액정분자의 배열 방향에 따른 빛의 투과도를 이용한 것으로서, 액정분자의 배향방향 및 편광축 방향을 적절히 조절함으로써 양의 유전율 이방성을 갖는 액정분자 또는 음의 유전율 이방성을 갖는 액정분자가 사용될 수 있다.
예컨대, 양의 유전율 이방성을 갖는 액정 분자를 사용하는 경우, 상기 액정분자를 편광판(121)의 편광방향에 수직으로 배향할 수 있다. 또한, 음의 유전율 이방성을 갖는 액정 분자를 사용하는 경우, 상기 액정분자는 편광판(121)의 편광방향에 수직인 방향으로 프리틸팅되도록 배향할 수 있다.
상기 액정층(123)에 전계가 형성되지 않은 경우, 전자는 정상 블랙(normal black)로서 디텍터의 투과도가 낮고, 후자는 정상 화이트(normal white)로서 디텍터의 투과도가 높다. 또한, 상기 액정층(123)에 전계가 형성된 경우, 전자는 상기 전계에 평행한 방향으로 액정분자가 회전하여 투과도가 증가하고, 후자는 상기 전계의 방향에 수직이며 프리틸팅된 방향으로 액정분자가 회전하여 투과도가 감소할 수 있다.
도시된 것과 같이, 입사광(Li)은 외부에서 상기 디텍터(120)로 조사될 수 있다. 상기 입사광(Li)은 상기 편광판(121) 및 상기 액정층(123)을 지나 상기 하부 기판(122)의 표면에 형성된 반사판에서 반사되어 출사광(Lr)으로 상기 디텍터(120) 외부로 발산된다. 상기 액정층(123) 내의 액정분자의 방향에 따라 상기 출사광(Lr)의 밝기가 달라진다.
이와 달리, 상기 입사광(Li)은 상기 액정층(123)의 배면에서 입사되어 상기 액정층(123)을 투과하여 상기 액정층(123)의 정면으로 출사될 수도 있다. 상기 입 사광(Li)은 상기 액정층(123) 하부에 형성된 백라이트 유닛으로부터 제공될 수 있으며, 상기 편광판(121)은 상기 입사광(Li)에 대하여 상기 액정층(123)의 전후, 즉 상기 액정층(123)의 정면 및 배면에 형성될 수 있다.
본 발명의 일 실시예에 따른 검사장치는 상기 디텍터(120)에 대향하는 카메라(126)를 더 포함할 수 있다. 상기 카메라(126)는 상기 디텍터(120)에 표시되는 이미지를 촬영하여 영상처리부(134)로 전송할 수 있다.
상기 검사대상물(130)의 단자들을 상기 검사 소켓(140)의 전극들에 접속함으로써 검사대상물(130)을 검사할 수 있다. 상기 검사대상물(130)의 단자에 테스트 전압을 인가하고 상기 공통 전극(124)에 공통전압을 인가하여, 상기 검사대상물(130)의 접촉 패드와 상기 공통 전극(124) 사이에 전계를 형성한다.
상기 접촉 패드가 테스트 전압이 인가된 단자와 연결되었으면, 상기 접촉 패드와 상기 공통 전극(124) 사이에 전계가 형성되고, 상기 접촉 패드가 테스트 전압이 인가된 단자와 연결되지 않았으면, 상기 접촉 패드와 상기 공통 전극(124) 사이에 전계가 형성되지 않거나, 약한 전계가 형성될 수 있다. 상기 디텍터(120)에 빛을 조사하면 상기 접촉 패드와 상기 공통 전극 사이의 전계에 의해 형성된 이미지가 상기 디텍터(120)에 표시된다.
예컨대, 정상 블랙인 디텍터에서 테스트 전압이 전달된 접촉 패드에 대응되는 부분이 화이트로 표시되고, 정상 화이트인 디텍터에서는 테스트 전압이 전달된 접촉 패드에 대응되는 부분이 블랙으로 표시된다.
검사대상물(130)의 설계회로로부터 정상적인 검사대상물의 기준 이미지를 얻 을 수 있다. 따라서, 상기 디텍터에 표시된 이미지와 상기 기준 이미지를 비교하여 상기 디텍터에 표시된 이미지에서 누락된 부분은 단선으로 인식할 수 있다. 또한, 설계회로 상에서 테스트 전압이 인가된 단자와 연결되지 않은 접촉 패드에 대응된 이미지가 디텍터에 표시되면, 상기 검사대상물(130)의 배선이 비정상적으로 단락된 것으로 인식할 수 있다.
본 발명의 일 실시예에 따른 검사 장치는 상기 공통 전극(124) 및 상기 테스트 전극(114)에 각각 공통전압 및 테스트 전압을 인가하는 제어부(132)를 포함한다. 상기 제어부(132)는 테스트 라인(116)을 통하여 상기 테스트 전극(114)에 테스트 전압을 인가하고, 공통 라인(118)을 통하여 상기 공통 전극(124)에 공통 전압을 인가한다.
상기 제어부(132)에서 인가되는 전압은 상기 테스트 전극(114)과 상기 공통 전극(124) 사이에 전위차를 가진다. 예컨대, 상기 제어부(132)는 상기 공통 전극(124)에 접지 전압을 인가하고 상기 테스트 전극(114)에 양의 전압 또는 음의 전압을 인가하여 상기 액정층(123)에 전계를 형성할 수 있다.
상기 제어부(132)는 미리 설정된 검사 순서에 따라 복수개의 테스트 전극(114)에 순차적으로 또는 동시에 테스트 전압을 인가하고, 검사 장치의 전반적인 동작을 제어한다.
상기 카메라(126)에서 촬영된 영상은 상기 영상처리부(134)로 전송된다. 상기 영상처리부(134)는 전송된 영상을 디지털 신호로 변환하여 증폭 및 필터링할 수 있다. 데이터 처리부(136)는 상기 영상처리부(134)에서 변환된 디지털 영상 신호로 부터 검사대상물의 배선 불량을 유형 및 위치를 검사할 수 있다.
도 6은 본 발명의 일 실시예에 따른 회로기판 검사장치의 검사소켓을 나타낸 도면이다.
본 발명의 일 실시예에 따른 회로기판 검사장치는 검사대상물의 구조 및 단자 구조에 적합한 검사소켓을 가질 수 있으며, 검사대상물에 따라 검사소켓의 형태가 달라질 수도 있다.
도 6을 참조하면, 비지에이 회로기판(130)을 검사하기 위한 검사소켓(140)은 상기 회로기판(112)이 놓여지는 탑재영역(142)을 갖는 블록(112)과, 상기 탑재영역(142)에 형성된 복수개의 테스트 전극(144)을 포함한다.
상기 탑재 영역(142)은 상기 회로기판(130)에 대응되는 형태를 가진다. 상기 테스트 전극(144)은 상기 회로기판(112)의 단자들에 대응된 위치에 형성되어 상기 회로기판(130)이 로딩될 때 상기 회로기판(112)의 단자들과 접촉된다.
상기 테스트 전극(114)은 상기 회로기판(112)에 형성된 단자들과 일대일로 대응되지 않을 수도 있다. 예컨대, 비지에 회로기판의 단자 배열의 피치가 규격화될 경우, 상기 회로기판은 상기 탑재 영역(142)에 형성된 전극의 수와 같거나 작은 수의 단자들을 가질 수도 있다. 따라서, 상기 검사 소켓(140)은 규격화된 전극 피치를 갖는 범용 소켓이 되어, 다양한 종류의 회로기판을 검사할 수 있다.
도 6에서는 비지에이 회로기판을 위한 검사소켓을 예시하였으나, 패키지 실장을 위한 인쇄회로기판이 놓여지는 검사소켓 또한 이와 유사한 형태를 가질 수 있다. 예컨대, 인쇄회로기판 검사를 위한 검사소켓은 전기 기기와 연결되기 위한 인 쇄회로기판의 단자들에 대응되는 테스트 전극이 형성되고 상기 인쇄회로기판이 놓여지는 탑재영역을 갖는 블록을 포함할 수 있다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 검사소켓의 테스트 전극을 나타낸 도면이다.
도 7a를 참조하면, 본 발명의 일 실시예에 따른 검사소켓의 테스트 전극은 회로기판(130)의 볼 랜드(137)에 접촉되는 핀 형상을 가질 수 있다. 핀 형상의 테스트 전극은 솔더 볼이 형성되지 않은 회로기판을 검사하는 데 사용될 수 있다. 상기 핀(114)은 상기 회로기판에 노출되 볼 랜드에 접촉될 수 있다.
예컨대, 상기 테스트 전극은 상기 블록(112)로부터 돌출된 핀(114)과 상기 핀(114)에 탄성을 제공하는 스프링(146)을 포함하는 포고 핀일 수 있다. 상기 회로기판(130)이 로딩되어 볼 랜드(137)와 접촉될 때, 상기 핀(114)은 상기 블록(112) 내부로 밀려 들어가고 상기 스프링에 의해 상기 볼 랜드(137)에 밀착될 수 있다. 각각의 핀(114)에 테스트 라인(148)이 연결되어 테스트 전압이 인가된다.
도 7b를 참조하면, 상기 검사 소켓은 상기 볼 랜드(137) 상에 솔더 볼(136)이 형성된 회로기판(130)을 검사하는데 사용될 수도 있다. 상기 검사 소켓은 상기 솔더 볼(136)이 삽입되는 홀더 형상의 테스트 전극(154)을 포함한다.
상기 회로기판(130)이 로딩될 때, 상기 테스트 전극(154)은 탄성을 가지며 펼쳐져 삽입된 솔더 볼(136)에 밀착될 수 있다. 각각의 테스트 전극(154)에 테스트 라인(158)이 연결되어 테스트 전압이 인가된다.
도 8은 본 발명의 일 실시예에 따른 회로기판 검사방법을 설명하기 위한 흐 름도이다.
도 8을 참조하면, 복수개의 단자들을 갖는 검사 대상물을 검사하기 위한 검사 소켓을 스테이지에 설치한다(S1 단계). 상기 검사 대상물은 소자가 접속되는 복수개의 접촉 패드, 상기 접촉 패드와 배선으로 연결된 복수개의 단자들을 포함하는 회로기판일 수 있다. 예컨대, 상기 회로기판은 반도체 칩이 접속되는 접촉 패드를 갖는 비지에이 기판 또는 패키지가 접속되는 접촉 패드를 갖는 인쇄회로기판일 수 있다. 상기 단자들은 상기 회로기판의 일면에 노출된 패드일 수 있으며, 비지에이 기판에서 상기 패드 상에 형성된 솔더 볼일 수도 있다.
상기 검사대상물을 상기 검사소켓에 로딩하여 상기 검사소켓의 전극과 상기 검사대상물의 단자를 전기적으로 접속한다(S2 단계). 상기 검사소켓에는 복수개의 테스트 전극들이 형성되어 있고, 상기 테스트 전극들은 상기 회로기판의 단자들에 대응되어 접속될 수 있다.
상기 검사대상물 상에 디텍터를 로딩한다(S3 단계). 상기 디텍터를 상기 검사대상물에 최대한 근접하도록 로딩하여 상기 디텍터와 상기 검사대상물 사이의 전계 검출 효율을 높일 수 있다.
상기 검사대상물의 단자들에 대한 검사 순서를 설정한다(S3 단계). 상기 검사 순서는 상기 검사대상물에 형성된 단자들에 테스트 전압을 인가하는 순서이다.
상기 검사 순서는 상기 단자들에 하나씩 순차적으로 테스트 전압을 인가하고 차단하는 방법과, 상기 단자들을 복수의 그룹으로 분류하고 그룹들을 하나씩 순차적으로 선택하여 그룹 내의 단자들에 동시에 테스트 전압을 인가하고 차단하는 방 법을 포함할 수 있다.
상기 검사 순서는 본 발명의 검사 장치에 미리 입력하여 선택할 수 있으며, 상기 검사 순서를 설정하는 단계는 디텍터 로딩 단계 이후로 국한되지 않고 어느 단계에서든 실시될 수 있다.
상기 검사 순서에 따라 상기 단자들에 전압을 인가한다(S5 단계). 상기 단자들에 전압을 인가하면, 상기 단자와 연결된 접촉 패드와 상기 디텍터의 공통 전극 사이에 전계가 형성되어 상기 디텍터에 이미지로 표시된다.
상기 디텍터에 표시된 이미지를 처리하여 각 단자에 연결된 배선을 검사한다(S6 단계). 설계회로 상에서 연결된 접촉 패드와 공통 전극 사이에 전계가 형성되지 않으면, 테스트 전압이 인가된 단자와 이에 대응되는 접촉 패드 사이의 배선이 단선된 것으로 판단한다. 또한, 설계회로 상에서 연결되지 않은 접촉 패드와 공통 전극 사이에 전계가 형성되면, 테스트 전압이 인가된 단자와 전계를 형성하는 접촉 패드 사이의 배선이 단락된 것으로 판단한다.
상술한 바와 같이 본 발명은 단자에 비해 상대적으로 피치가 작은 접촉 패드에 프로브를 연결하지 않고, 피치가 큰 단자들과 디텍터의 공통 전극에 전압을 인가함으로써 액정의 구동에 따른 전계의 광학적 이미지를 이용하여 회로기판의 불량을 검출할 수 있다.
도 1a 및 도 2a는 통상적인 비지에이 패키지를 나타낸 평면도
도 1b 및 도 2b는 각각 도 1a 및 도 2a에 도시된 비지에이 패키지의 단면도
도 3a 및 도 3b는 각각 상기 회로 기판에 형성된 배선의 불량을 예시한 도면
도 4는 본 발명의 검사장치를 이용하여 검사할 수 있는 다른 형태의 회로기판을 나타낸 도면
도 5는 본 발명의 일 실시예에 따른 회로기판 검사장치를 개략적으로 나타낸 도면
도 6은 본 발명의 일 실시예에 따른 회로기판 검사장치의 검사소켓을 나타낸 도면
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 검사소켓의 테스트 전극을 나타낸 도면
도 8은 본 발명의 일 실시예에 따른 회로기판 검사방법을 설명하기 위한 흐름도

Claims (15)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 복수개의 단자 및 배선을 통해 상기 단자와 연결된 복수개의 접촉 패드를 갖는 회로기판이 놓여지는 검사 소켓;
    상기 검사 소켓에 연결되어 상기 단자에 테스트 전압을 인가하는 테스트 라인;
    상기 검사 소켓 상부에 위치하되, 편광판, 액정층 및 공통전극이 적층되어 검사 대상물을 상기 액정층에 나타나는 이미지를 통하여 검사하는 디텍터;
    상기 공통전극에 공통 전압을 인가는 공통 라인; 및
    상기 디텍터에 빛을 조사하는 광원을 포함하고,
    상기 검사소켓은:
    상기 회로 기판이 놓이는 탑재 영역을 갖는 블록; 및
    상기 탑재 영역에 상기 회로 기판의 단자들에 대응된 위치에 설치된 복수개의 테스트 전극을 포함하되,
    상기 테스트 전극은 솔더 볼이 삽입되는 홀더 형상인 것을 특징으로 하는 회로기판 검사장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 소자가 접속되는 복수개의 접촉 패드, 상기 접촉 패드와 배선으로 연결된 복수개의 단자들을 포함하는 회로기판을 검사소켓에 로딩하는 단계;
    상기 회로기판 상에 편광판, 액정층 및 공통전극이 적층된 디텍터를 로딩하는 단계;
    상기 회로기판의 단자들에 대한 검사 순서를 결정하여 상기 단자들에 테스트 전압을 인가하고, 상기 공통전극에 공통전압을 인가하는 단계; 및
    상기 공통전극과 상기 접촉 패드들 사이의 전계에 의해 표시된 상기 디텍터의 이미지를 이용하여 상기 회로 기판의 배선을 검사하는 단계를 포함하고,
    상기 편광판 및 상기 액정층을 지나는 빛을 조사하여 상기 액정층에 형성된 전계에 대응되는 이미지를 상기 디텍터에 표시하되,
    설계회로를 이용하여 상기 단자들과 상기 접촉 패드의 연결관계에 따른 기준 이미지를 설정하고,
    상기 디텍터에 표시된 이미지와 상기 기준 이미지를 비교하여 상기 디텍터에 표시된 이미지에서 누락된 부분은 단선으로 판단하고,
    상기 설계회로 상에서 테스트 전압이 인가된 단자에 연결되지 않은 접촉 패드에 대응된 이미지가 표시된 부분은 단락으로 판단하는 것을 특징으로 하는 회로기판 검사방법.
  12. 청구항 11에 있어서,
    상기 검사 순서는 상기 단자들에 하나씩 순차적으로 테스트 전압을 인가하는 것이 특징인 회로기판 검사방법.
  13. 청구항 11에 있어서,
    상기 검사 순서는 상기 단자들을 복수개의 그룹으로 나누고, 순차적으로 그룹들에 테스트 전압을 인가하되, 각 그룹을 구성하는 단자들에 동시에 테스트 전압을 인가하는 것이 특징인 회로기판 검사방법.
  14. 삭제
  15. 삭제
KR1020070120673A 2007-04-17 2007-11-26 회로기판 검사장치 및 그 검사 방법 KR100868748B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020070120673A KR100868748B1 (ko) 2007-11-26 2007-11-26 회로기판 검사장치 및 그 검사 방법
JP2009530293A JP2010506196A (ja) 2007-04-17 2008-03-07 電気光学的ディテクタ
US12/443,794 US20100194414A1 (en) 2007-04-17 2008-03-07 Electro optical detector
US12/443,793 US8378708B2 (en) 2007-04-17 2008-03-07 Inspecting method using an electro optical detector
PCT/KR2008/001310 WO2008126987A1 (en) 2007-04-17 2008-03-07 Electro optical detector
PCT/KR2008/001311 WO2008126988A1 (en) 2007-04-17 2008-03-07 Inspecting method using an electro optical detector
JP2009530294A JP2010506197A (ja) 2007-04-17 2008-03-07 電気光学的ディテクタを用いた検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070120673A KR100868748B1 (ko) 2007-11-26 2007-11-26 회로기판 검사장치 및 그 검사 방법

Publications (1)

Publication Number Publication Date
KR100868748B1 true KR100868748B1 (ko) 2008-11-13

Family

ID=40284250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070120673A KR100868748B1 (ko) 2007-04-17 2007-11-26 회로기판 검사장치 및 그 검사 방법

Country Status (1)

Country Link
KR (1) KR100868748B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0137950Y1 (ko) * 1994-02-02 1999-05-15 이희종 표면실장부품 장착상태 검사장치
JPH11271800A (ja) * 1998-03-25 1999-10-08 Ishikawajima Harima Heavy Ind Co Ltd 液晶駆動基板の検査装置及びその検査方法
KR20060053842A (ko) * 2004-07-16 2006-05-22 니혼덴산리드가부시키가이샤 기판 검사장치 및 기판 검사방법
KR20060079039A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 검사장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0137950Y1 (ko) * 1994-02-02 1999-05-15 이희종 표면실장부품 장착상태 검사장치
JPH11271800A (ja) * 1998-03-25 1999-10-08 Ishikawajima Harima Heavy Ind Co Ltd 液晶駆動基板の検査装置及びその検査方法
KR20060053842A (ko) * 2004-07-16 2006-05-22 니혼덴산리드가부시키가이샤 기판 검사장치 및 기판 검사방법
KR20060079039A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 검사장치

Similar Documents

Publication Publication Date Title
CN110444135B (zh) 一种显示装置及其检测方法和覆晶薄膜
KR101137863B1 (ko) 박막트랜지스터 어레이 기판
US5177437A (en) High-density optically-addressable circuit board probe panel and method for use
JP2010506197A (ja) 電気光学的ディテクタを用いた検査方法
US6937004B2 (en) Test mark and electronic device incorporating the same
TW201830628A (zh) 薄膜覆晶封裝、顯示面板及顯示裝置
TWI405989B (zh) 液晶顯示裝置之自動驗證設備及方法
CN101059605B (zh) 检查显示板的装置和方法
KR20040059670A (ko) 액정표시패널의 검사용 범프 구조
JP2013182128A (ja) 表示装置
TWI279549B (en) Inspection probe, inspection device for optical panel and inspection method for the optical panel
JP2834935B2 (ja) アクティブマトリクス型表示素子及びその製造方法
KR100868748B1 (ko) 회로기판 검사장치 및 그 검사 방법
KR20060133242A (ko) 액정표시장치 및 이의 테스트 장치와 이의 테스트방법
JPS62269075A (ja) プリント基板検査装置
CN109195321B (zh) 软性电路板、显示面板及显示装置
CN109239999A (zh) 软性电路板、显示面板及显示装置
CN109073695A (zh) 基板的配线路径的检查方法及检查系统
KR20070108589A (ko) 표시기판의 검사방법 및 이를 이용한 표시기판의 검사장치
KR20210065263A (ko) 반도체 테스트 장치 및 그 테스트 방법
JP2002310933A (ja) 回路基板の検査装置および検査方法ならびに電気光学素子
KR100868746B1 (ko) 배선 결함 검사 방법
KR101083999B1 (ko) 기판 조립체의 검사방법
CN210639380U (zh) 显示装置
KR101490891B1 (ko) 풀컨택검사와 쇼팅바검사가 가능한 패널 검사용 프로브블럭

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121107

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131106

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151109

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 12