KR100867636B1 - 고속 동작이 가능한 스택 뱅크 메모리 - Google Patents

고속 동작이 가능한 스택 뱅크 메모리 Download PDF

Info

Publication number
KR100867636B1
KR100867636B1 KR1020070014945A KR20070014945A KR100867636B1 KR 100867636 B1 KR100867636 B1 KR 100867636B1 KR 1020070014945 A KR1020070014945 A KR 1020070014945A KR 20070014945 A KR20070014945 A KR 20070014945A KR 100867636 B1 KR100867636 B1 KR 100867636B1
Authority
KR
South Korea
Prior art keywords
memory
decoder
pad
banks
sense amplifier
Prior art date
Application number
KR1020070014945A
Other languages
English (en)
Other versions
KR20080075688A (ko
Inventor
김용수
김철대
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020070014945A priority Critical patent/KR100867636B1/ko
Publication of KR20080075688A publication Critical patent/KR20080075688A/ko
Application granted granted Critical
Publication of KR100867636B1 publication Critical patent/KR100867636B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Abstract

본 발명은 고속 동작이 가능한 스택 뱅크 메모리에 관한 것이다. 본 발명은 프로세서로부터 어드레스 및 제어신호를 수신하는 제1 패드와 데이터를 입출력하는 제2 패드가 대향하여 배치되는 메모리에 있어서, 스택(stack)으로 배치되는 복수의 뱅크, 상기 제1 패드로부터 수신된 로우 어드레스 및 제어신호를 통해 상기 복수의 뱅크에 포함되는 워드 라인을 활성화하는 X-디코더, 상기 제1 패드로부터 수신된 칼럼 어드레스 및 제어신호를 통해 상기 활성화된 워드 라인에 연결된 메모리 셀에 상응하는 칼럼 선택 라인을 활성화하는 Y-디코더 및 상기 복수의 뱅크를 사이에 두고 상기 Y-디코더에 대향 배치되며, 상기 메모리 셀에 데이터를 기입 또는 독출하기 위한 증폭 과정을 수행하는 메인 센스 앰프를 포함한다. 본 발명에 따르면 메인 센스 앰프의 위치 변경을 통해 고속 동작이 가능한 메모리를 제공할 수 있다.
메모리, 고속, 뱅크, 스택, 메인 입출력 라인, 디코더, 메인 센스 앰프

Description

고속 동작이 가능한 스택 뱅크 메모리{Stacked Bank Memory capable of high speed}
도 1은 종래기술에 따른 스플릿 4-뱅크 구조를 도시한 도면.
도 2는 종래기술에 따른 스플릿 4-뱅크 구조에서 메모리 액세스 과정을 도시한 도면.
도 3은 종래기술에 따른 메모리 액세스 시간 지연을 도시한 도면.
도 4는 본 발명의 바람직한 일 실시예에 따른 스택 뱅크 메모리 구조를 도시한 도면.
도 5는 본 발명의 다른 실시예에 따른 스택 뱅크 메모리 구조를 도시한 도면.
도 6은 본 발명에 따른 단위 메모리 셀 어레이 구조를 도시한 도면.
도 7은 본 발명에 따른 스택 뱅크 메모리 구조에서 메모리 액세스 과정을 도시한 도면.
도 8은 본 발명에 따른 메모리 액세스 시간 지연을 도시한 도면.
본 발명은 고속 동작이 가능한 스택 뱅크 메모리에 관한 것으로서, 보다 상세하게는 메모리 액세스 시간 지연을 단축할 수 있는 스택 뱅크 메모리에 관한 것이다.
최근 들어 하나의 칩에 대한 회로의 집적도는 시스템의 고성능화, 고기능화 및 소형화의 요구와 함께 설계 공정 기술의 발달에 힘입어 급속하게 증가하고 있다.
한 개의 칩 안에 2천 만개 이상의 트랜지스터를 집적할 수 있는 초고집적 반도체 설계 및 제조 기술과 그 동안 축적된 풍부한 설계 라이브러리는 한 개의 칩에 이미 설계되어 검증된 다양한 형태의 코어를 내장하여 고집적화된 칩(SOC: System-on-Chip)이 가능하게 되었다.
상기한 집적 기술의 발달에 힘입어 칩 하나를 하나의 패키지로 하던 것에서 근래에는 여러 개의 칩을 하나의 패키지화하는 다중칩 패키지(MPC: Multi Chip Package)가 등장하기에 이르렀다.
다중칩 패키지는 일반적인 DRAM(Dynamic Random Access Memory), SRAM(Static RAM), 플래시 메모리 등 다양한 칩을 적층한 후 상하에 위치한 칩을 금선(Gold Wire)로 연결하고 에폭시 수지 등의 패키지로 밀봉하는 것이다.
다중칩 패키지 기술은 개인 휴대 기기의 발달과 더불어 더 작은 기기를 만들기 위해 작은 반도체가 필요하다는 점에서 매우 각광을 받고 있는 기술 중에 하나이다.
한편, 메모리를 다중칩 패키지에 포함시키는 경우 프로세서의 액세스를 위한 제어신호 및 어드레스 패드와 데이터 입출력 패드는 서로 대향하여 배치된다.
도 1은 종래기술에 따른 스플릿 4-뱅크 구조를 도시한 도면으로서, 종래에 다중칩 패키지에 포함되는 뱅크는 스프릿 뱅크 구조로 이루어지며, 데이터의 입출력이 한 방향에서만 이루어지게 된다.
도 1을 참조하여 종래의 다중칩 패키지에 포함되는 스플릿 뱅크 구조 메모리의 동작을 살펴본다.
도 1에 도시된 바와 같이, 스플릿 4-뱅크 메모리는 물리적으로 구분되는 4개의 뱅크(B0,B1,B2,B3), 각 뱅크에 상응하는 복수의 X-디코더(X-Decoder, 102), 각 뱅크에 상응하는 복수의 Y-디코더(104) 및 메인 센스 앰프(Main Sense Amp,106)로 구성된다.
뱅크는 메모리 셀(예를 들어, DRAM 셀) 어레이로서, 인터리빙을 통한 고속 동작을 구현하기 위해 독립적으로 동작하는 메모리 셀 그룹이다. 각 뱅크에는 독립적인 뱅크 어드레스가 별도로 할당되며, 독립적인 구조로 되어 있기 때문에 "Ping-Pong"형 고속 동작이 가능하다.
각 뱅크에 연결되는 X-디코더(102)는 제1 패드(100)로부터 입력된 제어신호 및 어드레스에 따라 로우 어드레스를 디코딩하여 각 뱅크의 워드 라인을 활성화시킨다.
Y-디코더(104)는 제1 패드(100)로부터 입력된 제어신호 및 어드레스에 따라 칼럼 어드레스를 디코딩하여 활성화된 워드 라인에 연결된 특정 비트 라인을 활성화하며, 메인 센스 앰프(106)는 활성화된 비트 라인을 통해 메모리 셀에 기입 또는 독출하기 위한 데이터의 증폭을 수행한다.
그러나, 종래기술에 따르면 어드레스 및 제어신호 패드(100)와 데이터 입출력 패드(108)이 대향 배치되는 다중칩 패키지에서 데이터 패스의 구조상 Y-디코더(104) 및 메인 센스 앰프(106)가 각 뱅크에 대해 동일한 위치에 배치되기 때문에 메모리 액세스 시 시간 지연이 발생하는 문제점이 있었다.
도 2는 종래기술에 따른 스플릿 4-뱅크 구조에서 메모리 액세스 과정을 도시한 도면이고, 도 3은 종래기술에 따른 메모리 액세스 시간 지연을 도시한 도면이다.
도 2 내지 도 3은 하나의 뱅크 내에서 물리적으로 서로 다른 위치에 있는 메모리 셀(200,202)로부터 소정 데이터를 독출하는 과정을 도시한 도면이다.
도 2 내지 도 3을 참조하면, Y-디코더(104)가 수신된 어드레스 및 제어신호에 따라 칼럼 어드레스를 디코딩하는 경우, Y-디코더(104)는 디코딩된 메모리 셀에 상응하는 칼럼 선택 라인(Column Select Line, CSL)을 인에이블(enable)한다.
이에 따라 해당 메모리 셀에 저장된 데이터가 메인 입출력 라인(Main Input Output Line, MIO)를 통해 메인 센스 앰프(106)로 출력되며, 메인 센스 앰프(106)는 수신된 데이터를 증폭하여 글로벌 데이터라인(110)으로 전달한다.
상기한 과정에서 도 3에 도시된 바와 같이 메모리 셀에 상응하는 칼럼 선택 라인을 활성화하는 시간과 메모리 셀 데이터가 메인 센스 앰프(106)에 도달하는 시간만큼 지연이 발생하게 된다.
이러한 경우, 도 2 내지 도 3에 도시된 바와 같이, Y-디코더(104) 및 메인 센스 앰프(106) 측에서 멀리 떨어져 있는 메모리 셀(워스트 메모리 셀, 200)의 시간 지연(td_CLS1+td_MIO1)과 가까운 메모리 셀(베스트 메모리 셀, 202) 사이에 시간 지연(td_CLS2+td_MIO2) 사이에 많은 시간 지연 차이(△td)가 발생한다.
일반적으로 메인 센스 앰프(106)의 인에이블 타이밍은 메인 센스 앰프(106)에서 가장 멀리 위치한 메모리 셀의 시간 지연 차이에 따라 결정되기 때문에 종래기술에 따르면 메모리 액세스를 고속으로 구현하는데 어려움이 있었다.
본 발명에서는 상기한 바와 같은 종래기술의 문제점을 해결하기 위해, Y-디코더 및 메인 센스 앰프의 위치 변경을 통해 메모리 액세스 속도를 높일 수 있는 고속 동작이 가능한 스택 뱅크 메모리를 제안하고자 한다.
본 발명의 다른 목적은 개선된 뱅크 구조를 통해 메모리 실장 면적을 줄일 수 있는 고속 동작이 가능한 스택 뱅크 메모리를 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위해, 본 발명의 바람직한 일 실시예에 따르면, 프로세서로부터 어드레스 및 제어신호를 수신하는 제1 패드와 데이터를 입출력하는 제2 패드가 대향하여 배치되는 메모리에 있어서, 스택(stack)으로 배치되는 복수의 뱅크; 상기 제1 패드로부터 수신된 로우 어드레스 및 제어신호를 통해 상기 복수의 뱅크에 포함되는 워드 라인을 활성화하는 X-디코더; 상기 제1 패드로부터 수신된 칼럼 어드레스 및 제어신호를 통해 상기 활성화된 워드 라인에 연결된 메모리 셀에 상응하는 칼럼 선택 라인을 활성화하는 Y-디코더; 및 상기 복수의 뱅 크를 사이에 두고 상기 Y-디코더에 대향 배치되며, 상기 메모리 셀에 데이터를 기입 또는 독출하기 위한 증폭 과정을 수행하는 메인 센스 앰프를 포함하는 것을 특징으로 하는 스택 뱅크 메모리가 제공된다.
본 발명의 다른 측면에 따르면, 프로세서로부터 어드레스 및 제어신호를 수신하는 제1 패드와 데이터를 입출력하는 제2 패드가 대향하여 배치되는 메모리에 있어서, 스택(stack)으로 배치되는 복수의 뱅크; 상기 제1 패드로부터 수신된 로우 어드레스 및 제어신호를 통해 상기 복수의 뱅크에 포함되는 워드 라인을 활성화하는 X-디코더; 상기 제1 패드로부터 수신된 칼럼 어드레스 및 제어신호를 통해 상기 활성화된 워드 라인에 연결된 메모리 셀에 상응하는 칼럼 선택 라인을 활성화하는 Y-디코더; 및 상기 제2 패드에 인접하게 배치되며, 상기 메모리 셀에 데이터를 기입 또는 독출하기 위한 증폭 과정을 수행하는 메인 센스 앰프를 포함하는 것을 특징으로 하는 스택 뱅크 메모리가 제공된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들 은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면 번호에 상관없이 동일한 수단에 대해서는 동일한 참조 번호를 사용하기로 한다.
도 4는 본 발명의 바람직한 일 실시예에 따른 스택 뱅크 메모리 구조를 도시한 도면이다.
도 4에 도시된 바와 같이, 본 발명에 따른 메모리는 복수의 뱅크(400 내지 406), 메모리 인터페이스, 소정의 프로세서로부터 어드레스 및 제어신호를 수신하는 제1 패드(408) 및 뱅크에 기입 및 독출하기 위한 데이터를 입출력하는 제2 패드(410)를 포함할 수 있다.
본 발명에 적용되는 메모리는 SDRAM 메모리일 수 있으나 이에 한정되지 않으면 뱅크 구조를 가질 수 있는 메모리라면 제한 없이 적용될 수 있다.
하기에서는 본 발명에 따른 메모리가 다중칩 패키지에 적용되는 SDRAM 메모리인 것으로 설명할 것이나 이에 한정되지 않는다는 점을 당업자는 이해하여야 할 것이다.
복수의 뱅크(400 내지 406)는 DRAM 메모리 셀의 어레이로서, 인터리빙을 통한 고속 동작을 구현하기 위해 독립적으로 동작하는 메모리 셀 그룹이다.
메모리 인터페이스는 프로세서로부터 어드레스 및 제어신호를 수신하여 소정 뱅크를 활성화하고, 뱅크에 포함되는 특정 워드 라인 및 비트 라인을 활성화하여 데이터의 기입(write) 및 독출(read)이 가능하도록 한다.
도 2에 도시된 메모리 인터페이스는 SDRAM 메모리 인터페이스를 도시한 것으로서, 메모리 인터페이스는 상태 머신(State Machine,412), 어드레스 버퍼(414), 로우 프리 디코더(416), 어드레스 레지스터(418), 칼럼 어드레스 카운터(420) 및 칼럼 프리 디코더(422), 복수의 X-디코더(424) 및 Y-디코더(426) 및 메인 센스 앰프(428)를 포함할 수 있다.
상태 머신(412)은 제1 패드(408)로부터 클럭 및 제어신호를 수신하여 메모리 칩의 동작 상태를 결정하는 기능을 수행한다.
여기서 제어신호는 DRAM 동작을 활성화하는 로우 스트로브 신호(Row Address Strobe, /RAS), 칼럼 어드레스의 인가를 알려주는 칼럼 스트로브 신호(Column Address Strobe, /CAS), 데이터의 기입 또는 독출을 결정하는 라이트 인에이블 신호(Write Enable, /WE) 및 클럭 인에이블 신호(CKE) 등을 포함할 수 있다.
상태 머신(412)은 상기한 제어신호의 조합을 통해 로우 액티브 신호를 로우 프리 디코더(416)로 출력하며, 칼럼 액티브 신호를 칼럼 프리 디코더(422)로 출력한다.
한편 어드레스 버퍼(414)는 제1 패드로부터 수신된 n비트의 어드레스를 수신하며, 이를 어드레스 레지스터(418)로 출력한다.
여기서 어드레스는 로우 어드레스(Row Address), 컬럼 어드레스(Column Address) 및 뱅크 어드레스(Bank Address, BA)를 포함할 수 있다. 뱅크 어드레스는 예를 들어 DRAM 메모리 어레이가 2개의 뱅크(bank)를 가지는 경우 1비트로 이루어질 수 있고, 도 4에 도시된 바와 같이, 4개의 뱅크를 가지는 경우 2비트로 이루어질 수 있다.
어드레스 레지스터(418)는 뱅크 선택 신호를 상태 머신(412)로 출력하여 해당 뱅크가 활성화되도록 하며, 아울러 로우 어드레스 및 칼럼 어드레스를 로우 프리 디코더(416), 칼럼 어드레스 카운터(420) 및 칼럼 프리 디코더(422)로 출력한다.
로우 프리 디코더(416)는 로우 액티브 신호 입력 시 입력되는 로우 어드레스를 활성화된 뱅크에 상응하는 X-디코더(424)로 출력하며, X-디코더(424)는 해당 로우 어드레스에 상응하는 워드 라인을 활성화한다.
한편, 칼럼 프리 디코더(422)는 칼럼 액티브 신호 입력에 따라 칼럼 어드레스를 Y-디코더(426)로 출력한다. 이때, 칼럼 프리 디코더(422)는 버스트(burst) 기입 및 독출 모드에 따라 칼럼 어드레스 카운터(420)로부터 카운팅 신호를 수신하여 시작 칼럼 어드레스부터 순차적으로 칼럼 어드레스를 출력할 수 있다.
Y-디코더(426)는 출력된 칼럼 어드레스를 디코딩하며, 디코딩된 칼럼 어드레스에 상응하는 메모리 셀에 데이터를 기입 또는 독출하기 위해 칼럼 선택 라인을 활성화한다.
특정 칼럼 선택 라인이 활성화되는 경우, 메인 센스 앰프(428)은 데이터 독출 모드 시 메인 입출력 라인으로부터 해당 메모리 셀 데이터를 수신하여 증폭하 고, 데이터 기입 모드 시 글로벌 데이터라인(430)을 통해 전달된 메모리 셀 데이터를 증폭하여 메인 입출력 라인으로 전달하는 기능을 수행한다.
본 발명의 바람직한 일 실시예에 따르면, 복수의 뱅크가 스택으로 배치되는 경우, 도 4에 도시된 바와 같이, Y-디코더(426) 및 메인 센스 앰프(428)는 복수의 뱅크에 공통으로 사용되며, 메인 센스 앰프(428)는 복수의 뱅크를 사이에 두고 Y-디코더(426) 대향하게 배치된다.
본 발명에 따른 메인 센스 앰프(428)는 데이터를 입출력하는 제2 패드(410)에 인접하게 배치되는 것이 바람직하다.
Y-디코더(426) 및 메인 센스 앰프(428)를 각 뱅크에 공통으로 사용하는 경우 메모리 실장 면적을 줄일 수 있으며 또한 메모리 액세스 고속 동작을 가능하게 할 수 있다.
한편, 도 6은 하나의 뱅크 내에서 256비트의 워드라인으로 이루어지는 단위 메모리 셀 어레이를 도시한 것으로서, 도 6에 도시된 바와 같이, 본 발명에 따른 Y-디코더(426) 및 메인 센스 앰프(428)는 뱅크에 대해 대향하여 배치된다.
메모리 셀 어레이는 X-디코더(424)에 연결된 복수의 워드 라인(WL0 내지 WL255) 및 메모리 셀에 기입되거나 또는 독출된 데이터를 증폭하는 로컬 증폭부(602), 증폭부 구동을 위한 드라이버(604) 및 게이트부(DB GATE, 606)를 포함할 수 있다.
메모리 셀 어레이의 게이트부(606)는 비트 라인 쌍(BL 및 /BL)에 연결되며, Y-디코더(426)에서 연장되는 칼럼 선택 라인(608)과 연결된다.
소정 메모리 셀에 데이터를 독출하는 경우, 게이트부(606)는 로컬 증폭부(602)에서 증폭된 메모리 셀 데이터를 래치하며, Y-디코더(426)에 의해 칼럼 선택 라인(608)이 인에이블 되는 경우 래치된 데이터를 메인 입출력 라인(610)으로 출력한다.
한편, 메모리 셀에 데이터를 기입하는 경우에는 Y-디코더(426)에 의해 칼럼 선택 라인(608)이 인에이블 된 후에 기입된 데이터가 메인 입출력 라인을 통해 게이트부(606)에 입력된다.
도 6에 도시된 바와 같이, 메모리 셀에 데이터를 기입 또는 독출하는 경우, 칼럼 선택 라인(608)과 메인 입출력 라인(610)에 의해 시간 지연이 발생할 수 있는데, 본 발명에 따르면, Y-디코더(426)와 메인 센스 앰프(428)를 대향 배치하며 아울러 메인 센스 앰프(428)를 글로벌 데이터라인(430)에 인접하게 배치하기 때문에 각 메모리 셀에서의 시간 지연 차이를 크게 감소시킬 수 있다.
도 7은 본 발명에 따른 스택 뱅크 메모리 구조에서 메모리 액세스 과정을 도시한 도면으로서, 도 7은 하나의 뱅크 내에서 서로 다른 위치에 있는 제1 메모리 셀(700)과 제2 메모리 셀(702)로의 액세스 과정을 도시한 것이다.
도 7에 도시된 바와 같이, 각 메모리 셀(700,702)에 소정 데이터를 기입 또는 독출하기 위한 시간 지연은 Y-디코더(426)에서 각 메모리 셀(700,702) 사이의 칼럼 선택 라인(CSL)의 거리 및 각 메모리 셀(700,702)에서부터 메인 센스 앰프(428)까지의 메인 입출력 라인(MIO)의 거리에 따라 결정될 수 있다.
본 발명에 따르면, 하나의 메모리 셀에 대해 Y-디코더(426) 및 메인 센스 앰 프(428)와의 거리의 합 차이가 크지 않기 때문에 메모리 액세스 시간 변이가 감소하게 된다.
즉, 본 발명에 따르면, 각 메모리 셀에 대한 칼럼 선택 라인(608) 및 상기 메인 입출력 라인(600)에 따른 시간 지연의 합이 근소한 차이로 미리 설정된 범위 내(△td)에 존재하게 된다.
도 7 및 도 8을 참조하면, 메인 입출력 라인의 시간 지연을 거의 무시할 수 있는 제1 메모리 셀(500)에서의 시간 지연(td_CSL1)과 제2 메모리 셀(702)에서의 시간 지연(td_CSL2+td_MIO2)과의 차이(△td)가 종래에 비해 현저하게 줄어든다는 점을 확인할 수 있다.
본 발명에 따르면 특히 늦은 시간 지연을 갖는 메모리 셀(종래의 제1 메모리 셀, 200)이 존재하지 않기 때문에 메인 센스 앰프(428)의 인에이블 타이밍에 한층 앞당겨지게 된다.
한편, 도 5는 본 발명의 다른 실시예에 따른 스택 뱅크 메모리 구조를 도시한 도면으로서, 복수의 뱅크가 스택(stack)으로 배치되며, 각 뱅크가 복수의 메모리 영역(400-1 내지 406-1 및 400-2 내지 406-2)을 포함하는 메모리 구조를 도시한 도면이다.
여기서 복수의 메모리 영역은 논리적으로 하나의 뱅크로 동작하는 것으로서, 동일한 워드 라인 및 중복되지 않는 칼럼 라인을 갖는 개별 메모리 영역의 집합이다.
본 발명에 따르면, 하나의 뱅크에 속하는 복수의 메모리 영역은 논리적으로 또는 물리적으로 분리될 수 있다.
도 5에 도시된 바와 같이, 복수의 메모리 영역이 물리적으로 이격되는 경우, 본 발명에 따른 Y-디코더(426-1,426-2) 및 메인 센스 앰프(428-1,428-2)는 이격된 두 개의 메모리 영역에 상응하게 배치될 수 있다.
이때, 글로벌 데이터라인은 제1 글로벌 데이터라인(430-1) 및 제2 글로벌 데이터라인(430-2)으로 제공될 수 있으며, 각 글로벌 데이터라인은 각 뱅크 내에 포함된 복수의 메모리 영역 각각에 상응하는 데이터의 입출력을 수행한다.
이러한 경우, 본 발명에 따른 제1 글로벌 데이터라인(430-1)은 제2 패드(410)의 DQ0 내지 DQ7 데이터 입출력부에 인접하여 배치되어 제1 메모리 영역(400-1 내지 406-1)에 상응하는 메인 센스 앰프(428-1) 측으로 데이터를 입출력하며, 제2 글로벌 데이터라인(430-2)은 제2 패드(410)의 DQ8 내지 DQ15 데이터의 입출력부에 인접하여 배치되어 제2 메모리 영역(400-2 내지 406-2)에 상응하는 메인 센스 앰프(428-2)측으로 데이터를 입출력할 수 있다.
이와 같이 글로벌 데이터라인을 구성하는 경우, 글로벌 데이터라인의 부하가 감소될 수 있어 메모리 액세스 속도가 한층 개선될 수 있다.
상기에서는 복수의 메모리가 물리적으로 이격되는 경우에 대해서만 설명하였으나, 하나의 뱅크가 논리적으로 분리된 복수의 메모리 영역을 포함하는 경우, 또는 복수의 메모리 영역이 논리적으로 분리되는 복수의 서브 메모리 영역을 포함하는 경우에도 글로벌 데이터라인이 각 메모리 영역에 상응하게 복수로 제공될 수 있다는 점은 당업자에게 있어 자명할 것이다.
상기한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대해 통상의 지식을 가진 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 따르면 Y-디코더와 메인 센스 앰프를 각 뱅크에 대해 대향 배치하기 때문에 각 메모리 셀에 액세스하는데 걸리는 시간 지연을 일정하게 할 수 있으며, 이에 따라 메인 센스 앰프의 인에이블 타이밍을 단축시킬 수 있는 장점이 있다.
또한 본 발명에 따르면, 어드레스 및 제어신호 패드와 데이터 입출력 패드가 대향 배치되는 메모리 구조에서 메인 센스 앰프를 데이터 입출력 패드와 인접하게 배치하기 때문에 데이터 입출력 시간 지연을 감소시킬 수 있는 장점이 있다.
또한 본 발명에 따르면, 스택으로 배치되는 뱅크가 물리적 또는 논리적으로 이격되는 경우 독립적으로 데이터의 입출력을 수행하는 글로벌 데이터라인이 제공되기 때문에 부하가 감소될 수 있으며 이에 따라 메모리 액세스 속도가 증가하는 장점이 있다.

Claims (13)

  1. 프로세서로부터 어드레스 및 제어신호를 수신하는 제1 패드와 데이터를 입출력하는 제2 패드가 대향하여 배치되는 메모리에 있어서,
    스택(stack)으로 배치되는 복수의 뱅크;
    상기 제1 패드로부터 수신된 로우 어드레스 및 제어신호를 통해 상기 복수의 뱅크에 포함되는 워드 라인을 활성화하며, 상기 복수의 뱅크에 상응하게 배치되는 X-디코더;
    상기 제1 패드로부터 수신된 칼럼 어드레스 및 제어신호를 통해 상기 활성화된 워드 라인에 연결된 메모리 셀에 상응하는 칼럼 선택 라인을 활성화하는 Y-디코더; 및
    상기 복수의 뱅크를 사이에 두고 상기 Y-디코더에 대향 배치되며, 상기 메모리 셀에 데이터를 기입 또는 독출하기 위한 증폭 과정을 수행하는 메인 센스 앰프를 포함하는 것을 특징으로 하는 스택 뱅크 메모리.
  2. 제1항에 있어서,
    상기 메인 센스 앰프는 상기 제2 패드에 인접하게 배치되는 것을 특징으로 하는 스택 뱅크 메모리.
  3. 제1항에 있어서,
    상기 복수의 뱅크 각각은 미리 설정된 워드 라인을 포함하는 단위 메모리 셀 어레이를 포함하며, 상기 단위 메모리 셀 어레이는 메모리 셀 데이터를 증폭하는 로컬 증폭부 및 선택된 메모리 셀에 기입 또는 독출할 데이터를 래치하는 게이트부를 포함하는 것을 특징으로 하는 스택 뱅크 메모리.
  4. 제3항에 있어서,
    상기 게이트부는 상기 Y-디코더와 상기 칼럼 선택 라인을 통해 연결되며, 상기 메인 센스 앰프와 메인 입출력 라인을 통해 연결되는 것을 특징으로 하는 스택 뱅크 메모리.
  5. 제4항에 있어서,
    상기 칼럼 선택 라인 및 상기 메인 입출력 라인에 따른 시간 지연의 합은 상기 뱅크에 포함된 각 메모리 셀에 대해 미리 설정된 범위 내에 있는 것을 특징으로 하는 스택 뱅크 메모리.
  6. 삭제
  7. 제1항에 있어서,
    상기 Y-디코더 및 메인 센스 앰프는 상기 복수의 뱅크에 공통으로 사용되는 것을 특징으로 하는 스택 뱅크 메모리.
  8. 제1항에 있어서,
    상기 복수의 뱅크 각각은 복수의 메모리 영역을 포함하며, 상기 복수의 메모리 영역은 논리적으로 구분되는 것을 특징으로 하는 스택 뱅크 메모리.
  9. 제1항에 있어서,
    상기 복수의 뱅크 각각은 복수의 메모리 영역을 포함하며, 상기 복수의 메모리 영역은 물리적으로 이격되는 것을 특징으로 하는 스택 뱅크 메모리.
  10. 제8항에 있어서,
    상기 Y-디코더 및 메인 센스 앰프는 상기 복수의 메모리 영역에 상응하게 배치되는 것을 특징으로 하는 스택 뱅크 메모리.
  11. 제9항 또는 제10항에 있어서,
    상기 메인 센스 앰프와 상기 제2 패드 사이에 배치되며, 복수의 메모리 영역 각각에 상응하는 데이터의 입출력을 수행하는 복수의 글로벌 데이터라인을 더 포함하는 것을 특징으로 하는 스택 뱅크 메모리.
  12. 삭제
  13. 삭제
KR1020070014945A 2007-02-13 2007-02-13 고속 동작이 가능한 스택 뱅크 메모리 KR100867636B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070014945A KR100867636B1 (ko) 2007-02-13 2007-02-13 고속 동작이 가능한 스택 뱅크 메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070014945A KR100867636B1 (ko) 2007-02-13 2007-02-13 고속 동작이 가능한 스택 뱅크 메모리

Publications (2)

Publication Number Publication Date
KR20080075688A KR20080075688A (ko) 2008-08-19
KR100867636B1 true KR100867636B1 (ko) 2008-11-10

Family

ID=39879195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070014945A KR100867636B1 (ko) 2007-02-13 2007-02-13 고속 동작이 가능한 스택 뱅크 메모리

Country Status (1)

Country Link
KR (1) KR100867636B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101566407B1 (ko) 2009-03-25 2015-11-05 삼성전자주식회사 적층 메모리 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980074781A (ko) * 1997-03-27 1998-11-05 윤종용 반도체 메모리 장치
KR19990088093A (ko) * 1998-05-07 1999-12-27 니시무로 타이죠 반도체메모리시스템및반도체메모리의액세스제어방법및반도체메모리

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980074781A (ko) * 1997-03-27 1998-11-05 윤종용 반도체 메모리 장치
KR19990088093A (ko) * 1998-05-07 1999-12-27 니시무로 타이죠 반도체메모리시스템및반도체메모리의액세스제어방법및반도체메모리

Also Published As

Publication number Publication date
KR20080075688A (ko) 2008-08-19

Similar Documents

Publication Publication Date Title
US9640233B2 (en) Semiconductor memory device having inverting circuit and controlling method there of
US10846169B2 (en) Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices
US6044032A (en) Addressing scheme for a double data rate SDRAM
US8717828B2 (en) Multi channel semiconductor memory device and semiconductor device including the same
US6515937B2 (en) Test circuit for testing semiconductor memory
US9824776B1 (en) Semiconductor memory device and weak cell detection method thereof
US7738311B2 (en) Semiconductor memory devices having optimized memory block organization and data line routing for reducing chip size and increasing speed
US6353549B1 (en) Architecture and package orientation for high speed memory devices
KR102234946B1 (ko) 워드라인 및 감지 증폭기를 제어하기 위한 장치 및 방법
US7764565B2 (en) Multi-bank block architecture for integrated circuit memory devices having non-shared sense amplifier bands between banks
US8947952B2 (en) Input-output line sense amplifier having adjustable output drive capability
US6862244B2 (en) DRAM with segmental cell arrays and method of accessing same
KR100867636B1 (ko) 고속 동작이 가능한 스택 뱅크 메모리
KR100438779B1 (ko) 멀티 뱅크 구조를 포함하는 동기식 반도체 메모리 장치
US11551775B2 (en) Semiconductor memory devices and memory systems including the same
US6882554B2 (en) Integrated memory, and a method of operating an integrated memory
JP3349777B2 (ja) 半導体記憶装置
JPH11204749A (ja) 半導体装置
KR101412072B1 (ko) 히든 타이밍 파라미터들을 관리하는 메모리 장치
US20070165439A1 (en) Edge pad architecture for semiconductor memory
KR100703834B1 (ko) 고속 동작을 위한 메모리 칩 아키텍쳐
KR20220016934A (ko) 메모리 시스템
KR20080074343A (ko) 개선된 데이터라인을 갖는 스택 뱅크 메모리
KR20230067426A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
KR20080007940A (ko) 스플릿 뱅크 구조의 반도체 메모리 장치 및 데이터 입출력방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121011

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141028

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151029

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181029

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 12