KR100862536B1 - 액정표시패널 및 그 제조방법 - Google Patents

액정표시패널 및 그 제조방법 Download PDF

Info

Publication number
KR100862536B1
KR100862536B1 KR1020020068816A KR20020068816A KR100862536B1 KR 100862536 B1 KR100862536 B1 KR 100862536B1 KR 1020020068816 A KR1020020068816 A KR 1020020068816A KR 20020068816 A KR20020068816 A KR 20020068816A KR 100862536 B1 KR100862536 B1 KR 100862536B1
Authority
KR
South Korea
Prior art keywords
spacer
electrode
metal layer
lower substrate
pattern
Prior art date
Application number
KR1020020068816A
Other languages
English (en)
Other versions
KR20040040636A (ko
Inventor
김용범
전재홍
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020068816A priority Critical patent/KR100862536B1/ko
Publication of KR20040040636A publication Critical patent/KR20040040636A/ko
Application granted granted Critical
Publication of KR100862536B1 publication Critical patent/KR100862536B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13398—Spacer materials; Spacer properties
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 비표시영역에 위치하는 전극패턴과 동시에 스페이서를 형성할 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
본 발명에 따른 액정표시패널은 블랙매트릭스를 갖는 상부기판과, 블랙매트릭스와 중첩되게 형성되는 스토리지전극과, 스토리지전극과 일부 중첩되게 형성되는 화소전극을 갖는 하부기판과, 블랙매트릭스와 중첩되는 화소전극 및 스토리지전극 중 적어도 어느 하나와 동시에 형성되는 스페이서를 구비하는 것을 특징으로 한다.

Description

액정표시패널 및 그 제조방법{Liquid Crystal Display Panel And Fabricating Method Thereof}
도 1은 종래의 액정표시패널을 나타내는 단면도.
도 2a 내지 도 2d는 도 1에 도시된 패턴스페이서의 제조방법을 나타내는 단면도.
도 3a 내지 도 3c은 종래의 잉크젯을 이용한 스페이서의 제조방법을 나타내는 도면.
도 4는 본 발명의 제1 실시 예에 따른 액정표시패널의 하부기판을 나타내는 평면도.
도 5는 도 4에서 선"Ⅰ-Ⅰ'"를 따라 절취한 액정표시패널의 하부기판을 나타내는 단면도.
도 6은 도 4에 도시된 하부기판과 대면되게 위치하는 상부기판 상에 형성되는 블랙매트릭스를 나타내는 평면도.
도 7a 내지 도 7e는 도 6에 도시된 액정표시패널의 하부기판의 제조방법을 나타내는 단면도.
도 8a 내지 도 8d는 도 7e에 도시된 스페이서의 제조방법을 상세히 나타내는 단면도.
도 9는 본 발명의 제2 실시 예에 따른 액정표시패널의 하부기판을 나타내는 평면도.
도 10은 도 9에서 선"Ⅱ-Ⅱ'"를 따라 절취한 액정표시패널의 하부기판을 나타내는 단면도.
도 11a 내지 도 11e는 도 10에 도시된 액정표시패널의 하부기판의 제조방법을 나타내는 단면도.
도 12a 내지 도 12d는 도 11c에 도시된 스페이서의 제조방법을 상세히 나타내는 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1,31,51 : 기판 2,102 : 블랙매트릭스
6,56 : 게이트전극 8,58 : 소스전극
10,60 : 드레인전극 12,62 : 게이트절연막
14,64 : 활성층 16,66 : 오믹접촉층
18,68 : 보호층 22,72 : 화소전극
26,76 : 스페이서 28 : 공통전극
30 : 컬러필터
본 발명은 액정표시패널에 관한 것으로, 특히 비표시영역에 위치하는 전극패턴과 동시에 스페이서를 형성할 수 있는 액정표시패널 및 그 제조방법에 관한 것이다.
통상, 액정표시소자(Liquid Crystal Display; LCD)는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상이 표시된다. 이를 위하여, 액정표시소자는 액정셀들이 매트릭스 형태로 배열되어진 액정표시패널과, 이 액정표시패널을 구동하기 위한 구동회로를 구비하게 된다. 액정표시패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 기준전극, 즉 공통전극이 마련되게 된다. 통상, 화소전극은 하부기판 상에 액정셀별로 형성되는 반면 공통전극은 상부기판의 전면에 일체화되어 형성된다. 화소전극들 각각은 스위칭소자로 사용되는 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)에 접속된다. 화소전극은 TFT를 통해 공급되는 데이터신호에 따라 공통전극과 함께 액정셀이 구동된다.
도 1을 참조하면, 종래의 액정표시패널은 상부기판(31) 상에 순차적으로 형성된 블랙매트릭스(2)와 칼라필터(30), 공통전극(28) 및 상부배향막(24a)으로 구성되는 상판과, 하부기판(1) 상에 형성된 TFT, 화소전극(22) 및 하부배향막(24b)으로 구성되는 하판과, 상판과 하판 사이에 형성되는 패턴스페이서(26)와, 상판 및 하판과 패턴스페이서(26)에 의해 마련된 내부공간에 주입되는 액정(도시하지 않음)을 구비한다.
상판에서 블랙매트릭스(2)는 상부기판(31) 상에 매트릭스 형태로 형성되어 상부기판(31)의 표면을 칼라필터(30)들이 형성되어질 다수의 셀영역들로 나눔과 아울러 인접 셀간의 광간섭을 방지하는 역할을 하게 된다. 이 블랙매트릭스(2)가 형성된 상부기판(31) 상에 적, 녹, 청 삼원색의 칼라필터(30)들이 순차적으로 형성된다. 블랙매트릭스(2) 및 칼라필터(30)가 형성된 상부기판(31) 상에 그라운드 전위가 공급되는 공통전극(28)을 형성한다. 공통전극(28)이 형성된 상부기판(31) 상에 폴리이미드등과 같은 물질을 도포한 후 러빙공정을 수행함으로써 상부배향막(24a)이 형성된다.
하판에서 액정셀의 구동을 스위칭하는 TFT는 게이트라인(도시하지 않음)에 연결된 게이트전극(6), 데이터라인(도시하지 않음)에 연결된 소스전극(8) 및 접촉홀을 통해 화소전극(22)에 접속된 드레인전극(10)을 구비한다. 또한, TFT는 게이트전극(6)과 소스전극(8) 및 드레인 전극(10)의 절연을 위한 게이트절연막(12)과, 게이트전극(6)에 공급되는 게이트전압에 의해 소스전극(8)과 드레인전극(10)간에 도통채널을 형성하기 위한 반도체층(14,16)을 더 구비한다. 이러한 TFT는 게이트라인으로부터의 게이트신호에 응답하여 데이터라인으로부터의 데이터신호를 선택적으로 화소전극(22)에 공급한다. 화소전극(22)은 데이터라인과 게이트라인에 의해 분할된 셀영역에 위치하며 광투과율이 높은 투명전도성물질로 이루어진다. 화소전극(22)은 하부기판(1) 전면에 도포되는 보호막(18) 위에 형성되며, 보호막(18)에 형성된 접촉홀을 통해 드레인전극(10)과 전기적으로 접속된다. 화소전극(22)이 형성된 하부기판(1) 상에 패턴스페이서(26)가 형성된다. 패턴스페이서(26)는 상판과 하판 사이에 액정(도시하지 않음)을 주입할 수 있는 공간을 마련하는 역할을 하게 된다. 이 패턴스페이서(26)와 화소전극(22)을 덮도록 하부 배향막(24b)이 형성된다.
끝으로, 전술한 바와 같이 별도로 만들어진 상판과 하판을 정위치시켜 합착한 후 패턴스페이서(26)에 의해 마련된 액정공간에 액정을 주입하여 봉지함으로써 액정표시소자를 완성하게 된다.
이러한 종래 패턴스페이서의 제조방법을 도 2a 내지 도 2d를 결부하여 설명하기로 한다.
먼저, 기판(11) 상에 도 2a에 도시된 바와 같이 용매, 바인더, 모노머(monomer), 광개시제(photoinitiator)를 혼합한 물질을 인쇄하고 건조하면 용매가 증발되어 바인더, 모노머 및 광개시제가 혼합된 스페이서물질(26a)이 형성된다. 여기서, 기판(11)은 TFT와 화소전극이 형성된 하부기판 및 공통전극이 형성된 상부기판 중 적어도 어느 하나를 이용한다.
스페이서물질(26a)이 형성된 기판(11) 상에 포토레지스트(32)를 도포한 후, 도 2b에 도시된 바와 같이 포토마스크(MS)가 정렬된다. 포토마스크(MS)는 차단영역(S1)에 형성되는 차단층(36)과, 노광영역(S2)에 형성되는 투과층을 구비한다. 포토마스크(MS)는 노광영역(S2)에서 투명한 포토마스크기판(34)이 그대로 노출된다. 이러한 포토마스크(MS)를 이용하여 자외선광을 포토레지스트(32)에 선택적으로 조사하는 노광공정과 노광된 포토레지스트를 현상하는 현상공정을 실행하여 도 2c에 도시된 바와 같이 포토레지스트패턴(38)을 형성한다. 이 포토레지스트패턴(38)을 마스크로 이용한 식각공정으로 스페이서물질(26a)이 패터닝됨으로써 도 2d에 도시된 바와 같이 소정 높이를 갖는 패턴스페이서(26)가 형성된다.
종래 액정표시소자의 패턴스페이서(26)는 기판(1,31)의 면적에 약 2%를 차지하고 있다. 이 패턴스페이서(26)를 형성하기 위해 기판(1,31) 상에 전면 인쇄된 스페이서물질(26a)은 노광, 현상 및 식각공정을 거치면서 약 95%이상이 제거될만큼 재료비 및 제조비가 많이 든다. 또한, 패턴스페이서(26)를 형성하기 위한 인쇄, 노광, 현상, 식각공정 등의 공정이 복잡한 문제점이 있다.
이러한 문제점을 해결하기 위해, 도 3a 내지 도 3c에 도시된 바와 같이 잉크젯 분사장치를 이용하여 스페이서를 형성하였다.
스페이서의 형성위치와 중첩되게 기판(11) 상에는 도 3a에 도시된 바와 같이 잉크젯 분사장치(40)가 정렬된다. 여기서, 기판(11)은 TFT 및 화소전극이 형성된 하부기판(1) 및 공통전극이 형성된 상부기판(31) 중 적어도 어느 하나를 이용한다.
이러한 잉크젯 분사장치(40)를 이용하여 도 3b에 도시된 바와 같이 스페이서물질(26a)이 기판(11) 상에 분사된다. 즉, 잉크젯헤드(44)의 압전소자에 전압이 인가되면 물리적인 압력이 발생되어 스페이서물질(26a)이 담긴 용기(42)와 노즐(46) 사이의 유로가 수축, 이완을 반복하는 현상에 의해 스페이서물질(26a)이 노즐(46)을 통해 기판(11) 상에 분사된다.
스페이서물질(26a)이 노즐(46)을 통해 분사되어 형성된 스페이서(26)는 도 3c에 도시된 바와 같이 광원(48)에 의해 자외선에 노출되거나 열에 의한 소성과정 을 거쳐 일정폭(W)과 높이(H)를 갖게 된다.
종래 잉크젯 방식으로 형성되는 스페이서(26)는 점도가 낮은 상태에서 노즐을 통해 기판(11)으로 떨어지면서 중력을 받게 된다. 이에 따라, 블랙매트릭스(2)와 중첩되게 형성되어야 하는 스페이서(26)가 기판(11) 상에 안착될 때 넓게 퍼지게 된다. 즉, 기판(11) 상에 안착되는 스페이서(26)는 높이/퍼짐폭의 비가 작아져 스페이서(26)는 블랙매트릭스(2)와 중첩되지 않는 표시영역에 형성되어 표시영역 상에 얼룩으로 보이는 문제점이 있다.
따라서, 본 발명의 목적은 비표시영역에 위치하는 전극패턴과 동시에 스페이서를 형성할 수 있는 액정표시패널 및 그 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널은 블랙매트릭스를 갖는 상부기판과, 블랙매트릭스와 중첩되게 형성되는 스토리지전극과 스토리지전극과 일부 중첩되게 형성되는 화소전극을 갖는 하부기판과, 블랙매트릭스와 중첩되는 상기 화소전극 및 상기 스토리지전극 중 적어도 어느 하나와 동시에 형성되는 스페이서를 구비하는 것을 특징으로 한다.
상기 하부기판 상에는 스토리지전극과 중첩되게 형성되는 게이트라인과, 게이트라인과 교차되게 형성되는 데이터라인과, 게이트라인과 데이터라인의 교차부에 형성되는 박막트랜지스터와, 박막트랜지스터의 드레인전극과 접속되는 화소전극을 구비하는 것을 특징으로 한다.
상기 화소전극은 스토리전극과 접촉되는 것을 특징으로 한다.
상기 스페이서는 상기 화소전극의 일측과 중첩되게 형성되는 것을 특징으로 한다.
상기 스페이서는 스토리지전극의 일측과 중첩되게 형성되는 것을 특징으로 한다.
상기 스페이서는 광에 반응하는 물질로 형성되는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시패널의 제조방법은 블랙매트릭스를 갖는 상부기판을 마련하는 단계와, 상부기판과 대면되는 하부기판 상에 상기 투명금속층을 증착하는 단계와, 블랙매트릭스와 일부 중첩되는 상기 투명금속층 상에 스페이서물질을 잉크젯방식으로 분사하는 단계와, 투명금속층과 스페이서물질을 동시에 패터닝하여 화소전극을 형성함과 동시에 화소전극의 일측과 동일한 패턴을 갖는 스페이서를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 스페이서물질은 광에 반응하는 물질인 것을 특징으로 한다.
상기 투명금속층과 스페이서물질을 동시에 패터닝하는 단계는 투명금속층과 스페이서물질을 덮도록 포토레지스트를 형성하는 단계와, 포토레지스트가 형성된 하부기판을 노광 및 현상하여 포토레지스트패턴과 스페이서패턴을 형성하는 단계와, 포토레지스트패턴을 이용하여 상기 투명금속층을 식각하는 단계를 포함하는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 다른 실시 예에 따른 액정표시패널의 제조방법은 블랙매트릭스를 갖는 상부기판을 마련하는 단계와, 상부기판과 대면되는 하부기판 상에 데이터금속층을 증착하는 단계와, 데이터금속층 상에 상기 블랙매트릭스와 중첩되도록 스페이서물질을 잉크젯방식으로 분사하는 단계와, 데이터금속층과 스페이서물질을 동시에 패터닝하여 스토리지전극을 형성함과 동시에 스토리지전극의 일측과 동일 패턴을 갖는 스페이서를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 스페이서물질은 광에 반응하는 물질인 것을 특징으로 한다.
상기 데이터금속층과 스페이서물질을 동시에 패터닝하는 단계는 데이터금속층과 스페이서물질을 덮도록 포토레지스트를 형성하는 단계와, 포토레지스트가 형성된 하부기판을 노광 및 현상하여 포토레지스트패턴과 스페이서패턴을 형성하는 단계와, 포토레지스트패턴을 이용하여 상기 투명금속층을 식각하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 12d를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 4는 본 발명의 제1 실시 예에 따른 액정표시패널의 하부기판을 나타내는 평면도이며, 도 5는 도 4에 도시된 액정표시패널의 하부기판을 나타내는 단면도이다.
도 4 및 도 5를 참조하면, 본 발명의 제1 실시 예에 따른 액정표시패널의 하부기판(51)은 데이터라인(54)과 게이트라인(52)의 교차부에 위치하는 TFT(T)와, TFT(T)의 드레인전극(60)에 접속되는 화소전극(72)과, 화소전극(72)과 게이트라인(52)과의 중첩부분에 위치하는 스토리지 캐패시터(SC)와, 데이터라인(54) 및 게이트라인(52)의 일측단에 형성되는 게이트패드부(GP) 및 데이터패드부(DP)와, 비표시영역에 위치하는 화소전극(72)과 중첩되게 형성되는 스페이서(76)를 구비한다.
TFT(T)는 게이트라인(52)에 접속된 게이트전극(56), 데이터라인(54)에 접속된 소스전극(58) 및 드레인접촉홀(70a)을 통해 화소전극(72)에 접속된 드레인전극(60)을 구비한다. 또한, TFT(T)는 게이트전극(56)에 공급되는 게이트전압에 의해 소스전극(58)과 드레인전극(60)간에 도통채널을 형성하기 위한 반도체층들(64,66)을 더 구비한다. 이러한 TFT(T)는 게이트라인(52)으로부터의 게이트신호에 응답하여 데이터라인(54)으로부터의 데이터신호를 선택적으로 화소전극(72)에 공급한다.
화소전극(72)은 데이터라인(54)과 게이트라인(52)에 의해 분할된 셀 영역에 위치하며 광투과율이 높은 투명전도성물질로 이루어진다. 화소전극(72)은 기판(51) 전면에 도포되는 보호층(68) 상에 형성되며, 보호층(68)을 관통하는 드레인접촉홀(70a)을 통해 드레인전극(60)과 전기적으로 접속된다. 이러한 화소전극(72)은 TFT(T)를 경유하여 공급되는 데이터신호에 의해 상부기판(도시하지 않음)에 형성되는 공통전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위 차에 의해 하부기판(51)과 상부기판(도시하지 않음) 사이에 위치하는 액정은 유전율이방성에 기인하여 회전하게 된다. 이렇게 회전되는 액정에 의해 광원으로부터 화소전극(72)을 경유하여 상부기판 쪽으로 투과되는 광량이 조절된다.
스토리지 캐패시터(SC)는 화소전극(72)의 전압변동을 억제하는 역할을 하게 된다. 이러한 스토리지 캐패시터(SC)는 게이트라인(52)과, 게이트절연막(62)을 사이에 두고 형성되는 스토리지전극(74)으로 형성된다. 이 스토리지전극(74)은 스토리지접촉홀(70b)을 통해 화소전극(72)과 전기적으로 접촉된다.
게이트패드부(GP) 및 데이터패드부(DP)는 게이트라인(52)과 데이터라인(54) 각각의 일측단에 위치되어 구동 집적회로(Integrated Circuit ;IC)와 접속된다. 이 게이트패드부(GP)는 TFT(T)를 제어하기 위한 게이트신호를 게이트라인(52)에 공급하고, 데이터패드부(DP)는 TFT(T)를 제어하기 위한 데이터신호를 데이터라인(54)에 공급한다.
게이트패드(82)는 게이트접촉홀(70c)을 통해 게이트보호전극(86)과 전기적으로 접촉되며, 데이터패드(78)는 데이터접촉홀(70d)을 통해 데이터보호전극(80)과 전기적으로 접촉된다.
스페이서(76)는 도 6에 도시된 상부기판(도시하지 않음) 상에 형성되는 블랙매트릭스(102)와 일부 중첩되는 화소전극(72) 상에 화소전극(72)과 동시에 형성된다. 예를 들어, 스페이서(76)는 스토리지캐패시터(SC)를 이루는 화소전극(72) 상에 게이트라인(52) 및 스토리지전극(74) 중 적어도 어느 하나와 중첩되게 형성된다. 화소전극(72)과 동시에 형성되는 스페이서(76)는 화소전극(72)의 일측과 동일 패턴으로 형성된다. 이 때, 스페이서(76)의 폭은 블랙매트릭스(102)이 폭보다 작거나 같게 형성된다. 이러한 스페이서(76)는 하부기판(51)과 상부기판과의 셀갭을 유지하는 역할을 하게 된다.
이러한 액정표시패널의 하부기판의 제조방법을 도 4에서 선"Ⅰ-Ⅰ'"를 따라 절취한 도 7a 내지 도 7e를 결부하여 설명하기로 한다.
도 7a를 참조하면, 하부기판(51) 상에 게이트전극(56), 게이트라인(52) 및 게이트패드(82)를 포함하는 게이트패턴이 형성된다.
하부기판(51) 상에 스퍼터링(sputtering) 등의 증착방법으로 게이트금속층이 증착된다. 게이트금속층은 알루미늄(Al) 또는 알루미늄합금 등으로 이루어진다. 게이트금속층이 제1 마스크를 이용하여 식각공정을 포함하는 포토리쏘그래피 공정으로 패터닝됨으로써 게이트라인(52), 게이트전극(56) 및 게이트패드(82)를 포함하는 게이트패턴이 형성된다.
도 7b를 참조하면, 게이트패턴이 형성된 하부기판(51) 상에 게이트절연막(62)과 활성층(64) 및 오믹접촉층(66)이 형성된다.
게이트절연막(62)은 무기절연물질인 산화실리콘(SiOx) 또는 질화실리콘(SiNx)이 사용된다. 게이트절연막(62)상에는 제1 및 제2 반도체층이 화학기상증착(Chemical Vapor Deposition) 방법으로 연속 증착된다. 제1 반도체층은 불순물이 도핑되지 않은 비정질실리콘으로 형성되며, 제2 반도체층은 N형 또는 P형의 불순물이 도핑된 비정질실리콘으로 형성된다. 이어서, 제1 및 제2 반도체층이 제2 마스크를 이용하여 건식식각(Dry Etching) 공정을 포함하는 포토리쏘그래피 방 법으로 패터닝됨으로써 활성층(64) 및 오믹접촉층(66)이 형성된다.
도 7c를 참조하면, 활성층(64) 및 오믹접촉층(66)이 형성된 하부기판(51) 상에 데이터패턴이 형성된다.
활성층(64) 및 오믹접촉층(66)이 형성된 게이트절연막(62) 상에 CVD방법 또는 스퍼터링(sputtering) 등의 증착방법으로 데이터금속층이 증착된다. 데이터금속층으로는 크롬(Cr) 또는 몰리브덴(Mo)등으로 형성된다. 이어서, 데이터금속층은 제3 마스크를 이용하여 습식식각 공정을 포함하는 포토리쏘그래피 공정으로 패터닝됨으로써 소스전극(58), 드레인전극(60), 스토리지전극(74), 데이터라인(54) 및 데이터패드를 포함하는 데이터패턴이 형성된다. 그 다음, 소스전극(58)과 드레인전극(60) 사이로 노출된 오믹접촉층(66)이 건식식각 공정으로 제거되어 소스전극(58)과 드레인전극(60)을 분리시킨다. 오믹접촉층(66)이 일부 제거됨으로써 활성층(64)에서 소스 및 드레인전극(58,60)사이의 게이트전극(56)과 중첩되는 부분은 채널이 된다.
도 7d를 참조하면, 데이터패턴이 형성된 하부기판(51) 상에 보호막(68)이 형성된다.
보호막(68)은 데이터패턴이 형성된 하부기판(51) 상에 절연물질이 증착됨으로써 형성된다. 절연물질로는 질화실리콘(SiNx) 및 산화실리콘(SiOx) 등의 무기절연물질 또는 아크릴(Acryl)계 유기화합물, BCB(benzocyclobutene) 및 PFCB(perfluorocyclobutane) 등의 유기 절연물질 등이 이용된다. 이어서, 보호막(68)을 제4 마스크를 이용하여 식각공정을 포함하는 포토리쏘그래피공정으로 패터닝함으로써 드레인접촉홀(70a), 스토리지접촉홀(70b), 게이트접촉홀(70c) 및 데이터접촉홀(70d)이 형성된다.
도 7e를 참조하면, 보호막(68)이 형성된 하부기판(51) 상에 화소전극(72), 게이트보호전극(86) 및 데이터보호전극을 포함하는 투명전극패턴과 스페이서(76)가 형성된다.
보호막(68)이 형성된 하부기판(51) 상에 스퍼터링(sputtering) 등과 같은 증착방법으로 투명금속층을 형성한다. 투명금속층은 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 "ITO"라 함), 인듐-징크-옥사이드(Indium-Zinc-Oxide : 이하 "IZO"라 함) 또는 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide : 이하 "ITZO"라 함) 등으로 이루어진다. 이어서, 투명금속층 상에 잉크젯분사장치를 이용하여 블랙매트릭스와 일부 중첩되는 투명금속층 상에 감광성스페이서물질이 분사된다. 그런 다음, 투명금속층과 감광성스페이서물질이 제5 마스크를 이용하여 식각공정을 포함하는 포토리쏘그래피 공정으로 동시에 패터닝됨으로써 화소전극(72), 게이트보호전극(86) 및 데이터보호전극을 포함하는 투명전극패턴과 스페이서(76)가 형성된다. 화소전극(72)은 보호막(68)을 관통하는 드레인접촉홀(70a)을 통해 드레인전극(60)과 접속되며, 보호막(68)을 관통하는 스토리지접촉홀(70b)을 통해 스토리지전극(74)과 접속된다. 게이트보호전극(86)은 게이트절연막(62) 및 보호막(68)을 관통하는 게이트접촉홀(70c)을 통해 게이트패드(82)와 접속된다. 데이터보호전극은 보호막(68)을 관통하는 데이터접촉홀을 통해 데이터패드와 접속된다.
도 8a 내지 도 8d는 도 7e에 도시된 투명전극패턴과 스페이서의 형성방법을 상세히 나타내는 단면도이다.
먼저, 보호막(68)이 형성된 하부기판(51) 상에 도 8a에 도시된 바와 같이 투명금속층(72a)이 전면 증착된다. 이 투명금속층(72a)이 전면 증착된 하부기판(51) 상부에 잉크젯분사장치(90)가 정렬된다. 이 잉크젯 분사장치(90)를 이용하여 게이트라인(52)과 중첩되는 투명금속층(72a)에 감광성 스페이서물질(76a)이 분사된 후 소프트베이킹(soft-baking)하게 된다. 여기서, 감광성 스페이서물질(76a)은 추후에 실행되는 스트립공정의 스트립액에 반응하지 않는 물질이다. 이러한 감광성스페이서물질(76a)이 안착된 하부기판(51) 상에 도 8b에 도시된 바와 같이 네거티브형 포토레지스트(96)가 전면 도포된다. 포토레지스트(96)는 광에 반응하지 않는 영역이 현상공정에서 제거되는 네거티브(negative)형 포토레지스트 대신에 광에 반응하는 영역이 현상공정에서 제거되는 포지티브(positive)형 포토레지스트를 이용할 수도 있다. 이러한 포토레지스트(96)가 전면 도포된 하부기판(51) 상에 제5 마스크인 포토마스크(MS)가 정렬된다. 여기서, 포토마스크(MS)는 차단영역(S1)에 형성되는 차단층(94)과, 노광영역(S2)에 형성되는 투과층을 구비한다. 투과층은 투명한 포토마스크기판(92)이 그대로 노출되게 형성된다.
이 포토마스크(MS)를 이용한 노광공정으로 포토마스크(MS)의 노광영역(S2)을 통해 포토레지스트는 노광된 후 도 8c에 도시된 바와 같이 현상장치(98)에서 분사되는 현상액(100)으로 차단영역(S1)을 통해 차광된 포토레지스트와 감광성스페이서물질(76a)은 모두 제거된다. 노광영역(S2)을 통해 노광된 포토레지스트는 남게 되 어 하부기판(51) 상에 포토레지스트패턴(88)으로 형성되며, 노광영역을 통해 노광된 감광성스페이서물질(76a)은 하부기판(51) 상에 스페이서패턴(76b)으로 형성된다. 이러한 현상공정 후 스페이서패턴(76b)을 소정온도로 하드베이킹(hard-baking)하게 된다.
포토레지스트패턴(88)을 마스크로 투명금속층(72a)을 식각한 후 하부기판(51) 상에 잔존하는 포토레지스트패턴(88)을 제거하는 스트립공정을 실행함으로써 도 8d에 도시된 바와 같이 화소전극(72), 게이트보호전극(86) 및 스페이서(76)가 형성된다. 스페이서(76)는 블랙매트릭스와 중첩되는 화소전극(72) 상에 화소전극(72)과 동시에 형성된다.
이와 같이, 본 발명의 제1 실시 예에 따른 스페이서는 블랙매트릭스와 중첩되는 화소전극 상에 화소전극과 동시에 형성한다. 이에 따라, 스페이서를 비표시영역에 형성할 수 있어 얼룩 등의 화질저하를 방지할 수 있으며, 화소전극과 동시에 형성되어 종래 패턴스페이서를 형성하기 위한 공정수를 줄일 수 있다. 또한, 잉크젯 분사장치를 이용하여 원하는 위치에만 스페이서물질을 도포함으로써 재료비를 줄일 수 있다.
도 9는 본 발명의 제2 실시 예에 따른 액정표시패널의 하부기판을 나타내는 평면도이며, 도 10은 도 9에 도시된 액정표시패널의 하부기판을 나타내는 단면도이다.
도 9 및 도 10을 참조하면, 본 발명의 제2 실시 예에 따른 액정표시패널의 하부기판은 도 4에 도시된 액정표시패널의 하부기판과 비교하여 스토리지전극과 동 시에 형성되는 스페이서를 제외하고는 동일한 구성요소를 구비한다.
스페이서(76)는 상부기판(도시하지 않음) 상에 형성되는 블랙매트릭스(102)와 중첩되는 스토리지전극(74) 상에 스토리지전극(74)과 동시에 형성된다. 스토리지전극(74)과 동시에 형성되는 스페이서(76)는 스토리지전극(74)의 일측과 동일패턴으로 형성된다. 이 때, 스페이서(76)의 폭은 블랙매트릭스(102)이 폭보다 작거나 같게 형성된다. 이러한 스페이서(76)는 하부기판(51)과 상부기판과의 셀갭을 유지하는 역할을 하게 된다.
이러한 액정표시패널의 하부기판의 제조방법을 도 9에서 선"Ⅱ-Ⅱ'"를 따라 절취한 도 11a 내지 도 11e를 결부하여 설명하기로 한다.
도 11a를 참조하면, 하부기판(51) 상에 게이트패턴이 형성된다.
하부기판(51) 상에 스퍼터링(sputtering) 등의 증착방법으로 게이트금속층이 증착된다. 게이트금속층은 알루미늄(Al) 또는 알루미늄합금 등으로 이루어진다. 게이트금속층이 제1 마스크를 이용하여 식각공정을 포함하는 포토리쏘그래피 공정으로 패터닝됨으로써 게이트전극(56), 게이트라인(52) 및 게이트패드(82)를 포함하는 게이트패턴이 형성된다.
도 11b를 참조하면, 게이트패턴이 형성된 하부기판(51) 상에 게이트절연막(62), 활성층(64) 및 오믹접촉층(66)이 형성된다.
게이트절연막(62)은 무기절연물질인 산화실리콘(SiOx) 또는 질화실리콘(SiNx)이 사용된다. 게이트절연막(62)상에는 제1 및 제2 반도체층이 화학기상증착(Chemical Vapor Deposition) 방법으로 연속 증착된다. 제1 반도체층은 불순물이 도핑되지 않은 비정질실리콘으로 형성되며, 제2 반도체층은 N형 또는 P형의 불순물이 도핑된 비정질실리콘으로 형성된다. 이어서, 제1 및 제2 반도체층이 제2 마스크를 이용하여 건식식각(Dry Etching) 공정을 포함하는 포토리쏘그래피 방법으로 패터닝됨으로써 활성층(64) 및 오믹접촉층(66)이 형성된다.
도 11c를 참조하면, 활성층(64) 및 오믹접촉층(66)이 형성된 하부기판(51) 상에 데이터패턴이 형성된다.
활성층(64) 및 오믹접촉층(66)이 형성된 게이트절연막(62) 상에 CVD방법 또는 스퍼터링(sputtering) 등의 증착방법으로 데이터금속층이 증착된다. 데이터금속층으로는 크롬(Cr) 또는 몰리브덴(Mo)등으로 형성된다. 이어서, 데이터금속층 상에 잉크젯분사장치를 이용하여 데이터금속층 상에 스페이서물질이 분사된다. 그런 다음, 제3 마스크를 이용하여 습식식각 공정을 포함하는 포토리쏘그래피 공정으로 패터닝됨으로써 소스전극(58), 드레인전극(60), 스토리지전극(74), 데이터라인 및 데이터패드를 포함하는 데이터패턴과 스페이서(76)가 형성된다. 그 다음, 소스전극(58)과 드레인전극(60) 사이로 노출된 오믹접촉층(66)이 건식식각 공정으로 제거되어 소스전극(58)과 드레인전극(60)을 분리시킨다. 오믹접촉층(66)이 일부 제거됨으로써 활성층(64)에서 소스 및 드레인전극(58,60)사이의 게이트전극(56)과 중첩되는 부분은 채널이 된다.
도 11d를 참조하면, 데이터패턴이 형성된 하부기판(51) 상에 보호막(68)이 형성된다.
보호막(68)은 데이터패턴이 형성된 하부기판(51) 상에 절연물질이 증착됨으 로써 형성된다. 절연물질로는 질화실리콘(SiNx) 및 산화실리콘(SiOx) 등의 무기절연물질 또는 아크릴(Acryl)계 유기화합물, BCB(benzocyclobutene) 및 PFCB(perfluorocyclobutane) 등의 유기 절연물질 등이 이용된다. 이어서, 보호막(68)을 제4 마스크를 이용하여 식각공정을 포함하는 포토리쏘그래피공정으로 패터닝함으로써 드레인접촉홀(70a), 스토리지접촉홀(70b), 게이트접촉홀(70c) 및 데이터접촉홀(70d)이 형성된다.
도 11e를 참조하면, 보호막(68)이 형성된 하부기판(51) 상에 투명전극패턴이 형성된다.
보호막(68)이 형성된 하부기판(51) 상에 스퍼터링(sputtering) 등과 같은 증착방법으로 투명금속층이 형성된다. 투명금속층은 ITO, IZO, ITZO 등으로 이루어진다. 이어서, 투명금속층이 제5 마스크를 이용하여 식각공정을 포함하는 포토리쏘그래피 공정으로 동시에 패터닝됨으로써 화소전극(72), 게이트보호전극(86) 및 데이터보호전극을 포함하는 투명전극패턴이 형성된다. 화소전극(72)은 보호막(68)을 관통하는 드레인접촉홀(70a)을 통해 드레인전극(60)과 접속되며, 보호막(68)을 관통하는 스토리지접촉홀(70b)을 통해 스토리지전극(74)과 접속된다. 게이트보호전극(86)은 게이트절연막(72) 및 보호막(78)을 관통하는 게이트접촉홀(70c)을 통해 게이트패드(82)와 접속된다. 데이터보호전극은 보호막(68)을 관통하는 데이터접촉홀을 통해 데이터패드와 접속된다.
도 12a 내지 도 12d는 도 11c에 도시된 스토리지전극과 스페이서를 동시에 형성하는 방법을 상세히 나타내는 단면도이다.
먼저, 게이트절연막(62)이 형성된 하부기판(51) 상에 도 12a에 도시된 바와 같이 데이터금속층(59)이 전면 증착된다. 이 데이터금속층(59)이 전면 증착된 하부기판(51) 상부에 잉크젯분사장치(90)가 정렬된다. 이 잉크젯 분사장치(90)를 이용하여 게이트라인(52)과 중첩되는 데이터금속층(59)에 감광성스페이서물질(76a)이 분사된 후 소프트베이킹(soft-baking)하게 된다. 여기서, 감광성스페이서물질(76a)은 추후에 실행되는 스트립공정의 스트립액에 반응하지 않는 물질이다.
감광성스페이서물질(76a)이 안착된 하부기판(51) 상에 도 12b에 도시된 바와 같이 네거티브형 포토레지스트(96)가 전면 도포된다. 광에 반응하지 않는 영역이 현상공정에서 제거되는 네거티브(negative)형 포토레지스트 대신에 광에 반응하는 영역이 현상공정에서 제거되는 포지티브(positive)형 포토레지스트를 이용할 수도 있다. 이러한 포토레지스트(96)가 전면 도포된 하부기판(51) 상에 제3 마스크인 포토마스크(MS)가 정렬된다. 여기서, 포토마스크(MS)는 차단영역(S1)에 형성되는 차단층(94)과, 노광영역(S2)에 형성되는 투과층을 구비한다. 투과층은 투명한 포토마스크기판(92)이 그대로 노출되게 형성된다.
이 포토마스크(MS)를 이용한 노광공정으로 포토레지스트(96)는 노광한 후 도 12c에 도시된 바와 같이 현상장치(98)에서 분사되는 현상액(100)으로 차단영역(S1)을 통해 차광된 포토레지스트(96)와 감광성스페이서물질(76a)은 모두 제거되고, 노광영역(S2)을 통해 노광된 포토레지스트(96)와 감광성스페이서물질(76a)는 남게 되어 각각 하부기판(51) 상에 포토레지스트패턴(88)과 스페이서패턴(76b)으로 형성된 다. 현상공정 후 스페이서패턴(76b)을 소정온도로 하드베이킹(hard-baking)하게 된다.
포토레지스트패턴(88)을 마스크로 데이터금속층(59)을 식각한 후 하부기판(51) 상에 잔존하는 포토레지스트패턴(88)을 제거하는 스트립공정을 실행함으로써 도 12d에 도시된 바와 같이 소스전극(58), 드레인전극(60), 스토리지전극(74) 및 스페이서(76)가 형성된다. 스페이서(76)는 블랙매트릭스와 중첩되는 스토리지전극(74) 상에 스토리지전극(74)과 동시에 형성된다.
이와 같이, 본 발명의 제2 실시 예에 따른 스페이서는 블랙매트릭스와 중첩되는 스토리지전극 상에 스토리지전극과 동시에 형성한다. 이에 따라, 스페이서를 비표시영역에 형성할 수 있어 얼룩 등의 화질저하를 방지할 수 있으며, 스토리지전극과 동시에 형성되어 종래 패턴스페이서를 형성하기 위한 공정수를 줄일 수 있다. 또한, 잉크젯 분사장치를 이용하여 원하는 위치에만 스페이서물질을 도포함으로써 재료비를 줄일 수 있다.
한편, 본 발명의 제1 및 제2 실시 예에 따른 액정표시패널의 제조방법은 제1 내지 제5 마스크를 이용하여 형성하고 있지만, 마스크 수에 상관없이 비표시영역에 위치하는 전극패턴과 스페이서를 동시에 형성할 수 있다.
상술한 바와 같이, 본 발명에 따른 액정표시패널 및 그 제조방법은 블랙매트릭스와 중첩되는 스토리지전극 및 화소전극 중 적어도 어느 하나와 동시에 형성한 다. 이에 따라, 종래 잉크젯분사방법으로 형성되어 높이/퍼짐폭의 비가 작아 표시영역에 형성될 수 있는 스페이서는 비표시영역에 위치하는 전극패턴과 동시에 패터닝되어 제거됨으로써 얼룩 등의 화질저하를 방지할 수 있다. 또한, 본 발명에 따른 액정표시패널의 스페이서는 스토리지전극 및 화소전극 중 적어도 어느 하나와 동시에 형성되므로 종래 패턴스페이서를 형성하기 위한 공정수를 줄일 수 있다. 뿐만 아니라, 본 발명에 따른 액정표시패널의 스페이서는 잉크젯 분사방법를 이용하여 원하는 위치에만 스페이서물질을 도포함으로써 재료비를 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (12)

  1. 블랙매트릭스를 갖는 상부기판과,
    상기 블랙매트릭스와 중첩되게 형성되는 스토리지전극과 상기 스토리지전극과 일부 중첩되게 형성되는 화소전극을 갖는 하부기판과,
    상기 블랙매트릭스와 중첩되는 상기 화소전극 및 상기 스토리지전극 중 적어도 어느 하나와 동시에 형성되는 스페이서를 구비하는 것을 특징으로 하는 액정표시패널.
  2. 제 1 항에 있어서,
    상기 하부기판 상에는
    상기 스토리지전극과 중첩되게 형성되는 게이트라인과,
    상기 게이트라인과 교차되게 형성되는 데이터라인과,
    상기 게이트라인과 데이터라인의 교차부에 형성되는 박막트랜지스터와,
    상기 박막트랜지스터의 드레인전극과 접속되는 화소전극을 구비하는 것을 특징으로 하는 액정표시패널.
  3. 제 1 항에 있어서,
    상기 화소전극은 상기 스토리전극과 접촉되는 것을 특징으로 하는 액정표시패널.
  4. 제 1 항에 있어서,
    상기 스페이서는 상기 화소전극의 일측과 중첩되게 형성되는 것을 특징으로 하는 액정표시패널.
  5. 제 1 항에 있어서,
    상기 스페이서는 상기 스토리지전극의 일측과 중첩되게 형성되는 것을 특징으로 하는 액정표시패널.
  6. 제 1 항에 있어서,
    상기 스페이서는 광에 반응하는 물질로 형성되는 것을 특징으로 하는 액정표시패널.
  7. 블랙매트릭스를 갖는 상부기판을 마련하는 단계와,
    상기 상부기판과 대면되는 하부기판 상에 상기 투명금속층을 증착하는 단계와,
    상기 블랙매트릭스와 일부 중첩되는 상기 투명금속층 상에 스페이서물질을 잉크젯방식으로 분사하는 단계와,
    상기 투명금속층과 스페이서물질을 동시에 패터닝하여 화소전극을 형성함과 동시에 상기 화소전극의 일측과 동일한 패턴을 갖는 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  8. 제 7 항에 있어서,
    상기 스페이서물질은 광에 반응하는 물질인 것을 특징으로 하는 액정표시패널의 제조방법.
  9. 제 7 항에 있어서,
    상기 투명금속층과 스페이서물질을 동시에 패터닝하는 단계는
    상기 투명금속층과 스페이서물질을 덮도록 포토레지스트를 형성하는 단계와,
    상기 포토레지스트가 형성된 하부기판을 노광 및 현상하여 포토레지스트패턴과 스페이서패턴을 형성하는 단계와,
    상기 포토레지스트패턴을 이용하여 상기 투명금속층을 식각하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  10. 블랙매트릭스를 갖는 상부기판을 마련하는 단계와,
    상기 상부기판과 대면되는 하부기판 상에 데이터금속층을 증착하는 단계와,
    상기 데이터금속층 상에 상기 블랙매트릭스와 중첩되도록 스페이서물질을 잉크젯방식으로 분사하는 단계와,
    상기 데이터금속층과 스페이서물질을 동시에 패터닝하여 스토리지전극을 형성함과 동시에 상기 스토리지전극의 일측과 동일 패턴을 갖는 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
  11. 제 10 항에 있어서,
    상기 스페이서물질은 광에 반응하는 물질인 것을 특징으로 하는 액정표시패널의 제조방법.
  12. 제 10 항에 있어서,
    상기 데이터금속층과 스페이서물질을 동시에 패터닝하는 단계는
    상기 데이터금속층과 스페이서물질을 덮도록 포토레지스트를 형성하는 단계와,
    상기 포토레지스트가 형성된 하부기판을 노광 및 현상하여 포토레지스트패턴과 스페이서패턴을 형성하는 단계와,
    상기 포토레지스트패턴을 이용하여 상기 투명금속층을 식각하는 단계를 포함하는 것을 특징으로 하는 액정표시패널의 제조방법.
KR1020020068816A 2002-11-07 2002-11-07 액정표시패널 및 그 제조방법 KR100862536B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020068816A KR100862536B1 (ko) 2002-11-07 2002-11-07 액정표시패널 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020068816A KR100862536B1 (ko) 2002-11-07 2002-11-07 액정표시패널 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040040636A KR20040040636A (ko) 2004-05-13
KR100862536B1 true KR100862536B1 (ko) 2008-10-09

Family

ID=37337930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020068816A KR100862536B1 (ko) 2002-11-07 2002-11-07 액정표시패널 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100862536B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060013147A (ko) 2004-08-06 2006-02-09 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
CN110187579B (zh) * 2019-06-27 2021-08-31 京东方科技集团股份有限公司 一种显示面板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900002110A (ko) * 1988-07-08 1990-02-28 미다 가쓰시게 액티브 매트릭스 패널의 제조 방법
KR20020006612A (ko) * 2001-09-26 2002-01-23 윤종용 수직 배향 액정 표시 장치 및 그 제조 방법
KR20020076935A (ko) * 2001-03-31 2002-10-11 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터 액정표시장치 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900002110A (ko) * 1988-07-08 1990-02-28 미다 가쓰시게 액티브 매트릭스 패널의 제조 방법
KR20020076935A (ko) * 2001-03-31 2002-10-11 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터 액정표시장치 제조방법
KR20020006612A (ko) * 2001-09-26 2002-01-23 윤종용 수직 배향 액정 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20040040636A (ko) 2004-05-13

Similar Documents

Publication Publication Date Title
US7369207B2 (en) Liquid crystal display with spacer positioned within a hole of a pixel electrode and a fabricating method thereof
US7460197B2 (en) Color filter substrate having a panel identification and manufacturing method thereof
KR100489282B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
US20050118517A1 (en) Color filter substrate and method for fabricating the same
US7470491B2 (en) Method of fabricating color filter panel using back exposure and structure of color filter panel
US8064034B2 (en) Fabrication method of a liquid crystal display device using a printing method
US7248312B2 (en) Liquid crystal display panel and fabricating method thereof
KR101074947B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR100862536B1 (ko) 액정표시패널 및 그 제조방법
KR20050023967A (ko) 액정표시패널
KR20070076286A (ko) 칼라 필터 기판 및 그 제조방법
KR100774258B1 (ko) 액정표시장치용 잉크젯 방식 스페이서
KR20040051951A (ko) 액정표시패널 및 그 제조방법
KR20040018674A (ko) 액정표시장치 및 그 제조방법
KR100855504B1 (ko) 액정표시소자의 제조방법
KR100886229B1 (ko) 액정표시장치 및 그 제조방법
KR20030057146A (ko) 액정표시장치용 컬러필터 기판과 어레이기판 제조방법
KR100493866B1 (ko) 액정표시장치용 스페이서 형성방법
KR100939209B1 (ko) 액정표시장치 및 그 제조방법
KR100908657B1 (ko) 액정표시패널 및 그 제조방법
KR100790935B1 (ko) 액정표시장치의 기판 형성방법
KR101004453B1 (ko) 액정표시장치의 제조방법
KR101255281B1 (ko) 박막 패터닝 방법 및 그를 이용한 박막 트랜지스터 기판의제조 방법
KR20040024110A (ko) 액정표시장치의 제조방법
KR20040031364A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 12