KR100850104B1 - 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정 - Google Patents
반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정 Download PDFInfo
- Publication number
- KR100850104B1 KR100850104B1 KR1020060130620A KR20060130620A KR100850104B1 KR 100850104 B1 KR100850104 B1 KR 100850104B1 KR 1020060130620 A KR1020060130620 A KR 1020060130620A KR 20060130620 A KR20060130620 A KR 20060130620A KR 100850104 B1 KR100850104 B1 KR 100850104B1
- Authority
- KR
- South Korea
- Prior art keywords
- chamber
- temperature
- doped poly
- semiconductor device
- deposition
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000011065 in-situ storage Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 47
- 230000008021 deposition Effects 0.000 claims abstract description 46
- 239000002245 particle Substances 0.000 claims abstract description 24
- 238000010926 purge Methods 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 239000007789 gas Substances 0.000 claims description 26
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 abstract description 9
- 230000007547 defect Effects 0.000 abstract description 4
- 238000005137 deposition process Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 19
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 238000007599 discharging Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
본 발명은 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정에 관한 것으로서, 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정에 있어서, 챔버 내부를 예열시키는 단계와, 챔버 내부로 웨이퍼를 로딩시키는 단계와, 챔버 내부의 온도를 증착 온도보다 높은 온도로 가열시키는 단계와, 챔버 내부로 퍼지가스를 공급하여 수분 및 파티클을 외부로 배출시키는 단계와, 챔버 내부를 증착 온도로 가열시키는 단계와, 챔버 내부를 증착 온도 및 저기압 상태로 유지시키는 단계와, 챔버 내부로 프로세스 가스를 공급하는 단계를 포함한다. 따라서, 본 발명은 도프드 폴리 공정에서 증착 단계 이전에 챔버 내부의 온도를 증착 온도보다 높은 온도로 가열 및 유지시킴으로써 보트나 웨이퍼에 존재 내지 부착되어 있는 수분이나 소량의 파티클을 퍼지가스와 함께 외부로 배출시키고, 이로 인해 증착 단계에서 발생하는 다량의 파티클 생성을 억제하며, 웨이퍼에 대한 결함을 최소화하여 수율을 증대시키는 효과를 가지고 있다.
인시튜 도프드 폴리 공정, 포스핀(PH3), 수분, 증착 공정
Description
도 1은 종래의 기술에 따른 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정을 도시한 흐름도이고,
도 2는 본 발명에 따른 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정을 도시한 흐름도이다.
본 발명은 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정에 관한 것으로서, 보다 상세하게는 도프드 폴리 공정에서 증착 단계 이전에 챔버 내부의 온도를 증착 온도보다 높은 온도로 가열 및 유지시킴으로써 보트나 웨이퍼에 존재 내지 부착되어 있는 수분이나 소량의 파티클을 퍼지가스와 함께 외부로 배출시키도록 하는 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정에 관한 것이다.
일반적으로, 반도체 소자는 노광공정, 확산공정, 식각공정, 화학기상증착공정 등 다양한 단위공정을 실시함으로써 제조된다.
반도체 소자의 제조 공정중 포스핀(PH3, phophine) 가스를 이용한 인시튜 도프드 폴리공정(In-situ Doped Poly process)은 포스핀이라는 불순물이 SiH4와 함께 챔버 내부에서 층류 흐름으로 흘러 고온 저압에서 반응하여 웨이퍼 표면에 포스포러스(P, phosphorus)가 도핑된 실리콘을 형성하는 공정이다.
종래의 반도체 소자를 제조하기 위한 공정중 시튜 도프드 폴리공정을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 종래의 기술에 따른 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정을 도시한 흐름도이다. 도시된 바와 같이, 종래의 기술에 따른 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정은 챔버 내부를 예열시키는 단계(S1)와, 챔버 내부로 웨이퍼를 로딩시키는 단계(S2)와, 챔버 내부를 증착 온도로 가열시키는 단계(S3)와, 챔버 내부를 증착 온도 및 저압 상태로 유지시키는 단계(S4)와, 챔버 내부로 프로세스 가스를 공급하는 단계(S5)를 포함한다.
챔버 내부를 예열시키는 단계(S1)는 스탠바이(standby)시 500도씨 내지 530도씨로 비교적 낮은 상태로 유지시킨다.
챔버 내부의 예열을 마치면, 예열된 챔버 내부로 웨이퍼를 로딩시키고(S2), 그런 다음 증착 온도인 530도씨 내지 560도씨까지 챔버 내부를 가열한다(S3).
챔버 내부가 증착 온도까지 가열되면 챔버 내부를 증착 온도 및 저압 상태로 유지시킨다(S4). 즉, 챔버 내부의 온도 등의 안정화 및 프로세스가스 공급라인의 퍼지(Purge)를 실시하고 저기압상태로 유지시킨다.
챔버 내부의 온도 및 압력이 안정화가 되면 필름 증착을 위해 프로세스가스를 챔버 내부로 흘리고(S5), 일정 시간이 지나면 챔버 내부의 압력을 대기압으로 올림과 아울러 온도를 다시 스탠바이 상태로 낮추고(S6), 챔버로부터 웨이퍼를 언로딩시켜서(S7) 공정을 마치게 된다.
그러나, 이와 같은 종래의 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정은 SiH4 만을 사용하는 언도프드 폴리공정(Undoped Poly process)과는 달리 불순물인 포스핀(PH3)을 사용하게 됨으로써 웨이퍼가 장착되는 보트(Boat)에 흡착된 수분이나 장비 내부의 습도, 외부로부터의 오염, 챔버 내부의 불안정한 기류 등에 민감하게 반응하여 포스핀(PH3)이 핵으로 작용하여 파티클(Particle)을 유발시킨다. 따라서, 증착 단계까지 진행되는 동안 보트나 챔버 내부의 수분과 소량의 파티클이 제거되지 않으면 포스핀(PH3)과 수분 및 소량의 파티클들이 서로 반응하여 다량의 파티클을 생성시키며, 이로 인해 웨이퍼의 결함으로 작용하여 수율을 저하시키는 문제점을 가지고 있었다.
본 발명은 상술한 종래의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 도프드 폴리 공정에서 증착 단계 이전에 챔버 내부의 온도를 증착 온도보다 높은 온도로 가열 및 유지시킴으로써 보트나 웨이퍼에 존재 내지 부착되어 있는 수분이나 소량의 파티클을 퍼지가스와 함께 외부로 배출시키고, 이로 인해 증착 단계에서 발생하는 다량의 파티클 생성을 억제하며, 웨이퍼에 대한 결함을 최소화하여 수 율을 증대시키는 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정을 제공하는데 있다.
이와 같은 목적을 실현하기 위한 본 발명은, 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정에 있어서, 챔버 내부를 예열시키는 단계와, 챔버 내부로 웨이퍼를 로딩시키는 단계와, 챔버 내부의 온도를 증착 온도보다 높은 온도로 가열시키는 단계와, 챔버 내부로 퍼지가스를 공급하여 수분 및 파티클을 외부로 배출시키는 단계와, 챔버 내부를 증착 온도로 가열시키는 단계와, 챔버 내부를 증착 온도 및 저기압 상태로 유지시키는 단계와, 챔버 내부로 프로세스 가스를 공급하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 본 발명의 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 더욱 상세히 설명하기로 한다.
도 2는 본 발명에 따른 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정을 도시한 흐름도이다. 도시된 바와 같이, 본 발명에 따른 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정은 챔버 내부를 예열시키는 단계(S10)와, 챔버 내부로 웨이퍼를 로딩하는 단계(S20)와, 챔버 내부의 온도를 증착 온도보다 높은 온도로 가열시키는 단계(S30)와, 챔버 내부로 퍼지가스를 공급 및 배출시키는 단계(S40)와, 챔버 내부를 증착 온도로 가열시키는 단계(S50)와, 챔버 내부를 증착 온도 및 저기압 상태로 유지시키는 단계(S60)와, 챔버 내부로 프로세스 가스를 공 급하는 단계(S70)를 포함한다.
챔버 내부를 예열시키는 단계(S10)는 스탠바이(standby)시 챔버 내부의 히팅수단을 구동하여 챔버 내부를 500도씨 내지 530도씨로 가열하여 증착 온도에 비하여 낮은 온도를 유지시킨다.
챔버 내부의 예열을 마치면, 웨이퍼를 보트(boat)에 일정 개수 장착한 다음 챔버 내부로 로딩시킨다(S20).
챔버 내부의 온도를 증착 온도보다 높은 온도로 가열시키는 단계(S30)는 웨이퍼가 장착된 보트가 챔버 내부로 진입한 후 증착 온도, 예컨대 530도씨 내지 560도씨 보다 높은 온도로 챔버 내부를 가열하며, 이 때, 보트 및 웨이퍼 등의 수분 및 파티클의 제거에 충분하도록 증착 온도보다 50도씨 내지 100도씨 높도록, 바람직하게는 챔버 내부가 630도씨 내지 660도씨에 도달하도록 가열시킨다.
한편, 챔버 내부, 구체적으로는 보트 및 웨이퍼에 존재 내지 부착되는 수분 및 파티클의 제거를 위하여 챔버 내부의 온도가 증착 온도보다 높은 온도로 30분 내지 1시간을 유지하도록 함이 바람직하다.
챔버 내부로 퍼지가스를 공급 및 배출시키는 단계(S40) 는 챔버 내부가 증착 온도보다 높은 온도를 유지시키는 단계에서 퍼지가스를 챔버 내부로 공급하여 이를 다시 배출시킴으로써 보트나 웨이퍼는 물론 챔버 내부에 존재 내지 부착된 수분이나 파티클을 외부로 배출시켜서 제거한다.
이 때, 퍼지가스로는 인시튜 도프드 폴리 공정에 영향을 미치지 않는 질 소(N2)가스를 사용함이 바람직하다.
챔버 내부로 퍼지가스를 공급하는 단계(S40)에서 챔버 내부의 압력을 상압에서 저압으로 유지한 후 다시 상압으로 높임으로서 수분 및 파티클의 배출 및 제거를 원활하도록 하며, 이러한 챔버 내부의 압력을 상압에서 저압으로 유지한 후 다시 상압으로 높이는 과정을 일정 횟수만큼 반복적으로 실시함으로써 챔버 내부의 수분 및 파티클의 제거 효율을 증대시킨다.
챔버 내부에 대한 수분 및 파티클의 제거를 마치면, 챔버 내부의 온도가 낮아져서 증착 온도, 예컨대 530도씨 내지 560도씨에 도달하도록 가열시킨다(S50).
챔배 내부가 증착 온도에 도달하면 챔버 내부를 증착 온도 및 저압 상태로 유지시킨다(S60). 즉, 챔버 내부를 증착 온도에 도달하도록 안정화시킴과 아울러 증착 공정을 위한 프로세스가스 공급라인의 퍼지(purge)를 실시하고 저압상태로 유지시킨다.
챔버 내부의 온도 및 압력이 안정화 되면, 필름 증착을 위해 프로세스가스를 챔버 내부로 공급하고(S70), 공정 시간이 경과하면 챔버 내부의 압력을 대기압으로 올림과 아울러 온도를 다시 스탠바이 상태로 낮추고(S80), 웨이퍼가 장착된 보트를 챔버로부터 언로딩시킴으로써(S90)를 공정을 마치게 된다.
이와 같은 구조로 이루어진 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정의 작용은 다음과 같이 이루어진다.
예열을 마친 챔버 내부로 웨이퍼를 장착한 보트가 로딩되면(S20), 챔버 내부 를 증착 온도보다 50도씨 내지 100도 높은 온도, 예컨대 630도씨 내지 660도씨로 가열함으로써(S30) 보트 및 웨이퍼는 물론 챔버 내부에 존재하는 수분 및 파티클이 분리되도록 활성화시키고, 이러한 수분 및 파티클은 챔버 내부로 공급되는 질소가스 등과 같은 퍼지가스와 함께 외부로 배출됨으로써 제거된다(S40).
그러므로, 증착 단계전에 챔버 내부의 수분 및 파티클을 미리 제거함으로써 증착 단계에서 포스핀(PH3)과 반응하여 발생하게 될 파티클을 사전에 억제시킴으로써 웨이퍼에 대한 결함을 방지하며, 수율을 증대시킨다.
상술한 바와 같이, 본 발명에 따른 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정은 도프드 폴리 공정에서 증착 단계 이전에 챔버 내부의 온도를 증착 온도보다 높은 온도로 가열 및 유지시킴으로써 보트나 웨이퍼에 존재 내지 부착되어 있는 수분이나 소량의 파티클을 퍼지가스와 함께 외부로 배출시키고, 이로 인해 증착 단계에서 발생하는 다량의 파티클 생성을 억제하며, 웨이퍼에 대한 결함을 최소화하여 수율을 증대시키는 효과를 가지고 있다.
이상에서 설명한 것은 본 발명에 따른 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다 고 할 것이다.
Claims (6)
- 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정에 있어서,챔버 내부를 예열시키는 단계와,상기 챔버 내부로 웨이퍼를 로딩시키는 단계와,상기 챔버 내부의 온도를 증착 온도보다 높은 온도로 가열시키는 단계와,상기 챔버 내부로 퍼지가스를 공급하여 수분 및 파티클을 외부로 배출시키는 단계와,상기 챔버 내부를 증착 온도로 가열시키는 단계와,상기 챔버 내부를 증착 온도 및 저기압 상태로 유지시키는 단계와,상기 챔버 내부로 프로세스 가스를 공급하는 단계를 포함하고,상기 챔버 내부의 온도를 증착 온도보다 높게 가열시키는 단계는,상기 챔버 내부의 온도가 증착 온도보다 50도씨 내지 100도씨 높도록 상기 챔버 내부를 가열시키고, 상기 챔버 내부의 온도가 증착 온도보다 높은 상태로 30분 내지 1시간을 유지하도록 상기 챔버 내부를 가열시키는 것을 특징으로 하는 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 챔버 내부로 퍼지가스를 공급하는 단계는,퍼지를 위한 가스로서 질소 가스를 사용하는 것을 특징으로 하는 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정.
- 제 1 항 또는 제 4 항에 있어서,상기 챔버 내부로 퍼지가스를 공급하는 단계는,상기 챔버 내부의 압력을 상압에서 저압으로 유지한 후 다시 상압으로 높이는 것을 특징으로 하는 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정.
- 제 5 항에 있어서,상기 챔버 내부로 퍼지가스를 공급하는 단계는,상기 챔버 내부의 압력을 상압에서 저압으로 유지한 후 다시 상압으로 높이는 것을 일정 횟수만큼 반복하는 것을 특징으로 하는 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060130620A KR100850104B1 (ko) | 2006-12-20 | 2006-12-20 | 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060130620A KR100850104B1 (ko) | 2006-12-20 | 2006-12-20 | 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080057396A KR20080057396A (ko) | 2008-06-25 |
| KR100850104B1 true KR100850104B1 (ko) | 2008-08-04 |
Family
ID=39803176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060130620A KR100850104B1 (ko) | 2006-12-20 | 2006-12-20 | 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100850104B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990079432A (ko) * | 1998-04-06 | 1999-11-05 | 윤종용 | 리플로우 장치 및 이 장치를 사용한 반도체 웨이퍼의 열처리 방법 |
-
2006
- 2006-12-20 KR KR1020060130620A patent/KR100850104B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990079432A (ko) * | 1998-04-06 | 1999-11-05 | 윤종용 | 리플로우 장치 및 이 장치를 사용한 반도체 웨이퍼의 열처리 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080057396A (ko) | 2008-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3676983B2 (ja) | 半導体製造方法、基板処理方法、及び半導体製造装置 | |
| US9758865B2 (en) | Silicon film forming method, thin film forming method and cross-sectional shape control method | |
| JP5384852B2 (ja) | 半導体装置の製造方法及び半導体製造装置 | |
| JP5902073B2 (ja) | 半導体装置の製造方法、基板処理方法及び基板処理装置 | |
| JP2015531546A (ja) | ヒューム除去装置及び基板処理装置 | |
| JP2010226133A (ja) | 半導体装置の製造方法および基板処理装置 | |
| CN108885996B (zh) | 氧化硅膜的选择性蚀刻方法 | |
| JP2009239289A (ja) | 基板支持体、基板処理装置および半導体装置の製造方法 | |
| KR20210134737A (ko) | 성막 방법 및 성막 장치 | |
| KR20160026302A (ko) | 기판 처리 장치 및 집적회로 소자 제조 장치와 기판 처리 방법 및 집적회로 소자 제조 방법 | |
| JP3246476B2 (ja) | 容量素子の製造方法、及び、容量素子 | |
| JP2011066106A (ja) | 半導体装置の製造方法及び基板処理装置 | |
| JP5579054B2 (ja) | ウエハ無電解めっき装置 | |
| CN110383425B (zh) | 外延硅晶片的制造方法 | |
| KR100850104B1 (ko) | 반도체 소자를 제조하기 위한 인시튜 도프드 폴리 공정 | |
| JP2010525166A5 (ko) | ||
| JP5546654B2 (ja) | 基板処理装置、半導体製造方法、基板処理方法、及び異物除去方法 | |
| TWI713104B (zh) | 半導體晶圓的洗淨方法及使用該洗淨方法的半導體晶圓的製造方法 | |
| KR20080078344A (ko) | 반도체 제조설비 및 그의 관리방법 | |
| JP2007073628A (ja) | 半導体製造装置及び半導体製造方法 | |
| JP2000315780A (ja) | 半球形結晶粒の製造方法 | |
| JP2013145788A (ja) | 半導体装置の製造方法、クリーニング方法及び基板処理装置 | |
| JP2005039153A (ja) | 基板処理装置および半導体デバイスの製造方法 | |
| JP2005129575A (ja) | 基板処理装置及び半導体装置の製造方法 | |
| JP2004221227A (ja) | 基板処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |