KR100850079B1 - Method for forming metal line by using dual damascene - Google Patents

Method for forming metal line by using dual damascene Download PDF

Info

Publication number
KR100850079B1
KR100850079B1 KR1020060133487A KR20060133487A KR100850079B1 KR 100850079 B1 KR100850079 B1 KR 100850079B1 KR 1020060133487 A KR1020060133487 A KR 1020060133487A KR 20060133487 A KR20060133487 A KR 20060133487A KR 100850079 B1 KR100850079 B1 KR 100850079B1
Authority
KR
South Korea
Prior art keywords
metal wiring
interlayer insulating
insulating layer
forming
trench
Prior art date
Application number
KR1020060133487A
Other languages
Korean (ko)
Other versions
KR20080059784A (en
Inventor
서병윤
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060133487A priority Critical patent/KR100850079B1/en
Publication of KR20080059784A publication Critical patent/KR20080059784A/en
Application granted granted Critical
Publication of KR100850079B1 publication Critical patent/KR100850079B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Abstract

본 발명은 듀얼 다마신 방법을 이용한 금속 배선 형성 방법에 관한 것으로, The present invention relates to a metal wiring forming method using a dual damascene method,

기판상에 형성된 제 1 층간 절연층의 일부를 선택 제거하여 금속 물질로 매립되는 제 1 트렌치의 제 1 금속 배선을 형성하는 공정과, 제 1 층간 절연층 및 제 1 금속 배선 상에 캡핑층 및 제 2 층간 절연층을 순차적으로 형성하는 공정과, 제 2 층간 절연층의 제 1 금속 배선과 대응하는 부분을 소정 두께 식각하여 제 2 트렌치를 형성하고 제 2 층간 절연층의 식각되지 않은 나머지 두께와 캡핑층을 제 1 금속 배선이 노출되도록 식각하여 접촉 홀을 형성하는 공정과, 제 1 금속 배선의 노출된 표면을 언더 컷 되게 등방성 방법으로 리세스 식각하는 공정과, 접촉 홀 및 제 2 트렌치 표면상에 장벽 금속층을 형성하고 접촉 홀 및 제 2 트렌치 내에 플러그 및 제 2 금속 배선을 형성하는 공정을 포함한다. 따라서, 플러그가 접촉 홀 내부를 완전히 매립하고 하부 금속 배선과의 접촉 특성을 향상시킬 수 있으며, 또한, 하부 금속 배선과 플러그의 접촉 면적을 증가시켜 접촉 저항을 감소시킬 수 있다.Selectively removing a portion of the first interlayer insulating layer formed on the substrate to form a first metal wiring of the first trench embedded with a metal material; and a capping layer and a first interlayer insulating layer and the first metal wiring. Forming a second trench by sequentially forming a second interlayer insulating layer and etching a predetermined thickness of a portion corresponding to the first metal wiring of the second interlayer insulating layer, and remaining unetched thickness and cap of the second interlayer insulating layer Etching the ping layer to expose the first metal wiring to form contact holes, and etching the exposed surface of the first metal wiring by an isotropic method so as to undercut the first metal wiring, and forming a contact hole on the contact hole and the second trench surface. Forming a barrier metal layer and forming a plug and a second metal wiring in the contact hole and the second trench. Therefore, the plug can completely fill the inside of the contact hole and improve contact characteristics with the lower metal wiring, and also increase the contact area of the lower metal wiring with the plug, thereby reducing the contact resistance.

듀얼 다마신, 접촉 홀, 리세스 식각, 접촉 저항 감소 Dual damascene, contact hole, recess etch, decrease contact resistance

Description

듀얼 다마신 방법을 이용한 금속 배선 형성 방법{Method for forming metal line by using dual damascene}Method for forming metal line by using dual damascene

도 1a 내지 1c는 종래 기술에 따라 듀얼 다마신 방법을 이용하여 금속 배선을 형성하는 방법을 도시하는 공정도,1A to 1C are process diagrams showing a method of forming a metal wiring using the dual damascene method according to the prior art;

도 2a 내지 2d는 본 발명의 바람직한 실시 예에 따라 듀얼 다마신 방법을 이용하여 금속 배선을 형성하는 방법을 도시하는 공정도.2A to 2D are process diagrams illustrating a method for forming metal wiring using the dual damascene method according to a preferred embodiment of the present invention.

＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>

31 : 기판 33 : 제 1 층간 절연층31 substrate 33 first interlayer insulating layer

34 : 제 1 트렌치 35 : 캡핑층 34: first trench 35: capping layer

37 : 제 1 금속 배선 39 : 제 2 층간 절연층 37: first metal wiring 39: second interlayer insulating layer

41 : 제 2 트렌치 43 : 접촉 홀41: second trench 43: contact hole

45 : 장벽 금속층 47 : 플러그45 barrier metal layer 47 plug

49 : 제 2 금속 배선49: second metal wiring

본 발명은 듀얼 다마신(dual damascene) 방법을 이용한 금속 배선 형성 방법 에 관한 것으로서, 특히, 하부의 금속 배선과 접촉 특성이 양호한 듀얼 다마신 방법을 이용한 금속 배선 형성 방법에 관한 것이다.The present invention relates to a metal wiring forming method using a dual damascene method, and more particularly, to a metal wiring forming method using a dual damascene method having good contact characteristics with a lower metal wiring.

일반적으로, 반도체 소자의 고집적화와 고성능화를 이루기 위해 금속 배선의 저항을 낮추어야 한다. 그러므로, 금속 배선 물질로 알루미늄 대신 구리를 사용하는 추세인데, 구리는 일반적인 식각 물질로는 식각이 거의 되지 않는 문제점이 있다. 따라서, 금속 배선이 형성될 부분의 층간 절연막을 먼저 식각하고 구리를 매립한 후 이 구리를 층 간절연층이 노출되게 연마하여 금속 배선을 형성하는 다마신 방법이 주로 사용되고 있다.In general, in order to achieve high integration and high performance of semiconductor devices, the resistance of metal wirings should be reduced. Therefore, the trend of using copper instead of aluminum as a metal wiring material, copper has a problem that almost no etching with a general etching material. Therefore, a damascene method is mainly used in which an interlayer insulating film of a portion where a metal wiring is to be formed is etched first, copper is embedded, and the copper is exposed to expose the interlayer insulating layer to form a metal wiring.

도 1a 내지 1c는 종래 기술에 따라 듀얼 다마신 방법을 이용하여 금속 배선을 형성하는 방법을 도시하는 공정도이다.1A to 1C are process diagrams showing a method of forming metal wirings using the dual damascene method according to the prior art.

도 1a를 참조하면, 기판(11) 상에 제 1 층간 절연층(13)을 형성한다. 상기에서 기판(11)은 트랜지스터(도시되지 않음)가 형성된 반도체 기판상에 형성된 절연층일 수도 있다.Referring to FIG. 1A, a first interlayer insulating layer 13 is formed on a substrate 11. The substrate 11 may be an insulating layer formed on a semiconductor substrate on which a transistor (not shown) is formed.

제 1 층간 절연층(13)의 금속 배선이 형성될 부분을 포토리쏘그래피 방법으로 패터닝하여 제 1 트렌치(14)를 형성한다. 그리고, 제 1 층간 절연층(13) 상에 제 1 트렌치(14)를 채우도록 구리를 증착한 후, 이 구리를 제 1 층간 절연층(13)이 노출되게 화학적-기계적 연마(CMP) 방법으로 연마하여 제 1 트렌치(14) 내에 제 1 금속 배선(15)을 형성한다.The portion of the first interlayer insulating layer 13 on which the metal wiring is to be formed is patterned by photolithography to form the first trenches 14. After the copper is deposited on the first interlayer insulating layer 13 to fill the first trenches 14, the copper is exposed to the first interlayer insulating layer 13 by a chemical-mechanical polishing (CMP) method. The first metal wiring 15 is formed in the first trench 14 by polishing.

그리고, 제 1 층간 절연층(13) 및 제 1 금속 배선(15) 상에 질화실리콘(Si3N4) 및 산화실리콘(SiO2)을 화학기상증착법(Chemical Vapor Deposition : CVD) 방법으로 순차적으로 증착하여 캡핑층(17) 및 제 2 층간 절연층(19)을 형성한다.In addition, silicon nitride (Si 3 N 4) and silicon oxide (SiO 2) are sequentially deposited on the first interlayer insulating layer 13 and the first metal interconnection 15 by a chemical vapor deposition method (CVD), thereby capping layer. 17 and the second interlayer insulating layer 19 are formed.

도 1b를 참조하면, 제 2 층간 절연층(19)의 제 1 금속 배선(15)과 대응하는 부분을 반응성 이온 식각(RIE)을 이용하는 포토리쏘그래피 방법으로 1/2 정도 깊이의 제 2 트렌치(21)를 형성한다. 그리고, 반응성 이온 식각(RIE)을 이용하는 포토리쏘그래피 방법으로 나머지 1/2 정도의 제 2 층간 절연층(19) 및 캡핑층(17)을 순차적으로 제거하여 제 1 금속 배선(15)을 노출시키는 접촉 홀(23)을 형성한다.Referring to FIG. 1B, a portion of the second interlayer insulating layer 19 corresponding to the first metal interconnection 15 may be formed by a photolithography method using reactive ion etching (RIE). 21). The second metal interlayer 15 and the capping layer 17 are sequentially removed by a photolithography method using reactive ion etching (RIE) to expose the first metal wire 15. The contact hole 23 is formed.

그리고, 접촉 홀(23) 내부를 HCl : 탈이온수가 1 : 100 정도인 용액으로 30초 동안 제 1 금속 배선(15)의 노출된 표면을 세정하고, HF : 탈이온수가 1 : 100 정도인 용액으로 12초 동안 세정하여 제 1 금속 배선(15) 표면에 형성된 구리산화막(CuOx)을 제거하며, TMH : 탈이온수가 30 : 100 정도인 용액으로 5초 동안 처리하여 제 1 금속 배선(15)의 노출된 표면을 안정화한다.Then, the exposed surface of the first metal wiring 15 is cleaned for 30 seconds with a solution of HCl: deionized water of about 100 in the contact hole 23, and a solution of about 100: HF of deionized water. 12 seconds to remove the copper oxide film (CuOx) formed on the surface of the first metal wiring 15, TMH: deionized water 30: 100 for 5 seconds to treat the solution of the first metal wiring 15 Stabilize the exposed surface.

도 1c를 참조하면, 제 2 층간 절연층(19), 접촉 홀(23) 및 제 2 트렌치(21) 표면상에 장벽 금속층(25)을 형성한다. 그리고, 장벽 금속층(25) 상에 구리를 증착하고, 이 구리 및 장벽 금속층(25)을 제 2 층간 절연층(19)이 노출되며 접촉 홀(23) 및 제 2 트렌치(21) 내에 잔류되게 CMP하여 플러그(27) 및 제 2 금속 배선(29)을 형성한다.Referring to FIG. 1C, a barrier metal layer 25 is formed on the surfaces of the second interlayer insulating layer 19, the contact hole 23, and the second trench 21. Then, copper is deposited on the barrier metal layer 25, and the copper and barrier metal layer 25 is exposed to the CMP so that the second interlayer insulating layer 19 is exposed and remains in the contact hole 23 and the second trench 21. Thus, the plug 27 and the second metal wiring 29 are formed.

그러나, 상술한 바와 같은 종래 기술은 제 1 금속 배선 상에 접촉 홀을 형성할 때 마스크로 사용되는 포토레지스트 등의 이물질이나 구리 산화막이 모두 제거되지 않고 잔류될 수가 있다.However, in the above-described conventional technique, when forming contact holes on the first metal wirings, all foreign substances such as photoresist or copper oxide film used as a mask may be left without being removed.

이와 같이 금속 배선 상에 잔류하는 포토레지스트 등의 이물질은 후속하는 구리 증착 공정에서 플러그가 접촉 홀 내부를 완전히 매립하지 못하는 문제점이 있었다. 또한, 금속 배선 상에 잔류하는 구리 산화막이 성장되어 금속 배선과 접촉 홀 내부의 플러그 사이의 접촉을 방해하여 불량을 발생시키는 문제점이 있었다.As such, the foreign matter such as photoresist remaining on the metal wiring has a problem in that the plug does not completely fill the inside of the contact hole in a subsequent copper deposition process. In addition, there is a problem in that a copper oxide film remaining on the metal wiring grows to interfere with the contact between the metal wiring and the plug inside the contact hole, thereby causing a defect.

따라서, 본 발명의 목적은 하부 금속 배선 표면에 잔류하는 이물질이나 구리 산화막을 완전히 제거하여 플러그가 접촉 홀 내부를 완전히 매립하고 하부 금속 배선과 플러그 사이의 접촉 특성을 향상시킬 수 있는 듀얼 다마신 방법을 이용한 금속 배선 형성 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a dual damascene method in which the plug completely fills the inside of the contact hole and improves the contact property between the lower metal wiring and the plug by completely removing foreign matter or copper oxide film remaining on the lower metal wiring surface. It is to provide a metal wiring forming method used.

본 발명의 다른 목적은 하부 금속 배선과 플러그의 접촉 면적을 증가시켜 접촉 저항을 감소시킬 수 있는 듀얼 다마신 방법을 이용한 금속 배선 형성방법을 제공함에 있다.Another object of the present invention is to provide a metal wiring forming method using a dual damascene method that can reduce the contact resistance by increasing the contact area of the lower metal wiring and the plug.

상기 목적들을 달성하기 위한 본 발명에 따른 듀얼 다마신 방법을 이용한 금속 배선 형성 방법은, 기판상에 형성된 제 1 층간 절연층의 일부를 선택 제거하여 금속 물질로 매립되는 제 1 트렌치의 제 1 금속 배선을 형성하는 공정과, 상기 제 1 층간 절연층 및 제 1 금속 배선 상에 캡핑층 및 제 2 층 간절연층을 순차적으로 형성하는 공정과, 상기 제 2 층간 절연층의 상기 제 1 금속 배선과 대응하는 부분을 소정 두께 식각하여 제 2 트렌치를 형성하고 상기 제 2 층간 절연층의 식각되지 않은 나머지 두께와 상기 캡핑층을 상기 제 1 금속 배선이 노출되도록 식각하여 접 촉 홀을 형성하는 공정과, 상기 제 1 금속 배선의 노출된 표면을 언더 컷되게 등방성 방법으로 리세스 식각하는 공정과, 상기 접촉 홀 및 제 2 트렌치 표면상에 장벽 금속층을 형성하고 상기 접촉 홀 및 제 2 트렌치 내에 플러그 및 제 2 금속 배선을 형성하는 공정을 포함한다.The metal wiring forming method using the dual damascene method according to the present invention for achieving the above objects, the first metal wiring of the first trench buried in a metal material by removing a portion of the first interlayer insulating layer formed on the substrate Forming a capping layer and a second interlayer dielectric layer on the first interlayer dielectric layer and the first metal interconnection; and the first metal interconnection of the second interlayer dielectric layer Etching a portion to form a second trench and etching the remaining non-etched thickness of the second interlayer insulating layer and the capping layer to expose the first metal wiring to form a contact hole; And (b) etching and etching the exposed surfaces of the metal wires in an isotropic manner to undercut, forming a barrier metal layer on the contact holes and the second trench surfaces and Forming a plug and a second metal wiring in the tactile hole and the second trench.

상기에서 제 1 금속 배선의 노출된 표면은 HCl : 탈이온수가 5 ∼ 10 : 100 정도인 용액으로, 예컨대 1 ∼ 5분 동안 50 ∼ 100Å의 깊이로 식각된다.In the above, the exposed surface of the first metal wiring is a solution having HCl: deionized water of about 5 to 10: 100, and is etched to a depth of 50 to 100 kPa for 1 to 5 minutes, for example.

본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.The above and other objects and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention described below with reference to the accompanying drawings by those skilled in the art.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 2d는 본 발명의 바람직한 실시 예에 따라 듀얼 다마신 방법을 이용하여 금속 배선을 형성하는 방법을 도시하는 공정도이다.2A to 2D are process diagrams illustrating a method of forming a metal wiring using the dual damascene method according to a preferred embodiment of the present invention.

도 2a를 참조하면, 이 기술분야에 잘 알려진 통상적인 증착 공정, 평탄화 공정 등을 실시하여 기판(31) 상에 소정 두께의 제 1 층간 절연층(33)을 형성한다. 여기에서 기판(31)은 트랜지스터(도시되지 않음)가 형성된 반도체 기판상에 형성된 절연층 등이 될 수 있다.Referring to FIG. 2A, a conventional deposition process, planarization process, and the like, which are well known in the art, may be performed to form a first interlayer insulating layer 33 having a predetermined thickness on the substrate 31. The substrate 31 may be an insulating layer or the like formed on a semiconductor substrate on which a transistor (not shown) is formed.

다음에, 포토리쏘그래피 방법 등을 이용하는 패터닝 공정을 통해 제 1 층간 절연층(33)의 일부를 기판(31)의 상부가 노출되도록 선택적으로 제거함으로써, 기판(31)의 상부 일부를 선택적으로 노출시키는 제 1 트렌치(34)를 형성하고, 이후 구조물의 전면에 제 1 트랜치(34)를 완전히 매립하는 형태로 금속 물질(예컨대, 구리 등)을 증착하고 CMP 등의 공정을 통해 제 1 트랜치(34)에만 금속 물질이 잔류하도록 함으로써, 제 1 금속 배선(35)을 형성한다.Next, a part of the first interlayer insulating layer 33 is selectively removed so that the upper part of the substrate 31 is exposed through a patterning process using a photolithography method or the like, thereby selectively exposing the upper part of the substrate 31. Forming a first trench 34, and then depositing a metal material (eg, copper) in a form of completely filling the first trench 34 on the front of the structure, and then forming the first trench 34 through a process such as CMP. ), The first metal wiring 35 is formed by allowing the metal material to remain only.

그리고, 제 1 층간 절연층(33) 및 제 1 금속 배선(35) 상에 질화실리콘(Si3N4) 및 산화실리콘(SiO2)을 화학기상증착법(CVD) 방법으로 순차적으로 증착함으로써, 구조물 전면에 캡핑층(37)과 제 2 층간 절연층(39)을 순차적으로 형성한다.Then, the silicon nitride (Si3N4) and silicon oxide (SiO2) are sequentially deposited on the first interlayer insulating layer 33 and the first metal wiring 35 by a chemical vapor deposition (CVD) method, thereby capping the entire surface of the structure. 37 and the second interlayer insulating layer 39 are sequentially formed.

도 2b를 참조하면, 제 2 층간 절연층(39)의 제 1 금속 배선(35)과 대응하는 부분을 반응성 이온 식각(RIE)을 이용하는 포토리쏘그래피 방법으로 1/2 정도 깊이의 제 2 트렌치(21)를 형성한다. 그리고, 반응성 이온 식각(RIE)을 이용하는 포토리쏘그래피 방법으로 나머지 1/2 정도의 제 2 층간 절연층(39)과 캡핑층(37)을 순차적으로 제거하여 제 1 금속 배선(35)의 표면 일부를 노출시키는 접촉 홀(43)을 형성한다.Referring to FIG. 2B, the portion of the second interlayer insulating layer 39 corresponding to the first metal wire 35 may be formed by the second trench having a depth of about 1/2 of a photolithography method using reactive ion etching (RIE). 21). In addition, a portion of the surface of the first metal wire 35 is sequentially removed by sequentially removing the second half of the second interlayer insulating layer 39 and the capping layer 37 by a photolithography method using reactive ion etching (RIE). A contact hole 43 is formed to expose it.

다시, 도 2c를 참조하면, 접촉 홀(23) 내부를 HCl : 탈이온수가 5 ∼ 10 : 100 정도인 용액으로, 예컨대 1 ∼ 5분 동안 제 1 금속 배선(35)의 노출된 표면을 식각하고, HF : 탈이온수가 1 : 100 정도인 용액으로 대략 5 ∼ 15초 동안 세정하여 제 1 금속 배선(35) 표면에 형성된 구리 산화막(CuOx)을 제거하며, TMH : 탈이온수가 30 : 100 정도인 용액으로 대략 1 ∼ 10초 동안 처리하여 제 1 금속 배선(35)의 노출된 표면을 안정화한다. Referring again to FIG. 2C, the exposed surface of the first metal wire 35 is etched in the contact hole 23 with a solution of HCl: deionized water of about 5 to 10: 100, for example, for 1 to 5 minutes. , HF: deionized water in a solution of about 100 for about 5 to 15 seconds to remove the copper oxide film (CuOx) formed on the surface of the first metal wiring 35, TMH: deionized water of about 30: 100 The solution is treated for approximately 1 to 10 seconds to stabilize the exposed surface of the first metal wire 35.

상기에서 제 1 금속 배선(35)의 노출된 표면은 탈이온수에 HCl가 희석된 용 액으로 50 ∼ 100Å 정도의 깊이로 리세스 식각한다. 이때, 제 1 금속 배선(35)은 등방성으로 식각되어 언더 컷(under cut)된다. 그러므로, 제 1 금속 배선(35) 상에 잔류하는 포토레지스트 등의 이물질과 구리 산화막이 완전히 제거된다.The exposed surface of the first metal wire 35 is recess etched to a depth of about 50 to 100 kPa with a solution of HCl diluted in deionized water. In this case, the first metal wire 35 is isotropically etched and under cut. Therefore, foreign matter such as photoresist and the copper oxide film remaining on the first metal wiring 35 are completely removed.

도 2d를 참조하면, 제 2 층간 절연층(39), 접촉 홀(43) 및 제 2 트렌치(41) 표면상에 TiN 등을 증착하여 장벽 금속층(45)을 형성하고, 상기 장벽 금속층(45) 상에 구리를 증착한다. 그리고, 구리 금속층 및 장벽 금속층(45)을 제 2 층간 절연층(39)이 노출되게 CMP 방법 등으로 연마하여 접촉 홀(43) 및 제 2 트렌치(41) 내에 플러그(47) 및 제 2 금속 배선(49)을 형성한다.Referring to FIG. 2D, a barrier metal layer 45 is formed by depositing TiN or the like on the surface of the second interlayer insulating layer 39, the contact hole 43, and the second trench 41, and the barrier metal layer 45. Copper is deposited on it. Then, the copper metal layer and the barrier metal layer 45 are polished by the CMP method or the like so as to expose the second interlayer insulating layer 39, so that the plug 47 and the second metal wiring in the contact hole 43 and the second trench 41 are exposed. Form 49.

상기에서 제 1 금속 배선(35) 상에 포토레지스트 등의 이물질과 구리 산화막이 잔류하지 않으므로 플러그(47)가 접촉 홀(43) 내부를 완전히 매립하며 제 1 금속 배선(35)과 플러그(47) 사이의 계면에서 구리 산화막이 성장되지 않으므로 접촉 특성을 향상시킬 수 있다. 또한, 제 1 금속 배선(35)이 리세스 식각되므로 플러그(47)와의 접촉 면적이 증가되어 접촉 저항을 감소시킬 수 있다.Since the foreign matter such as photoresist and the copper oxide film do not remain on the first metal wire 35, the plug 47 completely fills the inside of the contact hole 43, and the first metal wire 35 and the plug 47 are formed. Since the copper oxide film is not grown at the interface between them, the contact characteristics can be improved. In addition, since the first metal wire 35 is recess etched, the contact area with the plug 47 may be increased to reduce the contact resistance.

상술한 바와 같이 본 발명에 따른 듀얼 다마신 방법을 이용한 금속 배선 형성 방법은 제 1 금속 배선을 노출시키는 접촉 홀을 형성한 후, 이 제 1 금속 배선을 50 ∼ 100Å 정도의 깊이로 언더 컷되게 리세스 식각함으로써, 표면상에 잔류하는 포토레지스트 등의 이물질과 구리 산화막을 완전히 제거할 수 있다.As described above, in the method of forming a metal wiring using the dual damascene method according to the present invention, after forming a contact hole exposing the first metal wiring, the first metal wiring is cut to be undercut to a depth of about 50 to 100 kPa. By etching etching, the foreign matter such as photoresist and the copper oxide film remaining on the surface can be completely removed.

이상의 설명에서는 본 발명의 바람직한 실시 예를 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가 지 치환, 변형 및 변경이 가능함을 것을 쉽게 이해할 수 있을 것이다.In the above description has been described by presenting a preferred embodiment of the present invention, but the present invention is not necessarily limited to this, and those skilled in the art to which the present invention pertains within a range without departing from the technical spirit of the present invention It will be readily understood that various substitutions, modifications and variations are possible.

따라서, 본 발명은 플러그가 접촉 홀 내부를 완전히 매립하고 하부 금속 배선과의 접촉 특성을 향상시킬 수 있으며, 또한, 하부 금속 배선과 플러그의 접촉 면적을 증가시켜 접촉 저항을 감소시킬 수 있는 이점이 있다.Accordingly, the present invention has the advantage that the plug completely fills the inside of the contact hole and improves contact characteristics with the lower metal wiring, and also reduces contact resistance by increasing the contact area of the lower metal wiring with the plug. .

Claims (3)

삭제delete 기판상에 형성된 제 1 층간 절연층의 일부를 선택 제거하여 금속 물질로 매립되는 제 1 트렌치의 제 1 금속 배선을 형성하는 공정과,Selectively removing a portion of the first interlayer insulating layer formed on the substrate to form a first metal wiring of the first trench embedded with a metal material; 상기 제 1 층간 절연층 및 제 1 금속 배선 상에 캡핑층 및 제 2 층간 절연층을 순차적으로 형성하는 공정과,Sequentially forming a capping layer and a second interlayer insulating layer on the first interlayer insulating layer and the first metal wiring; 상기 제 2 층간 절연층의 상기 제 1 금속 배선과 대응하는 부분을 소정 두께 식각하여 제 2 트렌치를 형성하고 상기 제 2 층간 절연층의 식각되지 않은 나머지 두께와 상기 캡핑층을 상기 제 1 금속 배선이 노출되도록 식각하여 접촉 홀을 형성하는 공정과,Etching the portion corresponding to the first metal wiring of the second interlayer insulating layer to a predetermined thickness to form a second trench, and the remaining non-etched thickness of the second interlayer insulating layer and the capping layer to the first metal wiring. Etching to expose to form contact holes, 상기 제 1 금속 배선의 노출된 표면을 언더 컷되게 등방성 방법으로 리세스 식각하는 공정과,Recess etching the exposed surface of the first metal wiring by an isotropic method so as to undercut; 상기 접촉 홀 및 제 2 트렌치 표면상에 장벽 금속층을 형성하고 상기 접촉 홀 및 제 2 트렌치 내에 플러그 및 제 2 금속 배선을 형성하는 공정Forming a barrier metal layer on the contact hole and the second trench surface and forming a plug and a second metal wiring in the contact hole and the second trench; 을 포함하며, Including; 상기 제 1 금속 배선의 노출된 표면은, HCl : 탈이온수가 5 ∼ 10 : 100 정도인 용액으로 식각되는 듀얼 다마신 방법을 이용한 금속 배선 형성 방법.The exposed surface of the first metal wiring is a metal wiring forming method using a dual damascene method is etched with a solution of HCl: deionized water 5 ~ 10: 100. 제 2 항에 있어서,The method of claim 2, 상기 제 1 금속 배선의 노출된 표면은, 50 ∼ 100Å의 깊이로 식각되는 것으 특징으로 하는 듀얼 다마신 방법을 이용한 금속 배선 형성 방법.The exposed surface of the first metal wiring is etched to a depth of 50 to 100 kPa, the metal wiring forming method using the dual damascene method.
KR1020060133487A 2006-12-26 2006-12-26 Method for forming metal line by using dual damascene KR100850079B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060133487A KR100850079B1 (en) 2006-12-26 2006-12-26 Method for forming metal line by using dual damascene

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060133487A KR100850079B1 (en) 2006-12-26 2006-12-26 Method for forming metal line by using dual damascene

Publications (2)

Publication Number Publication Date
KR20080059784A KR20080059784A (en) 2008-07-01
KR100850079B1 true KR100850079B1 (en) 2008-08-04

Family

ID=39812508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060133487A KR100850079B1 (en) 2006-12-26 2006-12-26 Method for forming metal line by using dual damascene

Country Status (1)

Country Link
KR (1) KR100850079B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102057855B1 (en) 2013-11-13 2019-12-20 삼성전자 주식회사 Semiconductor device and fabricating method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020066567A (en) * 2001-02-12 2002-08-19 삼성전자 주식회사 Semiconductor device having copper multy later circuit line and method of making the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020066567A (en) * 2001-02-12 2002-08-19 삼성전자 주식회사 Semiconductor device having copper multy later circuit line and method of making the same

Also Published As

Publication number Publication date
KR20080059784A (en) 2008-07-01

Similar Documents

Publication Publication Date Title
US6924228B2 (en) Method of forming a via contact structure using a dual damascene technique
US6861347B2 (en) Method for forming metal wiring layer of semiconductor device
US20070032062A1 (en) Methods of Forming Dual-Damascene Metal Wiring Patterns for Integrated Circuit Devices and Wiring Patterns Formed Thereby
KR20100122701A (en) Method of manufacturing semiconductor device
US8871635B2 (en) Integrated circuits and processes for forming integrated circuits having an embedded electrical interconnect within a substrate
US7615494B2 (en) Method for fabricating semiconductor device including plug
KR20090067454A (en) Method for manufacturing semiconductor device having porous low-k material
US8835306B2 (en) Methods for fabricating integrated circuits having embedded electrical interconnects
US6660619B1 (en) Dual damascene metal interconnect structure with dielectric studs
US6674146B1 (en) Composite dielectric layers
US7026242B2 (en) Method for filling a hole with a metal
KR100827498B1 (en) Method for manufacturing metal lines by using damascene
KR100850079B1 (en) Method for forming metal line by using dual damascene
KR100299379B1 (en) Method for forming metal wiring in semiconductor device
KR20100122700A (en) Method of manufacturing semiconductor device
KR20090069366A (en) Method for fabricating a metal line in a semiconductor
KR20080061168A (en) Method of manufacturing a metal line in semiconductor device
KR100720489B1 (en) Method for planarizing copper metallization layer
KR20050046428A (en) Methods for forming semiconductor devices by using dual damascene process
KR100606539B1 (en) Method of fabricating metal layer of semiconductor device
KR100842670B1 (en) Fabricating method semiconductor device
KR100772249B1 (en) Method for manufacturing metal line by using dual damascene structure
KR100680968B1 (en) Method of manufacturing semiconductor device
KR100859477B1 (en) Method for Forming Semiconductor Device
JP2001284353A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110620

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee