KR100849983B1 - 리소그래피 처리 셀 및 디바이스 제조 방법 - Google Patents

리소그래피 처리 셀 및 디바이스 제조 방법 Download PDF

Info

Publication number
KR100849983B1
KR100849983B1 KR1020070032704A KR20070032704A KR100849983B1 KR 100849983 B1 KR100849983 B1 KR 100849983B1 KR 1020070032704 A KR1020070032704 A KR 1020070032704A KR 20070032704 A KR20070032704 A KR 20070032704A KR 100849983 B1 KR100849983 B1 KR 100849983B1
Authority
KR
South Korea
Prior art keywords
radiation
layer
sensitive material
pattern
substrate
Prior art date
Application number
KR1020070032704A
Other languages
English (en)
Other versions
KR20070099469A (ko
Inventor
슈테판 게르테 크루이예스비예크
존 제라드 리밍
Original Assignee
에이에스엠엘 네델란즈 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠엘 네델란즈 비.브이. filed Critical 에이에스엠엘 네델란즈 비.브이.
Publication of KR20070099469A publication Critical patent/KR20070099469A/ko
Application granted granted Critical
Publication of KR100849983B1 publication Critical patent/KR100849983B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B27/00—Photographic printing apparatus
    • G03B27/32—Projection printing apparatus, e.g. enlarger, copying camera
    • G03B27/42—Projection printing apparatus, e.g. enlarger, copying camera for automatic sequential copying of the same original
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70991—Connection with other apparatus, e.g. multiple exposure stations, particular arrangement of exposure apparatus and pre-exposure and/or post-exposure apparatus; Shared apparatus, e.g. having shared radiation source, shared mask or workpiece stage, shared base-plate; Utilities, e.g. cable, pipe or wireless arrangements for data, power, fluids or vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

제 1 레지스트층이 스트립되고 제 2 노광에 사용될 제 2 레지스트층으로 교체되기 이전에 개구부들이 채워지는 레지스트층 내에 개구부를 형성하기 위해 제 1 패터닝 단계를 수행하는 단계를 포함하는 디바이스 제조에 대한 더블 공정 기술이 개시된다. 일 실시예에서, 리소그래피 셀은 통합된 충전 및/또는 스트립 유닛을 포함하며, 앞선 기술을 수행하는데 사용될 수 있다.

Description

리소그래피 처리 셀 및 디바이스 제조 방법{LITHOGRAPHIC PROCESSING CELL AND DEVICE MANUFACTURING METHOD}
이하 대응하는 참조 부호들이 대응하는 부분들을 나타내는 첨부된 개략적인 도면들을 참조하여, 단지 예시의 방식으로만 본 발명의 실시예들을 설명할 것이다:
도 1은 본 발명의 일 실시예에 따른 리소그래피 장치를 도시하는 도면;
도 2는 도 1의 장치를 포함한 리소그래피 셀(lithographic cell)을 도시하는 도면;
도 3 내지 도 12는 본 발명의 일 실시예에 따른 제조 방법에서의 스테이지들을 도시하는 도면;
도 13 내지 도 21은 본 발명의 일 실시예에 따른 또 다른 제조 방법에서의 스테이지들을 도시하는 도면; 및
도 22는 본 발명의 제조 방법의 변형예의 결과를 도시하는 도면이다.
본 발명은 리소그래피 장치 및 공정 장치를 포함한 리소그래피 처리 셀(lithographic processing cell), 및 1 이상의 디바이스 제조 방법에 관한 것이 다.
리소그래피 장치는 기판 상에, 통상적으로는 기판의 타겟부 상에 원하는 패턴을 적용시키는 기계이다. 리소그래피 장치는, 예를 들어 집적 회로(IC)의 제조시에 사용될 수 있다. 그 상황에서, 대안적으로 마스크 또는 레티클이라 칭하는 패터닝 디바이스가 IC의 개별층 상에 형성될 회로 패턴을 생성하기 위해 사용될 수 있다. 이 패턴은 기판(예컨대, 실리콘 웨이퍼) 상의 (예를 들어, 한 개 또는 수 개의 다이의 부분을 포함하는) 타겟부 상으로 전사(transfer)될 수 있다. 패턴의 전사는 통상적으로 기판 상에 제공된 방사선-감응재(레지스트)층 상으로의 이미징(imaging)을 통해 수행된다. 일반적으로, 단일 기판은 연속하여 패터닝되는 인접한 타겟부들의 네트워크를 포함할 것이다. 공지된 리소그래피 장치는, 한번에 타겟부 상으로 전체 패턴을 노광함으로써 각각의 타겟부가 조사(irradiate)되는 소위 스테퍼, 및 방사선 빔을 통해 주어진 방향("스캐닝"- 방향)으로 패턴을 스캐닝하는 한편, 이 방향과 평행한 방향(같은 방향으로 평행한 방향) 또는 역-평행 방향(반대 방향으로 평행한 방향)으로 기판을 동기적으로 스캐닝함으로써 각각의 타겟부가 조사되는 소위 스캐너를 포함한다. 또한, 기판 상에 패턴을 임프린트(imprint)함으로써 패터닝 디바이스로부터 기판으로 패턴을 전사할 수도 있다.
투영 리소그래피 장치를 이용하는 디바이스 제조 방법에서, 흔히 임계 치수(critical dimension: CD)라고 칭하는 최소 피처 크기는 노광 방사선의 파장(λ) 및 투영 시스템의 개구수(numeric aperture: NA)에 의해 결정된다. CD를 감소시키 기 위해 다양한 기술들이 개발되었고, 이는 통상적으로 k1로서 알려진 인자와 조합하여 CD = k1·λ / NA가 된다. 현재의 기술로, 단일 노광-현상-공정 사이클에서 약 0.25의 k1 인자에 의해 결정되는 것보다 작은 피처를 이미징하는 것은 가능하지 않을 수 있다. 하지만, 더블 노광(double exposure) 및 더블 공정 기술을 이용하여 더 작은 피처가 이미징될 수 있다.
더블 노광 기술에서는, 레지스트의 단일층이 현상되기 이전에 - 2 개의 상이한 피처들을 이용하거나, 동일한 패턴이지만 위치 오프셋(positional offset)을 이용하여 - 두 번 노광된다. 더블 공정 기술에서는, 기판으로 패턴을 전사하여 레지스트의 제 1 층이 노광되고 현상된 후 기판이 에칭되며, 그 후 레지스트의 제 2 층이 기판에 적용된다. 그 후, 제 2 층이 노광되고 현상되며 기판이 에칭되어, 두 에칭 단계의 조합에 의해 기판 내의 최종 패턴이 생성된다. 더블 공정 기술은 매우 다양한 유용한 구조체들을 생성하는데 사용될 수 있지만, 에칭 단계들 및 에칭 단계들을 수행하기 위해 - 스핀 코터(spin coater), 현상기(developer), 및 베이크 앤드 칠 플레이트(bake & chill plate)와 같은 공정 장치 및 리소그래피 장치를 포함하는 - 리소셀(lithocell)로부터 기판을 제거해야 하기 때문에 하루 또는 이틀이 걸려서 느릴 수 있다. 더블 노광 기술은 훨씬 더 빠르게 수행될 수 있지만, 그것이 이용될 수 있는 구조체들의 범위는 더 제한된다.
그러므로, 예를 들어 0.25 보다 작거나 동일한 k1 값에 해당하는 구조체들을 생성할 수 있는 개선된 방법 및 장치를 제공하는 것이 바람직하다.
본 발명의 일 실시형태에 따르면:
리소그래피 장치;
충전 장치(fill apparatus) 또는 스트립 장치(strip apparatus), 또는 충전 장치와 스트립 장치 모두를 포함한 복수의 공정 장치; 및
리소그래피 장치 및 공정 장치 모두를 제어하도록 구성된 제어 유닛을 포함한 리소그래피 셀이 제공된다.
본 발명의 일 실시형태에 따르면, 리소그래피 장치를 이용한 디바이스 제조 방법이 제공되며, 상기 방법은:
제 1 충전물(filler)로 기판의 방사선-감응재의 제 1 층에서의 제 1 패턴 내의 제 1 개구부(aperture)를 채우는 단계;
제 1 충전물을 제거하지 않고 방사선-감응재의 제 1 층을 제거하는 단계;
제 1 충전물 주위에 방사선-감응재의 제 2 층을 적용하는 단계;
그 위에 제 2 패턴으로 제 2 개구부를 형성하기 위해, 방사선-감응재의 제 2 층을 노광하고 현상하는 단계;
제 2 충전물로 제 2 개구부를 채우는 단계; 및
제 1 또는 제 2 충전물을 제거하지 않고 방사선-감응재의 제 2 층을 제거하는 단계를 포함한다.
본 발명의 일 실시형태에 따르면, 디바이스 제조 방법이 제공되고, 리소그래피 장치 및 복수의 공정 장치를 포함한 리소그래피 셀에서 상기 방법은:
제 1 충전물로 기판의 방사선-감응재의 제 1 층에서의 제 1 패턴 내의 제 1 개구부를 채우는 단계;
제 1 충전물을 제거하지 않고 방사선-감응재의 제 1 층을 제거하는 단계;
제 1 충전물 주위에 방사선-감응재의 제 2 층을 적용하는 단계; 및
제 2 패턴에 대응하는 이미지로 방사선-감응재의 제 2 층을 노광하는 단계를 포함한다.
본 발명의 일 실시형태에 따르면, 리소그래피 장치를 이용한 디바이스 제조 방법이 제공되고, 상기 장치는:
제 1 충전물로 기판의 방사선-감응재의 제 1 층에서의 제 1 패턴 내의 제 1 개구부를 채우는 단계;
제 1 충전물을 제거하지 않고 방사선-감응재의 제 1 층을 제거하는 단계;
제 1 충전물 주위에 방사선-감응재의 제 2 층을 적용하는 단계;
그 위에 제 2 패턴으로 제 2 개구부를 형성하기 위해, 방사선-감응재의 제 2 층을 노광하고 현상하는 단계; 및
제 1 개구부에 대응하는 제 3 개구부를 형성하기 위해, 방사선-감응재의 제 2 층을 제거하지 않고 제 1 충전물을 제거하는 단계를 포함한다.
도 1은 본 발명의 일 실시예에 따른 리소그래피 장치를 개략적으로 도시한다. 상기 장치는:
- 방사선 빔(B)(예를 들어, UV 방사선 또는 DUV 방사선)을 컨디셔닝하도록 구성된 조명 시스템(일루미네이터)(IL);
- 패터닝 디바이스(예를 들어, 마스크)(MA)를 지지하도록 구성되고, 소정 파라미터들에 따라 패터닝 디바이스를 정확히 위치시키도록 구성된 제 1 위치설정기(PM)에 연결된 지지 구조체(예를 들어, 마스크 테이블)(MT);
- 기판(예를 들어, 레지스트-코팅된 웨이퍼)(W)을 유지하도록 구성되고, 소정 파라미터들에 따라 기판을 정확히 위치시키도록 구성된 제 2 위치설정기(PW)에 연결된 기판 테이블(예를 들어, 웨이퍼 테이블)(WT); 및
- 기판(W)의 (예를 들어, 1 이상의 다이를 포함하는) 타겟부(C) 상으로 패터닝 디바이스(MA)에 의해 방사선 빔(B)에 부여된 패턴을 투영하도록 구성된 투영 시스템(예를 들어, 굴절 투영 렌즈 시스템)(PS)을 포함한다.
조명 시스템은 방사선을 지향, 성형, 또는 제어하기 위하여, 굴절, 반사, 자기, 전자기, 정전기 또는 다른 형태의 광학 구성요소들, 또는 여하한의 그 조합과 같은 다양한 형태의 광학 구성요소들을 포함할 수 있다.
지지 구조체는 패터닝 디바이스의 방위, 리소그래피 장치의 디자인, 및 예를 들어 패터닝 디바이스가 진공 환경에서 유지되는지의 여부와 같은 다른 조건들에 의존하는 방식으로 패터닝 디바이스를 유지한다. 지지 구조체는 패터닝 디바이스를 유지하기 위해 기계적, 진공, 정전기, 또는 다른 클램핑 기술들을 이용할 수 있다. 지지 구조체는, 예를 들어 필요에 따라 고정되거나 이동가능할 수 있는 프레임 또는 테이블일 수 있다. 지지 구조체는, 패터닝 디바이스가 예를 들어 투영 시스템에 대해 원하는 위치에 있을 것을 보장할 수 있다. 본 명세서의 "레티클" 또는 "마스 크"라는 용어의 어떠한 사용도 "패터닝 디바이스"라는 좀 더 일반적인 용어와 동의어로 간주될 수 있다.
본 명세서에서 사용되는 "패터닝 디바이스"라는 용어는, 기판의 타겟부에 패턴을 생성하기 위해서, 방사선 빔의 단면에 패턴을 부여하는데 사용될 수 있는 여하한의 디바이스를 언급하는 것으로 폭넓게 해석되어야 한다. 방사선 빔에 부여된 패턴은, 예를 들어 상기 패턴이 위상-시프팅 피처(phase-shifting feature)들 또는 소위 어시스트 피처(assist feature)들을 포함하는 경우, 기판의 타겟부 내의 원하는 패턴과 정확히 일치하지 않을 수도 있다는 것을 유의하여야 한다. 일반적으로, 방사선 빔에 부여된 패턴은 집적 회로와 같이 타겟부에 생성될 디바이스 내의 특정 기능 층에 해당할 것이다.
패터닝 디바이스는 투과형 또는 반사형일 수 있다. 패터닝 디바이스의 예로는 마스크, 프로그램가능한 거울 어레이, 및 프로그램가능한 LCD 패널들을 포함한다. 마스크는 리소그래피 분야에서 잘 알려져 있으며, 바이너리(binary)형, 교번 위상-시프트형 및 감쇠 위상-시프트형과 같은 마스크 타입뿐만 아니라, 다양한 하이브리드(hybrid) 마스크 타입들을 포함한다. 프로그램가능한 거울 어레이의 일 예시는 작은 거울들의 매트릭스 구성을 채택하며, 그 각각은 입사하는 방사선 빔을 상이한 방향으로 반사시키도록 개별적으로 기울어질 수 있다. 기울어진 거울들은 거울 매트릭스에 의해 반사되는 방사선 빔에 패턴을 부여한다.
본 명세서에서 사용되는 "투영 시스템"이라는 용어는, 사용되는 노광 방사선에 대하여, 또는 침지 액체의 사용 또는 진공의 사용과 같은 다른 인자들에 대하여 적절하다면, 굴절, 반사, 카타디옵트릭(catadioptric), 자기, 전자기 및 정전기 광학 시스템, 또는 여하한의 그 조합을 포함하는 여하한 타입의 투영 시스템을 내포하는 것으로서 폭넓게 해석되어야 한다. 본 명세서의 "투영 렌즈"라는 용어의 어떠한 사용도 "투영 시스템"이라는 좀 더 일반적인 용어와 동의어로 간주될 수 있다.
본 명세서에 도시된 바와 같이, 상기 장치는 (예를 들어, 투과 마스크를 채택하는) 투과형으로 구성된다. 대안적으로, 상기 장치는 (예를 들어, 앞서 언급된 바와 같은 타입의 프로그램가능한 거울 어레이를 채택하거나, 반사 마스크를 채택하는) 반사형으로 구성될 수 있다.
리소그래피 장치는 2 개(듀얼 스테이지) 이상의 기판 테이블 (및/또는 2 이상의 지지 구조체)을 갖는 형태로 구성될 수 있다. 이러한 "다수 스테이지" 기계에서는 추가 테이블이 병행하여 사용될 수 있으며, 또는 1 이상의 테이블이 노광에 사용되고 있는 동안 1 이상의 다른 테이블에서는 준비작업 단계가 수행될 수 있다.
또한, 리소그래피 장치는 투영 시스템과 기판 사이의 공간을 채우기 위해서, 기판의 전체 또는 일부분이 비교적 높은 굴절률을 갖는 액체, 예컨대 물로 덮일 수 있는 형태로도 구성될 수 있다. 또한, 침지 액체는 리소그래피 장치 내의 다른 공간들, 예를 들어 마스크와 투영 시스템 사이에도 적용될 수 있다. 침지 기술은 투영 시스템의 개구수(numerical aperture)를 증가시키는 기술로 당업계에 잘 알려져 있다. 본 명세서에서 사용되는 "침지"라는 용어는 기판과 같은 구조체가 액체 내에 담그어져야 함을 의미하는 것이라기보다는, 노광시 액체가 투영 시스템과 기판 사이에 놓이기만 하면 된다는 것을 의미한다.
도 1을 참조하면, 일루미네이터(IL)는 방사선 소스(SO)로부터 방사선 빔을 수용한다. 예를 들어, 상기 소스가 엑시머 레이저(excimer laser)인 경우, 상기 소스 및 리소그래피 장치는 별도의 개체일 수 있다. 이러한 경우, 상기 소스는 리소그래피 장치의 일부분을 형성하는 것으로 간주되지 않으며, 상기 방사선 빔은 예를 들어 적절한 지향 거울 및/또는 빔 익스팬더(beam expander)를 포함하는 빔 전달 시스템(BD)의 도움으로, 소스(SO)로부터 일루미네이터(IL)로 통과된다. 다른 경우, 예를 들어 상기 소스가 수은 램프인 경우, 상기 소스는 리소그래피 장치의 통합부일 수 있다. 상기 소스(SO) 및 일루미네이터(IL)는, 필요에 따라 빔 전달 시스템(BD)과 함께 방사선 시스템이라고 칭해질 수 있다.
상기 일루미네이터(IL)는 방사선 빔의 각도 세기 분포를 조정하는 조정기(AD)를 포함할 수 있다. 일반적으로, 일루미네이터의 퓨필 평면 내의 세기 분포의 적어도 외반경 및/또는 내반경 크기(통상적으로, 각각 외측-σ 및 내측-σ라 함)가 조정될 수 있다. 또한, 일루미네이터(IL)는 인티그레이터(IN) 및 콘덴서(CO)와 같이, 다양한 다른 구성요소들을 포함할 수도 있다. 일루미네이터는 방사선 빔의 단면에 원하는 균일성(uniformity) 및 세기 분포를 갖기 위해, 방사선 빔을 컨디셔닝하는데 사용될 수 있다.
상기 방사선 빔(B)은 지지 구조체(예를 들어, 마스크 테이블)(MT) 상에 유지되어 있는 패터닝 디바이스(예를 들어, 마스크)(MA) 상에 입사되며, 패터닝 디바이스에 의해 패터닝된다. 상기 패터닝 디바이스(MA)를 가로질렀으면, 상기 방사선 빔(B)은 투영 시스템(PS)을 통과하여 기판(W)의 타겟부(C) 상에 상기 빔을 포커스 한다. 제 2 위치설정기(PW) 및 위치 센서(IF)(예를 들어, 간섭계 디바이스, 리니어 인코더 또는 용량성 센서)의 도움으로, 기판 테이블(WT)은, 예를 들어 방사선 빔(B)의 경로 내에 상이한 타겟부(C)들을 위치시키도록 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정기(PM) 및 또 다른 위치 센서(도 1에 명확히 도시되지 않음)는, 예를 들어 마스크 라이브러리(mask library)로부터의 기계적인 회수 후에, 또는 스캔하는 동안, 방사선 빔(B)의 경로에 대해 패터닝 디바이스(MA)를 정확히 위치시키는데 사용될 수 있다. 일반적으로, 지지 구조체(MT)의 이동은, 장-행정 모듈(long-stroke module: 개략 위치설정) 및 단-행정 모듈(short-stroke module: 미세 위치설정)의 도움을 받아 실현될 수 있으며, 이는 제 1 위치설정기(PM)의 일부분을 형성한다. 이와 유사하게, 기판 테이블(WT)의 이동은 장-행정 모듈 및 단-행정 모듈을 이용하여 실현될 수 있으며, 이는 제 2 위치설정기(PW)의 일부분을 형성한다. (스캐너와는 대조적으로) 스테퍼의 경우, 지지 구조체(MT)는 단-행정 액추에이터에만 연결되거나 고정될 수 있다. 패터닝 디바이스(MA) 및 기판(W)은 패터닝 디바이스 정렬 마커들(M1 및 M2) 및 기판 정렬 마커들(P1 및 P2)을 이용하여 정렬될 수 있다. 비록, 예시된 기판 정렬 마커들이 지정된(dedicated) 타겟부들을 차지하고 있지만, 그들은 타겟부들 사이의 공간들 내에 위치될 수도 있다(이들은 스크라이브-레인 정렬 마커(scribe-lane alignment marker)들로 알려져 있다). 이와 유사하게, 패터닝 디바이스(MA) 상에 1 이상의 다이가 제공되는 상황들에서, 패터닝 디바이스 정렬 마커들은 다이들 사이에 위치될 수 있다. 기판 테이블(WT) 상에 제공된 투과 이미지 센서(transmission image sensor: TIS)를 이용하 여, 빔 특성 또는 다른 측정이 수행될 수 있다.
도시된 장치는 다음 모드들 중 1 이상에서 사용될 수 있다:
1. 스텝 모드에서, 지지 구조체(MT) 및 기판 테이블(WT)은 기본적으로 정지 상태로 유지되는 한편, 방사선 빔에 부여되는 전체 패턴은 한번에 타겟부(C) 상에 투영된다(즉, 단일 정적 노광(single static exposure)). 그 후, 기판 테이블(WT)은 상이한 타겟부(C)가 노광될 수 있도록 X 및/또는 Y 방향으로 시프트된다. 스텝 모드에서 노광 필드의 최대 크기는, 단일 정적 노광시에 이미징되는 타겟부(C)의 크기를 제한한다.
2. 스캔 모드에서, 지지 구조체(MT) 및 기판 테이블(WT)은 방사선 빔에 부여된 패턴이 타겟부(C) 상에 투영되는 동안에 동기적으로 스캐닝된다(즉, 단일 동적 노광(single dynamic exposure)). 지지 구조체(MT)에 대한 기판 테이블(WT)의 속도 및 방향은 투영 시스템(PS)의 확대(축소) 및 이미지 반전 특성에 의하여 결정될 수 있다. 스캔 모드에서, 노광 필드의 최대 크기는 단일 동적 노광시 타겟부의 (스캐닝 되지 않는 방향으로의) 폭을 제한하는 반면, 스캐닝 동작의 길이는 타겟부의 (스캐닝 방향으로의) 높이를 결정한다.
3. 또 다른 모드에서, 지지 구조체(MT)는 프로그램가능한 패터닝 디바이스를 유지하여 기본적으로 정지된 상태로 유지되며, 방사선 빔에 부여된 패턴이 타겟부(C) 상에 투영되는 동안, 기판 테이블(WT)이 이동되거나 스캐닝된다. 이 모드에서는, 일반적으로 펄스화된 방사선 소스(pulsed radiation source)가 채택되며, 프로그램가능한 패터닝 디바이스는 기판 테이블(WT)이 각각 이동한 후, 또는 스캔 중 에 계속되는 방사선 펄스 사이사이에 필요에 따라 업데이트된다. 이 작동 모드는 앞서 언급된 바와 같은 타입의 프로그램가능한 거울 어레이와 같은 프로그램가능한 패터닝 디바이스를 이용하는 마스크없는 리소그래피(maskless lithography)에 용이하게 적용될 수 있다.
또한, 상술된 사용 모드들의 조합 및/또는 변형, 또는 완전히 다른 사용 모드들이 채택될 수도 있다.
리소그래피 장치(LA)는 때때로 리소셀 또는 리소클러스터(lithocluster)라고도 칭하는 리소그래피 셀(LC)의 일부분을 형성하며, 이는 기판 상에 예비 노광 공정(pre-exposure process) 및 노광 이후 공정(post-exposure process)을 수행하는 장치도 포함한다. 종래적으로, 이는 레지스트 층을 증착하는 1 이상의 스핀 코터(SC), 노광된 레지스트를 현상하는 1 이상의 현상기(DE), 1 이상의 칠 플레이트(CH) 및 1 이상의 베이크 플레이트(BK)를 포함한다. 기판 핸들러(handler) 또는 로봇(robot: RO)은 입/출력부들(I/O1 및 I/O2)로부터 기판을 픽업(pick up)하고, 상이한 공정 장치 사이에서 그것을 이동시킨 후 리소그래피 장치의 로딩 베이(loading bay: LB)로 전달한다. 흔히 집합적으로 트랙이라고 칭하는 이 장치들은, 리소그래피 장치도 제어하는 감독 제어 시스템(supervisory control system: SCS)에 의해 자체로 제어되는 트랙 제어 유닛(TCU)의 제어를 받고 있다. 제어 유닛은 기판을 노광하기 위해, 예를 들어 일루미네이터 및 투영 시스템을 제어할 수 있다. 따라서, 스루풋 및 처리 효율성을 최대화하기 위해 상이한 장치가 작동될 수 있다.
일 실시예에 따르면, 트랙은 충전 장치(FI) 및 스트립 장치(ST)에 의해 보충된다. 충전 장치(FI)는 노광되고 현상된 레지스트로 1 이상의 장치를 채우는 충전물 재료층으로 기판을 코팅하도록 배치된다. 충전 장치는 예를 들어 충전물 재료의 공급이 제공되는 공지된 형태의 스핀 코터일 수 있으며, 이는 스핀-온(spin-on) SiO2, 스핀-온 질화규소(silicon nitride), 스핀-온 산질화규소(silicon oxynitride) 및 스핀-온 폴리머(polymer)로 이루어진 그룹으로부터 선택될 수 있다. 레지스트를 공급하도록 사용되고 트랙 내에서 표준으로서 제공된 스핀 코터는, 적절한 재료의 공급부로 연결되는 경우의 충전 장치로서 사용될 수 있다. 또한, 재료들 중 선택된 하나를 기판에 적용하기 위해 몇몇 상이한 재료들의 공급부로 연결되는 다목적 코터(multi-purpose coater)가 사용될 수도 있다. 충전물 재료의 바람직한 특성들은, 제어가능한 두께 층들로 적용하는데 용이해야하고, 충전 장치들에 적용되는 경우에 노광되고 현상된 레지스트층으로 흘러야(flow) 하며, 노광되고 현상된 레지스트를 제거하는 방법에 저항성이 있어야 한다는 것이다. 예를 들어, 충전물은 실질적으로 현상된 레지스트를 용해(dissolve)하는데 사용된 솔벤트(solvent)로 용해되지 않을 수 있거나, 적어도 현상된 레지스트보다 실질적으로 낮은 용해도(solubility)를 가질 수 있다.
스트립 장치(ST)는 기판의 아래놓인 층에 실질적으로 영향을 주지 않고 충전물 재료를 제거하기 위해, 그것을 용해시키거나 그것에 반응하는 솔벤트 또는 시약(reagent)의 공급부로 연결되는 세정 디바이스(washing device)일 수 있다. 스트립 장치는 적절한 시약 또는 솔벤트의 공급부로 연결되어 순응된(adapted) 표준 현 상 디바이스일 수 있다. 다시, 다목적 디바이스가 사용될 수 있다.
본 발명의 일 실시예에 따르면, 아래에서 설명되는 바와 같이, 앞서 설명된 리소그래피 셀은 더블 공정 기술을 수행하는데 사용될 수 있다. 아래에서 설명되는 방법은, 예를 들어 스트립 및 충전 장치 중 하나 또는 둘 모두가 트랙 내로 통합되지는 않지만 앞서 설명된 장치의 사용이 설명될 방법을 더 높은 스루풋 및 더 높은 수율로 수행되게 할 수 있는 다른 장치로 수행될 수 있다는 것을 이해하여야 한다. 앞서 설명된 장치의 사용은 기판이 노광들 사이에서 리소그래피 셀로부터 제거될 필요성을 회피할 수 있으므로, 사이클 시간을 감소시키며 노광들 사이에서 더 훌륭한 균일성을 보장할 수 있다. 특히, 기판 핸들링 단계들이 회피될 수 있다.
본 발명의 일 실시예에 따른 더블 공정 방법은 도 3 내지 도 12에 참조하여 설명되며, 이는 본 발명의 실시예의 방법이 적용되는 기판을 통한 단면도들이다. 도 3에 나타낸 바와 같이, 먼저 기판(10) 예를 들어 실리콘 웨이퍼는 방사선-감응재(예를 들어, 레지스트)의 제 1 층(11)으로 코팅된다. 도 4에 나타낸 바와 같이, 이는 피치 P1로 개구부(11a)들을 형성하기 위해 노광되고 현상되며, 이는 일 실시예에서 사용된 리소그래피 장치에 의해 이미지가능한 최소 피치와 가깝다. 레지스트가 포지티브 톤 레지스트(positive tone resist)인 경우, 이 단계는 어두운 배경에 밝은 피처들, 예를 들어 라인 또는 스터드(stud)를 갖는 패터닝 디바이스(예를 들어, 마스크)를 이용하고 레지스트의 조명된 부분들을 현상하여 수행될 수 있다.
종래의 더블 패터닝 기술에서는, 그 후 기판 상에 레지스트 패턴이 전사되도록 기판이 에칭된다. 하지만, 그 대신에 본 실시예에서는, 도 5에 나타낸 바와 같 이 레지스트 패턴 내의 개구부들이 앞서 설명된 형태의 충전물 재료(12)로 채워진다. 도 6에 나타낸 바와 같이, 제 1 레지스트의 잔여부들은 제거되어 제 1 충전물(12)이 고립부(island) 또는 메사(mesa)들을 형성하고, 도 7에 나타낸 바와 같이 그것들 주위에서 레지스트의 제 2 층(13)이 코팅된다. 일반적으로, 레지스트의 제 1 층은 개구부(11a)들은 노광되었던 메모리를 유지할 것이고, 개구부들(11a)이 형성되었던 장소 이외의 장소에서 서브-임계치(sub-threshold)일 것이며, 제 2 노광이 유용한 공정 윈도우를 제공하기에 너무 높은 콘트라스트(contrast)를 요구할 것이기 때문에, 제 2 노광에 대해 다시 사용될 수 없다.
제 2 노광 및 현상 단계에 뒤이어, 도 8에 나타낸 상황에 이른다: 피치 P1로의 개구부(13a)들의 제 2 세트가 제 1 충전물 고립부(12)와 번갈아 놓여 제 2 레지스트 층 내에 형성된다. 제 2 노광 단계는 제 1 노광에 대해 사용된 것과 동일한 패턴이지만 위치 오프셋을 이용하거나, 상이한 패턴을 이용하여 수행될 수 있다. 또한, 도면들이 그러한 방식으로 도시되었지만, 제 2 개구부(13a)들은 제 1 충전물 고립부(12)들과 동일한 크기일 필요도 없고 제 1 충전물 고립부(12)들 사이에서 등거리로 이격될 필요도 없다.
그 다음, 제 2 개구부(13a)들은 제 2 충전물 재료(14)로 채워져 도 9에 나타낸 상황에 이른다. 제 2 충전물 재료는 제 1 충전물 재료와 동일할 수 있다. 그 후, 제 2 레지스트(13)가 제거되어, 도 10에 나타낸 바와 같이 제 1 및 제 2 충전물 재료(12 및 14)는 기판(10)의 최상부 상에서 떨어져 이격된 고립부를 형성한다. 그 후, 최종 단계들은 제 1 및 제 2 충전물 고립부(12 및 14) 사이의 공간들에 의 해 정의된 패턴을 기판(10) 내로 전사하고(도 11), 충전물 재료들을 제거하는 것이다(도 12). 패턴 전사 단계는, 예를 들어 기판(10)에 후퇴부(recess: 15)들을 형성하는 에칭이거나, 충전물 고립부들(12 및 14) 사이에 정의된 공간들에서만 기판을 변경(alter)하거나 그에 추가되는 다른 공정들일 수 있다. 예를 들어, 패턴 전사 단계에 의해 형성된 피처들(15)은 이미징 단계들에서 정의된 피처들의 피치 P1의 절반인 피치 P2를 갖는다는 것을 알 수 있을 것이다. 따라서, 피처들은 0.25보다 큰 k1 값으로 두 번의 이미징 단계들을 이용하여, 0.25보다 작은 효과적인 k1 값으로 패터닝될 수 있다.
본 발명을 구현하는 제 2 방법은 도 13 내지 도 21에 참조하여 아래에서 설명된다. 제 2 노광 단계가 수행되고 현상되었던 지점까지의 제 2 방법의 제 1 단계들은 제 1 방법에서 대응하는 단계들과 동일하므로, 다시 설명되지 않을 것이다. 따라서, 도 13 내지 도 18은 도 3 내지 도 8과 동일하다.
제 2 방법에서는, 제 2 충전물 재료로 제 2 개구부(13a)들을 채우기보다, 제 1 충전물 재료(12)가 선택적으로 에칭되거나 용해되어, 도 19에 나타낸 바와 같이 제 1 노광 단계에서 정의된 개구부(11a)들에 대응하는 개구부(13b)들이 제 2 노광 단계에서 정의된 개구부(13a)들과 번갈아 놓여있는 현상된 레지스트(13)를 남긴다. 에칭과 같은 패턴 전사 단계는 도 20에 나타낸 바와 같이 피처(15')들의 세트를 형성하기 위해, 개구부들(11a 및 13a)에 의해 정의된 패턴을 기판(10) 상으로 전사하도록 수행된다. 그 후, 도 21에 나타낸 바와 같이 패터닝된 기판만을 남기도록 레 지스트(13)가 제거될 수 있다. 알 수 있는 바와 같이, 피처(15')들은 두 노광 단계들의 피치 P1의 절반인 피치 P2를 갖는다.
앞선 방법들 중 하나에서, 제 2 노광들이 제 1 노광들의 중간에 정확히 배치되지 않는 경우, P1과 동일한 외측 피치(outer pitch) 및 P2보다 작은 내측 피치(inner pitch) P3을 갖는 더블 피치 패턴이 형성될 수 있음을 이해할 것이다. 이는 도 22에 도시되어 있다.
본 명세서에서는, IC 제조에 있어서 리소그래피 장치의 특정 사용예에 대하여 언급되지만, 본 명세서에 서술된 리소그래피 장치는 집적 광학 시스템, 자기 도메인 메모리용 안내 및 검출 패턴, 평판 디스플레이(flat-panel display), 액정 디스플레이(LCD), 박막 자기 헤드 등의 제조와 같이 다른 적용예들을 가질 수도 있음을 이해하여야 한다. 당업자라면, 이러한 대안적인 적용예와 관련하여, 본 명세서의 "웨이퍼" 또는 "다이"라는 용어의 어떠한 사용도 각각 "기판" 또는 "타겟부"라는 좀 더 일반적인 용어와 동의어로 간주될 수도 있음을 이해할 것이다. 본 명세서에서 언급되는 기판은 노광 전후에, 예를 들어 트랙(전형적으로, 기판에 레지스트 층을 도포하고 노광된 레지스트를 현상하는 툴), 메트롤로지 툴 및/또는 검사 툴에서 처리될 수 있다. 적용가능하다면, 이러한 기판 처리 툴과 다른 기판 처리 툴에 본 명세서의 기재 내용이 적용될 수 있다. 또한, 예를 들어 다층 IC를 생성하기 위하여 기판이 한번 이상 처리될 수 있으므로, 본 명세서에 사용되는 기판이라는 용어는 이미 여러번 처리된 층들을 포함한 기판을 칭할 수도 있다.
이상, 광학 리소그래피와 관련하여 본 발명의 실시예들의 특정 사용예를 언 급하였지만, 본 발명은 다른 적용예들, 예를 들어 임프린트 리소그래피에 사용될 수 있으며, 본 명세서가 허용한다면 광학 리소그래피로 제한되지 않는다는 것을 이해할 것이다. 임프린트 리소그래피에서, 패터닝 디바이스 내의 토포그래피(topography)는 기판 상에 생성된 패턴을 정의한다. 패터닝 디바이스의 토포그래피는 전자기 방사선, 열, 압력 또는 그 조합을 인가함으로써 레지스트가 경화되는 기판에 공급된 레지스트 층으로 가압될 수 있다. 패터닝 디바이스는 레지스트가 경화된 후에 그 안에 패턴을 남기는 레지스트로부터 이동된다.
본 명세서에서 사용된 "방사선" 및 "빔"이라는 용어는 (예를 들어, 365, 355, 248, 193, 157 또는 126 nm의, 또는 그 부근의 파장을 갖는) 자외(UV)방사선 및 (예를 들어, 5 내지 20 nm 범위 내의 파장을 갖는) 극자외(EUV)방사선뿐만 아니라, 이온 빔 또는 전자 빔과 같은 입자 빔을 포함하는 모든 형태의 전자기 방사선을 포괄한다.
본 명세서가 허용하는 "렌즈"라는 용어는, 굴절, 반사, 자기, 전자기 및 정전기 광학 구성요소들을 포함하는 다양한 형태의 광학 구성요소들 중 어느 하나 또는 그 조합으로 언급될 수 있다.
이상, 본 발명의 특정 실시예가 설명되었지만 본 발명은 설명된 것과 다르게 실시될 수 있다는 것을 이해할 것이다. 예를 들어, 본 발명은 앞서 개시된 바와 같은 방법을 구현하는 기계-판독가능한 명령어의 1 이상의 시퀀스를 포함하는 컴퓨터 프로그램, 또는 이러한 컴퓨터 프로그램이 저장되어 있는 데이터 저장 매체(예를 들어, 반도체 메모리, 자기 또는 광학 디스크)의 형태를 취할 수 있다.
상기 서술내용은 예시를 위한 것이지, 제한하려는 것이 아니다. 따라서, 당업자라면, 아래에 설명되는 청구항들의 범위를 벗어나지 않고 서술된 본 발명에 대한 변형예가 행해질 수도 있음을 이해할 것이다.
본 발명에 따르면, 이미지가능한 최소 피치보다 작은 피치의 구조체를 생성하기 위해 더블 공정 기술을 수행하는 리소그래피 셀이 제공된다.

Claims (30)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 리소그래피 셀(lithographic cell)에 있어서:
    리소그래피 장치;
    충전 장치(fill apparatus) 또는 스트립 장치(strip apparatus), 또는 충전 장치와 스트립 장치 모두를 포함하여 이루어지는 복수의 공정 장치; 및
    상기 리소그래피 장치 및 상기 공정 장치 모두를 제어하도록 구성된 제어 유닛을 포함하여 이루어지고,
    상기 제어 유닛은 상기 리소그래피 셀이 방법을 수행하게 하는 명령어들을 저장하고 있는 저장 매체를 포함하여 이루어지고, 상기 방법은:
    제 1 충전물로 기판의 방사선-감응재의 제 1 층에서의 제 1 패턴 내의 제 1 개구부(aperture)들을 채우는 단계;
    상기 제 1 충전물을 제거하지 않고 상기 방사선-감응재의 제 1 층을 제거하는 단계;
    상기 제 1 충전물 주위에 방사선-감응재의 제 2 층을 적용하는 단계; 및
    제 2 패턴에 대응하는 이미지로 상기 방사선-감응재의 제 2 층을 노광하는 단계를 포함하여 이루어지는 것을 특징으로 하는 리소그래피 셀.
  5. 제 4 항에 있어서,
    상기 저장 매체는 상기 리소그래피 셀이 방법을 수행하게 하는 명령어들을 더 포함하여 이루어지고, 상기 방법은:
    그 위에 상기 제 2 패턴으로 제 2 개구부를 형성하기 위해, 상기 방사선-감응재의 제 2 층을 현상하는 단계;
    제 2 충전물로 상기 제 2 개구부를 채우는 단계; 및
    상기 제 1 또는 제 2 충전물을 제거하지 않고 상기 방사선-감응재의 제 2 층을 제거하는 단계를 포함하여 이루어지는 리소그래피 셀.
  6. 제 5 항에 있어서,
    상기 저장 매체는 상기 리소그래피 셀이 방법을 수행하게 하는 명령어들을 더 포함하여 이루어지고, 상기 방법은:
    상기 제 1 및 제 2 충전물에 의해 덮이지 않은 상기 기판의 영역에 의해 정의된 제 3 패턴을 상기 기판 상으로 전사하는 단계; 및
    상기 제 1 및 제 2 충전물을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 리소그래피 셀.
  7. 제 4 항에 있어서,
    상기 저장 매체는 상기 리소그래피 셀이 방법을 수행하게 하는 명령어들을 더 포함하여 이루어지고, 상기 방법은:
    그 위에 상기 제 2 패턴에 대응하는 제 2 개구부를 형성하기 위해, 상기 방사선-감응재의 제 2 층을 현상하는 단계;
    상기 방사선-감응재의 제 2 층 내에 상기 제 1 개구부에 대응하는 제 3 개구부를 형성하기 위해 상기 제 1 충전물을 제거하는 단계;
    상기 제 2 및 제 3 개구부에 의해 정의된 제 3 패턴을 상기 기판 상으로 전사하는 단계; 및
    상기 방사선-감응재의 제 2 층을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 리소그래피 셀.
  8. 제 4 항에 있어서,
    상기 저장 매체는 상기 리소그래피 셀이 방법을 수행하게 하는 명령어들을 더 포함하여 이루어지고, 상기 방법은:
    상기 방사선-감응재의 제 1 층을 상기 기판에 적용하는 단계; 및
    그 위의 상기 제 1 패턴 내에 제 1 개구부를 형성하기 위해, 상기 방사선-감응재의 제 1 층을 노광하고 현상하는 단계를 포함하여 이루어지는 것을 특징으로 하는 리소그래피 셀.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 리소그래피 장치를 이용하는 디바이스 제조 방법에 있어서:
    제 1 충전물로 기판의 방사선-감응재의 제 1 층에서의 제 1 패턴 내의 제 1 개구부를 채우는 단계;
    상기 제 1 충전물을 제거하지 않고 상기 방사선-감응재의 제 1 층을 제거하는 단계;
    상기 제 1 충전물 주위에 방사선-감응재의 제 2 층을 적용하는 단계;
    그 위의 제 2 패턴 내에 제 2 개구부를 형성하기 위해, 상기 방사선-감응재의 제 2 층을 노광하고 현상하는 단계;
    제 2 충전물로 상기 제 2 개구부를 채우는 단계; 및
    상기 제 1 또는 제 2 충전물을 제거하지 않고 상기 방사선-감응재의 제 2 층을 제거하는 단계를 포함하여 이루어지는 디바이스 제조 방법.
  13. 제 12 항에 있어서,
    상기 제 1 및 제 2 충전물에 의해 덮이지 않은 상기 기판의 영역에 의해 정의된 제 3 패턴을 상기 기판 상으로 전사하는 단계; 및
    상기 제 1 및 제 2 충전물을 제거하는 단계를 더 포함하여 이루어지는 디바이스 제조 방법.
  14. 제 13 항에 있어서,
    상기 제 1 패턴 및 상기 제 2 패턴은, 상기 제 3 패턴 내의 피처들의 피치(pitch)가 상기 제 1 및 제 2 패턴 내의 피처들의 피치보다 작도록 번갈아 놓이는 것을 특징으로 하는 디바이스 제조 방법.
  15. 제 14 항에 있어서,
    상기 제 3 패턴을 상기 기판 상으로 전사하는 단계는, 상기 제 1 및 제 2 충전물에 의해 덮이지 않은 상기 기판의 영역을 에칭하는 단계를 포함하여 이루어지는 것을 특징으로 하는 디바이스 제조 방법.
  16. 제 12 항에 있어서,
    방사선-감응재의 제 1 층을 기판에 적용하는 단계; 및
    그 위의 상기 제 1 패턴 내에 상기 제 1 개구부를 형성하기 위해, 상기 방사선-감응재의 제 1 층을 노광하고 현상하는 단계를 더 포함하여 이루어지는 디바이스 제조 방법.
  17. 제 12 항에 있어서,
    상기 제 1 및 제 2 개구부를 채우는 단계는, 상기 방사선-감응재의 노광되고 현상된 층에 걸쳐 상기 기판 상에 충전물 재료를 스핀 코팅하는 단계를 포함하여 이루어지는 것을 특징으로 하는 디바이스 제조 방법.
  18. 제 12 항에 있어서,
    상기 제 1 충전물 및 상기 제 2 충전물은 동일한 재료로 형성되는 것을 특징으로 하는 디바이스 제조 방법.
  19. 디바이스 제조 방법에 있어서,
    리소그래피 장치 및 복수의 공정 장치를 포함하여 이루어지는 리소그래피 셀에서 상기 방법은:
    제 1 충전물로 기판의 방사선-감응재의 제 1 층에서의 제 1 패턴 내의 제 1 개구부를 채우는 단계;
    상기 제 1 충전물을 제거하지 않고 상기 방사선-감응재의 제 1 층을 제거하는 단계;
    상기 제 1 충전물 주위에 방사선-감응재의 제 2 층을 적용하는 단계; 및
    제 2 패턴에 대응하는 이미지로 상기 방사선-감응재의 제 2 층을 노광하는 단계를 포함하여 이루어지는 디바이스 제조 방법.
  20. 제 19 항에 있어서,
    그 위의 상기 제 2 패턴 내에 제 2 개구부를 형성하기 위해, 상기 방사선-감응재의 제 2 층을 현상하는 단계;
    제 2 충전물로 상기 제 2 개구부를 채우는 단계; 및
    상기 제 1 또는 제 2 충전물을 제거하지 않고 상기 방사선-감응재의 제 2 층을 제거하는 단계를 더 포함하여 이루어지는 디바이스 제조 방법.
  21. 제 20 항에 있어서,
    상기 제 1 및 제 2 충전물에 의해 덮이지 않은 상기 기판의 영역에 의해 정의된 제 3 패턴을 상기 기판 상으로 전사하는 단계; 및
    상기 제 1 및 제 2 충전물을 제거하는 단계를 더 포함하여 이루어지는 디바이스 제조 방법.
  22. 제 19 항에 있어서,
    그 위의 상기 제 2 패턴 내에 제 2 개구부를 형성하기 위해, 상기 방사선-감응재의 제 2 층을 현상하는 단계;
    상기 제 1 개구부에 대응하는 제 3 개구부를 형성하기 위해 상기 제 1 충전물을 제거하는 단계;
    상기 제 2 및 제 3 개구부에 의해 정의된 제 3 패턴을 상기 기판 상으로 전사하는 단계; 및
    상기 방사선-감응재의 제 2 층을 제거하는 단계를 더 포함하여 이루어지는 디바이스 제조 방법.
  23. 제 19 항에 있어서,
    상기 방사선-감응재의 제 1 층을 상기 기판 상에 적용하는 단계; 및
    그 위의 상기 제 1 패턴 내에 상기 제 1 개구부를 형성하기 위해, 상기 방사선-감응재의 제 1 층을 노광하고 현상하는 단계를 더 포함하여 이루어지는 디바이스 제조 방법.
  24. 리소그래피 장치를 이용하는 디바이스 제조 방법에 있어서:
    제 1 충전물로 기판의 방사선-감응재의 제 1 층에서의 제 1 패턴 내의 제 1 개구부를 채우는 단계;
    상기 제 1 충전물을 제거하지 않고 상기 방사선-감응재의 제 1 층을 제거하는 단계;
    상기 제 1 충전물 주위에 방사선-감응재의 제 2 층을 적용하는 단계;
    그 위의 제 2 패턴 내에 제 2 개구부를 형성하기 위해, 상기 방사선-감응재의 제 2 층을 노광하고 현상하는 단계; 및
    상기 제 1 개구부에 대응하는 제 3 개구부를 형성하기 위해, 상기 방사선-감응재의 제 2 층을 제거하지 않고 상기 제 1 충전물을 제거하는 단계를 포함하여 이루어지는 디바이스 제조 방법.
  25. 제 24 항에 있어서,
    상기 제 2 및 제 3 개구부에 의해 정의된 제 3 패턴을 상기 기판 상으로 전 사하는 단계; 및
    상기 방사선-감응재의 제 2 층을 제거하는 단계를 더 포함하여 이루어지는 디바이스 제조 방법.
  26. 제 25 항에 있어서,
    상기 제 1 패턴 및 상기 제 2 패턴은, 상기 제 3 패턴 내의 피처들의 피치가 상기 제 1 및 제 2 패턴 내의 피처들의 피치보다 작도록 번갈아 놓이는 것을 특징으로 하는 디바이스 제조 방법.
  27. 제 26 항에 있어서,
    상기 제 3 패턴을 상기 기판 상으로 전사하는 단계는, 상기 제 1 및 제 2 충전물에 의해 덮이지 않은 상기 기판의 영역을 에칭하는 단계를 포함하여 이루어지는 것을 특징으로 하는 디바이스 제조 방법.
  28. 제 24 항에 있어서,
    방사선-감응재의 제 1 층을 기판에 적용하는 단계; 및
    그 위의 상기 제 1 패턴 내에 상기 제 1 개구부를 형성하기 위해, 상기 방사선-감응재의 제 1 층을 노광하고 현상하는 단계를 더 포함하여 이루어지는 디바이스 제조 방법.
  29. 제 24 항에 있어서,
    상기 제 1 및 제 2 개구부를 채우는 단계는, 상기 방사선-감응재의 노광되고 현상된 층에 걸쳐 상기 기판 상에 충전물 재료를 스핀 코팅하는 단계를 포함하여 이루어지는 것을 특징으로 하는 디바이스 제조 방법.
  30. 제 24 항에 있어서,
    상기 제 1 충전물 및 상기 제 2 충전물은 동일한 재료로 형성되는 것을 특징으로 하는 디바이스 제조 방법.
KR1020070032704A 2006-04-04 2007-04-03 리소그래피 처리 셀 및 디바이스 제조 방법 KR100849983B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/396,915 US7646468B2 (en) 2006-04-04 2006-04-04 Lithographic processing cell and device manufacturing method
US11/396,915 2006-04-04

Publications (2)

Publication Number Publication Date
KR20070099469A KR20070099469A (ko) 2007-10-09
KR100849983B1 true KR100849983B1 (ko) 2008-08-01

Family

ID=38558378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070032704A KR100849983B1 (ko) 2006-04-04 2007-04-03 리소그래피 처리 셀 및 디바이스 제조 방법

Country Status (5)

Country Link
US (2) US7646468B2 (ko)
JP (1) JP4936950B2 (ko)
KR (1) KR100849983B1 (ko)
CN (1) CN101051189B (ko)
TW (1) TWI359335B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7646468B2 (en) 2006-04-04 2010-01-12 Asml Netherlands B.V. Lithographic processing cell and device manufacturing method
WO2010130673A1 (en) * 2009-05-15 2010-11-18 Asml Netherlands B.V. Inspection method for lithography
JP7431532B2 (ja) * 2019-08-21 2024-02-15 株式会社Ｓｃｒｅｅｎホールディングス 描画方法、および、描画装置
CN113707538B (zh) * 2020-05-22 2023-12-12 长鑫存储技术有限公司 半导体结构的制备方法、半导体结构及存储器
CN114675355A (zh) * 2022-02-24 2022-06-28 安徽省东超科技有限公司 视场控制装置的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010113001A (ko) * 2000-06-15 2001-12-24 시마무라 테루오 노광장치, 기판처리장치 및 리소그래피 시스템, 및디바이스 제조방법
KR100642886B1 (ko) 2005-06-27 2006-11-03 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
KR20070051196A (ko) * 2005-11-14 2007-05-17 삼성전자주식회사 반도체 장치의 패턴 형성 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2919004B2 (ja) * 1990-07-12 1999-07-12 沖電気工業株式会社 パターン形成方法
JPH0580527A (ja) * 1991-09-20 1993-04-02 Fujitsu Ltd 干渉露光に関わる半導体装置の製造方法
US6063688A (en) * 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
JP3974295B2 (ja) * 1999-09-24 2007-09-12 株式会社東芝 パターン形成方法
US6967140B2 (en) * 2000-03-01 2005-11-22 Intel Corporation Quantum wire gate device and method of making same
JP2002203780A (ja) * 2001-01-05 2002-07-19 Sony Corp 半導体装置の製造方法
US6548347B2 (en) 2001-04-12 2003-04-15 Micron Technology, Inc. Method of forming minimally spaced word lines
JP4038044B2 (ja) * 2001-12-17 2008-01-23 株式会社リコー 微細溝形状形成方法、スタンパ形成方法
US6638441B2 (en) * 2002-01-07 2003-10-28 Macronix International Co., Ltd. Method for pitch reduction
CN1251303C (zh) * 2002-10-21 2006-04-12 台湾积体电路制造股份有限公司 集成电路制造方法
US6720256B1 (en) 2002-12-04 2004-04-13 Taiwan Semiconductor Manufacturing Company Method of dual damascene patterning
JP2004281835A (ja) 2003-03-18 2004-10-07 Sumitomo Bakelite Co Ltd プリント配線板及びその製造方法
JP2004335873A (ja) * 2003-05-09 2004-11-25 Toshiba Corp パターン形成方法
US6867116B1 (en) 2003-11-10 2005-03-15 Macronix International Co., Ltd. Fabrication method of sub-resolution pitch for integrated circuits
US20050137734A1 (en) * 2003-12-23 2005-06-23 Asml Netherlands B.V. Method of operating a lithographic apparatus or lithographic processsing cell, lithographic apparatus and lithographic processing cell
EP1796145A4 (en) * 2004-08-30 2010-10-06 Nikon Corp EXPOSURE DEVICE, OPERATION DECISION METHOD, SUBSTRATE PROCESSING SYSTEM, MAINTENANCE MANAGEMENT METHOD, AND DEVICE MANUFACTURING METHOD
US7646468B2 (en) 2006-04-04 2010-01-12 Asml Netherlands B.V. Lithographic processing cell and device manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010113001A (ko) * 2000-06-15 2001-12-24 시마무라 테루오 노광장치, 기판처리장치 및 리소그래피 시스템, 및디바이스 제조방법
KR100642886B1 (ko) 2005-06-27 2006-11-03 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
KR20070051196A (ko) * 2005-11-14 2007-05-17 삼성전자주식회사 반도체 장치의 패턴 형성 방법

Also Published As

Publication number Publication date
US7616291B2 (en) 2009-11-10
KR20070099469A (ko) 2007-10-09
CN101051189B (zh) 2012-01-18
CN101051189A (zh) 2007-10-10
US20070229792A1 (en) 2007-10-04
TWI359335B (en) 2012-03-01
US20070229828A1 (en) 2007-10-04
JP2007281455A (ja) 2007-10-25
JP4936950B2 (ja) 2012-05-23
US7646468B2 (en) 2010-01-12
TW200807163A (en) 2008-02-01

Similar Documents

Publication Publication Date Title
US7981595B2 (en) Reduced pitch multiple exposure process
US7906270B2 (en) Reduced pitch multiple exposure process
US7679715B2 (en) Lithographic processing cell, lithographic apparatus, track and device manufacturing method
US7781149B2 (en) Reduced pitch multiple exposure process
US7022436B2 (en) Embedded etch stop for phase shift masks and planar phase shift masks to reduce topography induced and wave guide effects
US8029953B2 (en) Lithographic apparatus and device manufacturing method with double exposure overlay control
US20110003256A1 (en) Lithographic Apparatus and Device Manufacturing Method
JP5178760B2 (ja) 半導体デバイスの製造方法及び製造システム
JP5068844B2 (ja) リソグラフィ方法及びリソグラフィ装置
KR100849983B1 (ko) 리소그래피 처리 셀 및 디바이스 제조 방법
KR100832078B1 (ko) 디바이스 제조방법 및 컴퓨터 프로그램 제품
KR100935001B1 (ko) 리소그래피 디바이스 제조 방법, 리소그래피 셀, 및 컴퓨터프로그램 제품
KR20070026171A (ko) 디바이스 제조 방법, 마스크 및 디바이스
TW202303807A (zh) 模組化晶圓台及其製造方法
KR20100122441A (ko) 리소그래피 더블 패터닝 공정에서 정렬 타겟 콘트라스트의 개선
NL2003531A (en) Lithographic method, apparatus and controller.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120723

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140718

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150717

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170721

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 11