KR100842738B1 - 반도체 소자의 세정방법 - Google Patents

반도체 소자의 세정방법 Download PDF

Info

Publication number
KR100842738B1
KR100842738B1 KR1020050125284A KR20050125284A KR100842738B1 KR 100842738 B1 KR100842738 B1 KR 100842738B1 KR 1020050125284 A KR1020050125284 A KR 1020050125284A KR 20050125284 A KR20050125284 A KR 20050125284A KR 100842738 B1 KR100842738 B1 KR 100842738B1
Authority
KR
South Korea
Prior art keywords
cleaning
semiconductor device
cleaning solution
solution
concentration
Prior art date
Application number
KR1020050125284A
Other languages
English (en)
Other versions
KR20070064791A (ko
Inventor
오기준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050125284A priority Critical patent/KR100842738B1/ko
Publication of KR20070064791A publication Critical patent/KR20070064791A/ko
Application granted granted Critical
Publication of KR100842738B1 publication Critical patent/KR100842738B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은, 금속 물질을 포함하는 패턴이 형성되어 있는 반도체 소자를 세정장치에 로딩하는 단계; 상기 세정장치의 세정조에 황산(H2SO4), 산화제인 과염소산(HClO4), HF수용액, 희석제인 아세트산(CH3COOH) 및 계면활성제를 포함하는 세정용액을 공급하는 단계; 상기 세정용액을 이용하여 불순물을 제거하는 단계를 포함하는 반도체 소자의 세정방법을 제공하여 모든 금속공정에서 반도체 기판 상의 금속배선에 손상을 주지 않으면서, 불순물 및 오염물을 제거할 수 있고, 후속공정에서의 불량을 예방하여 원가절감과 쓰루풋(through put)의 향상을 이룰 수 있는 것이다.
반도체 소자, 세정, 금속, 산화제, 희석제, 계면활성제

Description

반도체 소자의 세정방법{Method for cleaning of semiconductor device}
도 1a 내지 도 1c는 본 발명에 따른 반도체 소자의 세정방법을 설명하기 위해 나타내보인 도면들이다.
도 2 는 세정전의 반도체 소자를 나타내 보인 도면이다.
도 3 은 본 발명에 따른 반도체 소자의 세정방법으로 세정한 후의 반도체 소자를 나타내 보인 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 120 : 금속 물질을 포함하는 패턴
130 : 오염물질
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 반도체 기판 상의 금속배선에 손상을 주지 않고, 불순물 및 오염물을 제거할 수 있는 반도체 소자의 세정방법에 관한 것이다.
최근 반도체 메모리소자가 고집적화 됨에 따라 소자가 점점 미세화 및 고밀 도화 되고 있다. 그러나 고집적화는 소자 크기의 감소뿐만 아니라 소자 내에 복잡한 기능을 갖는 회로의 집적을 가능하게 하므로 소자와 소자 간을 연결하는 신호선의 길이를 상대적으로 증가시키게 된다. 이와 같은 경우 집적회로의 속도 향상을 위해 신호선 길이의 단축이 반드시 필요하다. 이에 따라 절연층을 사이에 두고 금속 배선을 2중, 3중 이상의 다층으로 형성하는 다층금속배선(MLM; Multi-layer metal)공정을 이용하여 소자간의 접촉 길이를 줄이고, 접촉 저항을 감소시켜 집적도를 증가하는 방법이 제안되어 있다.
한편, 상술한 금속배선을 형성하기 위하여 금속막패턴을 증착하고, 컨택홀을 형성하고, 사진식각을 진행하는 등의 여러 공정을 순차적으로 반복하게 된다. 이러한 과정을 진행하는 중에 불순물 및 오염물이 발생하게 되고, 이로 인해 웨이퍼에 결함(defect)이 발생하게 된다. 이렇게 웨이퍼 상에 발생한 결함을 제거하지 않을 경우, 제품의 수율과 신뢰성에 큰 영향을 미치게 됨에 따라 불순물 및 오염물을 제거하는 세정 공정의 중요성이 더욱 증대되고 있다.
일반적으로 반도체 소자 공정 중 발생하는 오염물은 파티클, 유기 오염물, 금속 불순물 및 자연 산화막 등으로 나누어지며, 이렇게 다양한 오염물들을 효과적으로 제거하기 위해서 여러 가지 세정 용액을 혼합하여 처리하는 세정 공정을 실시하고 있다. 세정공정은 소정의 화학 용액 속에 웨이퍼를 담그는 방법 또는 웨이퍼 상으로 화학 용액을 분사하는 방법 등으로 진행되는 습식세정방법 및 플라즈마 가스를 이용하는 건식세정방법이 있다.
그런데, 다층금속배선(MLM) 공정시, 금속배선에 이용하고 있는 알루미늄(Al) 이 산성(acid) 및 염기성(alkali)에 매우 취약하다. 이에 따라 종래에는 암모니아(NH4OH), 과산화수소(H2O2) 및 물을 일정 비율로 혼합한 세정용액을 이용하는 SC-1 세정과, 황산용액(H2SO4)과 과산화수소(H2O2), 및 물을 혼합한 세정용액을 이용하는 SPM 세정 또는 BOE(Buffered oxide etchant) 세정 등과 같이 용해된 유기 화합물(solvent organic chemical)을 포함하는 아민(amine)을 베이스로 하는 세정용액을 이용하여 세정공정을 진행하였다. 그러나 이러한 세정방법은 높은 온도, 예를 들어 대략 75℃에서 오랜 시간, 예컨대 15-30분 동안 진행하는 것을 요함에 따라 세정공정을 진행하는 동안 반도체 소자에 스트레스가 가해지고, 금속 배선을 부식시킬 염려가 있다. 또한 습식 세정조(wet bath)에 웨이퍼가 완전히 잠기는 상태에서 진행하였는데, 이 경우 습식 세정조 내의 액체 순환에 의해 세정이 이루어진다. 그러나 이러한 액체 순환이 한 방향으로 이루어지면서 불순물의 제거가 잘 이루어지지 않는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 소자의 세정방법을 개선하여 반도체 기판 상의 금속배선에 손상을 주지 않으면서, 불순물 및 오염물을 제거할 수 있는 금속이 표면으로 노출되는 모든 공정에 적용할 수 있는 반도체 소자의 세정방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 세정방법은, 금속 물질을 포함하는 반도체 소자의 세정방법에 있어서, 상기 금속 물질을 포함하는 패턴이 형성되어 있는 반도체 소자를 세정장치에 로딩하는 단계; 상기 세정장치의 세정조에 H2SO4, 산화제, HF수용액 및 희석제를 포함하는 세정용액을 공급하는 단계; 및 상기 세정용액을 이용하여 불순물을 제거하는 단계를 포함한다.
본 발명에 있어서, 상기 세정용액에서 황산(H2SO4)은 10-30wt%의 농도를 유지하도록 하는 것이 바람직하다.
상기 세정용액에서 산화제는 과염소산(HClO4)으로 하고, 그 농도를 1-5wt%를 유지하도록 하는 것이 바람직하다.
상기 세정용액에서 HF의 농도를 50-500ppm으로 유지하는 것이 바람직하다.
상기 세정용액에서 희석제는 아세트산(CH3COOH)으로 하고, 그 농도를 0-100wt%로 유지하는 것이 바람직하다.
상기 세정용액에 첨가물로 계면활성제를 2-10wt% 더 포함하는 것이 바람직하다.
상기 불순물을 제거하는 단계는 20-30℃의 온도에서 진행하는 하는 것이 바람직하다.
상기 불순물을 제거하는 단계는 5-20분 동안 진행하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설 명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 1a 내지 도 1c는 본 발명에 따른 반도체 소자의 세정방법을 설명하기 위해 나타내 보인 도면이다. 그리고 도 2 는 세정전의 반도체 소자를 나타내 보인 도면이고, 도 3은 본 발명에 따른 반도체 소자의 세정방법으로 세정한 후의 반도체 소자를 나타내 보인 도면이다.
먼저 도 1a를 참조하면, 반도체 기판(100) 상에 금속물질을 포함하는 패턴(120)을 형성한다. 이를 위해 반도체 기판(100) 상에 절연막(도시하지 않음) 및 금속 물질을 포함하는 막(도시하지 않음)을 순차적으로 형성하고, 금속 물질을 포함하는 막 위에 감광막을 도포 및 패터닝하여 패턴 형성영역을 정의하는 감광막 패턴(110)을 형성한다. 다음에 감광막 패턴(110)을 마스크로 한 식각공정을 진행하여 반도체 기판(100) 상에 금속물질을 포함하는 패턴(120)을 형성한다. 여기서 금속물질은 알루미늄(Al), 텅스텐(W) 또는 티타늄(Ti) 가운데 하나로 형성할 수 있다. 이 경우, 패턴(120) 상에 오염물질(130) 및 감광막 잔류물질이 발생하게 된다.
도 1b를 참조하면, 상기 금속물질을 포함하는 패턴(120) 상에 발생한 오염물질(130) 및 감광막 패턴(110)을 제거하기 위해 세정을 실시한다. 이를 위해 먼저, 금속 물질을 포함하는 패턴(120)이 형성되어 있는 반도체 기판(100)을 세정장치에 로딩한다. 다음에 세정장치의 세정조에 H2SO4, 산화제, HF수용액 및 희석제를 포함하는 초순수수(DI water: De-Ionized Water)로 이루어진 세정용액을 공급한다. 여기서 세정용액 내의 황산(H2SO4)의 농도는 10-30wt%를 유지하도록 하고, HF 수용액은 50-500ppm의 농도를 유지하도록 한다.
또한 추가로 상기 세정용액에서 산화제는 과염소산(HClO4)으로 하고, 그 농도를 0-5wt%를 유지하도록 한다.
다음에 상기 세정용액에서 HF의 농도를 50-500ppm으로 유지하고, 상기 세정용액에서 희석제는 아세트산(CH3COOH)으로 하되, 그 농도를 0-100wt%로 유지한다.
다음에 상기 혼합 세정용액을 이용하여 20-30℃의 온도에서 5-20분의 시간동안 오염물질(130) 및 감광막 잔류물질을 제거한다. 그러면, 패턴(120) 상에 흡착되어 있던 오염물질 및 감광막 잔류물질은 다음과 같은 과정으로 제거되고, 도 1c에 도시한 바와 같이, 금속물질을 포함하는 패턴(120)만 남게 된다.
웨이퍼 상에 잔류하는 감광막 잔류물질은 주로 카본(Carbon)계열로써, 카본 계열의 이물질을 제거하기 위해서 산화제인 황산(H2SO4)을 공급하여 산화(oxidation) 시킨다. 황산(H2SO4)은 유기물과 반응하는 특징을 가지고 있어 패턴 상에 흡착되어 있는 불순물 및 감광막 잔류물질과 반응하여 제거시킨다. 하지만 황산만으로는 폴리머(polymer)제거 및 표면 레지듀(residue)제거에 한계가 있으므로 추가로 산화제인 과염소산(HClO4)으로 서브 레이어(sub layer)의 폴리머 및 레지듀를 산화시켜 제거한다. 이때 추가되는 산화제는 다른 일반적인 모든 산화제를 사용하는 것도 가능하다.
또한, 희석제인 아세트산(CH3COOH)의 농도를 조절하여 세정액의 PH를 조절한다. 세정액 자체가 강한 산성을 띈다든지 하게 되면 금속의 부식이 발생하므로 PH를 조절하도록 버퍼역할을 하는 아세트산(CH3COOH)의 농도를 조절하여 금속의 산화는 일어나지 않으면서 유기물질들이 제거되도록 한다.
다음에 HF 수용액은 패턴을 형성하고 난 후 식각 잔여물을 얇게 식각하여 반도체 기판에는 손상을 적게 가하면서 상기 식각 잔여물을 제거할 수 있다.
또한 상기 세정용액에 첨가물로 계면활성제를 더 포함하면 슬러리와 같은 입자(particle)들의 제거력을 더 향상시킬 수 있고 공급성분의 농도도 유지시킬 수 있다. 상기 계면활성제로는 폴리에틸렌글리콜 등이 사용된다.
본 발명은 비유기성 화합물을 포함하는 세정용액을 공급하면서 금속물질을 포함하는 패턴 상에 존재하는 불순물 및 감광막 잔류물질을 제거한다. 이에 따라 종래기술에서는 아민을 베이스로 하는 유기 화합물을 포함하는 세정용액을 이용하여 고온의 습식 세정조(wet bath)에서 오랜 시간동안 세정공정을 진행하여, 불순물이 잘 제거되지 않던 것을 상온, 즉 20-30℃의 온도에서 5-20분의 시간동안 세정을 진행하므로 반도체 소자에 가해지는 스트레스도 감소시킬 수 있다. 또한, 종래 기술은 금속 배선을 부식 시킬 염려가 있었으나, 본 발명에 따른 반도체 소자의 세정방법은 비유기 화합물을 이용한 세정용액을 이용하여 금속 배선을 보호하면서 오염물 및 감광막 잔류물질을 제거할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
예를 들어, 본 발명에 따른 반도체 소자의 세정방법은 비트라인, 제1 금속 배선 또는 제2 금속 배선 등 금속물질이 표면에 노출되는 모든 반도체 소자에 대해서 동일하게 적용할 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체 소자의 세정방법에 의하면, 세정조에 황산, 과염소산, HF수용액, 아세트산 및 계면활성제을 포함하는 세정용액을 이용하여 세정함으로써 모든 금속공정에서 반도체 기판 상의 금속배선에 손상을 주지 않으면서, 불순물 및 오염물을 제거할 수 있는 효과가 있다.
또한 후속공정에서의 불량이 예방되므로 원가절감에 도움이 되고 쓰루풋(through put)도 향상된다.

Claims (8)

  1. 금속 물질을 포함하는 패턴이 형성되어 있는 반도체 소자를 세정장치에 로딩하는 단계;
    상기 세정장치의 세정조에 H2SO4, 산화제, HF수용액, 희석제 및 계면활성제를 포함하는 세정용액을 공급하는 단계; 및
    상기 세정용액을 이용하여 불순물을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 세정방법.
  2. 제1항에 있어서, 상기 세정용액에서 H2SO4는 10-30wt%의 농도를 유지하도록 하는 것을 특징으로 하는 반도체 소자의 세정방법.
  3. 제1항에 있어서, 상기 세정용액에서 산화제는 과염소산(HClO4)이고, 그 농도를 1-5wt%를 유지하도록 하는 것을 특징으로 하는 반도체 소자의 세정방법.
  4. 제1항에 있어서, 상기 세정용액에서 HF의 농도를 50-500ppm으로 유지하는 것을 특징으로 하는 반도체 소자의 세정방법.
  5. 제1항에 있어서, 상기 세정용액에서 희석제는 아세트산(CH3COOH)이고, 그 농도를 0-100wt%로 유지하는 것을 특징으로 하는 반도체 소자의 세정방법.
  6. 제1항에 있어서, 상기 세정용액에서 계면활성제의 농도는 2-10wt%인 것을 특징으로 하는 반도체 소자의 세정방법.
  7. 제1항에 있어서, 상기 불순물을 제거하는 단계는 20-30℃의 온도에서 진행하는 하는 것을 특징으로 하는 반도체 소자의 세정방법.
  8. 제1항에 있어서, 상기 불순물을 제거하는 단계는 5-20분 동안 진행하는 것을 특징으로 하는 반도체 소자의 세정방법.
KR1020050125284A 2005-12-19 2005-12-19 반도체 소자의 세정방법 KR100842738B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050125284A KR100842738B1 (ko) 2005-12-19 2005-12-19 반도체 소자의 세정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050125284A KR100842738B1 (ko) 2005-12-19 2005-12-19 반도체 소자의 세정방법

Publications (2)

Publication Number Publication Date
KR20070064791A KR20070064791A (ko) 2007-06-22
KR100842738B1 true KR100842738B1 (ko) 2008-07-01

Family

ID=38364297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050125284A KR100842738B1 (ko) 2005-12-19 2005-12-19 반도체 소자의 세정방법

Country Status (1)

Country Link
KR (1) KR100842738B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000063022A (ko) * 1999-03-26 2000-10-25 미다라이 후지오 다공질체의 세정방법 및 다공질체, 비다공질막 및접합기판의 제작방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000063022A (ko) * 1999-03-26 2000-10-25 미다라이 후지오 다공질체의 세정방법 및 다공질체, 비다공질막 및접합기판의 제작방법

Also Published As

Publication number Publication date
KR20070064791A (ko) 2007-06-22

Similar Documents

Publication Publication Date Title
JP4563340B2 (ja) 半導体デバイスの製造方法
TWI237659B (en) Compositions for cleaning organic and plasma etched residues for semiconductor devices
KR100606187B1 (ko) 반도체 기판 세정용 조성물, 이를 이용한 반도체 기판세정방법 및 반도체 장치 제조 방법
JP4221191B2 (ja) Cmp後洗浄液組成物
KR100425475B1 (ko) 반도체 소자의 손상층 및 폴리머 잔류물 세정 방법
JP2009543344A (ja) 液体メニスカスによるポストエッチウエハ表面洗浄
JP2008218867A (ja) 半導体装置の製造方法
JP2003086675A (ja) 半導体装置の製造方法
US6361611B2 (en) Solution for cleaning metallized microelectronic workpieces and methods of using same
US6043206A (en) Solutions for cleaning integrated circuit substrates
KR100842738B1 (ko) 반도체 소자의 세정방법
JP2011151283A (ja) 半導体装置の製造方法
US20050045202A1 (en) Method for wafer surface cleaning using hydroxyl radicals in deionized water
KR20050022292A (ko) 반도체장치의 제조방법
US6720271B2 (en) Process for removing polymers during the fabrication of semiconductor devices
KR100416657B1 (ko) 반도체 소자의 콘택홀 제조방법
JP4559565B2 (ja) 金属配線の形成方法
JPH09213703A (ja) 半導体装置の製造方法
KR20070037125A (ko) 반도체 소자의 세정방법
US20100163294A1 (en) Method for forming metal line of semiconductor device
US20240209290A1 (en) Semiconductor Wafer Cleaning Solution and Cleaning Method Thereof
JP2005353947A (ja) 半導体装置の製造方法
KR100906043B1 (ko) 반도체 소자의 세정 방법
JP3701193B2 (ja) 半導体装置の製造方法
KR20060075068A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee