KR100841851B1 - 직교 시퀀스 전개 방법 및 장치와 수신기 - Google Patents
직교 시퀀스 전개 방법 및 장치와 수신기 Download PDFInfo
- Publication number
- KR100841851B1 KR100841851B1 KR1020010051650A KR20010051650A KR100841851B1 KR 100841851 B1 KR100841851 B1 KR 100841851B1 KR 1020010051650 A KR1020010051650 A KR 1020010051650A KR 20010051650 A KR20010051650 A KR 20010051650A KR 100841851 B1 KR100841851 B1 KR 100841851B1
- Authority
- KR
- South Korea
- Prior art keywords
- sequence
- new
- old2
- old1
- orthogonal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
- H04J13/12—Generation of orthogonal codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
- H04J13/102—Combining codes
- H04J13/107—Combining codes by concatenation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03777—Arrangements for removing intersymbol interference characterised by the signalling
- H04L2025/03783—Details of reference signals
- H04L2025/03789—Codes therefore
Abstract
서로에 대하여 직교하는 항들을 가지는 트레이닝 시퀀스를 이용하여 LMS 알고리즘의 실행 속도를 크게 증가시킨다. 채널이 길이 Mnew을 가지는 유한 임펄스 응답 필터로 표현되도록 하는 직교 트레이닝 시퀀스가 적어도 두 개의 채널(각각은 Mnew보다 더 적은 Mold1 및 Mold2의 길이를 가지며 Mold1과 Mold2가 어떠한 공통 소인수도 가지지 않는 경우 Mold1과 Mold2의 곱이 Mnew와 동일함)에 대한 기존의 직교 트레이닝 시퀀스로부터 전개된다. 보다 구체적으로, 예컨대 종래 기술에서 이미 알려져 있는 트레이닝 시퀀스들을 이용하거나 길이 M의 채널이 주어진 이미 알려져 있는 심볼 배치에 대하여 컴퓨터 탐색을 수행함으로써 초기 기존 직교 트레이닝 시퀀스 세트가 발견된다. 그런 다음, 트레이닝 시퀀스 old1을 Mold2회 반복하여 제 1 연결(concatenated) 시퀀스를 형성하고 트레이닝 시퀀스 old2을 Mold1회 반복하여 제 2 연결 시퀀스를 형성함(제 1 연결 시퀀스와 제 2 연결 시퀀스가 동일한 길이를 가짐)으로써 길이 Mnew(Mold1과 Mold2의 곱은 Mnew와 동일함)의 직교 트레이닝 시퀀스가 전개된다. 제 1 연결 시퀀스 각 항은 결과가 되는 Mnew개의 곱으로 이루어진 새로운 시퀀스의 동일한 위치에 배치된 제 2 연결 시퀀스의 대응하여 배치된 항으로 곱해진다. 이 새로운 시퀀스는 길이 Mnew의 직교 시퀀스이다.
Description
도 1 은 본 발명의 원리에 따라서 직교 트레이닝 시퀀스를 전개하는 예시적 프로세스를 도시하는 흐름도,
도 2 는 본 발명의 원리에 따라서 배치된 예시적 수신기를 도시하는 도면.
도면의 주요 부분에 대한 부호의 설명
201 : 병렬 가중 컴퓨터 203 : 가산기(adder)
205 : 승산기 207 : 가중 벡터 생성기
본 발명은 잡음 및 심볼간 간섭(intersymbol interference)을 가져오는 채널로부터 신호를 수신하는 수신기를 트레이닝(training)하는 기술에 관련되며, 보다 구체적으로 낮은 지연시간(low latency)을 갖는 최소 평균 제곱(LMS) 알고리즘을 이용해서 트레이닝이 수행될 수 있도록 트레이닝 시퀀스를 생성하는 시스템에 관한 것이다.
a) 잡음 및 심볼간 간섭을 가져오는 채널로부터 신호를 수신하고 b) 최소 평균 제곱 알고리즘을 이용하는 수신기를 트레이닝하는 기술에 있어서 한 가지 문제점은 LMS 알고리즘을 수행하는데 요구되는 고속 계산이 데이터 송신율을 제한한다는 점이다. 그러므로, 종래 기술은 그 계산이 트레이닝 시퀀스의 요소들이 직교하는 것과 거의 동일하게 되도록 작은 스텝 사이즈를 사용한다. 그러나, 이러한 방법은 보다 거친 채널 추정(a coarser channel estimate)을 가져오며, 또한 트레이닝은 그 작은 스텝 사이즈에 기인하여 바람직한 것보다 더 오래 걸리게 된다.
본 발명자는 트레이닝 시퀀스의 항(terms)이 실제로 서로에 대하여 직교할 수 있다면 LMS 알고리즘은 그 속도가 크게 빨라질 수 있다는 점을 인식하였다. 몇몇 직교 시퀀스가 개발되어 왔으나, 이들은 특정 조건에 제한된다는 점, 예컨대 이들이 이용될 수 있는 소정의 길이나 소정의 변조 방법이 통상적으로 이용되는 변조 장치에 대응하지 않는다는 제약이 있었다. 그러나, 그 채널을 유한 임펄스 응답(finite impulse response : FIR) 필터로서 적절하게 표현하는데 필요한 가중치의 수가 주어진 직교 항을 실제로 가지는 트레이닝 시퀀스를 전개하는 어떠한 방법도 지금까지 없었다.
그러므로, 본 발명의 원리에 따르면, 채널이 길이 Mnew을 가지는 유한 임펄스 응답 필터로 표현되도록 하는 직교 트레이닝 시퀀스가 적어도 두 개의 채널(각각은 Mnew보다 더 적은 Mold1 및 Mold2의 길이를 가지며 Mold1과 Mold2가 어떠한 공통 소인수도 가지지 않는 경우 Mold1과 Mold2의 곱이 Mnew와 동일함)에 대한 기존의 직교 트레이닝 시퀀스로부터 전개될 수 있는 프로세스를 고안하였다. 보다 구체적으로, 예컨대 종래 기술에서 이미 알려져 있는 트레이닝 시퀀스들을 이용하거나 길이 M의 채널이 주어진 이미 알려져 있는 심볼 배치에 대하여 컴퓨터 탐색을 수행함으로써 초기 기존 직교 트레이닝 시퀀스 세트가 발견된다. 그런 다음, 트레이닝 시퀀스 old1을 Mold2회 반복하여 제 1 연결 시퀀스를 형성하고 트레이닝 시퀀스 old2을 Mold1회 반복하여 제 2 연결 시퀀스를 형성함(제 1 연결 시퀀스와 제 2 연결 시퀀스가 동일한 길이를 가짐)으로써 길이 Mnew(Mold1과 Mold2의 곱은 Mnew와 동일함)의 직교 트레이닝 시퀀스가 전개된다. 제 1 연결 시퀀스 각 항은 결과가 되는 Mnew개의 곱으로 이루어진 새로운 시퀀스의 동일한 위치에 배치된 제 2 연결 시퀀스의 대응하여 배치된 항으로 곱해진다. 이 새로운 시퀀스는 길이 Mnew의 직교 시퀀스이다. 특정 길이 채널에 대하여 둘이상의 기존 직교 시퀀스가 있다면, 예컨대 동일한 길이 채널에 대하여 상이한 변조 방법에 의한 상이한 직교 시퀀스가 있을 수 있다면, 구현자는 어느 쪽이든 바람직한 결과를 가져오는 직교 시퀀스를 선택할 수 있다. 종종, 실제 응용에서는, 실제 채널로 이용하는데 가장 적합한 변조 방법을 만들어내는 결과(이는 가장 높은 속도를 가져올 수 있음)나 또는 가장 작은 알파벳을 생성하는 결과(이는 구현에 요구되는 하드웨어를 줄일 것임)가 바람직하다.
바람직하게, 그러한 직교 트레이닝 시퀀스를 이용하는 수신기는 최적의 스텝 사이즈를 채택하여, 가장 빠른 트레이닝이 가능하게 한다.
다음은 본 발명의 원리를 간단히 설명하고 있다. 그러므로, 당업자는 본 명세서에서 명시적으로 설명되거나 개시되고 있지 않을지라도, 본 발명의 원리를 구현하면서 본 발명의 사상 및 청구 범위에 포함되는 다양한 장치를 고안할 수 있을 것임이 분명하다. 나아가, 본 명세서에서 열거되는 모든 예(example) 및 조건문들은 본질적으로 독자가 본 발명의 원리를 이해하고 발명자에 의하여 당해 기술 분야 발전에 제공된 개념을 이해하도록 돕고자 하는 교육적 목적만을 위하여 특별히 의도된 것이며, 그러한 구체적으로 열거된 예 및 조건들로 본 발명이 제한되는 것은 아니라고 해석되어야 한다. 또한, 본 명세서에서 본 발명의 원리, 양상, 및 실시예를 설명하고 있는 모든 문장뿐만 아니라 그 특정 예들은 그 구조적 기능적 등가물(equivalents)을 포함하도록 의도된다. 또한, 그러한 등가물은 현재 이미 알려져 있는 등가물 뿐만 아니라 앞으로 개발될 등가물, 즉 구조에 관계없이 동일한 기능을 수행하도록 개발된 임의의 요소를 모두 포함하도록 의도된다.
그러므로, 예컨대, 당업자라면 본 명세서에서의 임의의 블록 다이어그램은 본 발명의 원리를 구현하는 예시적 회로의 개념적 모습을 표현하고 있다는 점을 이 해할 것이다. 마찬가지로, 임의의 흐름도, 흐름 다이어그램, 상태 전이 다이어그램, 의사 코드(pseudo code) 등도 실제적으로 컴퓨터 가독 매체에 표현되어 컴퓨터 또는 프로세서(그러한 컴퓨터 또는 프로세서가 명시적으로 설명되고 있거나 또는 그렇지 않거나)에 의하여 실행될 수 있는 다양한 프로세스를 표현한다는 점도 이해될 것이다.
도면에서 도시되고 있는 다양한 요소("프로세서"라고 명명된 기능적 블록 포함)의 기능은 전용 하드웨어를 이용하여 제공될 수 있으며 또한 적절한 소프트웨어와 함께 그 소프트웨어를 실행할 수 있는 하드웨어를 이용함으로써 제공될 수도 있다. 기능이 프로세서에 의하여 제공되는 경우, 그 기능은 단일 전용 프로세서, 단일 공유 프로세서 또는 다수의 개별적 프로세서(그 일부는 공유될 수 있음)에 의하여 제공될 수 있다. 또한, "프로세서" 또는 "제어기"라는 용어를 명시적으로 이용하는 것이 소프트웨어를 실행할 수 있는 하드웨어만을 배타적으로 언급하는 것으로 해석되어서는 안되며 디지털 신호 프로세서(DSP) 하드웨어, 소프트웨어 저장용 ROM, RAM, 및 비휘발성 저장 장치를 제한없이 내포적으로 포함할 수 있다. 통상적 및/또는 관습적 기타 하드웨어도 포함될 수 있다. 마찬가지로, 도면에 도시된 임의의 스위치는 개념적인 것일 뿐이다. 그 기능은 프로그램 논리의 동작에 의하여, 전용 논리에 의하여, 프로그램 제어 및 전용 논리의 상호작용에 의하여, 또는 심지어 수동으로 수행될 수 있고, 문맥으로부터 보다 더 구체적으로 이해되는 바에 따라 구현자에 의해서 특정 기법이 선택될 것이다.
청구범위에서, 지정된 기능을 수행하는 수단으로서 표현되는 임의의 요소는, 예컨대 a) 그 기능을 수행하는 회로 요소들의 조합 또는 b) 그 기능을 수행하는 임의 형태의 소프트웨어(그러므로 펌웨어(firmware), 마이크로코드(microcode) 등을 포함)와 그 소프트웨어를 실행하기 위한 적절한 회로의 결합과 같이, 그 기능을 수행하는 임의의 방법을 포함하도록 의도된다. 그러한 청구범위에서 정의되는 본 발명은 각종의 개시된 수단에 의하여 제공되는 기능들이 청구범위가 요구하는 방식에 따라 함께 결합되고 조합된다는 사실에 존재(reside)한다.
본 명세서에서 달리 명시적으로 지시되지 않는 경우, 도면은 축척으로 도시된 것이 아니다.
도 1은 채널이 길이 Mnew을 가지는 유한 임펄스 응답 필터로 표현되도록 하는 직교 트레이닝 시퀀스가 적어도 두 개의 채널(각각은 Mnew보다 더 적은 Mold1 및 M
old2의 길이를 가지며 Mold1과 Mold2가 어떠한 공통 소인수도 가지지 않는 경우 M
old1과 Mold2의 곱이 Mnew와 동일함)에 대한 기존의 직교 트레이닝 시퀀스로부터 전개될 수 있는 예시적 프로세스에 대한 흐름도이다. 프로세스는 새로운 트레이닝 시퀀스가 요구되는 경우, 예컨대 새로운 무선 통신 시스템을 개발하는 경우 단계(101)에 들어간다. 그런 다음, 적어도 두 개의 채널(각각은 Mnew보다 더 적은 Mold1 및 Mold2
의 길이를 가지며 Mold1과 Mold2가 어떠한 공통 소인수도 가지지 않는 경우 Mold1과 Mold2의 곱이 Mnew와 동일함)에 대하여 두 개의 기존 직교 트레이닝 시퀀스 old1 및 old2가 선택된다. Mold1과 Mold2의 곱이 Mnew와 동일해지도록 하는 값을 발견하는 것이 가능하 지 않다면, 예컨대 Mnew가 소수라면, 프로세스는 에러 조건으로 종료하여야 한다. 그러나, 실제적 관점에서는, 전형적으로 구하는 Mnew의 정확한 값보다 Mnew보다 더 큰 값을 이용하는 것이 적절한 결과를 가져올 것이다.
특정 변조 방법의 알파벳 및 소정의 채널 길이의 가능한 조합 각각에 대하여 직교 트레이닝 시퀀스가 존재하는지를 판정하는 철저한 탐색을 수행함으로써 초기 직교 시퀀스가 획득될 수 있다. 그러한 탐색 모두가 직교 시퀀스를 생성하지는 않을 것인바, 예컨대 채널 길이 13에 대하여는 어떠한 그런 시퀀스도 발견되지 않는다. 또한, 각각의 그러한 탐색을 수행하는데 요구되는 시간은 상당히 길 수 있다. 지금까지 발견된 직교 시퀀스들이 표 1에 도시되어 있다. 특히, 표 1은 예시적 직교 시퀀스와 대응 길이 및 그 시퀀스를 발견한 변조 방법을 보여주고 있다. 표 1은 또한 종래 기술에서 알려져 있는 길이 4 및 길이 16 직교 시퀀스를 포함하고 있음에 주의해야 한다.
그런 다음, 단계(105)에서, 트레이닝 시퀀스 old1은 Mold2회 반복되어 제 1 연결(concatenated) 시퀀스를 형성한다. 마찬가지로, 트레이닝 시퀀스 old2는 Mold1회 반복되어 제 2 연결 시퀀스를 형성하며, 제 1 연결 시퀀스와 제 2 연결 시퀀스는 요구되는 시퀀스 길이 Mnew인 동일한 길이를 가진다. 예컨대, Mold1이 3(PAM을 이용함)이고 Mold2는 7(PAM을 이용함)이라면 21과 동일한 길이 Mnew의 시퀀스가 형성될 수 있다. 표 2는 3인 Mold1 에 대하여 PAM을 이용하여 형성된 연결 시퀀스를 도시하 고 있으며 Mold2는 7이다. 표 3은 7인 Mold2에 대하여 PAM 및 3인 Mold1을 이용하는 연결 시퀀스를 도시하고 있다.
단계(107)에서, 제 1 연결 시퀀스의 각 항은 제 2 연결 시퀀스에서 대응하게 배치된 항과 곱하여지고 그 결과 곱이 결과적인 Mnew개의 곱으로 구성된 새로운 시퀀스의 동일한 대응 위치에 배치된다. 이 새로운 시퀀스가 길이 Mnew의 직교 시퀀스이다. 표 4는 표 2 및 3의 항의 곱으로부터 형성되는 결과적인 새로운 트레이닝 시퀀스를 도시하고 있으며, 여기서 Mnew는 21이다. 이와 같은 Mnew=21에 대한 새로운 트레이닝 시퀀스는 M=21에 있어서의 컴퓨터 탐색에 의하여 발견되는 트레이닝 시퀀스와 서로 다르다는 점에 주의해야 한다.
프로세스는 단계(109)에서 종료한다.
특정 길이 채널에 대하여 둘이상의 기존 직교 시퀀스가 있다면, 예컨대 동일한 길이의 채널에 대하여 상이한 변조 방법에 의한 상이한 직교 시퀀스들이 있을 수 있다면, 구현자는 어떤 것이든 바람직한 결과를 가져오는 직교 시퀀스를 선택할 수 있다. 종종, 실제 응용에서는, 실제 채널로 이용하는데 가장 적합한 변조 방법을 만들어내는 결과(이는 가장 높은 속도를 가져올 수 있음)나 또는 가장 작은 알파벳을 생성하는 결과(이는 구현에 요구되는 하드웨어를 줄일 것임)가 바람직하다.
표 5는 본 발명의 절차를 이용하여 획득된 여러 가지 추가적 트레이닝 시퀀스를 도시하고 있다.
도 2는 본 발명의 원리에 따르는 예시적 수신기(200)를 도시하고 있다. 수신기(200)는 를 계산하며, 여기서 X는 시간 인스턴트(time instant) k-p(k는 절대 시간(absolute time)이고 p는 상대적 지체량(relative lag))에서 시작하는 M개 요소의 트레이닝 시퀀스를 포함하며, *는 켤레 복소수를 의미하고, e()는 Xk-p를 이용하는 경우의 에러이고 W는 채널 추정(channel estimate)이다. 도 2에는 병렬 가중 컴퓨터(parallel weight computers)(201)(병렬 가중 컴퓨터(201-1)내지 (201-M)을 포함함)와, b) 가산기(adder)(203)와, c) 승산기(multiplier)(205)와 d) 새로운 가중 벡터 생성기(new weight vector producer)(207)가 도시되어 있다.
종래 기술에 비해 효율적인 계산을 영위하기 위하여, 적어도 2개의 병렬 가중 컴퓨터(201)와, 단지 M개(M은 채널 길이)만의 병렬 가중 컴퓨터(201)가 있다. 병렬 가중 컴퓨터(201) 각각은 를 계산한다. 이러한 목적을 위하여, 각 병렬 가중 컴퓨터(201)는 트레이닝 시퀀스 X와 시간 k에 실제 수신된 심볼인 d(k) 뿐만 아니라 가중 벡터 W의 최종값을 수신한다. 보다 구체적으로, (T는 트랜스포즈를 의미함)임을 주의해야 한다. 또한 d(k)는 스칼라인 반면, X 및 W는 벡터임에 주의해야 한다.
가산기(203)는 병렬 가중 컴퓨터(201) 각각의 출력을 가산하는바, 즉 병렬 가중 컴퓨터(201)에 의하여 출력되는 각 대응 위치의 벡터가 가산된다. 가산기(203)에 의한 출력으로서 생성되는 합 벡터는 승산기(205)에 공급되고, 승산기는 스텝 사이즈 μ로 합 벡터의 각 요소를 승산하여, μ로 합 벡터가 스케일링된다. 스케일링된 합 벡터는 그런 다음 새로운 가중 벡터 생성기(207)로 공급되는데, 새로운 가중 벡터 생성기(207)는 스케일링된 합 벡터를 새로운 가중 벡터 생성기(207)에 저장된 이전에 생성된 가중 벡터에 가산하고, 그 결과 값을 새로운 가중치로서 공급하며 또한 이를 저장한다.
본 명세서에서 직교 트레이닝 시퀀스로 지칭되는 직교 시퀀스는, 전형적으로 그것이 트레이닝 시퀀스로서 이용하기에 적합하다고 할지라도, 실제로 트레이닝을 위하여 이용된 적이 있어야 하는 것은 아님에 유의해야 한다. 또한, 이러한 직교 시퀀스는 동기화 목적을 위하여 이용될 수도 있다.
채널이 길이 Mnew을 가지는 유한 임펄스 응답 필터로 표현되도록 하는 직교 트레이닝 시퀀스가 적어도 두 개의 채널(각각은 Mnew보다 더 적은 Mold1 및 Mold2
의 길이를 가지며 Mold1과 Mold2가 어떠한 공통 소인수도 가지지 않는 경우 Mold1과 Mold2의 곱이 Mnew와 동일함)에 대한 기존의 직교 트레이닝 시퀀스로부터 전개될 수 있다. 적어도 2개의 병렬 가중 컴퓨터(201)와, 단지 M개(M은 채널 길이)만의 병렬 가중 컴퓨터(201)가 있으며 병렬 가중 컴퓨터(201)가 각각 을 계산하여 종래 기술에 비해 효율적인 계산을 영위할 수 있다.
Claims (15)
- 길이 Mnew의 채널에 대하여 새로운 직교 시퀀스(orthogonal sequence)를 전개하는(developing) 방법으로서,적어도 두 개의 관련 채널 각각에 대하여, old1 및 old2으로 각각 명명된 제 1 및 제 2 기존 직교 시퀀스- 상기 제 1 및 제 2 기존 직교 시퀀스는 각각 Mold1 및 Mold2의 길이를 가지며, Mold1과 Mold2의 곱은 Mnew와 동일하고 Mold1 및 Mold2는 어떠한 공통 소인수도 가지지 않음-를 선택하는 단계와,상기 시퀀스 old1을 Mold2회 반복하여 제 1 연결(concatenated) 시퀀스를 형성하는 단계와,상기 시퀀스 old2를 Mold1회 반복하여 제 2 연결 시퀀스를 형성하는 단계와,상기 제 1 연결 시퀀스의 각 항(term)을 상기 제 2 연결 시퀀스에서 대응하여 배치된 항으로 승산하는 단계와,상기 승산 단계에서 생성된 각각의 곱(product)을 대응하는 위치에 배치하여 상기 새로운 직교 시퀀스를 형성하는 단계를 포함하는직교 시퀀스 전개 방법.
- 제 1 항에 있어서,상기 선택 단계에서 이용될 직교 시퀀스의 존재를 판정하도록 특정한 변조 방식의 알파벳(a particular modulation scheme's alphabet) 및 소정의 채널 길이(given channel length)에 대한 각각의 가능한 조합에 대하여 탐색을 수행하는 단계를 더 포함하는직교 시퀀스 전개 방법.
- 삭제
- 삭제
- 삭제
- 제 1 및 제 2 기존 직교 시퀀스의 함수(function)로서 전개되는 새로운 직교 시퀀스 - 상기 새로운 직교 시퀀스는 길이 Mnew의 채널에 대한 것임- 를 전개하는 장치로서,적어도 두 개의 채널에 대하여, old1 및 old2으로 각각 명명된 상기 제 1 및 제 2 기존 직교 시퀀스 - 상기 제 1 및 제 2 기존 직교 시퀀스는 각각 Mold1 및 Mold2의 길이를 가지며, Mold1과 Mold2의 곱은 Mnew와 동일하고 Mold1 및 Mold2는 어떠한 공통 소인수도 갖지 않음- 를 선택하는 수단과,상기 시퀀스 old1을 Mold2회 반복하여 제 1 연결(concatenated) 시퀀스를 형성하는 수단과,상기 시퀀스 old2를 Mold1회 반복하여 제 2 연결 시퀀스를 형성하는 수단과,상기 제 1 연결 시퀀스의 각 항(term)을 상기 제 2 연결 시퀀스에서 대응하여 배치된 항으로 승산하는 수단과,상기 승산 수단에서 생성된 각각의 곱(product)을 대응하는 위치에 배치하여 상기 새로운 직교 시퀀스를 형성하는 수단을 포함함으로써, 상기 새로운 직교 시퀀스를 전개하기 위한 상기 함수를 산출하는직교 시퀀스 전개 장치.
- 삭제
- 삭제
- 제 1 및 제 2 기존 직교 시퀀스의 함수(function)로서 전개되는 새로운 직교 시퀀스 - 상기 새로운 직교 시퀀스는 길이 Mnew의 채널에 대한 것임- 를 사용하도록 구성된(adapted) 수신기로서,상기 새로운 직교 시퀀스를 전개하기 위한 상기 함수는,적어도 두 개의 채널에 대하여, old1 및 old2으로 각각 명명된 상기 제 1 및 제 2 기존 직교 시퀀스- 상기 제 1 및 제 2 기존 시퀀스는 각각 Mold1 및 Mold2의 길이를 가지며, Mold1과 Mold2의 곱은 Mnew와 동일하고 Mold1 및 Mold2는 어떠한 공통 소인수도 가지지 않음- 를 선택하는 단계와,상기 시퀀스 old1을 Mold2회 반복하여 제 1 연결(concatenated) 시퀀스를 형성하는 단계와,상기 시퀀스 old2를 Mold1회 반복하여 제 2 연결 시퀀스를 형성하는 단계와,상기 제 1 연결 시퀀스의 각 항(term)을 상기 제 2 연결 시퀀스에서 대응하여 배치된 항으로 승산하는 단계와,상기 승산 단계에서 생성된 각각의 곱(product)을 대응하는 위치에 배치하여 상기 새로운 직교 시퀀스를 형성하는 단계를 포함하는수신기.
- 삭제
- 삭제
- 삭제
- 제 1 및 제 2 기존 직교 시퀀스의 함수(function)로서 전개되는 새로운 직교 시퀀스를 사용하도록 구성된(adapted) 수신기로서,상기 새로운 직교 시퀀스를 각각 수신하는 다수의 병렬 가중 컴퓨터(parallel weight computers)와,상기 병렬 가중 컴퓨터의 출력을 수신하고 가산하도록 결합된 가산기와,상기 가산기에 의한 출력으로서 생성된 벡터를 스텝 사이즈로 스케일링(scaling)하는 승산기와,출력으로서 이전에 생성된 가중 벡터와 상기 승산기에 의하여 공급된 스케일링 벡터의 함수(function)로서 새로운 가중 벡터를 공급하는 새로운 가중 벡터 생성기(a new weight vector producer)를 포함하는수신기.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/648,983 US8165246B1 (en) | 2000-08-28 | 2000-08-28 | Training sequence for low latency LMS implementation |
US09/648,983 | 2000-08-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020018013A KR20020018013A (ko) | 2002-03-07 |
KR100841851B1 true KR100841851B1 (ko) | 2008-06-27 |
Family
ID=24603011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010051650A KR100841851B1 (ko) | 2000-08-28 | 2001-08-27 | 직교 시퀀스 전개 방법 및 장치와 수신기 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8165246B1 (ko) |
EP (1) | EP1187410A1 (ko) |
JP (1) | JP5078206B2 (ko) |
KR (1) | KR100841851B1 (ko) |
AU (1) | AU6355901A (ko) |
BR (1) | BR0103579A (ko) |
CA (1) | CA2351100C (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7154964B1 (en) * | 2001-04-09 | 2006-12-26 | At&T Corp. | Creating training sequences for space-time diversity arrangements |
US7433418B1 (en) | 2001-09-28 | 2008-10-07 | Arraycomm, Llc | Method and apparatus for efficient storage of training sequences for peak to average power constrained modulation formats |
US8325847B2 (en) | 2001-09-28 | 2012-12-04 | Intel Corporation | Method and apparatus for efficient storage of training sequences for peak to average power constrained modulation formats |
US8503928B2 (en) | 2008-06-18 | 2013-08-06 | Mediatek Inc. | Method and system for beamforming training and communications apparatuses utilizing the same |
JP5813880B2 (ja) * | 2011-09-19 | 2015-11-17 | カイマブ・リミテッド | ヒトへの使用に合わせて作製された抗体、可変ドメインおよび鎖 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4374412A (en) * | 1965-05-25 | 1983-02-15 | Schaffner Mario R | Circulating page loose system |
US4977599A (en) * | 1985-05-29 | 1990-12-11 | International Business Machines Corporation | Speech recognition employing a set of Markov models that includes Markov models representing transitions to and from silence |
JP2938883B2 (ja) * | 1988-01-13 | 1999-08-25 | エヌシーアール インターナショナル インコーポレイテッド | 多点データ・モデム通信システム |
JP2527104B2 (ja) * | 1990-01-22 | 1996-08-21 | 三菱電機株式会社 | 直交系列発生器および直交系列発生器を備えたレ―ダ装置 |
US5450456A (en) * | 1993-11-12 | 1995-09-12 | Daimler Benz Ag | Method and arrangement for measuring the carrier frequency deviation in a multi-channel transmission system |
US6665308B1 (en) * | 1995-08-25 | 2003-12-16 | Terayon Communication Systems, Inc. | Apparatus and method for equalization in distributed digital data transmission systems |
JP3187304B2 (ja) * | 1995-10-02 | 2001-07-11 | 松下電器産業株式会社 | スペクトラム拡散方式通信装置 |
JPH1013918A (ja) * | 1996-06-19 | 1998-01-16 | Toshiba Corp | 符号分割多元接続方式を採用した移動通信システムとその無線通信装置 |
US5732113A (en) * | 1996-06-20 | 1998-03-24 | Stanford University | Timing and frequency synchronization of OFDM signals |
US5787223A (en) * | 1996-09-17 | 1998-07-28 | Lucent Technologies Inc. | Storage of digital data as analog signals |
US5961463A (en) * | 1998-08-24 | 1999-10-05 | General Electric Company | Nonlinear imaging using orthogonal transmit and receive codes |
US6113545A (en) * | 1998-04-20 | 2000-09-05 | General Electric Company | Ultrasonic beamforming with improved signal-to-noise ratio using orthogonal complementary sets |
US6526091B1 (en) * | 1998-08-17 | 2003-02-25 | Telefonaktiebolaget Lm Ericsson | Communication methods and apparatus based on orthogonal hadamard-based sequences having selected correlation properties |
US6567482B1 (en) * | 1999-03-05 | 2003-05-20 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for efficient synchronization in spread spectrum communications |
US6141567A (en) * | 1999-06-07 | 2000-10-31 | Arraycomm, Inc. | Apparatus and method for beamforming in a changing-interference environment |
US6956818B1 (en) * | 2000-02-23 | 2005-10-18 | Sun Microsystems, Inc. | Method and apparatus for dynamic class-based packet scheduling |
US6473467B1 (en) * | 2000-03-22 | 2002-10-29 | Qualcomm Incorporated | Method and apparatus for measuring reporting channel state information in a high efficiency, high performance communications system |
US6816879B1 (en) * | 2000-12-02 | 2004-11-09 | Oracle International Corp. | System and method for serving pre-generated presentation views of requested data |
KR100393370B1 (ko) * | 2001-04-25 | 2003-07-31 | 주식회사 메디슨 | 직교 골레이 코드를 이용하는 초음파 영상 형성 방법 및장치 |
US6934720B1 (en) * | 2001-08-04 | 2005-08-23 | Oracle International Corp. | Automatic invalidation of cached data |
KR100419806B1 (ko) * | 2001-12-31 | 2004-02-21 | 주식회사 메디슨 | 평면파를 이용하는 초음파 영상의 합성 구경 집속 방법 |
FR2851098B1 (fr) * | 2003-02-10 | 2006-08-25 | Nortel Networks Ltd | Procede de traitement d'un signal par un recepteur radio et recepteur radio pour la mise en oeuvre du procede |
-
2000
- 2000-08-28 US US09/648,983 patent/US8165246B1/en not_active Expired - Lifetime
-
2001
- 2001-03-12 EP EP01302240A patent/EP1187410A1/en not_active Ceased
- 2001-06-20 CA CA002351100A patent/CA2351100C/en not_active Expired - Fee Related
- 2001-08-21 AU AU63559/01A patent/AU6355901A/en not_active Abandoned
- 2001-08-22 BR BR0103579-7A patent/BR0103579A/pt not_active Application Discontinuation
- 2001-08-27 KR KR1020010051650A patent/KR100841851B1/ko not_active IP Right Cessation
- 2001-08-28 JP JP2001258491A patent/JP5078206B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
"Spreading codes for direct sequence CDMA and wideband CDMA cellular networks", IEEE COMMUNICATIONS MAGAZINE, 1998.09 * |
Also Published As
Publication number | Publication date |
---|---|
EP1187410A1 (en) | 2002-03-13 |
CA2351100A1 (en) | 2002-02-28 |
US8165246B1 (en) | 2012-04-24 |
CA2351100C (en) | 2009-09-15 |
JP5078206B2 (ja) | 2012-11-21 |
KR20020018013A (ko) | 2002-03-07 |
JP2002158721A (ja) | 2002-05-31 |
AU6355901A (en) | 2002-03-07 |
BR0103579A (pt) | 2002-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6526415B2 (ja) | ベクトル・プロセッサおよび方法 | |
KR101084144B1 (ko) | Ofdm 또는 ofdma 통신 시스템에서의 첨두전력 대평균전력비 개선 방법 및 그 장치 | |
JP6506767B2 (ja) | 受信装置、フレーム同期方法、送信装置、送信方法、およびプログラム | |
Pei et al. | Perfect Gaussian integer sequences of arbitrary length | |
KR20020038962A (ko) | 다중 사용자의 cdma 신호 검출용 수신기 | |
JP2007243277A (ja) | 受信装置、受信方法、ならびに、プログラム | |
JP5074148B2 (ja) | 最尤復号化方法、最尤復号装置、及び受信機 | |
Muhammad et al. | A graph theoretic approach for synthesizing very low-complexity high-speed digital filters | |
CN101536333B (zh) | 联合检测方法及其系统 | |
KR100841851B1 (ko) | 직교 시퀀스 전개 방법 및 장치와 수신기 | |
Choo et al. | Complexity reduction of digital filters using shift inclusive differential coefficients | |
US6658072B1 (en) | Digital communication system transmitting and receiving devices therefor and frame synchronization detection circuit | |
US20040248515A1 (en) | Multi-user detection | |
JPH06261021A (ja) | Cdmaシステムに使用される装置と方法 | |
CN111262642B (zh) | 用插入法生成二型二元非周期z互补序列对信号生成方法与装置 | |
Choo et al. | Two's complement computation sharing multiplier and its applications to high performance DFE | |
Lazar et al. | Fast recovery algorithms for time encoded bandlimited signals | |
Zhong et al. | QRD-RLS adaptive equalizer and its CORDIC-based implementation for CDMA systems | |
JP2009130579A (ja) | 受信信号処理装置 | |
RU2635552C1 (ru) | Способ передачи информации в системе связи с шумоподобными сигналами | |
US10530418B1 (en) | Fast correlation of prometheus orthonormal sets (PONS) for communications | |
US20020176484A1 (en) | Vector tree correlator for variable spreading rates | |
JP5113063B2 (ja) | データ送信方法、データ送信装置、データ受信装置、符号語セットの作成方法及び移動通信方法 | |
JP2004173183A (ja) | ラグランジェ補間サンプリングレート変換装置 | |
Alimohammad et al. | A single-FPGA multipath MIMO fading channel simulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130607 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140616 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150612 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160613 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170609 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |