CN111262642B - 用插入法生成二型二元非周期z互补序列对信号生成方法与装置 - Google Patents

用插入法生成二型二元非周期z互补序列对信号生成方法与装置 Download PDF

Info

Publication number
CN111262642B
CN111262642B CN202010043994.0A CN202010043994A CN111262642B CN 111262642 B CN111262642 B CN 111262642B CN 202010043994 A CN202010043994 A CN 202010043994A CN 111262642 B CN111262642 B CN 111262642B
Authority
CN
China
Prior art keywords
binary
shift register
complementary sequence
sequence
aperiodic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010043994.0A
Other languages
English (en)
Other versions
CN111262642A (zh
Inventor
曾凡鑫
李国军
周秀娜
叶昌荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University of Post and Telecommunications
Original Assignee
Chongqing University of Post and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University of Post and Telecommunications filed Critical Chongqing University of Post and Telecommunications
Priority to CN202010043994.0A priority Critical patent/CN111262642B/zh
Publication of CN111262642A publication Critical patent/CN111262642A/zh
Application granted granted Critical
Publication of CN111262642B publication Critical patent/CN111262642B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J13/00Code division multiplex systems
    • H04J13/10Code generation
    • H04J13/14Generation of codes with a zero correlation zone
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J13/00Code division multiplex systems
    • H04J13/0007Code type
    • H04J13/0011Complementary

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明属于通信系统技术领域,特别涉及一种用插入法生成二型二元非周期Z互补序列对信号生成方法与装置,包括任意选定偶长度的二元戈莱互补序列对(ab)作为种子对;任意选定s个整数ri和长度为Mi的二元矢量;任意选定t个整数dj和长度为Kj的二元矢量;将第i个矢量插入序列a的第ri个码元前获得序列e;将第j个矢量插入序列b的第dj个码元前,获得序列w;输出二型二元Z互补序列对信号(ew);本发明获得的序列对在序列长度、零相关区宽度可调,能产生达到最大零相关区宽度的奇长度二型二元非周期Z互补序列对;此外,一种可实现的装置被提供;本发明可应用于信号处理、通信系统和大规模集成电路测试等。

Description

用插入法生成二型二元非周期Z互补序列对信号生成方法与 装置
技术领域
本发明属于通信系统技术领域,特别涉及一种用插入法生成二型二元非周期Z互补序列对信号生成方法与装置。
背景技术
二型二元非周期Z互补序列对由两条相等长度N的序列构成,其特点在于这两条序列的非周期自相关函数的和在最大时移位置点,即时移τ=N-1附近有一零相关区(zerocorrelation zone,简称ZCZ)。例如,下面的长度N=11的二元序列对:
a=(1,-1,-1,1,-1,-1,1,-1,-1,-1,1)
b=(1,-1,-1,-1,-1,-1,-1,-1,1,1,-1)的非周期自相关函数的和为:
(22,2,-2,6,2,-2,0,0,0,0,0)(0≤时移τ≤10)。
非常明显,在最大时移点τ=10附近有5个零,即这对序列有零相关区宽度为Z=6。因此,(a,b)是奇长度N=11、零相关区宽度Z=6的二型二元非周期Z互补序列对。
特别地,当ZCZ区包含全部非零时移时,二型二元非周期Z互补序列对就退化为二元戈莱互补序列对(其概念见P.Z.Fan and M.Darnell,Sequence Design forCommunications Applications,John Wiley&Sons INC.,1996第13章第1节),戈莱互补序列对的长度必有形式N'=2α10β26γ,其中,α、β、γ是非负整数(下同)。
二型二元非周期Z互补序列对可应用于通信抗多径干扰。例如,在偏僻的农村通信环境中,通信收发间的视距距离远小于两者旁边的高山,因此,高山造成通信信号有很大的最小时延的多径干扰,如图2所示。明显地,如果这些时延信号全部落入ZCZ区内,那么,由于相关函数为零,所以不会对相关检测产生干扰,从而达到有效抑制多径干扰的目的。因此,零相关区的宽度越大越好。另一方面,通常零相关区较小时序列对数量会较多,反之,数量较少,因此,通信条件不好时可以增大零相关区宽度,即相当于减少在线用户数量来改善通信质量,反之,可以减小零相关区宽度来提高在线用户数量。可见,零相关区可变有利于通信系统更好工作。除此之外,二型二元非周期Z互补序列对也可作为雷达信号、声纳信号,等等。
在2014年,二型二元非周期Z互补序列对的概念被提出并且其特性被讨论(Z.L.Liu,U.Parampalli,and Y.L.Guan,“Optimal odd-length binary Z-complementarypairs”,IEEE Trans.Inf.Theory,vol.60,no.9,pp.5768-5781,Sep.2014.),长度为偶数N的二型二元非周期Z互补序列对的最大零相关区宽度为N-2,长度为奇数N的二型二元非周期Z互补序列对的最大零相关区宽度为(N+1)/2,此外,基于广义布尔函数产生的长度为2m的二元Golay-Davis-Jedwab互补序列对(J.A.Davis and J.Jedwab,``Peak-to-meanpower control in OFDM,Golay complementary sequences,and Reed-Muller codes,”IEEETrans.Inf.Theory,vol.45,no.7,pp.2397-2417,Nov.1999.),其中,整数m≥2(下同),使用插入法,一类奇长度为N=2m+1的二型二元非周期Z互补序列对被构造,使用删除法,另一类奇长度为N=2m-1的二型二元非周期Z互补序列对被构造,且两类获得序列对有最大零相关区宽度为(N+1)/2。2018年,基于迭代插入法,一类长度为N=2m+3的二型二元非周期Z互补序列对被设计(B.S.Shen,Y.Yang,Z.C.Zhou,P.Z.Fan,and Y.L.Guan,New optimalbinary Z-complementary pairs of odd length2m+3,IEEE Signal ProcessingLetters,vol.26,no.12,pp.1931-1934,Dec.2019);同年,基于插入法和长度为N'=2α10β26γ二元戈莱互补序列对,一类奇长度N=N′+1或N=2N'+1二型二元非周期Z互补序列对被产生(A.R.Adhikary,S.Majhi,Z.L.Liu,and Y.L.Guan,``New sets of optimal odd-lengthbinary Z-complementary pairs”,IEEE Trans.Inf.Theory,Early Access,Oct.2019.),产生的长度为N=N'+1的序列对不是全部达到最大零相关区宽度(N+1)/2,长度为N=2N'+1达到最大零相关区宽度(N+1)/2。
总之,现有技术中对于二型二元非周期Z互补序列对的构造方法很少,且不能产生全部所需长度,不能实现零相关区宽度可调,构造过程较为复杂,实现过程较为困难等缺点。
发明内容
为了能够得到一种结构简单、实现容易的二型二元非周期Z互补序列对,本发明提出一种用插入法生成二型二元非周期Z互补序列对信号生成方法与装置,具体包括以下步骤:
S1、任意选定偶长度为N'的二元戈莱互补序列对(ab)作为种子对;
S2、任意选定s个正整数ri和s个正整数Mi,其中,1≤s≤N'-1,1≤i≤s,并且1<r1<r2<…<rs<N',任意选定长度为Mi的二元矢量,记为u(ri,Mi);
S3、任意选定t个正整数dj和t个正整数Kj,其中,1≤t≤N'-1,1≤j≤t,并且1<d1<d2<…<dt<N',任意选定长度为Kj的二元矢量,记为v(dj,Kj);
S4、将第i个矢量u(ri,Mi)插入序列a的第ri个码元前,所获得的长度为N1=N'+M1+…+Ms的序列作为e
S5、将第j个矢量v(dj,Kj)插入序列b的第dj个码元前,所获得的长度为N2=N'+K1+…+Kt的序列作为w,输出二型二元非周期Z互补序列对信号(ew)。
进一步的,N=N1=N2时,序列对(ew)是长度为N的二型二元非周期Z互补序列对,并且有零相关区宽度Z≥min{r1-1,d1-1,N'-rs+1,N'-dt+1}+1,当M1+…+Ms=K1+…+Kt=偶数时,序列对(ew)为偶数长度的二型二元非周期互补序列对;当M1+…+Ms=K1+…+Kt=奇数时,序列对(ew)为奇数长度的二型二元非周期互补序列对。
进一步的,当s=t=1,r1=N'/2+1,d1=N'/2+1,M1=K1=1时,序列对(ew)是有奇长度为N=N'+1的二型二元非周期Z互补序列对,并且有最大的零相关区宽度Z=(N+1)/2。
本发明还提供一种用插入法生成非周期Z互补序列对信号装置,包括用插入法生成非周期Z互补序列对信号装置,包括控制电路、二元戈莱互补序列对数据库、开关电路1、移位寄存器1、开关电路2、移位寄存器2、二型二元非周期Z互补序列对数据库,其中:
控制电路,用于控制开关的状态以及序列的插入;
二元戈莱互补序列对数据库,用于存储二元戈莱互补序列对(ab);
开关电路1,用于控制二元戈莱互补序列对数据库与移位寄存器1或者移位寄存器2的连接;
移位寄存器1,用于实现插入功能及插入矢量后序列的暂存;
开关电路2,用于控制移位寄存器1与二型二元非周期Z互补序列对数据库的连接;
移位寄存器2,用于存储待插入矢量;
二型二元非周期Z互补序列对数据库,用于存储二型二元非周期Z互补序列对(ew)。
进一步的,二型二元非周期Z互补序列对中序列e的生成过程包括:
控制电路控制开关电路1和开关电路2处于关状态,对移位寄存器1以及移位寄存器2进行清零操作;
将选定长度的二元矢量u(ri,Mi)储存于以为寄存器2中;
控制电路通过控制开关电路1令二元戈莱互补序列对数据库与移位寄存器1连接,将数据库中选定的序列a的码元串行移入移位寄器1中;
当一位至第ri-1个码元时,控制电路通过控制开关电路1令二元戈莱互补序列对数据库与移位寄存器2连接,并控制移位寄存器2将二元矢量u(ri,Mi)移入移位寄存器1中;
重复前述操作,直到所有二元矢量以及序列a的码元均移入移位寄存器1,获得二型二元非周期Z互补序列e
控制电路控制开关电路1处于关状态、开关电路2处于开状态,控制电路控制移位寄存器1将产生的二型二元非周期Z互补序列e移入二型非周期二元Z互补序列对数据库储存。
进一步的,二型二元非周期Z互补序列对中序列w的生成过程包括:
控制电路控制开关电路1和开关电路2处于关状态,对移位寄存器1以及移位寄存器2进行清零操作;
将选定长度的二元矢量v(dj,Kj)储存于以为寄存器2中;
控制电路通过控制开关电路1令二元戈莱互补序列对数据库与移位寄存器1连接,将数据库中选定的序列b的码元串行移入移位寄器1中;
当一位至第di-1个码元时,控制电路通过控制开关电路1令二元戈莱互补序列对数据库与移位寄存器2连接,并控制移位寄存器2将二元矢量v(dj,Kj)移入移位寄存器1中;
重复前述操作,直到所有二元矢量以及序列b的码元均移入移位寄存器1,获得二型二元非周期Z互补序列w
控制电路控制开关电路1处于关状态、开关电路2处于开状态,控制电路控制移位寄存器1将产生的二型二元非周期Z互补序列w移入二型非周期二元Z互补序列对数据库储存。
本发明通过任意选取长度为N'的二元戈莱互补序列对作为本发明的种子对,所获得的二型二元非周期Z互补序列对在序列长度、零相关区宽度可调,能产生达到最大零相关区宽度的奇长度二型二元非周期Z互补序列对;本发明可应用于信号处理、通信系统和大规模集成电路测试等。
附图说明
图1是本发明用插入法生成二型二元非周期Z互补序列对信号生成方法的原理框图;
图2是本发明用插入法生成二型二元非周期Z互补序列对信号与装置的应用场景之一的示意框图;
图3是本发明用插入法生成二型二元非周期Z互补序列对信号与装置的实现装置原理结构图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明提供一种用插入法生成二型二元非周期Z互补序列对信号生成方法与装置,如图1,在序列中插入二元矢量,具体包括以下步骤:
S1、任意选定偶长度为N'的二元戈莱互补序列对(ab)作为种子对;
S2、任意选定s个正整数ri和s个正整数Mi,其中,1≤s≤N'-1,1≤i≤s,并且1<r1<r2<…<rs<N',任意选定长度为Mi的二元矢量,记为u(ri,Mi);
S3、任意选定t个正整数dj和t个正整数Kj,其中,1≤t≤N'-1,1≤j≤t,并且1<d1<d2<…<dt<N',任意选定长度为Kj的二元矢量,记为v(dj,Kj);
S4、将第i个矢量u(ri,Mi)插入序列a的第ri个码元前,所获得的长度为N1=N'+M1+…+Ms的序列作为e
S5、将第j个矢量v(dj,Kj)插入序列b的第dj个码元前,所获得的长度为N2=N'+K1+…+Kt的序列作为w,输出二型二元非周期Z互补序列对信号(ew)。
为了方便理解,本实施例取N'=10时的二元戈莱互补序列作为种子对,表示为:
a=(1,1,-1,1,-1,1,-1,-1,1,1)
b=(1,1,-1,1,1,1,1,1,-1,-1)
作为一种实施方式,当取s=2,r1=3,r2=7,M1=2,M2=5,u(r1,M1)=(1,1),u(r2,M2)=(-1,1,1,1,-1)和t=4,d1=4,d2=5,d3=6,d4=7,K1=1,K2=3,K3=2,K4=1,v(d1,K1)=(-1),v(d2,K2)=(-1,-1,-1),v(d3,K3)=(1,1),v(d4,K4)=(-1),那么经过本发明方法得到的序列的长度为N=N'+M1+M2=N'+K1+K2+K3+K4=17,序列表示为:
e=(1,1,1,1,-1,1,-1,1,-1,1,1,1,-1,-1,-1,1,1)
w=(1,1,-1,-1,1,-1,-1,-1,1,1,1,1,-1,1,1,-1,-1)
因为min{r1-1,d1-1,N'-r2+1,N'-d4+1}=2,所以,产生的序列对(e,w)有零相关区宽度为Z=3。经计算,序列对(e,w)的非周期自相关函数和为:
(34,2,-2,-8,2,-2,-2,-4,0,6,6,-4,-4,4,2,0,0)(0≤时移τ≤16)
作为另一种实施方式,取s=1,r1=N'/2+1=6,u(r1,M1)=(1)和t=1,d1=N'/2+1,v(d1,K1)=(-1),那么经过本发明方法得到的序列的长度为N=N'+1=11,序列表示为:
e=(1,1,-1,1,-1,1,1,-1,-1,1,1)
w=(1,1,-1,1,1,-1,1,1,1,-1,-1)
经计算,序列对(e,w)的非周期自相关函数和为:
(22,-2,-6,2,2,2,0,0,0,0,0)(0≤时移τ≤10)
有零关区宽度Z=6。
本专利与背景技术中Liu等人、Shen等人和Adhikary等人的插入方法相比,存在以下的不同之处:
(1)本专利插入的码元可以是1个,多个,也可以是一个二元矢量,多个二元矢量,Liu等人和Adhikary等人的插入方法只能插入1个码元,Shen等人的方法插入三个码元;
(2)本专利插入的位置可以是种子对第1个码元后和最后1个码元前之间的任何位置,Liu等人的方法插入位置在种子对的中间,或者同时在种子对第1个码元前或者同时在最后1个码元后或者一前一后,Adhikary等人的方法位置在种子对第1个码元前或者最后1个码元后,Shen等人的方法插入位置是特定,Shen等人在其文献(B.S.Shen,Y.Yang,Z.C.Zhou,P.Z.Fan,and Y.L.Guan,New optimal binary Z-complementary pairs of oddlength 2m+3,IEEE Signal Processing Letters,vol.26,no.12,pp.1931-1934,Dec.2019)的表1中列出;
(3)Liu等人和Shen等人的方法只能以二元Golay-Davis-Jedwab互补序列对为种子对,本专利以二元戈莱互补序列对为种子对,二元Golay-Davis-Jedwab互补序列对是二元戈莱互补序列对的一个真子集;
(4)本专利插入1个码元在种子对的中间时,与Liu等人的方法相同,但是,Liu等人的方法只能产生奇长度为N=2m+1的二型非周期Z互补序列对,此外,Shen等人的方法只能产生奇长度为N=2m+3的二型非周期Z互补序列对,本专利产生奇长度为N=2α10β26γ+1的二型非周期Z互补序列对,有更多的长度可供应用选择。
(5)Adhikary等人的方法插入1个码元在种子对中,只有所获得的序列对长度为N=2N'+1时才有最大零相关区宽度Z=(N+1)/2=N'+1,其余长度N=N'+1的序列对的零相关区宽度Z不一定达到(N+1)/2=N'/2+1,本专利插入1个码元在种子对的中间所获得的长度为N=N′+1的序列对都有最大零相关区宽度Z=(N+1)/2=N'/2+1,其中,N'=2α10β26γ
(6)本专利产生的序列对的零相关区宽度可随插入位置改变而改变,但是,Liu等人、Shen等人和Adhikary等人的方法产生的序列对的零相关区宽度不变。
(7)本专利产生的序列对的长度可以是偶数,也可以是奇数,但是,Liu等人、Shen等人和Adhikary等人的方法只能产生奇长度的序列对。
如图3,其中R1表示开关电路1,与当开关电路1置于G点表示处于关状态、处于A点表示二元个莱互补序列对数据库与移位寄存器1连接、处于B点表示二元个莱互补序列对数据库与移位寄存器2连接;当开关电路2置于H点为关状态、与点C连接表示以为移位寄存器1与二型非周期二元Z互补序列对数据库连接,其中生成序列e的过程包括:
时序控制电路控制开关R1置于G点,R2置于H点,然后对两个移位寄存器清零;
将选定长度为Mi的二元矢量u(ri,Mi)按对应于下标i从小到大的顺序储存于移位寄存器2中,其中,1≤i≤s;
开关R1置于A点,开关R2接H点,控制电路控制将二元戈莱互补序列对数据库中选定的序列a的码元串行移入移位寄器1中至到第r1个码元前止;
开关R1接于B点,控制电路控制移位寄存器2将长度为M1的二元矢量u(r1,M1)矢量移入移位寄存器1中,从而完成第1个二元矢量的插入;
开关R1接于A点,控制电路控制序列a的码元继续串行移入移位寄存器1至到第r2个码元前止;
开关R2接于B点,控制电路控制移位寄存器2将长度为M2的二元矢量u(r2,M2)矢量移入移位寄存器1中,从而完成第2个二元矢量的插入;
以此类推,当第s个二元矢量插入完成后,控制电路控制序列a的剩余第rs个码元及其后面的全部码元都移至移位寄存器1后止,二型二元非周期Z互补序列e产生完毕;
开关R1接于G点,开关R2接于C点,控制电路控制移位寄存器1将产生的二型二元非周期Z互补序列e移入二型非周期二元Z互补序列对数据库储存或其他应用电路。
同理,二型二元非周期Z互补序列对中序列w的生成过程包括:
时序控制电路控制开关R1置于G点,R2置于H点,然后对两个移位寄存器清零;
将选定长度为Kj的二元矢量v(dj,Kj)按对应于下标j从小到大的顺序储存于移位寄存器2中,其中,1≤j≤t;
开关R1置于A点,开关R2接H点,控制电路控制将二元戈莱互补序列对数据库中选定的序列b的码元串行移入移位寄器1中至到第d1个码元前止;
开关R1接于B点,控制电路控制移位寄存器2将长度为K1的二元矢量v(d1,K1)矢量移入移位寄存器1中,从而完成第1个二元矢量的插入;
开关R1接于A点,控制电路控制序列b的码元继续串行移入移位寄存器1至到第d2个码元前止;
开关R2接于B点,控制电路控制移位寄存器2将长度为K2的二元矢量v(d2,K2)矢量移入移位寄存器1中,从而完成第2个二元矢量的插入;
以此类推,当第t个二元矢量插入完成后,控制电路控制序列b的剩余第dt个码元及其后面的全部码元都移至移位寄存器1后止,二型二元非周期Z互补序列w产生完毕;
开关R1接于G点,开关R2接于C点,控制电路控制移位寄存器1将产生的二型二元非周期Z互补序列w移入二型非周期二元Z互补序列对数据库储存或其他应用电路。
之后,实现装置根据需要,可以继续产生所需的二型二元非周期Z互补序列对或待机或停机。
特别的,本发明中的二元矢量,例如v(dj,Kj),是指在原序列的第dj个码元的前面处入的矢量;另外,本发明中二元矢量是由序列应用者根据需要设计并在控制电路中生成的,二元矢量的具体。
本发明全部或部分步骤是可以通过程序来指令相关的硬件来完成,该程序可以存储于一计算机可读存储介质中,存储介质可以包括:ROM、RAM、磁盘或光盘等。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。

Claims (3)

1.用插入法生成二型二元非周期Z互补序列对信号生成方法,其特征在于,包括以下步骤:
S1、任意选定偶长度为N'的二元戈莱互补序列对(ab)作为种子对;
S2、任意选定s个正整数ri和s个正整数Mi,其中,1≤s≤N'-1,1≤i≤s,并且1<r1<r2<…<rs<N',任意选定长度为Mi的二元矢量,记为u(ri,Mi);
S3、任意选定t个正整数dj和t个正整数Kj,其中,1≤t≤N'-1,1≤j≤t,并且1<d1<d2<…<dt<N',任意选定长度为Kj的二元矢量,记为v(dj,Kj);
S4、将第i个矢量u(ri,Mi)插入序列a的第ri个码元前,所获得的长度为N1=N'+M1+…+Ms的序列作为e
S5、将第j个矢量v(dj,Kj)插入序列b的第dj个码元前,所获得的长度为N2=N'+K1+…+Kt的序列作为w,输出二型二元非周期Z互补序列对信号(ew);N=N1=N2时,序列对(ew)是长度为N的二型二元非周期Z互补序列对,并且有零相关区宽度Z≥min{r1-1,d1-1,N'-rs+1,N'-dt+1}+1,当M1+…+Ms=K1+…+Kt=偶数时,序列对(ew)为偶数长度的二型二元非周期互补序列对;当M1+…+Ms=K1+…+Kt=奇数时,序列对(ew)为奇数长度的二型二元非周期互补序列对。
2.根据权利要求1所述的用插入法生成二型二元非周期Z互补序列对信号生成方法,其特征在于,当s=t=1,r1=N'/2+1,d1=N'/2+1,M1=K1=1时,序列对(ew)是有奇长度为N=N'+1的二型二元非周期Z互补序列对,并且有最大的零相关区宽度Z=(N+1)/2。
3.用插入法生成二型二元非周期Z互补序列对信号生成装置,其特征在于,包括控制电路、二元戈莱互补序列对数据库、开关电路1、移位寄存器1、开关电路2、移位寄存器2、二型二元非周期Z互补序列对数据库,其中:
控制电路,用于控制开关的状态以及序列的插入;
二元戈莱互补序列对数据库,用于存储二元戈莱互补序列对(ab);
开关电路1,用于控制二元戈莱互补序列对数据库与移位寄存器1或者移位寄存器2的连接;
移位寄存器1,用于实现插入功能及插入矢量后序列的暂存;
开关电路2,用于控制移位寄存器1与二型二元非周期Z互补序列对数据库的连接;
移位寄存器2,用于存储待插入矢量;
二型二元非周期Z互补序列对数据库,用于存储二型二元非周期Z互补序列对(ew);其中二型二元非周期Z互补序列对中序列e的生成过程包括:
控制电路控制开关电路1和开关电路2处于关状态,对移位寄存器1以及移位寄存器2进行清零操作;
将选定长度的二元矢量u(ri,Mi)储存于以为寄存器2中;
控制电路通过控制开关电路1令二元戈莱互补序列对数据库与移位寄存器1连接,将数据库中选定的序列a的码元串行移入移位寄器1中;
当一位至第ri-1个码元时,控制电路通过控制开关电路1令二元戈莱互补序列对数据库与移位寄存器2连接,并控制移位寄存器2将二元矢量u(ri,Mi)移入移位寄存器1中;
重复前述操作,直到所有二元矢量以及序列a的码元均移入移位寄存器1,获得二型二元非周期Z互补序列e
控制电路控制开关电路1处于关状态、开关电路2处于开状态,控制电路控制移位寄存器1将产生的二型二元非周期Z互补序列e移入二型非周期二元Z互补序列对数据库储存;
二型二元非周期Z互补序列对中序列w的生成过程包括:
控制电路控制开关电路1和开关电路2处于关状态,对移位寄存器1以及移位寄存器2进行清零操作;
将选定长度的二元矢量v(dj,Kj)储存于以为寄存器2中;
控制电路通过控制开关电路1令二元戈莱互补序列对数据库与移位寄存器1连接,将数据库中选定的序列b的码元串行移入移位寄器1中;
当一位至第dj-1个码元时,控制电路通过控制开关电路1令二元戈莱互补序列对数据库与移位寄存器2连接,并控制移位寄存器2将二元矢量v(dj,Kj)移入移位寄存器1中;
重复前述操作,直到所有二元矢量以及序列b的码元均移入移位寄存器1,获得二型二元非周期Z互补序列w
控制电路控制开关电路1处于关状态、开关电路2处于开状态,控制电路控制移位寄存器1将产生的二型二元非周期Z互补序列w移入二型非周期二元Z互补序列对数据库储存。
CN202010043994.0A 2020-01-15 2020-01-15 用插入法生成二型二元非周期z互补序列对信号生成方法与装置 Active CN111262642B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010043994.0A CN111262642B (zh) 2020-01-15 2020-01-15 用插入法生成二型二元非周期z互补序列对信号生成方法与装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010043994.0A CN111262642B (zh) 2020-01-15 2020-01-15 用插入法生成二型二元非周期z互补序列对信号生成方法与装置

Publications (2)

Publication Number Publication Date
CN111262642A CN111262642A (zh) 2020-06-09
CN111262642B true CN111262642B (zh) 2022-02-22

Family

ID=70952144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010043994.0A Active CN111262642B (zh) 2020-01-15 2020-01-15 用插入法生成二型二元非周期z互补序列对信号生成方法与装置

Country Status (1)

Country Link
CN (1) CN111262642B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112688756B (zh) * 2020-12-22 2023-05-23 重庆邮电大学 二型偶长度qpskz互补序列对信号生成方法及装置
CN114095113A (zh) * 2021-11-19 2022-02-25 重庆邮电大学 二型z优化二元互补序列对信号的生成装置及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107959540A (zh) * 2017-12-19 2018-04-24 重庆工商大学 二元信号激励的16qam戈莱互补序列对的产生方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110620633B (zh) * 2019-10-10 2020-11-10 重庆邮电大学 非周期四相z互补序列对信号的生成方法及装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107959540A (zh) * 2017-12-19 2018-04-24 重庆工商大学 二元信号激励的16qam戈莱互补序列对的产生方法

Also Published As

Publication number Publication date
CN111262642A (zh) 2020-06-09

Similar Documents

Publication Publication Date Title
CN111245552B (zh) 用删除法产生二型二元非周期z互补序列对信号生成方法与装置
Soltanalian et al. Computational design of sequences with good correlation properties
CN111262642B (zh) 用插入法生成二型二元非周期z互补序列对信号生成方法与装置
US6816876B2 (en) Apparatus and method for modifying an M-sequence with arbitrary phase shift
CA2270827C (en) Pseudorandom binary sequence block shifter
US6125378A (en) Method and apparatus for generating families of code signals using multiscale shuffling
WO1999035564A1 (en) An efficient way to produce a delayed version of a maximum length sequence
JPWO2016027728A1 (ja) 受信装置、フレーム同期方法、送信装置、送信方法、およびプログラム
Bose et al. Constructing binary sequences with good correlation properties: An efficient analytical-computational interplay
CN111835671B (zh) 一种低pmepr的四相z互补序列对的产生方法与装置
RU2280323C2 (ru) Устройство и способ для декодирования кода коррекции ошибки в системе связи
Tian et al. Two classes of Z-complementary code sets with good cross-correlation subsets via paraunitary matrices
US6735167B1 (en) Orthogonal transform processor
WO2003021972A2 (en) Multi-user detection
Das et al. Near-optimal zero correlation zone sequence sets from paraunitary matrices
WO2003030477A2 (en) Single user detection using a fir filter
US20060215615A1 (en) Correlation value calculation circuit
JP2004511169A (ja) Cdmaシステムの等化型並列干渉打消し(epic)
JP2006333485A (ja) 部分並列干渉キャンセル受信機及び部分並列干渉キャンセル方法
US20020186755A1 (en) Method for parallel type interference cancellation in code division multiple access receiver
JP5078206B2 (ja) 受信機およびチャネルに対する新しい直交シーケンスを展開するための方法
CN114095113A (zh) 二型z优化二元互补序列对信号的生成装置及方法
US6928105B2 (en) Vector tree correlator for variable spreading rates
Perez et al. Efficient correlator for LS codes generated from orthogonal CSS
KR101459044B1 (ko) 무선 통신 시스템에서 이단 방식을 이용하여 효율적으로ovsf 코드를 생성하는 장치 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant