JP2009130579A - 受信信号処理装置 - Google Patents
受信信号処理装置 Download PDFInfo
- Publication number
- JP2009130579A JP2009130579A JP2007302795A JP2007302795A JP2009130579A JP 2009130579 A JP2009130579 A JP 2009130579A JP 2007302795 A JP2007302795 A JP 2007302795A JP 2007302795 A JP2007302795 A JP 2007302795A JP 2009130579 A JP2009130579 A JP 2009130579A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- correlation
- unit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】時間軸上で長さが一定のアナログ信号Sauを複数回繰返しA/D変換部1に入力されるようにし、アナログ信号Sauの入力毎に、サンプリングタイミング設定部4でA/D変換部1のサンプリングタイミングをずらし、サンプリング点の位相が互いに異なる一定周期のデータ列の複数の離散信号Sdを順次生成する。この複数の離散信号Sdを相関係数Ckを用いて相関処理部2で順次相関処理し、生成される相関出力データCdを相関出力合成部3で順次格納し、最終相関出力データCdの格納後、格納した複数の相関出力データCdの各データを所定順序で並べて合成処理し、A/D変換部1のサンプリング周期より短いデータ列からなる合成相関出力データCrを生成する。
【選択図】図1
Description
図1は、本発明に係る受信信号処理装置の第1実施形態の構成を示すブロック図である。
図1において、本実施形態の受信信号処理装置は、入力されるアナログ信号Saに含まれサンプリング対象のアナログ信号Sauを一定周期のサンプリングクロックでサンプリングして前記一定周期のデータ列からなる離散信号Sdを生成するA/D変換部1と、A/D変換部1から出力される離散信号Sdを相関係数Ckを用いて相関処理してデータ信号として相関出力データCdを生成する相関処理部2と、相関処理部2から出力される複数の相関出力データCdを格納し、最終の相関出力データの格納が終了すると、格納した複数の相関出力データCdの各データを所定の順序で並べて合成処理して合成データ信号として合成相関出力データCrを生成し出力するデータ信号合成部としての相関出力合成部3と、A/D変換部1におけるサンプリングクロックの発生タイミングをタイミング設定信号Dtに基づいて設定するサンプリングタイミング設定部4と、相関処理部2で用いる相関係数Ckを設定する相関係数設定部5と、前記サンプリングタイミング設定部4及び相関出力合成部3に動作指示信号Asを出力してこれらの動作を制御する制御部6と、を備えて構成される。ここで、前記相関処理部2、相関出力合成部3、サンプリングタイミング設定部4、相関係数設定部5及び制御部6により信号処理部を構成し、前記サンプリングタイミング設定部4と制御部6でサンプリングタイミング制御部を構成する。
尚、合成処理については、最終の相関出力データの格納の終了後でなくとも、相関出力データCdの各データを順次格納しながら行ってもよい。
ステップ1(図中、S1で示し、以下同様とする)では、制御部6において入力するアナログ信号Saに目印信号ありか否かを判定し、目印信号を検出するとステップ2に進む。
ステップ2では、制御部6から動作指示信号Asを、サンプリングタイミング設定部4及び相関出力合成部3に出力する。
図7は、第2実施形態の構成を示すブロック図である。尚、第1実施形態と同一要素には同一符号を付して説明を省略する。
図7において、受信信号処理装置は、A/D変換部1、相関処理部2、相関出力合成部3、相関係数設定部5及び制御部6を備え、更に、A/D変換部1から出力される離散信号Sdを格納する離散信号格納部7と、相関係数設定部5における相関係数設定動作等を指示して相関動作を制御する相関動作制御部8とを備える。ここで、前記相関処理部2、相関出力合成部3、相関係数設定部5、制御部6、離散信号格納部7及び相関動作制御部8により信号処理部を構成し、相関処理部2、相関係数設定部5及び相関動作制御部8で相関処理制御部を構成する。
尚、前記相関信号は、例えば、任意の信号とすることができるが、処理の優位性の観点から、本実施形態では受信することが想定される理想的なアナログ信号Sau(優位性が確保される範囲内での変換も含む)とすることが好ましい。
ステップ11,12は、第1実施形態と同様であり、ステップ11で制御部6が入力アナログ信号Saに目印信号ありか否かを判定し、目印信号を検出すれば、ステップ12で、動作指示信号Asを発生する。
ステップ14では、格納開始からTpd経過したか否かを判定し、経過したと判定すると、ステップ15に進む。
ステップ15では、離散信号格納部7は離散信号Sdの格納動作を停止する。
ステップ16では、相関動作制御部8が動作指示信号Asの入力から(Tsd+Tpd)経過したときに、離散信号Sdの格納動作停止と判断して、相関動作指示信号Csを発生する。
尚、相関係数Ck1〜CkYは、前述の図3で示したように、相関係数Ck1(1)〜Ck1(n)からなるベクトルであるように、他の相関係数Ck2〜CkYもそれぞれ要素数nのベクトルである。
尚、本発明において離散信号格納部7は必ずしも必要ではなく、図示はしないが、相関処理部2を各相関係数Ck1〜CkYについてそれぞれ設け、すべての相関処理部2、2、・・・にA/D変換部1の離散信号Sdを直接入力する構成としてもよい。すべての相関処理部2、2、・・・に動作指示信号Asを入力し、離散信号格納部7における格納データに相当する、動作指示信号Asを受信してからTsd経過後から(Tsd+Tpd)経過後までの離散信号Sdについて、全ての相関処理部2、2、・・・は相関処理を行うようにする。この場合、各相関係数Ck1〜CkYに対応する各相関処理部2、2、・・・は、それぞれ各相関係数Ck1〜CkYによる相関出力データCdをそれぞれ相関出力合成部3に出力する(例えば、相関係数Ck1による相関処理部2は図11のCk1による相関出力データCdを出力し、相関係数Ck2による相関処理部2は同図のCk2による相関出力データCdを出力する)。
2 相関処理部
3 相関出力合成部
3A 相関出力格納部
3B データ合成部
4 サンプリングタイミング設定部
5 相関係数設定部
6 制御部
7 離散信号格納部
8 相関動作制御部
Claims (5)
- 入力されるサンプリング対象のアナログ信号を、一定周期のサンプリングクロックでサンプリングしたデータ列からなる離散信号を生成するA/D変換部と、
前記離散信号に基づいて、当該離散信号のデータ列の周期と同じ周期でサンプリング点の位相が互いに異なるデータ列からなる複数のデータ信号を生成し、該複数のデータ信号の各データを所定の順序で並べて合成処理し前記離散信号のデータ列より短い周期のデータ列を持つ合成データ信号を生成する信号処理部と、
を備える構成としたことを特徴とする受信信号処理装置。 - 時間軸上で長さが一定の前記アナログ信号が複数回繰返し前記A/D変換部に入力されるように構成し、
前記信号処理部を、
前記A/D変換部における前記各アナログ信号のサンプリング点の位相が互いに異なるように前記サンプリングクロックの発生タイミングを制御するサンプリングタイミング制御部と、
前記A/D変換部で前記アナログ信号の入力毎に生成され周期が同じで位相が互いに異なるデータ列からなる複数の離散信号を、同一の相関係数を用いて相関処理して前記複数のデータ信号を生成する相関処理部と、
該相関処理部で生成された前記複数のデータ信号の各データを所定の順序で並べて合成処理して前記合成データ信号を生成するデータ信号合成部と、
を備える構成としたことを特徴とする請求項1に記載の受信信号処理装置。 - 前記サンプリングタイミング制御部を、前記アナログ信号の入力を検出して動作指示信号を発生する制御部と、前記動作指示信号の入力で前記A/D変換部のサンプリングクロックの発生タイミングを、各アナログ信号の入力毎にそのサンプリング点の位相が互いに異なるように設定するサンプリングタイミング設定部とを備えて構成し、
前記データ信号合成部を、前記制御部からの動作指示信号の入力後、前記サンプリングタイミング設定部のタイミング設定動作に同期して前記複数のデータ信号を順次所定領域に格納するデータ信号格納部と、該データ信号格納部に最終データ信号の格納が完了すると前記合成処理を実行して前記合成データ信号を生成するデータ合成部とを備える構成としたことを特徴とする請求項2に記載の受信信号処理装置。 - 前記アナログ信号が1回前記A/D変換部に入力されるように構成し、
前記信号処理部を、
前記A/D変換部で生成される前記離散信号を異なる相関係数で相関処理して前記複数のデータ信号を生成する相関処理制御部と、
該相関処理制御部により生成された前記複数のデータ信号の各データを所定の順序で並べて合成処理して前記合成データ信号を生成するデータ信号合成部と、
を備える構成としたことを特徴とする請求項1に記載の受信信号処理装置。 - 前記アナログ信号の入力が検出されたときに発生する動作指示信号の入力後、予め設定された期間に入力する前記離散信号を格納する離散信号格納部を設け、
前記相関処理制御部を、前記動作指示信号の入力後、前記離散信号の格納完了を待って前記離散信号格納部に離散信号出力動作を指示する指示信号を発生する相関動作制御部と、該相関動作制御部の前記指示信号に基づいて前記離散信号格納部からの離散信号が更新される毎に複数の異なる相関係数を設定する相関係数設定部と、該相関係数設定部で設定された異なる相関係数を用いて離散信号が更新される毎に相関処理を実行する相関処理部とを備える構成とし、
前記データ信号合成部を、前記相関動作制御部からの指示信号の入力後、前記離間信号格納部の離散信号更新動作に同期して前記複数のデータ信号を順次所定領域に格納するデータ信号格納部と、該データ信号格納部に最終データ信号の格納が完了すると前記合成処理を実行して前記合成データ信号を生成するデータ合成部とを備える構成としたことを特徴とする請求項4に記載の受信信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007302795A JP5142136B2 (ja) | 2007-11-22 | 2007-11-22 | 受信信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007302795A JP5142136B2 (ja) | 2007-11-22 | 2007-11-22 | 受信信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009130579A true JP2009130579A (ja) | 2009-06-11 |
JP5142136B2 JP5142136B2 (ja) | 2013-02-13 |
Family
ID=40821074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007302795A Active JP5142136B2 (ja) | 2007-11-22 | 2007-11-22 | 受信信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5142136B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8823564B2 (en) | 2012-03-07 | 2014-09-02 | Asahi Kasei Microdevices Corporation | Sampling circuit, A/D converter, D/A converter, and codec |
US8917196B2 (en) | 2012-01-24 | 2014-12-23 | Asahi Kasei Microdevices Corporation | Sampling circuit, A/D converter, D/A converter, and CODEC |
WO2019234853A1 (ja) * | 2018-06-06 | 2019-12-12 | 三菱電機株式会社 | 反射波検知装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55130232A (en) * | 1979-03-30 | 1980-10-08 | Yokogawa Hokushin Electric Corp | Ad conversion system for repetitive waveform |
JPH03263924A (ja) * | 1990-03-14 | 1991-11-25 | Gifu Univ | 周期的信号のデジタル測定方法および装置 |
JP2000221248A (ja) * | 1998-11-24 | 2000-08-11 | Advantest Corp | 半導体試験装置 |
-
2007
- 2007-11-22 JP JP2007302795A patent/JP5142136B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55130232A (en) * | 1979-03-30 | 1980-10-08 | Yokogawa Hokushin Electric Corp | Ad conversion system for repetitive waveform |
JPH03263924A (ja) * | 1990-03-14 | 1991-11-25 | Gifu Univ | 周期的信号のデジタル測定方法および装置 |
JP2000221248A (ja) * | 1998-11-24 | 2000-08-11 | Advantest Corp | 半導体試験装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8917196B2 (en) | 2012-01-24 | 2014-12-23 | Asahi Kasei Microdevices Corporation | Sampling circuit, A/D converter, D/A converter, and CODEC |
US8823564B2 (en) | 2012-03-07 | 2014-09-02 | Asahi Kasei Microdevices Corporation | Sampling circuit, A/D converter, D/A converter, and codec |
WO2019234853A1 (ja) * | 2018-06-06 | 2019-12-12 | 三菱電機株式会社 | 反射波検知装置 |
JPWO2019234853A1 (ja) * | 2018-06-06 | 2020-12-17 | 三菱電機株式会社 | 反射波検知装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5142136B2 (ja) | 2013-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9048938B2 (en) | Chirp communications | |
US6438739B1 (en) | High-level synthesis device high level synthesis method and recording medium with high level synthesis program | |
JP5142136B2 (ja) | 受信信号処理装置 | |
US9898254B2 (en) | Data extraction method and apparatus | |
JPH11239081A (ja) | 相関検出装置及び相関検出装置の逆拡散符号切換え方法 | |
JP2018137705A (ja) | Ad変換装置 | |
JP2013175832A (ja) | 画像処理装置、信号伝達回路及び半導体集積回路 | |
JPS63245032A (ja) | 高速フレ−ム同期方式 | |
JP4560717B2 (ja) | 相関器 | |
JP2007156393A (ja) | インパルス応答検出装置及びインパルス応答検出プログラム | |
JP2012052913A (ja) | 試験装置および信号発生装置 | |
JP3952534B2 (ja) | 同期制御装置及び記録再生装置 | |
JP2006186425A (ja) | 畳み込み演算回路 | |
JP2000232371A (ja) | シリアル/パラレル変換回路 | |
JP3157515B2 (ja) | 非同期信号サンプリングクロック生成方式 | |
JP2008017232A (ja) | 差動符号化方法およびそれを利用した差動符号化装置、送信装置 | |
JPH088560B2 (ja) | 並列処理型同期語検出器 | |
JP2010213204A (ja) | データ送受信方法 | |
CN112953562A (zh) | 信号处理装置与信号处理方法 | |
JP2003273750A (ja) | 符号誤り検出訂正装置 | |
JP2008060953A (ja) | 演算回路 | |
JP4518855B2 (ja) | Cpu周辺装置用クロック生成回路及びそのcpu周辺装置用クロック生成方法 | |
JPH04247735A (ja) | フレーム同期回路 | |
JPH04267430A (ja) | シリアル・パラレル変換器 | |
JP2008167199A (ja) | イメージセンサモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5142136 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |