KR100840664B1 - 광학적 근접보정의 검증방법 - Google Patents
광학적 근접보정의 검증방법 Download PDFInfo
- Publication number
- KR100840664B1 KR100840664B1 KR1020070048051A KR20070048051A KR100840664B1 KR 100840664 B1 KR100840664 B1 KR 100840664B1 KR 1020070048051 A KR1020070048051 A KR 1020070048051A KR 20070048051 A KR20070048051 A KR 20070048051A KR 100840664 B1 KR100840664 B1 KR 100840664B1
- Authority
- KR
- South Korea
- Prior art keywords
- errors
- error
- optical proximity
- proximity correction
- opc
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 광학적 근접보정의 검증 방법에 관한 것으로서, 특히 광학적 근접보정의 수정 여부를 판단할 때 에러의 위치를 구분하여, 새로운 에러, 및 에러의 수정 여부 등을 쉽게 파악할 수 있게 하여, 광학적 근접보정을 행한 후 결과의 검증 작업을 단순화하고 에러 결과를 효율적으로 분석할 수 있게 함으로써, 검증시 소요되는 시간을 단축시키고, 에러의 능률적인 분석이 가능하게 하는 효과가 있다.
광학적 근접보정, 검증, 에러 위치
Description
도 1은 레이아웃 데이터베이스 투입 후 마스크 제작에 이르는 순서도
도 2는 OPC(Optical Proximity Correction) 검증의 순환과정을 나타낸 순서도
도 3은 OPC 검증 단계에서 OPC 수정 여부를 판단하는 부분의 순서도
*도면의 주요 부분에 대한 부호의 설명
S202 : 초기 데이터베이스 입력 S204 : 시뮬레이션
S206 : 조사 결과 출력 S208 : OPC 수정 여부 판단
S210 : OPC 수정 및 적용 S212 : 마스크 제작
S302 : 조사 결과 및 에러 출력 S304 : 에러 위치 비교
S306 : 에러 구분 S308 : 에러 정렬 조작
S310 : 에러 분석 및 판단
본 발명은 광학적 근접보정(Optical Proximity Correction, 이하 'OPC'라 한 다.)의 검증방법에 관한 것으로서, 특히 OPC를 행한 후 결과의 검증시 검증 작업을 단순화하여 에러 결과를 효율적으로 분석할 수 있게 함으로써, 검증시 소요되는 시간을 단축하기 위한 OPC 검증방법에 관한 것이다.
일반적으로 반도체 제조를 위한 포토리소그라피(photo-lithography) 공정에서 원하는 패턴(pattern)을 형성하기 위해서는 노광장비, 감광막 등과 함께 레티클(reticle)이 필요하다. 레티클이란 실리콘웨이퍼에 반복적인 반도체 회로패턴을 투영시키기 위해 쓰는 원판으로서, 축소 투영 비율에 따라 4배 또는 5배 크기의 크롬 패턴이 형성된 석영판으로 이루어진 것이다.
이러한 레티클 상의 패턴은 동일한 레이아웃(layout) 패턴에 대하여 동일한 임계치수(Critical Dimension, 이하 'CD'라 한다.)를 가져야 한다. 즉 패턴의 충실성(fidelity)이 레티클 제작에 중요한 요소가 되는 것이다. 최근 반도체 소자의 선폭이 감소함에 따라 이러한 충실성의 요구는 더욱더 증대되고 있다.
한편 노광장비에서 사용되는 광원의 파장이 반도체 소자의 최소 선폭(minimum feature size)에 근접하면서 빛의 회절, 간섭 등에 의해 패턴의 왜곡 현상이 나타나기 시작한다. 즉 레티클 상의 이미지를 웨이퍼에 투영시키는 광학계는 푸리어 변환(Fourier transformation)으로 표현하게 되면 저 대역 필터(low-pass filter)로 작용하게 된다.
따라서 높은 주파수 부분인 패턴의 모서리 부분은 투과하지 않으므로 웨이퍼 상에 맺히는 상은 원래의 모양과 다른 형태가 나타난다. 또한 인접 패턴의 영향에 의한 왜곡현상도 나타나게 되는 데, 이러한 현상을 광근접효과(optical proximity effect)라고 한다.
이러한 광근접효과에 의한 패턴의 왜곡 현상을 극복하기 위하여 레티클 패턴을 고의적으로 변경, 즉 패턴의 모서리에 세리프(serif)를 달아주는 방법이 시도되고 있으며, 이러한 것을 광학적 근접보정(OPC)방법이라 한다.
현재 OPC 방법은 상용 시뮬레이션 툴(simulation tool)을 이용한 시뮬레이션과 공정 실험을 통한 시행착오(trial & error)방식으로 확인 및 검증이 이루어지고 있다. 따라서 정확한 시뮬레이션 결과를 얻기 위해서는 정확한 OPC 테스트 패턴이 형성된 레티클의 제작이 필수적이다.
OPC는 룰을 기반으로 한 것(Rule based OPC)과 모델을 기반으로 한 것(Model based OPC)가 있으며, 이 두 가지를 혼용해서 쓰는 하이브리드 OPC가 있다.
각각의 OPC는 어떤 디자인을 핸들링하느냐에 따라서 선택을 하게 되는데 특히 메모리나 SRAM 셀 같은 반복적인 패턴을 사용하는 레이아웃을 가진 패턴에는 보통 룰을 기반으로 한 광학적 근접보정(Rule Based OPC, 이하 '룰 베이스드 OPC'라 한다.)을 사용하게 된다.
모델을 기반으로 한 OPC(Model based OPC, 이하 '모델 베이스드 OPC'라 한다.)는 OPC 시뮬레이션 모델(simulation model)을 이용하여 타겟(target)에 맞는 이미지가 구현되도록 마스크 패턴을 보정하는 작업이다. 디자인 룰(design rule)이 작아짐에 따라 모델 베이스드 OPC는 점점 유용하게 되고 있다.
그러나, OPC 시뮬레이션 모델이 정확히 셋업(setup)되어 있지 않은 경우는, 실제 구현한 패턴이 너무 적거나, 너무 지나치게 보정이 될 수 있어, 핀치(pinch) 또는 브리지(bridge) 현상이 일어날 수 있다.
따라서 시뮬레이션 후 OPC 모델 및 룰을 수정하는 OPC 검증이 필요하고 반도체 소자의 대부분의 경우 OPC 검증은 1번만으로는 끝나지 않고 가장 적합한 모델 및 룰을 찾기 위해 N번의 순환을 하게 된다.
도 1은 레이아웃 데이터베이스(Layout Data Base) 투입 후 마스크 제작에 이르는 순서도이다.
도 1을 보면, 레이아웃이 완성되어 마스크 제작을 위해 데이터 베이스가 투입되면(S102), 테스트 마스크를 제작하게 되고(S104), 포토 공정을 셋업하고 튜닝(tuning)하여(S106) 테스트 웨이퍼를 제작(S108)한 후 샘플 CD 데이터를 수집(S110)하게 된다.
이 후, OPC 모델을 셋업하고(S112), 시뮬레이션 노광(S114)을 통한 컨투어 이미지(contour image)와 웨이퍼에 인쇄된 패턴의 SEM 이미지를 비교하여(S116), 선폭 등의 면에서 일정 스펙(specification)을 만족하게 되면 모델 베이스드 OPC를 행하게 되고(S118), OPC 검증(S120) 단계로 진입하게 된다. 스펙을 만족하지 못하면 다시 OPC 모델을 셋업을 하고(S112), 시뮬레이션 노광(S114)과 컨투어 이미지 및 웨이퍼에 인쇄된 패턴의 SEM 이미지 비교(S116)를 반복하게 된다.
OPC 검증(S120)은 OPC 모델 및 룰을 검정하는 것을 의미하고, OPC로 보정한 패턴들이 시뮬레이션 후, CD 등의 값이 엔지니어(engineer)가 정의하는 최소, 최대값의 스펙안에 들어 있는 지를 판정하는 것이다. 만약 스펙 안에 들지 않는다면 이 판정 결과를 바탕으로 룰을 수정 및 OPC를 보완(S122)하고, 다시 OPC 검증(S120)을 하게 된다. 스펙안에 들게 된다면 마스크 제작(S124)단계로 진입한다.
OPC 검증은 OPC로의 패턴 보정, 시뮬레이션과 그 에러내용의 분석, 및 룰과 OPC 모델의 수정이 수차례로 반복되어 행해져야 하는데, 수많은 에러의 내용이 실제 수정이 필요한 것이 아닌 프로그램상의 또는 잘못된 모델에 의한 틀린 에러(false error)일 수 있어, 실제 수정이 필요한 에러를 찾기 위한 시간과 엔지니어의 노력이 허비되고 있다.
따라서 본 발명의 목적은 OPC를 행한 후 결과의 검증시 검증 작업을 단순화하여 에러 결과를 효율적으로 분석할 수 있게 함으로써, 검증시 소요되는 시간을 단축하기 위한 OPC 검증방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 광학적 근접보정 검증방법은, N-1 번째 광학적 근접보정을 행하고 시뮬레이션을 통해 제 N-1 에러들을 산출하는 단계; N 번째 광학적 근접보정을 행하고 시뮬레이션을 통해 제 N 에러들을 산출하는 단계; 상기 산출된 제 N-1 에러들 및 제 N 에러들의 좌표정보로써, 상기 제 N-1 에러들의 위치들과 상기 제 N 에러들의 위치들을 비교하는 단계; 상기 비교를 바탕으로 상기 제 N-1 에러들과 위치가 불일치하는 제 N 에러들, 상기 N 번째 광학적 근접보정으로 에러가 수정된 제 N-1 에러들, 및 상기 N 번째 광학적 근접보정으로 에러가 수정되지 않은 제 N 에러들의 에러 정보들을, 상기 위치 불일치 및 수정 여부가 구별되게 나누어 출력하는 단계; 및 상기 출력된 에러 정보들을 분 석하여 광학적 근접보정을 수정하는 단계; 를 포함하는 것을 특징으로 한다.
일반적으로 광학적 근접보정(OPC)은 형성하고자 하는 패턴에 인위적인 조작을 거쳐 원래 설계한 바대로 실제 웨이퍼 상에 구현되도록 하는 데이터핸들링(data handling)기술이다. 이때 중요한 것이 OPC 모델이고, 정확히 모델이 셋업되지 않은 경우, 실제 웨이퍼 상에 핀치(pinch)나 브리지(bridge)문제가 유발된다.
또한, 실제 공정 진행시 공정 마진(margin)의 확보를 위해 일정 유형의 패턴에 대해서는 룰(rule)을 이용하여 공정 마진을 넓힐 수 있는 방향으로 패턴을 조작하게 된다. 이때 새로이 조작된 부분은 엔지니어가 예상치 못한 결함(defect) 또는 약점(weak point) 들을 만들어 낼 수 있다.
따라서, 반도체 소자는 대부분의 경우 OPC에 대한 검증을 1번으로는 끝내지 않고 가장 적합한 룰을 찾기 위해 N번의 순환으로 검증을 행하게 된다. 이로 인해 레이아웃 데이타베이스 투입 후 실제 마스크 제작까지의 소요시간의 상당 부분을 OPC 검증 부분에서 소요하게 된다.
도 2는 상기 OPC 검증의 순환과정을 나타낸 순서도로서, 상기 도 1의 A부분을 좀더 자세하게 도식화하여, OPC된 데이터베이스 입력으로부터 OPC 검증 및 OPC 수정 후 실제 마스크 제작까지의 순서를 나타낸다.
도 2에서 보면, 우선 초기 데이터베이스 입력(S202)이 행해진다. 초기 데이터베이스(S202)는 셋업된 모델을 바탕으로 OPC가 된 결과물로서, 원본 레이아웃 데이터베이스와 그 OPC된 결과, 및 시뮬레이션을 위한 모델이 될 수 있다. 원본 레이아웃 데이터베이스는 실제 구현하려고 하는 패턴을 담고 있다.
그리고, 시뮬레이션(S204)이 행해진다. 이는 상기 초기 데이터베이스 입력(S202)을 데이터로 하여 시뮬레이션(S204) 된 패턴의 정보를 출력하는 것이다.
그리고 상기 시뮬레이션(S204) 된 패턴의 정보를 바탕으로 실제 구현하려고 하는 패턴과 비교하여 조사 결과 출력(S206)을 행하게 된다. 이는 시뮬레이션(S204)의 결과가 실제 구현하려고 하는 패턴과 어떤 차이가 있는지에 대한 정보를 출력하는 것으로서, 시뮬레이션(S204) 된 패턴의 브리지나 핀치현상 여부, CD 변화, 및 콘텍(contact)과 메탈 라인(metal line)의 콘택 오버랩(contact overlap)과 콘택 커버리지(contact coverage) 값 등의 정보를 출력한다. 또한, 상기 출력되는 정보 값들에 대한 에러와 패스(pass)여부도 출력한다.
에러라는 것은 OPC 검증 시, 실제 구현하려고 하는 패턴인 원본 레이아웃 데이터베이스와 시뮬레이션(S204)된 이미지가 일정 범위 이상으로 벗어남을 의미한다.
예를 들어, 핀치나 브리지 현상문제나 CD 변화 등의 검증은 시뮬레이션된(S204) 이미지가 엔지니어가 정의하는 최대 및 최소값을 벗어나는 값이면 에러로 판단되고, 콘텍과 메탈 라인 등의 콘텍 오버랩 및 콘텍 커버리지 등의 검증은 엔지니어가 정의 한 퍼센테이지(percentage ; %) 값 이하가 되는 경우 에러로 판단된다.
여기서 조사 결과 출력(S206) 단계에서 산출되는 에러의 에러 정보에는 예를 들어, 에러의 위치, CD 값의 크기, 콘텍 오버랩 및 콘텍 커버리지의 퍼센테이지와 같은 값들과, 에러의 유형, 에러의 개수 등이 포함될 수 있다.
그리고 OPC 수정 여부 판단(S208)을 행한다. 이는 상기 에러들을 분석 후, 그 분석 결과가 OPC 수정이 필요하다고 판단된다면, 추후 OPC 수정 및 적용(S210) 단계에서 반영이 되게 판정하는 것이다. 그 반대로 에러들을 분석 후 OPC 수정 및 적용(S210)이 필요 없다고 판정된다면 실제 마스크 제작(S212)단계로 넘어가게 된다.
그리고 OPC 수정 여부 판단(S208)으로 OPC 수정이 필요하다고 판단될 경우, 에러 분석 결과를 바탕으로 OPC의 프레그맨테이션(fragmentation), 태깅(tagging) 등의 사항을 수정하고 그 사항을 적용하여 다시 OPC를 행하는 OPC 수정 및 적용(S210)단계를 행하게 된다. 그 후 OPC 수정 및 적용(S210)단계에서 수정된 사항을 바탕으로 다시 시뮬레이션(S204)을 행하게 된다.
이처럼, 실제 마스크 제작(S212)단계에 이르기까지 초기 데이터베이스 입력(S202), 시뮬레이션(S204), 조사 결과 출력(S206), OPC 수정 여부 판단(S208), 및 OPC 수정 및 적용(S210)의 OPC 검증 단계를 N번 반복하여 에러를 최소화하게 된다.
그러나 이때 반복되는 상기 OPC 검증 단계에서, 수많은 에러는 실제 수정이 필요한 것이 아닌 프로그램상의 또는 잘못된 모델에 의한 틀린 에러(false error)일 수 있어, 실제 수정이 필요한 에러를 찾기 위한 시간과 엔지니어의 노력이 허비되고 있다.
첫 번째 OPC 검증 단계는 첫 번째 OPC 결과 발생하는 제 1 에러들을 보완하기 위해 첫 번째 OPC 수정 및 적용 단계를 거쳐 두 번째 OPC를 수행하는 것을 의미 하고, 그 후 두 번째 OPC 검증 단계에서 시뮬레이션 후 발생하는 제 2 에러들은 다르게 된다.
즉, 두 번째 OPC의 영향으로 제 2 에러들 중 일부는 제 1 에러들에서도 발생한 에러로서 에러 정도가 전혀 수정되지 않거나, 어느 정도 수정되어 발생할 수 있으며, 다른 일부는 제 1 에러들에서 발견되지 않은 새로운 위치에서 새로운 유형의 에러가 발생할 수도 있다. 또는 제 1 에러는 완전히 수정되어 제 2 에러에 나타나지 않을 수도 있다.
따라서, 두 번째 OPC 검증 단계에서 제 2 에러들을 분석할 때, 제 2 에러들이 제 1 에러들과 연관성이 있는지 살펴보고 제 1 에러들에서 얼마나 개선되었는지 쉽게 분석하기 위해서, 또는 두 번째 OPC를 행하여 새롭게 생겨난 에러들은 무엇이고 수정이 필요한 에러인지 쉽게 분석하기 위해서, 제 2 에러들의 구분이 필요하다.
본 발명은 이 점에 착안하여 N-1번째 OPC 검증 단계와 N번째 OPC 검증 단계의 에러 정보를 다루어 검증을 빠르고 쉽게 수행할 수 있는 방법을 제안한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3은 도 2의 시뮬레이션 출력 결과로 OPC 수정 여부를 판단하는 부분인, B부분을 좀더 세분화하여 나타낸 순서도로서, 조사 결과 및 에러 출력(S302), 에러 위치 비교(S304), 에러 구분(S306), 에러 정렬 조작(S308), 및 에러 분석 및 판단(S310) 단계를 포함한다.
도 3에서 보면, 조사 결과 및 에러 출력(S302) 단계에서는 시뮬레이션된 패턴의 정보를 바탕으로 실제 구현하려고 하는 패턴과 비교하여 조사 결과 및 에러를 출력하게 된다. 이는 시뮬레이션의 결과가 실제 구현하려고 하는 패턴과 어떤 차이가 있는지에 대한 정보를 출력하는 것으로서, 시뮬레이션 된 패턴의 브리지나 핀치현상 여부, CD 변화, 및 콘텍과 메탈 라인의 콘택 오버랩과 콘택 커버리지값 등의 정보를 출력한다. 또한, 상기 조사 결과에 대한 에러와 패스 여부도 출력한다.
여기서 에러라는 것은 실제 구현하려고 하는 패턴인 원본 레이아웃 데이터베이스와 시뮬레이션된 이미지가 일정 범위 이상으로 벗어남을 의미한다.
예를 들어, 핀치나 브리지 현상문제나 CD 변화 등의 검증은 시뮬레이션된 이미지가 엔지니어가 정의하는 최대 및 최소값을 벗어나는 값이면 에러로 판단되고, 콘텍과 메탈 라인 등의 콘텍 오버랩 및 콘텍 커버리지 등의 검증은 엔지니어가 정의 한 퍼센테이지 값 이하가 되는 경우 에러로 판단된다.
여기서 에러의 에러 정보에는 예를 들어, 에러의 위치, CD 값의 크기, 콘텍 오버랩 및 콘텍 커버리지의 퍼센테이지와 같은 값들과, 에러의 유형, 에러의 개수 등이 포함될 수 있다.
그리고 에러 위치 비교(S304) 단계에서는, 현재가 N번째 OPC 검증 단계라면, N번째 OPC 검증 단계에서 발생한 제 N 에러들의 위치를 전의 N-1번째 OPC 검증 단계에서 발생한 제 N-1 에러들의 위치와 비교하는데, 이는 에러의 좌표정보를 통해 비교하게 된다.
이러한 에러 위치 비교(S304) 단계는 N-1번째 OPC 검증 단계에서 발생한 제 N-1 에러가 N번째 OPC 검증단계에서도 발생했는지 조사하기 위함이다. 비교된 위치가 같은 것들이 있다면 그것들은 N-1번째 OPC 검증단계에서도 발생한 에러일 것이다.
그리고 에러 구분(S306) 단계는 상기 조사 결과 및 에러 출력(S302) 단계에서 산출된 결과를 에러 위치 비교(S304) 단계에서 얻어진 정보를 바탕으로 구분해내는 단계이다.
상기 에러 위치 비교(S304)를 바탕으로 상기 제 N-1 에러들과 위치가 불일치하는 제 N 에러들, N번째 광학적 근접보정으로 에러가 수정된 제 N-1 에러들, 및 상기 N번째 광학적 근접보정으로 에러가 수정되지 않은 제 N 에러들의 에러 정보들을, 상기 위치 불일치 및 수정 여부가 구별되게 나누어 출력하게 된다.
상기 출력되는 에러 정보들은 에러의 유형, 에러의 크기, 및 에러의 개수 중 적어도 하나를 포함할 수 있다.
에러 구분(S306)단계를 통하여, 제 N-1 에러들과 위치가 불일치하는 제 N 에러를 쉽게 파악할 수 있으므로, N번째 광학적 근접보정으로 인해 오히려 다른 에러가 많아졌는지, 또는 수정을 요하지 않는 틀린 에러(false error)인지 등에 대해, 빨리 분석할 수 있게 된다.
또한, 위치가 일치하는 제 N 에러들은 제 N-1 에러들이 N번째 광학적 근접보정으로도 에러가 여전히 고쳐지지 않았다는 것을 의미하므로, 상기 에러 구분(S306) 단계를 통하여 그 에러의 수정 여부와 수정된 정도를 쉽게 파악할 수 있게 된다.
그리고 에러 정렬 조작(S308) 단계는 상기 에러 구분(S306) 단계를 통해 산출되는 에러들의 정보가 에러의 유형, 에러의 크기, 및 에러의 개수 중 적어도 하나에 관해 정렬조작되어 출력될 수 있게 한다. 이러한 에러 정렬 조작(S308) 단계를 통해 에러의 유형별, 크기별 파악이 쉬워질 수 있다.
그리고 에러 분석 및 판단(S310) 단계는 상기 조사 결과 및 에러 출력(S302) 단계에서 산출된 결과와, 에러 구분(S306)되고 에러 정렬 조작(S308)된 결과를 바탕으로 OPC 수정 및 적용이 필요한지, 또는 실제 마스크 제작을 하면 되는지 판단하는 것이다. 즉, OPC 수정 여부를 판단하는 것이다.
지금까지 설명한 본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가지 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.
이상에서 설명한 바와 같이 본 발명에 따른 광학적 근접보정의 검증방법은 OPC를 행한 후 효과를 살펴보기 위한 OPC 검증 단계에서, 광학적 근접보정으로 인해 오히려 다른 에러가 많아졌는지, 또는 수정을 요하지 않는 틀린 에러(false error)인지 등에 대해, 빨리 분석할 수 있게 되고, 에러의 수정 여부와 수정된 정도를 쉽게 파악할 수 있게 되며, 에러의 유형별, 크기별 파악이 쉬워질 수 있다.
따라서, OPC 수정 여부 판단에 대한 분석 작업을 단순화하여 에러 결과를 효율적으로 분석할 수 있게 함으로써, 검증시 소요되는 시간을 단축시키고 쉽고 능률적으로 보정을 수행하게 하는 효과가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
Claims (3)
- N(N>1인 자연수)번의 광학적 근접보정을 수행하고, 시뮬레이션에 의한 검증을 통하여 N-1번째 수행된 광학적 근접 보정에 대한 제 N-1 에러들을 산출하는 단계;시뮬레이션에 의한 검증을 통하여 N번째 수행된 광학적 근접 보정에 대한 제 N 에러들을 산출하는 단계;상기 산출된 제 N-1 에러들 및 제 N 에러들의 좌표정보로써, 상기 제 N-1 에러들의 위치들과 상기 제 N 에러들의 위치들을 비교하는 단계;상기 비교를 바탕으로 상기 제 N-1 에러들과 위치가 불일치하는 제 N 에러들, 상기 N 번째 광학적 근접보정으로 에러가 수정된 제 N-1 에러들, 및 상기 N 번째 광학적 근접보정으로 에러가 수정되지 않은 제 N 에러들의 에러 정보들을, 상기 위치 불일치 및 수정 여부가 구별되게 나누어 출력하는 단계; 및상기 출력된 에러 정보들을 분석하여 광학적 근접보정을 수정하는 단계를 포함하는 것을 특징으로 하는 광학적 근접보정 검증방법.
- N(N>1인 자연수)번의 광학적 근접 보정을 수행하고, 시뮬레이션에 의한 검증을 통하여 수행된 각각의 광학적 근접 보정에 대한 에러들을 산출하는 단계;N-1번째 수행된 광학적 근접 보정에 대한 제N-1 에러들의 좌표 정보 및 N번째 수행된 광학적 근접 보정에 대한 제N 에러들의 좌표 정보에 기초하여, 상기 제N-1 에러들의 위치들과 상기 N 에러들의 위치들을 비교하는 단계;상기 비교를 바탕으로 상기 제 N-1 에러들과 위치가 일치하지 않는 제 N 에러들, 상기 N 번째 수행된 광학적 근접보정으로 에러가 수정된 제 N-1 에러들, 및 상기 N 번째 수행된 광학적 근접보정으로 에러가 수정되지 않은 제N 에러들의 에러 정보들을, 위치 불일치 및 수정 여부가 구별되게 나누어 출력하는 단계; 및상기 출력된 에러 정보들을 분석하여 광학적 근접보정을 수정하는 단계를 포함하는 것을 특징으로 하는 광학적 근접보정 검증방법.
- 제1항 또는 제2항에 있어서,상기 출력되는 에러 정보들은 에러의 유형, 에러의 크기, 및 에러의 개수 중 적어도 하나를 포함하는 것을 특징으로 하는 광학적 근접보정 검증방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070048051A KR100840664B1 (ko) | 2007-05-17 | 2007-05-17 | 광학적 근접보정의 검증방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070048051A KR100840664B1 (ko) | 2007-05-17 | 2007-05-17 | 광학적 근접보정의 검증방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100840664B1 true KR100840664B1 (ko) | 2008-06-24 |
Family
ID=39772237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070048051A KR100840664B1 (ko) | 2007-05-17 | 2007-05-17 | 광학적 근접보정의 검증방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100840664B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113504701A (zh) * | 2021-07-29 | 2021-10-15 | 上海华力微电子有限公司 | Opc热点的修补方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100642417B1 (ko) * | 2005-09-20 | 2006-11-03 | 주식회사 하이닉스반도체 | 레이어 대 레이어 검사방법을 이용한 광학근접보정검증방법 |
KR20070036218A (ko) * | 2005-09-29 | 2007-04-03 | 주식회사 하이닉스반도체 | 광학근접보정을 이용한 반도체소자의 금속배선 형성 방법 |
-
2007
- 2007-05-17 KR KR1020070048051A patent/KR100840664B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100642417B1 (ko) * | 2005-09-20 | 2006-11-03 | 주식회사 하이닉스반도체 | 레이어 대 레이어 검사방법을 이용한 광학근접보정검증방법 |
KR20070036218A (ko) * | 2005-09-29 | 2007-04-03 | 주식회사 하이닉스반도체 | 광학근접보정을 이용한 반도체소자의 금속배선 형성 방법 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113504701A (zh) * | 2021-07-29 | 2021-10-15 | 上海华力微电子有限公司 | Opc热点的修补方法 |
CN113504701B (zh) * | 2021-07-29 | 2024-01-23 | 上海华力微电子有限公司 | Opc热点的修补方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7765515B2 (en) | Pattern match based optical proximity correction and verification of integrated circuit layout | |
US6952818B2 (en) | Method and system for optical proximity correction | |
JP5334956B2 (ja) | 個別マスクエラーモデルを使用するマスク検証を行うシステムおよび方法 | |
US7010775B2 (en) | Method for creating mask pattern for circuit fabrication and method for verifying mask pattern for circuit fabrication | |
US6584609B1 (en) | Method and apparatus for mixed-mode optical proximity correction | |
US7827520B2 (en) | Method for correcting optical proximity effect | |
TWI594067B (zh) | 在半導體製程的晶片設計佈局中發現未知問題圖案的系統與方法 | |
US8818072B2 (en) | Rendered database image-to-inspection image optimization for inspection | |
US20070111112A1 (en) | Systems and methods for fabricating photo masks | |
US20060033049A1 (en) | Design pattern data preparing method, mask pattern data preparing method, mask manufacturing method, semiconductor device manufacturing method, and program recording medium | |
US7080349B1 (en) | Method of developing optimized optical proximity correction (OPC) fragmentation script for photolithographic processing | |
US7730445B2 (en) | Pattern data verification method for semiconductor device, computer-readable recording medium having pattern data verification program for semiconductor device recorded, and semiconductor device manufacturing method | |
CN108873604B (zh) | 一种光刻工艺热点的检查方法 | |
US8370773B2 (en) | Method and apparatus for designing an integrated circuit using inverse lithography technology | |
US7966580B2 (en) | Process-model generation method, computer program product, and pattern correction method | |
CN109459911B (zh) | 一种提高opc模型精度的方法 | |
CN106707681B (zh) | 一种增强opc处理精度的方法 | |
US7544447B2 (en) | Method of forming a mask pattern for a semiconductor device | |
KR100840664B1 (ko) | 광학적 근접보정의 검증방법 | |
US6622297B2 (en) | Pattern correcting method and pattern verifying method | |
JP2000155408A (ja) | パタ―ンデ―タ検証方法およびパタ―ンデ―タ補正方法 | |
CN110794645B (zh) | 确定合适的opc修正程序的方法及装置、掩膜版及优化方法 | |
JP2005250360A (ja) | マスクパターンの検証装置および検証方法 | |
JP2004029193A (ja) | モデルベースの近接効果補正の検証方法 | |
KR101005662B1 (ko) | 포토마스크 데이터 검사방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |