KR100840325B1 - A panel for liquid crystal display - Google Patents

A panel for liquid crystal display Download PDF

Info

Publication number
KR100840325B1
KR100840325B1 KR1020020024780A KR20020024780A KR100840325B1 KR 100840325 B1 KR100840325 B1 KR 100840325B1 KR 1020020024780 A KR1020020024780 A KR 1020020024780A KR 20020024780 A KR20020024780 A KR 20020024780A KR 100840325 B1 KR100840325 B1 KR 100840325B1
Authority
KR
South Korea
Prior art keywords
thin film
gate
liquid crystal
identification number
signal
Prior art date
Application number
KR1020020024780A
Other languages
Korean (ko)
Other versions
KR20030086668A (en
Inventor
임성균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020024780A priority Critical patent/KR100840325B1/en
Publication of KR20030086668A publication Critical patent/KR20030086668A/en
Application granted granted Critical
Publication of KR100840325B1 publication Critical patent/KR100840325B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13625Patterning using multi-mask exposure
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes

Abstract

본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 화면 표시부에는 가로 방향으로 형성되어 있으며 주사 신호를 전달하는 게이트 배선, 게이트 배선과 교차하여 화소 영역을 정의하며 영상 신호를 전달하는 데이터 배선, 매트릭스 배열의 화소 영역에 형성되어 있으며 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등과 같이 투명한 도전 물질 또는 반사도를 가지는 도전 물질로 이루어진 화소 전극, 게이트 배선과 데이터 배선이 교차하는 부분에 형성되어 있으며 게이트 배선 및 데이터 배선과 전기적으로 연결되어 주사 신호에 따라 화소 전극에 전달되는 영상 신호를 반도체층의 채널부를 통하여 제어하는 박막 트랜지스터가 형성되어 있다. 또한, 화면 표시부 밖의 주변부에는 신호선과 연결되어 외부로부터 신호를 입력받아 신호선에 전달하는 패드가 군집되어 있는 패드부와 액정 셀 영역에 식별력을 부여하기 위해 식별 번호가 형성되어 있는 식별 번호부가 형성되어 있다. 이때, 식별 번호부는 게이트 배선과 반도체층과 데이터 배선과 각각 동일한 층으로 이루어진 제1 내지 제3 박막으로 이루어져 있으며, 식별 번호는 제3 박막에 개구부로 패터닝되어 개구부를 통하여 드러난 제2 박막으로 표시되고 있다.The thin film transistor substrate for a liquid crystal display according to the present invention includes a gate line for transferring a scan signal, a gate line for transferring a scan signal, a data line for defining a pixel region and transferring an image signal, A pixel electrode formed in a pixel region and made of a transparent conductive material such as ITO (indium tin oxide) or IZO (indium zinc oxide) or a conductive material having reflectivity, a gate electrode formed in a portion where a gate wiring and a data wiring intersect, And a thin film transistor which is electrically connected to the data line and controls a video signal transmitted to the pixel electrode according to a scan signal through a channel portion of the semiconductor layer. In addition, a pad portion, which is connected to a signal line and receives a signal from the outside and transmits the signal to the signal line, is formed in a peripheral portion outside the screen display portion, and an identification number portion in which an identification number is formed to impart identification power to the liquid crystal cell region . At this time, the identification number part is composed of the first to third thin films each having the same layer as the gate wiring, the semiconductor layer and the data wiring, and the identification number is displayed as a second thin film exposed through the opening in the third thin film have.

액정표시장치, 패드, 식별번호, 액정셀Liquid crystal display, pad, identification number, liquid crystal cell

Description

액정 표시 장치용 기판{A PANEL FOR LIQUID CRYSTAL DISPLAY}[0001] A PANEL FOR LIQUID CRYSTAL DISPLAY [0002]

도 1은 본 발명의 실시예에 따라 액정 표시 장치용 박막 트랜지스터 기판을 제조하기 위한 기판을 영역을 구분하여 도시한 도면이고,1 is a view showing a substrate for manufacturing a thin film transistor substrate for a liquid crystal display according to an embodiment of the present invention,

도 2는 본 발명의 실시예에 따라 하나의 액정 표시 장치용 박막 트랜지스터 기판의 형성된 소자 및 배선을 개략적으로 도시한 배치도이고,2 is a layout diagram schematically showing elements and wirings formed in one thin film transistor substrate for a liquid crystal display according to an embodiment of the present invention,

도 3은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도로서, 도 2에서 하나의 화소와 패드들을 중심으로 확대한 도면이고,FIG. 3 is a layout view of a TFT substrate for a liquid crystal display according to an exemplary embodiment of the present invention. FIG. 3 is an enlarged view of one pixel and pads in FIG. 2,

도 4 및 도 3에 도시한 박막 트랜지스터 기판을 Ⅳ-Ⅳ' 선을 따라 잘라 도시한 단면도이고,Sectional view taken along the line IV-IV 'of the thin film transistor substrate shown in FIG. 4 and FIG. 3,

도 5는 도 2에서 액정 셀의 식별 번호가 기재되어 있는 I 부분을 확대하여 도시한 단면도이다.FIG. 5 is an enlarged cross-sectional view of a portion I in which the identification number of the liquid crystal cell is described in FIG. 2. FIG.

본 발명은 액정 표시 장치용 기판에 관한 것으로서, 특히 액정 셀의 단위로 셀의 식별 번호가 기재되어 있는 액정 표시 장치용 기판에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a substrate for a liquid crystal display device, and more particularly to a substrate for a liquid crystal display device in which cell identification numbers are described in units of liquid crystal cells.

현재 널리 사용되고 있는 평판 표시 장치 중의 하나로서 액정 표시 장치는 전기장을 생성하는 다수의 전극이 형성되어 있는 두 장의 기판과 두 기판 사이에 주입되어 있는 액정층, 각각의 기판의 바깥 면에 부착되어 빛을 편광시키는 두 장의 편광판으로 이루어지며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다. 이는 액정이 갖는 여러 가지 성질 중에서 전압을 가하면 분자의 배열이 변하는 성질을 이용한 것인데, 빛의 투과 또는 반사를 이용하는 액정 표시 장치에서 액정은 자체 발광을 하지 않아 자체적으로 또는 외부적으로 광원이 필요하다.As one of widely used flat panel display devices, a liquid crystal display device includes two substrates on which a plurality of electrodes for generating an electric field are formed, a liquid crystal layer injected between two substrates, And is a display device for adjusting the amount of transmitted light by rearranging the liquid crystal molecules of the liquid crystal layer by applying a voltage to the electrodes. Among the various properties of a liquid crystal, a property of changing the arrangement of molecules when a voltage is applied is used. In a liquid crystal display device using light transmission or reflection, a liquid crystal does not self-emit light, and thus a light source is required internally or externally.

이때, 박막 트랜지스터 어레이 기판(thin firm transistor array panel)은 액정 표시 장치에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 박막 트랜지스터 기판은 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 화상을 표시하는데 사용하는 화소 전극을 포함한다.At this time, a thin firm transistor array panel is used as a circuit substrate for independently driving each pixel in a liquid crystal display device. In the thin film transistor substrate, a scanning signal wiring or a gate wiring for transferring a scanning signal and an image signal line or a data wiring for transferring an image signal are formed and connected to the thin film transistor and the thin film transistor connected to the gate wiring and the data wiring, And a pixel electrode used for display.

이러한 박막 트랜지스터 기판은 투명한 절연 기판의 상부에 배선용 도전 물질 또는 층간의 절연을 위하여 절연 물질을 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 완성되며, 이러한 다수의 제조 단위 공정은 하나의 박막 트랜지스터 기판에 대응하는 단위 액정 셀 영역을 다수로 포함하는 모 기판(mother glass)을 단위로 이루어지며, 대부분의 단위 제조 단위 공정을 마친 다음에는 액정 셀의 영역으로 분리하여 이후의 공정을 진행하게 된다.The thin film transistor substrate is completed by depositing an insulating material for wiring conductive material or interlayer insulation on a transparent insulating substrate and patterning it by a photolithography process using a mask. And a mother glass including a plurality of unit liquid crystal cell regions corresponding to the plurality of unit liquid crystal cell regions corresponding to the plurality of unit liquid crystal cell regions.

이때, 제조 공정시 기판을 이송하거나 단위 제조 공정을 진행할 때 액정 셀 영역을 단위로 식별 능력을 부여하기 위해 기판의 상부에는 각각의 셀 영역을 단위로 식별 번호를 기재하며, 이러한 식별 번호는 배선을 형성하는 사진 식각 공정에서 하나의 배선을 패터닝할 때 함께 형성하는 것이 일반적이다. At this time, in order to give the identification capability to the liquid crystal cell region as a unit when the substrate is transferred or the unit manufacturing process is carried out in the manufacturing process, the identification number is written in the upper part of the substrate in units of each cell region, It is common to form one wiring at the time of patterning in the photolithography process to be formed.

하지만, 박막 트랜지스터 기판의 크기가 5" 이하로 작아지는 경우에는 액정 셀의 영역이 작아져 식별 번호를 기재할 수 있는 영역이 작아지므로 식별 번호를 작게 형성해야 하는데, 이러한 경우에는 식별 번호가 가독성을 확보하기가 매우 어렵게 된다.However, when the size of the thin film transistor substrate is reduced to 5 "or less, the area of the liquid crystal cell becomes small and the area where the identification number can be written becomes small, so the identification number should be small. In this case, It becomes very difficult to secure.

본 발명이 이루고자 하는 기술적 과제는 식별 번호의 가독성을 확보할 수 있는 액정 표시 장치 기판을 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a liquid crystal display device substrate that can ensure readability of an identification number.

이러한 기술적 과제를 달성하기 위하여 본 발명에 따른 액정 표시 장치용 기판에는 적어도 둘 이상의 층으로 식별 번호가 형성되어 있다.In order to accomplish the above technical object, the substrate for a liquid crystal display according to the present invention has at least two layers formed with identification numbers.

더욱 상세하게 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판은 주사 신호 또는 영상 신호를 각각 전달하는 다수의 게이트 배선과 데이터 배선이 서로 교차하여 형성되어 있으며, 화상을 표시하는 화소 전극과 게이트 배선 및 데이터 배선과 전기적으로 연결되어 주사 신호에 따라 반도체층의 채널부를 통하여 화소 전극에 전달되는 영상 신호를 제어하는 박막 트랜지스터가 배열되어 있는 화면 표시부와 외부로부터 영상 신호 또는 주사 신호를 전달받아 데이터 배선 및 게이트배선으로 각각 전달하는 데이터 패드 및 게이트 패드가 군집되어 연결되어 있는 패 드부와 식별 번호가 형성되어 있는 식별 번호부를 포함하는 주변부를 포함한다. 이때, 식별 번호는 적어도 둘 이상의 박막으로 형성되어 있다.More particularly, the thin film transistor substrate for a liquid crystal display according to the present invention includes a plurality of gate wirings and data wirings crossing each other for transmitting scan signals or image signals, A screen display unit electrically connected to the thin film transistor and arranged to control a video signal transmitted to the pixel electrode through a channel part of the semiconductor layer in accordance with a scanning signal, And a peripheral portion including an identification number portion in which an identification number is formed. At this time, the identification number is formed of at least two thin films.

식별 번호부는 서로 중첩되어 차례로 적층되어 있는 제1 내지 제3의 박막으로 이루어진 것이 바람직하며, 제1 내지 제3 박막은 게이트 배선, 반도체층 및 데이터 배선과 각각 동일한 층으로 이루어진 것이 바람직하며, 식별 부호는 제2 박막이 드러나도록 제3 박막에 패터닝되어 있는 것이 바람직하다.It is preferable that each of the first to third thin films is formed of the same layer as the gate wiring, the semiconductor layer, and the data wiring, Is preferably patterned in the third thin film so that the second thin film is exposed.

그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. Like parts are designated with like reference numerals throughout the specification. It will be understood that when an element such as a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the element directly over another element, Conversely, when a part is "directly over" another part, it means that there is no other part in the middle.

이제 본 발명의 실시예에 따른 액정 표시 장치용 기판에 대하여 도면을 참고로 하여 상세하게 설명한다.A substrate for a liquid crystal display according to an embodiment of the present invention will now be described in detail with reference to the drawings.

먼저, 도 1 내지 도 5를 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다. First, the structure of a thin film transistor substrate according to an embodiment of the present invention will be described in detail with reference to FIGS. 1 to 5. FIG.                     

도 1에 도시한 바와 같이, 하나의 모 절연 기판(mother glass)에는 동시에 여러 개의 액정 표시 장치용 기판의 액정 셀 영역이 만들어진다. 예를 들면, 도 1에서와 같이, 하나의 모 유리 기판 하나에 9 개의 액정 표시 장치용 기판의 액정 셀 영역(210, 220, 230, 240, 250, 260, 270, 280, 290)이 만들어지며, 만들어지는 기판이 박막 트랜지스터 어레이 기판인 경우, 기판의 액정 셀 영역(210, 220, 230, 240, 250, 260, 270, 280, 290)은 다수의 화소로 이루어진 화면 표시부(D)와 주변부(P)를 포함한다. 화면 표시부(D)에는 주로 반도체층을 포함하는 박막 트랜지스터, 게이트 배선 또는 데이터 배선을 포함하는 배선 및 화소 전극 등이 행렬의 형태로 반복적으로 배치되어 있고, 주변부(P)에는 구동 소자들과 연결되는 요소 즉, 패드와 기타 정전기 보호 회로와 액정 셀 영역(210, 220, 230, 240, 250, 260, 270, 280, 290)에 식별 기능을 부여하기 위한 식별 번호 등이 배치된다.As shown in FIG. 1, a plurality of liquid crystal cell regions of a substrate for a liquid crystal display device are simultaneously formed on one mother glass. For example, as shown in FIG. 1, nine liquid crystal cell regions 210, 220, 230, 240, 250, 260, 270, 280 and 290 of a substrate for a liquid crystal display are formed on one mother glass substrate The liquid crystal cell regions 210, 220, 230, 240, 250, 260, 270, 280 and 290 of the substrate include a screen display portion D composed of a plurality of pixels, P). A thin film transistor including mainly a semiconductor layer, a wiring including a gate wiring or a data wiring, pixel electrodes and the like are repeatedly arranged in the form of a matrix in the screen display portion D, and the peripheral portion P is connected to the driving elements An identification number for giving an identification function to the liquid crystal cell regions 210, 220, 230, 240, 250, 260, 270, 280, and 290,

액정 표시 장치를 형성할 때에는 통상 기판은 다수의 묶음을 단위로 이송되며, 이러한 단위에 따라 식별 번호가 결정되어 각각의 제조 단위 공정이 진행된다.When a liquid crystal display device is formed, a plurality of bundles are usually transferred in units of units, and identification numbers are determined according to these units, and each manufacturing unit process proceeds.

도 2는 도 1에서 하나의 패널 영역에 형성된 액정 표시 장치용 박막 트랜지스터 기판의 배치를 개략적으로 나타낸 배치도이다.FIG. 2 is a layout diagram schematically showing the arrangement of a thin film transistor substrate for a liquid crystal display formed in one panel region in FIG.

본 발명의 실시예에 따른 액정 표시 장치용 기판에는 가로 방향으로 형성되어 있으며 주사 신호를 전달하는 게이트 배선(120), 게이트 배선(120)과 교차하여 화소 영역을 정의하며 영상 신호를 전달하는 데이터 배선(160), 매트릭스 배열의 화소 영역에 형성되어 있으며 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등과 같이 투명한 도전 물질 또는 반사도를 가지는 도전 물질로 이루어진 화소 전 극(도시하지 않음), 게이트 배선(120)과 데이터 배선(160)이 교차하는 부분에 형성되어 있으며 게이트 배선(120) 및 데이터 배선(160)과 전기적으로 연결되어 주사 신호에 따라 화소 전극에 전달되는 영상 신호를 제어하는 박막 트랜지스터(도시하지 않음)가 형성되어 있으며, 이를 박막 트랜지스터 어레이 기판이라고 한다. 이때, 박막 트랜지스터 어레이 기판은 다수의 배선(120, 160)이 서로 교차하여 정의하는 화소 영역의 집합으로 이루어지며 화상이 표시되는 화면 표시부(D)와, 게이트 배선(120) 및 데이터 배선(160)의 한쪽 끝에 각각 연결되어 있으며 외부로부터 주사 신호 또는 데이터 신호를 전달받아 게이트 배선(120)과 데이터 배선(160)에 각각 전달하는 다수의 게이트 패드(도시하지 않음) 및 데이터 패드가 각각 군집되어 있는 패드부(GP, DP)와, 액정 셀 영역((210, 220, 230, 240, 250, 260, 270, 280, 290)에 대한 식별 능력을 부여하기 위한 식별 번호부(I)가 형성되어 있는 주변부(P)로 구성된다.The substrate for a liquid crystal display according to an embodiment of the present invention includes a gate wiring 120 formed in a lateral direction and transmitting a scanning signal, a gate wiring 120 intersecting the gate wiring 120, (Not shown) formed of a transparent conductive material or a conductive material having reflectivity, such as ITO (indium tin oxide) or IZO (indium zinc oxide), formed in the pixel region of the matrix array, A thin film transistor (TFT) 120 which is formed at the intersection of the data line 120 and the data line 160 and is electrically connected to the gate line 120 and the data line 160 to control an image signal transmitted to the pixel electrode in accordance with a scanning signal (Not shown), which is referred to as a thin film transistor array substrate. At this time, the thin film transistor array substrate is composed of a set of pixel regions defined by intersection of a plurality of wirings 120 and 160, and includes a screen display portion D on which an image is displayed, a gate wiring 120 and a data wiring 160, A plurality of gate pads (not shown) connected to one end of the gate lines 120 and the data lines 160, respectively, for receiving scan signals or data signals from the outside and transmitting the gate signals to the gate lines 120 and the data lines 160, And a peripheral portion where an identification number I is formed to give identification capability to the liquid crystal cell regions 210, 220, 230, 240, 250, 260, 270, 280, P).

도 3 내지 도 5는 도 3에서 화면 표시부의 박막 트랜지스터와 화소 전극 및 배선과 주변부의 패드들을 확대하여 도시한 것으로서, 도 3은 배치도이고, 도 4는 도 3에서 Ⅳ-Ⅳ' 선을 따라 잘라 도시한 단면도이고, 도 5는 도 2에서 액정 셀의 식별 번호가 기재되어 있는 I 부분을 확대하여 도시한 단면도이다.3 to 5 are enlarged views of thin film transistors, pixel electrodes, wirings and peripheral pads of the screen display unit in FIG. 3. FIG. 3 is a layout diagram, and FIG. 4 is a cross-sectional view taken along line IV- And FIG. 5 is an enlarged cross-sectional view of the portion I in which the identification number of the liquid crystal cell is described in FIG. 2.

먼저, 절연 기판(110) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(121), 게이트선(121)의 끝에 연결되어 있 어 외부로부터의 주사 신호를 인가받아 게이트선(121)으로 전달하는 게이트 패드(125) 및 게이트선(121)의 일부인 박막 트랜지스터의 게이트 전극(123)을 포함한다. First, a metal such as aluminum (Al) or an aluminum alloy, molybdenum (Mo) or molybdenum-tungsten (MoW) alloy, chromium (Cr), tantalum (Ta) Wiring is formed. The gate wiring includes a scanning signal line or a gate line 121 extending in the horizontal direction, a gate pad 125 connected to an end of the gate line 121 for receiving a scanning signal from the outside and transmitting the signal to the gate line 121, And a gate electrode 123 of the thin film transistor which is a part of the gate line 121.

한편, 식별 번호부(I)에는 게이트 배선(121, 123, 125)과 동일한 층으로 제1 박막(126)이 형성되어 있다.On the other hand, in the identification number I, the first thin film 126 is formed in the same layer as the gate wirings 121, 123, and 125.

게이트 배선(121, 123, 125)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다.The gate wirings 121, 123, and 125 may be formed of a single layer, but may be formed of a double layer or a triple layer. In the case of forming at least two layers, it is preferable that one layer is made of a material having a low resistance and the other layer is made of a material having good contact properties with other materials, and a double layer of Cr / Al (or Al alloy) A double layer is an example.

게이트 배선(121, 123, 125) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 게이트 배선(121, 123, 125)을 덮고 있다.A gate insulating film 140 made of silicon nitride (SiN x ) or the like is formed on the gate wirings 121, 123, and 125 to cover the gate wirings 121, 123, and 125.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체층(150)이 형성되어 있으며, 반도체층(150) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(163, 165)이 형성되어 있다.A semiconductor layer 150 made of a semiconductor such as hydrogenated amorphous silicon is formed on the gate insulating layer 140 and doped with a high concentration of n-type impurities such as phosphorus (P) An ohmic contact layer pattern or an intermediate layer pattern 163 or 165 made of amorphous silicon or the like is formed.

한편, 반도체층(150)과 동일한 층의 식별 번호부(I)에는 제1 박막(126)의 게이트 절연막(140) 상부에 제2 박막(155)이 형성되어 있다. The second thin film 155 is formed on the gate insulating film 140 of the first thin film 126 in the identification number I of the same layer as the semiconductor layer 150.                     

접촉층 패턴(163, 165) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(171), 데이터선(171)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(179), 그리고 데이터선(171)의 분지인 박막 트랜지스터의 소스 전극(173)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(171, 173, 179)와 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(175)과 게이트선(121)의 위에 위치하여 중첩되어 있는 유지 축전기용 도전체 패턴(177)도 포함한다. 유지 축전기용 도전체 패턴(177)은 후술할 화소 전극(190)과 연결되어 유지 축전기를 이룬다. 그러나, 화소 전극(190)과 게이트선(121)의 중첩만으로도 충분한 크기의 유지 용량을 얻을 수 있으면 유지 축전기용 도전체 패턴(177)을 형성하지 않을 수도 있다.On the contact layer patterns 163 and 165, data wiring made of a conductive material such as Mo or MoW alloy, Cr, Al or Al alloy, or Ta is formed. The data line includes a data line 171 formed in the vertical direction, a data pad 179 connected to one end of the data line 171 to receive an image signal from the outside and a data pad 179 connected to one end of the data line 171, 173 and 179 and is connected to the drain electrode of the thin film transistor located opposite to the source electrode 173 with respect to the gate electrode 123, And a storage capacitor conductor pattern 177 located above and overlapped with the gate line 121 and the storage capacitor 175. The storage capacitor conductor pattern 177 is connected to a pixel electrode 190 to be described later to form a storage capacitor. However, the storage capacitor conductor pattern 177 may not be formed if a sufficient holding capacity can be obtained by only overlapping the pixel electrode 190 and the gate line 121.

한편, 데이터 배선(171, 173, 175, 179)과 동일한 층의 식별 번호부(I)에는 제2 박막(155)의 상부에 식별 번호가 패터닝되어 있는 제3 박막(172)이 형성되어 있다. 제3 박막(172)의 식별 번호는 개구부로 형성되어 있는 실제 식별 번호는 개구부를 통하여 드러나는 모양으로 제2 박막(155)을 이루는 비정질 규소층의 색으로 표시되며, 제2 박막(155)의 하부에 불투명하거나 반사도를 가지는 제1 박막(126)이 형성되어 있어 식별 번호가 작게 형성되더라도 식별 번호의 가독성을 충분히 확보할 수 있다. On the other hand, a third thin film 172 having an identification number patterned on the second thin film 155 is formed in the identification number I of the same layer as the data lines 171, 173, 175, and 179. The identification number of the third thin film 172 is represented by the color of the amorphous silicon layer constituting the second thin film 155 in the shape that the actual identification number formed by the opening is exposed through the opening, The first thin film 126 having opacity or reflectivity is formed on the first thin film 126 and the readability of the identification number can be sufficiently secured even if the identification number is formed small.

데이터 배선(171, 173, 175, 177, 179)도 게이트 배선(121, 123, 125)과 마 찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.The data lines 171, 173, 175, 177 and 179 may be formed of a single layer as well as the gate lines 121, 123 and 125, but may be formed of a double layer or a triple layer. Of course, in the case of forming at least two layers, one layer is preferably formed of a material having a low resistance and the other layer is preferably made of a material having good contact properties with other materials.

접촉층 패턴(163, 165)은 그 하부의 반도체 패턴(150)과 그 상부의 데이터 배선(171, 173, 175, 177, 179)의 접촉 저항을 낮추어 주는 역할을 한다.The contact layer patterns 163 and 165 serve to lower the contact resistance between the semiconductor pattern 150 disposed therebelow and the data lines 171, 173, 175, 177, and 179 thereon.

데이터선부(171, 177, 179) 및 드레인 전극(175)과 반도체 패턴(150)은 보호막(180)으로 덮여 있으며, 보호막(180)은 드레인 전극(175) 및 데이터 패드(179)를 드러내는 접촉창(185, 189)을 가지고 있다. 보호막(180)은 또한 게이트 절연막(140)과 함께 게이트 패드(125)를 드러내는 접촉창(182)을 가지고 있다. 보호막(180)은 질화 규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있으며, 반도체 패턴(150) 중에서 적어도 소스 전극(173)과 드레인 전극(175) 사이에 위치하는 채널 부분을 덮어 보호하는 역할을 한다.The data line portions 171, 177 and 179 and the drain electrode 175 and the semiconductor pattern 150 are covered with the protective film 180. The protective film 180 is formed on the contact window 180 exposed to the drain electrode 175 and the data pad 179, (185, 189). The protective film 180 also has a contact window 182 that exposes the gate pad 125 together with the gate insulating film 140. The passivation layer 180 may be formed of an organic insulating material such as silicon nitride or acrylic and serves to cover and protect at least a portion of the semiconductor pattern 150 located between the source electrode 173 and the drain electrode 175 .

게이트선(121) 및 데이터선(171)으로 둘러싸인 영역의 게이트 절연막(140) 위에는 화소 전극(190)이 형성되어 있다. 화소 전극(190)은 접촉창(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하며, ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명한 도전 물질로 만들어진다. 화소 전극(190)은 또한 유지 축전기용 도전체 패턴(177) 위로도 연장되어 물리적, 전기적으로 연결되어 있으며 이에 따라 유지 축전기용 도전체 패턴(177)과 그 하부의 게이트선(121)과 유지 축전기를 이룬다. 한편, 게이트 패드(125) 및 데이터 패드(179) 위에는 접촉창(182, 189)을 통하여 각각 이들과 연결되는 보조 게이트 패드(92) 및 보조 데이터 패드(97)가 형성되어 있으며, 이들은 패드(125, 179)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.A pixel electrode 190 is formed on the gate insulating film 140 in the region surrounded by the gate line 121 and the data line 171. The pixel electrode 190 is physically and electrically connected to the drain electrode 175 through the contact window 185 to receive an image signal from the thin film transistor to generate an electric field together with the electrode of the top plate and is made of indium tin oxide (ITO) (indium zinc oxide). The pixel electrode 190 also extends over the storage capacitor conductor pattern 177 and is physically and electrically connected to the storage capacitor conductor pattern 177 and the gate line 121 below the storage capacitor conductor pattern 177, Respectively. An auxiliary gate pad 92 and an auxiliary data pad 97 are formed on the gate pad 125 and the data pad 179 through the contact windows 182 and 189. The auxiliary gate pad 92 and the auxiliary data pad 97 are connected to the pad 125 , 179) and the external circuit device, and protects the pad. It is not necessary to apply them.

여기에서는 화소 전극(190)의 재료의 예로 투명한 ITO를 들었으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.Here, transparent ITO is used as an example of the material of the pixel electrode 190, but an opaque conductive material may be used in the case of a reflective liquid crystal display device.

이러한 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판의 제조 방법에서는 우선, 액정 표시 장치용 절연 기판의 상부에 게이트 배선용 도전 물질을 적층하고 패터닝하여 게이트선(121), 게이트선(121)에 연결되어 있는 박막 트랜지스터의 게이트 전극(123 및 게이트선(121)에 연결되어 있는 게이트 패드(125)를 포함하는 게이트 배선과 식별 번호부(I)의 제1 박막(126)을 형성한 다음, 게이트 배선을 덮는 게이트 절연막을 형성한다. 이어, 게이트 전극(123)의 게이트 절연막(140) 상부에 반도체층(150)과 식별 번호부(I)의 제2 박막(155)을 형성한 다음, 데이터 배선용 도전 물질을 적층하고 패터닝하여 데이터선(171), 데이터선(171)에 연결되어 있으며 반도체층(150) 상부에 위치하는 소스 전극(173), 게이트 전극(123)을 중심으로 소스 전극(173)과 마주하는 드레인 전극(175) 및 데이터선(171)의 한쪽에 연결되어 있는 데이터 패드(179)를 포함하는 데이터 배선과 식별 번호부(I)의 제3 박막(172)을 형성한다. 이어, 소스 및 드레인 전극(173, 175) 사이에서 드러난 반도체층(150)을 덮는 보호막(180)을 적층하고 그 상부에 화소 전극(190), 보조 게이트 패드(92) 및 보조 데이터 패드(97)를 형성한다. In the manufacturing method of the thin film transistor array substrate according to the embodiment of the present invention, a conductive material for gate wiring is stacked on the insulating substrate for a liquid crystal display and patterned to be connected to the gate line 121 and the gate line 121 The gate wiring including the gate electrode 123 and the gate pad 125 connected to the gate line 121 and the first thin film 126 of the identification number I are formed in the thin film transistor of the thin film transistor, A semiconductor layer 150 and a second thin film 155 of the identification number I are formed on the gate insulating film 140 of the gate electrode 123 and then the conductive material for data wiring is laminated A source electrode 173 which is connected to the data line 171 and the data line 171 and is located above the semiconductor layer 150 and a drain electrode 173 which faces the source electrode 173 around the gate electrode 123, electrode The data line including the data pad 179 connected to one of the data line 175 and the data line 171 and the third thin film 172 of the identification number I. The source and drain electrodes 173 The pixel electrode 190, the auxiliary gate pad 92 and the auxiliary data pad 97 are formed on the protective layer 180 covering the semiconductor layer 150 exposed between the pixel electrodes 190 and 175.                     

위에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 아래의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명은 특허청구범위에 의해서만 제한된다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as defined in the appended claims. It can be understood that it is possible. Accordingly, the invention is limited only by the claims.

이상에서 설명한 바와 같이, 본 발명의 액정 표시 장치용 기판에는 식별 번호부의 식별 번호가 적어도 둘 이상의 층으로 형성되어 색을 가지는 하부막이 드러나도록 패터닝되어 있어 식별 번호가 작아지더라도 가독성을 충분히 확보할 수 있다.As described above, in the substrate for a liquid crystal display of the present invention, the identification number of the identification number is formed in at least two layers so that the lower film having the color is patterned so that the readability can be sufficiently secured even if the identification number is small have.

Claims (5)

주사 신호 또는 영상 신호를 각각 전달하는 다수의 게이트 배선과 데이터 배선이 서로 교차하여 형성되어 있으며, 화상을 표시하는 화소 전극과 상기 게이트 배선 및 상기 데이터 배선과 전기적으로 연결되어 상기 주사 신호에 따라 반도체층의 채널부를 통하여 상기 화소 전극에 전달되는 상기 영상 신호를 제어하는 박막 트랜지스터가 배열되어 있는 화면 표시부, 그리고A plurality of gate lines and a plurality of data lines crossing each other for transmitting a scan signal or a video signal, each of the gate lines and the data lines intersecting with each other, and a plurality of pixel electrodes, each of which is electrically connected to the gate lines and the data lines, And a thin film transistor for controlling the video signal to be transmitted to the pixel electrode through a channel portion of the pixel portion, 외부로부터 상기 영상 신호 또는 주사 신호를 전달받아 상기 데이터 배선 및 상기 게이트 배선으로 각각 전달하는 데이터 패드 및 게이트 패드가 군집되어 연결되어 있는 패드부와 식별 번호가 형성되어 있는 식별 번호부를 포함하는 주변부A data pad for receiving the video signal or the scan signal from the outside and transmitting the data signal and the gate signal to the data line and the gate line, respectively, and a pad unit to which the gate pad is connected and connected, 를 포함하며, / RTI > 상기 식별 번호는 적어도 두 개의 박막으로 형성되어 있고, Wherein the identification number is formed of at least two thin films, 하나의 박막이 패터닝되어 다른 하나의 박막의 일부를 드러내는One thin film is patterned to reveal a part of the other thin film 액정 표시 장치용 기판.A substrate for a liquid crystal display device. 제1항에서, The method of claim 1, 상기 식별 번호부는 서로 중첩되어 차례로 적층되어 있는 제1 내지 제3의 박막을 포함하는 액정 표시 장치용 기판.Wherein the identification number comprises the first to third thin films stacked one on top of the other. 제2항에서, 3. The method of claim 2, 상기 제1 내지 제3 박막은 상기 게이트 배선, 상기 반도체층 및 상기 데이터 배선과 각각 동일한 층에 형성되어 있는 액정 표시 장치용 기판.Wherein the first to third thin films are formed on the same layer as the gate wiring, the semiconductor layer, and the data wiring, respectively. 삭제delete 제3항에서,4. The method of claim 3, 상기 제3 박막이 패터닝되어 상기 제2 박막의 일부를 드러내는 액정 표시 장치용 기판.And the third thin film is patterned to expose a part of the second thin film.
KR1020020024780A 2002-05-06 2002-05-06 A panel for liquid crystal display KR100840325B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020024780A KR100840325B1 (en) 2002-05-06 2002-05-06 A panel for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020024780A KR100840325B1 (en) 2002-05-06 2002-05-06 A panel for liquid crystal display

Publications (2)

Publication Number Publication Date
KR20030086668A KR20030086668A (en) 2003-11-12
KR100840325B1 true KR100840325B1 (en) 2008-06-20

Family

ID=32381673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020024780A KR100840325B1 (en) 2002-05-06 2002-05-06 A panel for liquid crystal display

Country Status (1)

Country Link
KR (1) KR100840325B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699988B1 (en) * 2004-03-19 2007-03-26 삼성에스디아이 주식회사 Flat panel display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114043A (en) * 1993-10-18 1995-05-02 Toshiba Corp Liquid crystal display device and its production
KR19980023355A (en) * 1996-09-30 1998-07-06 엄길용 Transparent electrode formation method of flat panel device
JP2001075119A (en) * 1999-09-07 2001-03-23 Canon Inc Recognition mark structure for alignment and liquid crystal device
KR20030058082A (en) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 Liquid Crystal Panel having double marking pad

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114043A (en) * 1993-10-18 1995-05-02 Toshiba Corp Liquid crystal display device and its production
KR19980023355A (en) * 1996-09-30 1998-07-06 엄길용 Transparent electrode formation method of flat panel device
JP2001075119A (en) * 1999-09-07 2001-03-23 Canon Inc Recognition mark structure for alignment and liquid crystal device
KR20030058082A (en) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 Liquid Crystal Panel having double marking pad

Also Published As

Publication number Publication date
KR20030086668A (en) 2003-11-12

Similar Documents

Publication Publication Date Title
KR100385082B1 (en) a liquid crystal display and a manufacturing method thereof
CN100440017C (en) Liquid crystal display and fabricating method thereof
CN102483546B (en) Liquid crystal display device and method for manufacturing same
US6411350B2 (en) Method of manufacturing an electrode substrate resistant to wire breakage for an active matrix display device
US20080061296A1 (en) Thin Film Transistor Array Panel for Liquid Crystal Display and Method of Manufacturing the Same
JPH0381737A (en) Liquid crystal display device
US8169583B2 (en) Thin film transistor array panel and liquid crystal display having the same
US20120126233A1 (en) Thin film transistor array panel and method for manufacturing the same
US7294854B2 (en) Thin film transistor array panel and liquid crystal display including the panel
KR20030094452A (en) Thin film transistor array panel for liquid crystal display
US7046315B2 (en) Array substrate of liquid crystal display device having color filter on thin film transistor structure and method of fabricating the same
KR101620527B1 (en) Thin film transistor array panel and method of manufacturing the same
KR101109963B1 (en) Liquid crystal display and method for the same
CN105321958A (en) Thin film transistor array panel and manufacturing method thereof
JPH04335617A (en) Active matrix substrate
KR100612992B1 (en) Thin film transistor for liquid crystal display and repairing methods the same
KR100626600B1 (en) array panel for liquid crystal display and fabricating method of the same
KR100840325B1 (en) A panel for liquid crystal display
US11372294B2 (en) Display device
KR100333978B1 (en) Manufacturing method of thin film transistor substrate for liquid crystal display device
US6559914B1 (en) Conductive black matrix layer for LCD display connected to gate through two vias
KR20000031004A (en) Planar drive type lcd
KR100397672B1 (en) an array panel for liquid crystal display and manufacturing method thereof
KR20020041183A (en) thin film transistor array panel for liquid crystal display, manufacturing method thereof and repairing method thereof
KR20000065687A (en) Thin Film Transistor Substrate for Liquid Crystal Display Panels And a Manufacturing Method of thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee